KR100430325B1 - 폴리머스터드그리드어레이 - Google Patents

폴리머스터드그리드어레이 Download PDF

Info

Publication number
KR100430325B1
KR100430325B1 KR10-1998-0702732A KR19980702732A KR100430325B1 KR 100430325 B1 KR100430325 B1 KR 100430325B1 KR 19980702732 A KR19980702732 A KR 19980702732A KR 100430325 B1 KR100430325 B1 KR 100430325B1
Authority
KR
South Korea
Prior art keywords
heat sink
substrate
grid array
polymer
polymer stud
Prior art date
Application number
KR10-1998-0702732A
Other languages
English (en)
Other versions
KR19990064244A (ko
Inventor
안 두물린
마르첼 헤르만
장 로겐
에릭 바이네
리타 반 호프
Original Assignee
인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베
지멘스 엔.파우.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베, 지멘스 엔.파우. filed Critical 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베
Publication of KR19990064244A publication Critical patent/KR19990064244A/ko
Application granted granted Critical
Publication of KR100430325B1 publication Critical patent/KR100430325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 여분의 열을 제거하는데 있어서의 개선을 위해,
전기 절연 폴리머로부터 구성되고 사출성형된 삼차원 기판(S);
기판(S) 하부상의 한 면내에 배치되고 사출성형 처리동안 형성되는 폴리머 스터드(PS);
납땜에 적합한 단부 표면에 의해 형성되는 외부 접속부;
기판(S) 하부상에 적어도 하나이상 형성되고 외부 접속부를 내부 접속부에 접속시키는 스트립 도체;
사출성형 처리에 의해 부분적으로 코팅된 적어도 하나이상의 열-전도 엘리먼트(WL); 및
열-전도 엘리먼트상에 장착되고 내부 접속부와 전도적으로 연결되는 접속부를 갖는 적어도 하나이상의 칩 또는 와이어링 엘리먼트를 포함하는 폴리머 스터드 그리드 어레이에 관한 것이다.
이 새로운 구조는 폴리머 스터드 그리드 어레이 패키지내 파워 컴포넌트 또는 파워 블록에 적합하다.

Description

폴리머 스터드 그리드 어레이 {POLYMER STUD GRID ARRAY}
집적 회로상의 접속부의 수가 점점 증가되고 있는 반면에 동시에 이들의 크기는 점점 소형화되고 있다. 납땜 페이스트와 컴포넌트 부속품을 제공하는데 있어서 증가되는 소형화에 따른 예상되는 문제점은 새로운 하우징 형태에 의해 극복될 수 있고, 이 새로운 하우징 형태는 여기서는 특히 볼 그리드 어레이 패키지내 단일-칩, 소수-칩 또는 다수-칩 모듈이 선호된다(1994년, DE-Z productronic 5, p54-55). 이러한 모듈은 관통 도금 기판을 기초로 하고, 상기 기판상에서 칩은 예를 들어, 콘택-형성 와이어 또는 플립-칩 장착을 통해 콘택이 이루어진다. 볼 그리드 어레이(Ball Grid Array : BGA)는 기판 하부에 위치하고 또한 종종 납땜 그리드 어레이, 랜드 그리드 어레이 또는 납땜 범프 어레이라 불린다. 볼 그리드 어레이는 기판 하부의 전체 영역에 걸쳐 배치된 납땜 스터드를 포함하고, 이 납땜 스터드는 인쇄 회로 기판 또는 어셈블리상에 장착 표면을 제공한다. 하나의 영역에서 납땜 스터드의 배치는 예를 들어, 1.27㎜와 같은 큰 그리드 크기를 사용하는 다수의 콘택을 제공한다.
소위 모울딩 상호 접속 장치(Molded Interconnection Device : MID) 기술 분야에서, 집적된 도체 런(run)을 가지는 사출성형 부품이 종래의 인쇄 회로 대신에 사용된다. 삼차원 기판의 사출성형에 적합한 고품질 열가소성 수지는 이러한 기술의 기초이다. 이러한 열가소성 수지는 인쇄 회로에 사용되는 종래의 기판 재료보다 기계적, 열적, 화학적, 전기적 및 환경적 특성에 있어서 훨씬 뛰어나다. 소위 집적된 도체 런을 가지는 사출성형 부품 기술이라 불리는 MID 기술의 특정 분야에서, 사출성형 부품이 제공된 금속층의 구조 형성은 특정 레이저 구조 형성 방법에 의해 다른 전형적인 마스크 기술을 사용하지 않고 실행된다. 이 경우, 다수의 기계적 전기적 기능은 구조화된 금속화층을 가진 삼차원 사출성형 부품내에 집적될 수 있다. 하우징 지지 기능은 금속화층이 전자기 차폐물로 사용되는 동안에 가이드 및 스냅-액션(snap-action) 접속을 동시에 제공하고, 와이어링 및 접속 기능뿐만 아니라 양호한 열 소산을 보장한다. 집적된 도체 납땜을 가진 삼차원 사출성형 부품과 관련된 좀 더 상세한 내용은 예를 들어, DE-A-37 32 249 또는 EP-A-0 361 192를 참조한다.
US-A-5 081 520은 기판상에 IC 칩을 장착하는 방법에 관해 개시하는데 이 방법에서 기판은 IC 칩을 부착하기 위한 집적된 스터드를 가진 사출성형 부품으로서 형성된다. 일단 스터드가 금속화되면, 접속층은 기판상에 IC 칩이 장착될 수 있도록 제공되고, 칩 접속 표면은 스터드상의 대응하는 금속화층에 전도적으로 접속하게된다.
국제 출원 번호 제 PCT/EP95/03763호는 볼 그리드 어레이(BGA)의 장점과 MID기술의 장점을 조합한 소위 폴리머 스터드 그리드 어레이(PSGA)를 제공한다. 이 새로운 버전은 볼 그리드 어레이(BGA)에 기초한 폴리머 스터드 그리드 어레이(PSGA)라 불리고, "폴리머 스터드"라는 용어는 기판의 사출성형동안 일체적으로 형성되는 폴리머 스터드를 지칭하기 위한 것이다. 이 새로운 버전은 단일-칩, 소수-칩 또는 다수-칩 모듈에 적합하고 이하를 포함한다.
-전기 절연 폴리머로 구성되고 사출성형된 삼차원 기판,
-기판의 하부 영역에 전체에 걸쳐 배치되고 사출성형동안 일체적으로 형성되는 폴리머 스터드,
-납땜될 수 있는 단부 표면에 의해 폴리머 스터드상에 형성되는 외부 접속부,
-적어도 기판의 하부상에 형성되고 외부 접속부를 내부 접속부와 접속시키는 도체 런, 및
-기판상에 배치되고, 그 접속부가 내부 접속부와 전도적으로 접속되는 적어도 하나이상의 칩.
기판의 사출성형동안 간단하고 비용 효율이 높은 폴리머의 제조외에, 폴리머 스터드상의 외부 접속부 형성은 또한 도체 런의 형성과 함께 최소의 노력으로 실행될 수 있고, 이는 MID 기술과 집적된 도체 런을 가진 사출성형 부품 기술에 대해 전형적이다. 집적된 도체 런을 가진 사출성형 기술에 바람직한 정교한 레이저 구조 형성은 외부 접속부가 매우 많은 수의 접속부와 매우 정밀한 그리드를 가진 폴리머 스터드상에 형성될 수 있도록 한다. 더욱이 폴리머의 열적 팽창은 기판의 열적 팽창과 모듈을 수용하는 인쇄 회로 기판의 열적 팽창에 일치한다는 점이 강조되어야만 한다. 만일 어떠한 기계적 응력이 발생한다면, 폴리머 스터드의 탄성 특성은 응력을 적어도 일부분은 보상될 수 있도록 한다. 폴리머 스터드상에 형성된 외부 접속부의 크기 안정성은 또한 그 외부 접속부가 납땜 스터드에 의해 형성되는 볼 그리드 어레이 전체에 걸쳐 수선과 교체에 대한 신뢰성이 상당히 개선되도록 한다.
청구항 1에서 상술된 본 발명은 열적 손실에 대한 개선된 소산을 얻는 폴리머 스터드 어레이를 제공하는 문제에 기초한다.
본 발명은 사출성형에 의한 폴리머 스터드 그리드 어레이 기판의 형성동안에 히트 싱크(heat sink)가 거의 추가의 비용없이 기판 재료에 부분적으로 삽입될 수 있다는 사실에 기초한다. 오로지 한 번의 사출성형이 이를 위해 요구되고, 여기서 히트 싱크는 사출성형 처리이전에 미리 설정된 위치에 배치될 수 있다. 폴리머 스터드 어레이의 형성이후에, 이는 히트 싱크상에 배치된 칩으로부터의 또는 히트 싱크상에 배치된 와이어링 엘리먼트로부터의 열적 손실에 대한 매우 좋은 소산을 보장한다.
본 발명의 유리한 개선물은 종속항에서 상술된다.
청구항 2에서 청구된 개선물은 사출성형된 기판내 홈안에 칩 또는 와이어링 엘리먼트의 리세스된 장착을 가능케 하고, 이 홈의 기저부는 히트 싱크에 의해 형성된다. 이는 결과적인 단일-칩, 소수-칩 또는 다중-칩 모듈이 매우 얇을 수 있도록 한다. 게다가, 리세스된 장착은 칩 또는 와이어링 엘리먼트의 최상의 보호를가능케 한다.
청구항 3에서 청구된 개선물은 사출성형동안 히트 싱크를 기판 재료 내부로 매우 용이하게 유입하는 것을 가능케 한다. 게다가, 히트 싱크의 디스크 모양은 칩 또는 와이어링 엘리먼트의 조립(fitting)을 돕는다.
청구항 4에서 청구된 개량물은 심지어 다른 온도에서도 낮은 응력을 갖는 어셈블리가 기판과 히트 싱크로부터 형성되는 것을 가능케 한다.
청구항 5에 따르면, 히트 싱크는 금속으로 구성되는 것이 특히 바람직하고, 청구항 6에 상술된 합금은 동시에 낮은 열팽창을 가진 양호한 열전도를 가능케 한다.
선택적으로, 청구항 7에 따르면, 세라믹으로 구성된 히트 싱크는 또한 훌륭하게 사용될 수 있고, 이 경우 청구항 8에 따르면, 히트 싱크는 특히 알루미늄 산화물로 바람직하게 구성된다. 이러한 세라믹 재료는 또한 동시에 낮은 열팽창을 가진 양호한 열전도율을 보장한다.
청구항 8에 따른 개선물은 칩 또는 와이어링 엘리먼트가 매우 용이하게 히트 싱크상에 장착되는 것을 가능케 하고, 접착제 역시 히트 싱크로의 좋은 열전달을 보장한다.
청구항 10에 따른 개선물은 간단한 수단이 기판내 홈안에 배치된 칩 또는 와이어링 엘리먼트의 신뢰성 있는 보호를 위해 사용될 수 있게 한다.
본 발명에 따른 실시예는 도면에 도시되어 있고, 이하에서 좀더 상세히 설명될 것이다.
본 발명은 여분의 열을 제거하는데 사용되는 폴리머 스터드 그리드 어레이에 관한 것이다.
도 1은 본 발명에 따른 와이어 결합 기술을 사용하여 콘택이 형성되는 와이어링 엘리먼트(VE)를 가진 폴리머 스터드 그리드 어레이(PSGA)의 일부를 도시하는 단면개략도이다.
도시된 어레이의 기저부는 폴리머 스터드(PS)와 ST로 턱(ST)을 가지는 홈(M)을 제공하는 기판이다. 홈(M)의 기저부는 히트 싱크(WL)에 의해 형성된다. 도시된 바와 같이, 히트 싱크(WL)는 디스크에 의해 형성되고, 디스크의 에지 영역은 기판 재료에 삽입된다. 디스크 형태의 히트 싱크(WL)는 필요시 외부에 추가의 냉각 리브가 또한 제공될 수도 있다. 폴리머 스터드(PS), 홈(M) 및 턱(ST)을 포함하는 기판(S) 제조는 사출성형에 의해 실행되고, 고온에 대한 저항성을 갖는 폴리에테르이미드와 같은 열가소성 수지가 기판 재료로서 적합하다. 동시에, 예를 들어 금속 또는 세라믹으로 구성된 히트 싱크(WL)는 또한 사출성형동안 기판 재료내의 에지부에 고정된다.
도시된 실시예에서, 와이어링 엘리먼트(VE)는 후면부가 히트 싱크(WL)에 결합되고 전면부상에서 다수의 칩(C)이 조립된 세라믹 도금판(KP)으로 구성된다. 칩(C)의 접속부는 콘택-형성 와이어(KD1)를 통해 세라믹 도금판(KP)의 전면부에 형성되는 와이어링층의 대응하는 접속부에 접속되는데, 도시되지는 않았다. 와이어링 엘리먼트(VE)의 접속부는 콘택-형성 와이어(KD2)를 통해 홈(M)의 턱(ST)상에 배치된 어레이의 내부 접속부에 접속되지만 상세히 도시되지는 않았다. 폴리머 스터드(PS)상에 형성된 외부 접속부와 이 외부 접속부를 턱(ST)상의 내부 접속부에 접속하는 도체 런 또한 도시되지 않았다. 외부 접속부, 내부 접속부 및 도체 런의 제조와 구성에 관한 상세한 설명은 국제 특허 출원 번호 제 PCT/EP95/03763호에 개시되었고, 그 중 일부가 본 명세서에 인용되었다.
도면은 또한 홈(M)이 커버(A)로 닫혀진 것을 도시한다. 이 커버(A)는 금속 또는 플라스틱으로 구성되고 홈(M)내에 배치된 와이어링 엘리먼트(VE)의 신뢰성 있는 보호를 보장한다. 하지만, 커버(A)대신에 캡슐로 싸기 위해 예를 들면, 에폭시 레신과 같은 플라스틱으로 홈(M)이 채워질 수도 있다.

Claims (9)

  1. 전기 절연 폴리머로 구성되고 사출성형된 삼차원 기판(S);
    상기 기판(S) 하부 영역 전체에 걸쳐 배치되고 사출성형동안 일체적으로 형성된 폴리머 스터드(PS);
    납땜될 수 있는 단부 표면에 의해 상기 폴리머 스터드(PS)상에 형성되는 외부 접속부;
    적어도 상기 기판(S) 하부상에 형성되고 상기 외부 접속부를 내부 접속부와 접속시키는 도체 런;
    상기 기판(S)의 사출성형동안 부분적으로 코팅되고, 그 에지부가 기판에 삽입되는 디스크에 의해 형성되는 적어도 하나 이상의 히트 싱크(WL); 및
    상기 히트 싱크(WL)상에 배치되고, 접속부가 상기 내부 접속부에 전도적으로 접속되는 적어도 하나이상의 칩 또는 와이어링 엘리먼트(VE)를 포함하는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  2. 제 1 항에 있어서, 상기 칩 또는 와이어링 엘리먼트(VE)는 상기 기판(S)내 홈(M)안에 배치되고, 상기 홈(M)의 기저부는 상기 히트 싱크(WL)에 의해 형성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 히트 싱크(WL)는 양호한 열전도성을가지고 가열될 때에만 약간 팽창하는 재료로 구성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 히트 싱크(WL)는 금속으로 구성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  5. 제 4 항에 있어서, 상기 히트 싱크(WL)는 크롬 합금, 니켈 합금 또는 크롬-니켈 합금으로 구성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 히트 싱크(WL)는 세라믹으로 구성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  7. 제 6 항에 있어서, 상기 히트 싱크(WL)는 알루미늄 산화물로 구성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 칩 또는 와이어링 엘리먼트(VE)는 상기 히트 싱크(WL)상에 결합되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  9. 제 2 항에 있어서, 상기 홈(M)은 커버(A)에 의해 닫혀지는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
KR10-1998-0702732A 1995-10-16 1996-10-10 폴리머스터드그리드어레이 KR100430325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19538464 1995-10-16
DE19538464.4 1995-10-16

Publications (2)

Publication Number Publication Date
KR19990064244A KR19990064244A (ko) 1999-07-26
KR100430325B1 true KR100430325B1 (ko) 2004-09-18

Family

ID=7774969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0702732A KR100430325B1 (ko) 1995-10-16 1996-10-10 폴리머스터드그리드어레이

Country Status (8)

Country Link
US (1) US6122172A (ko)
EP (1) EP0856199B1 (ko)
JP (1) JP3037440B2 (ko)
KR (1) KR100430325B1 (ko)
AT (1) ATE204678T1 (ko)
DE (1) DE59607546D1 (ko)
ES (1) ES2163043T3 (ko)
WO (1) WO1997015078A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6705388B1 (en) * 1997-11-10 2004-03-16 Parker-Hannifin Corporation Non-electrically conductive thermal dissipator for electronic components
DE10030289B4 (de) * 1999-06-29 2012-10-04 Marquardt Gmbh Träger für Bauteile und Herstellungsverfahren
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6666693B2 (en) 2001-11-20 2003-12-23 Fci Americas Technology, Inc. Surface-mounted right-angle electrical connector
US6638082B2 (en) 2001-11-20 2003-10-28 Fci Americas Technology, Inc. Pin-grid-array electrical connector
US7052763B2 (en) * 2003-08-05 2006-05-30 Xerox Corporation Multi-element connector
US20050031840A1 (en) * 2003-08-05 2005-02-10 Xerox Corporation RF connector
DE102004032371A1 (de) 2004-06-30 2006-01-26 Robert Bosch Gmbh Elektronische Schaltungseinheit
US20090323295A1 (en) * 2008-06-30 2009-12-31 Houle Sabina J Injection molded metal stiffener and integrated carrier for packaging applications
US10128593B1 (en) 2017-09-28 2018-11-13 International Business Machines Corporation Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
EP0645953A1 (de) * 1993-09-29 1995-03-29 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors
CA1293544C (en) * 1987-07-01 1991-12-24 Timothy P. Patterson Plated plastic castellated interconnect for electrical components
JPH01503744A (ja) * 1987-07-03 1989-12-14 ドドウコ・ゲーエムベーハー・ウント・コムパニー・ドクトル・オイゲン・デュルベヒテル 特に、電子パワーコンポーネンツのためのヒートシンクとしての使用のためのフラットボディ
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
US5152057A (en) * 1987-11-17 1992-10-06 Mold-Pac Corporation Molded integrated circuit package
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
DE69033718T2 (de) * 1989-10-09 2001-11-15 Mitsubishi Materials Corp Keramisches Substrat angewendet zum Herstellen einer elektrischen oder elektronischen Schaltung
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
JPH03188654A (ja) * 1989-12-18 1991-08-16 Nippon Steel Corp 樹脂モールド型半導体用放熱体
WO1992002040A1 (en) * 1990-07-25 1992-02-06 Dsm N.V. Package for incorporating an integrated circuit and a process for the production of the package
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JP2931741B2 (ja) * 1993-09-24 1999-08-09 株式会社東芝 半導体装置
EP0782765B1 (de) * 1994-09-23 2000-06-28 Siemens N.V. Polymer stud grid array package
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
EP0645953A1 (de) * 1993-09-29 1995-03-29 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung

Also Published As

Publication number Publication date
ATE204678T1 (de) 2001-09-15
KR19990064244A (ko) 1999-07-26
ES2163043T3 (es) 2002-01-16
EP0856199B1 (de) 2001-08-22
JP3037440B2 (ja) 2000-04-24
EP0856199A1 (de) 1998-08-05
JPH11502064A (ja) 1999-02-16
US6122172A (en) 2000-09-19
WO1997015078A1 (de) 1997-04-24
DE59607546D1 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
KR100421301B1 (ko) 마이크로파회로시스템을위한폴리머스터드그리드어레이
KR100363776B1 (ko) 리드와 직접 접속된 집적회로 칩 패키지
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6813154B2 (en) Reversible heat sink packaging assembly for an integrated circuit
US4618739A (en) Plastic chip carrier package
US5642261A (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5703399A (en) Semiconductor power module
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR100430325B1 (ko) 폴리머스터드그리드어레이
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
US7745257B2 (en) High power MCM package with improved planarity and heat dissipation
US20030057885A1 (en) Electronic equipment
KR100426044B1 (ko) 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
US6518088B1 (en) Polymer stud grid array
JP3314165B2 (ja) 基板上の２つの配線層の間の導電性の横接続部を製作する方法
JP3156630B2 (ja) パワー回路実装ユニット
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
EP0942635A1 (en) A power semiconductor device for "flip-chip" connections
KR100369501B1 (ko) 반도체패키지
JPH01204453A (ja) 樹脂基板を用いたピングリッドアレイ構造
EP0877423A2 (en) Integrated circuit package
GB2334814A (en) Moulded electronic device package with a heat sink
JPH0817188B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee