KR100426044B1 - 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판 - Google Patents

배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판 Download PDF

Info

Publication number
KR100426044B1
KR100426044B1 KR10-2001-7014793A KR20017014793A KR100426044B1 KR 100426044 B1 KR100426044 B1 KR 100426044B1 KR 20017014793 A KR20017014793 A KR 20017014793A KR 100426044 B1 KR100426044 B1 KR 100426044B1
Authority
KR
South Korea
Prior art keywords
polymer
substrate
stud
studs
solder
Prior art date
Application number
KR10-2001-7014793A
Other languages
English (en)
Other versions
KR20020005753A (ko
Inventor
요제프 반퓸-브뢰크
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20020005753A publication Critical patent/KR20020005753A/ko
Application granted granted Critical
Publication of KR100426044B1 publication Critical patent/KR100426044B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 배선의 납땜 접속부용 금속화층 폴리머 스터드를 적어도 두 개 이상 갖는 기판에 관한 것이다.
적어도 두 개의 금속화층 폴리머 스터드(PS), 특히 폴리머 스터드 그리드 어레이를 갖는 기판(S)은 폴리머 스터드(PS)가 적어도 하나의 스텝(ST)과 적어도 하나의 돌출부(E)를 갖도록 설계된다. 이러한 땜납 스터드(PS)의 형상은 배선과 신뢰성 있는 납땜 연결 및 땜납(L)의 재생 가능한 층 두께를 보장한다.

Description

배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상 갖는 기판{SUBSTRATE WITH AT LEAST TWO METALLIZED POLYMER BUMPS FOR SOLDERED CONNECTION TO WIRING}
집적 회로는 다수의 접속부를 가지며, 동시에 더욱 소형화된다. 소형화의 증가로 예견되는 땜납 페이스트(solder paste)의 제공과 컴포넌트 배치의 곤란성은 새로운 패키지 형태에 의하여 극복되고자 하였고, 특히, 이러한 경우에 볼 그리드 어레이 패키지(ball grid array package)의 단일-칩 모듈, 소수-칩 모듈 또는 다중-칩 모듈이 바람직하다(DE-Z 프로덕트로닉 1994, 5, 페이지 54,55). 이러한 모듈은, 예컨대 접촉-형성 전기선를 통해 또는 플립칩 장착을 이용하여 칩과 접촉이 이루어지는 도금-관통(plated-through) 기판에 기초한다. 기판의 하부면 상에는, 땜납 그리드 어레이 또는 땜납 범프(bump) 어레이로 자주 불리는 볼 그리드 어레이(BGA)가 위치한다. 볼 그리드 어레이는 기판 하부면 상의 전영역에 배치된 땜납 스터드(stud)를 가지며, 이들 땜납 스터드는 표면이 인쇄회로판 상에 장착되거나 조립되게 한다. 전영역에 걸친 땜납의 배치는 다수의 접속부가 예컨대 1.27mm의 굵은(coarse) 그리드로 제공된다.
본 발명은 배선의 납땜 접속부용 금속화층 폴리머 스터드를 적어도 두 개 이상 갖는 기판에 관한 것이다.
도 1은 일체형으로 형성된 스텝형 폴리머 스터드를 갖는 기판을 절단한 단면도를 도시한다.
도 2는 금속화층 및 폴리머 스터드로부터 연장하는, 폴리머 스터드를 금속화하고 도전 경로를 갖는 도 1의 기판 상의 폴리머 스터드를 도시한다.
도 3은 도 2에 도시된 폴리머 스터드의 납땜 접속부가 배선 시스템에 연결된 것을 도시한다.
도 4는 두 개의 스터드를 갖는 폴리머 스터드의 제 1 변형을 도시한다.
도 5는 한 스텝 상에 배치된 다수의 돌출부를 갖는 폴리머 스터드의 제 2 변형을 도시한다.
도 6은 환형 돌출부를 갖는 폴리머 스터드의 제 3 변형을 도시한다.
MID 기술(MID = Molded Interconnection Device)로 불리는 기술을 이용하여 일체형 도전 경로(conductor run)를 갖는 사출-성형부가 종래 인쇄 회로보다 더 자주 사용된다. 삼차원 기판의 사출 성형에 적합한 고품질 열가소성 수지는 이러한 기술에 기본적으로 사용된다. 이러한 열가소성 수지는 종래 인쇄 회로용 기판 재료보다 더 나은 기계적, 화학적, 전기적 그리고 환경적 특성을 갖는다. SIL 기술(SIL 기술은 일체형 도전 경로를 갖는 사출-성형부에 대한 독일 약어임)로 불리는, MID 기술의 일특정 분야에서, 사출-성형부에 제공된 금속층은 다른 일반 마스크 기술의 필요없이 특정 레이저 구조화 처리에 의하여 구조화된다. 이러한 경우에, 다수의 기계적 전기적 기능이 구조화된 금속화층을 갖는 3차원의 사출-성형부로 일체화 될 수 있다. 패키지 지원 기능(package support function)은 동시에 유도 및 스냅-동작(snap-action)에 의하여 수행되는 반면에, 금속화층은 배선 및 연결 기능에 부가하여 전자파 차폐기능을 하며, 좋은 열 분산을 보장한다. 적절한 도금-관통 홀이 사출-성형부의 상호간에 마주보는 표면 상의 두 개의 배선 사이에서 전기적인 도전 교차-접속(cross-connection)을 제공하기 위하여 사출-성형 처리 동안 생성된다. 다음에 사출-성형부의 금속화동안, 이러한 도금-관통 홀의 내부벽은 금속층으로 코팅된다. 일체형 도전 경로를 갖는 3차원 사출-성형부의 제조와 관련한 추가의 설명이, 예컨대 DE-A-37 32 249 또는 EP-A-0 361 192에 개시되어 있다.
단일-칩 모듈은 WO-A-89/00346에 공지되어 있고, 여기서 기판의 하부면 상에 전기적으로 절연된 폴리머로 구성된 사출-성형된 3차원 기판은, 사출-성형동안 동시에 형성되고 또한 필요시, 전영역에 배치될 수 있는 스터드를 갖는다. IC 칩은 이러한 기판의 상부면에 배치되고, IC 칩의 접속부는 정교한 접착 전기선(fine bonding wire)을 통해 기판의 하부면 상에 형성된 상호접속부에 연결되어 있다. 이러한 상호접속부는 자체로 도금-관통 홀을 통해 스터드 상에 형성된 해당 외부 접속부에 연결되어 있다.
폴리머 스터드 그리드 어레이(PSGA)로 불리는 것이 WO-A-96 096 46에 공지되어 있으며, 이것은 볼 그리드 어레이(BGA)의 장점과 MID 기술의 장점을 결합한 것이다. 새로운 형태에 대한 폴리머 스터드 그리드 어레이(PSGA) 표현의 사용은 기판의 사출 성형과 동시에 형성된 폴리머 스터드를 지시하는 "폴리머 스터드" 표현을 갖는 볼 그리드 어레이(BGA)에 기초한다. 단일-칩에 적합한 새로운 형태의 소수-칩 또는 다중-칩 모듈은
- 전기적으로 절연된 폴리머로 구성된 사출-성형된 3차원 기판,
- 기판의 하부면 상에서, 전영역에 배치되고 사출-성형 처리동안 동시에 형성된 폴리머 스터드,
- 분리가능한 단부면을 이용하여 폴리머 스터드 상에 형성된 외부 접속부,
- 적어도 기판의 하부면 상에 형성되고 외부 접속부를 내부 접속부에 연결하는 도전 경로, 및
- 기판 상에 배치되며 전기적 도전적으로 내부 접속부에 연결된 접속부를 갖는적어도 하나의 칩을 포함한다.
또한 기판의 사출-성형 처리동안 폴리머 스터드의 간단하고 비용-효율적인 제조에 부가하여, 폴리머 스터드 상의 외부 접속부는 최소의 노력으로, MID 기술 또는 SIL 기술로써 도전 경로의 일반 제조와 함께 제조될 수 있다. SIL 기술에 바람직한 정교한 레이저 구조화는 다수의 접속부가 정교한 그리드로 폴리머 스터드 상에 제공되게 한다.
또다른 바람직한 요인은 폴리머 스터드의 열팽창이 기판 및 모듈을 고정하는 배선의 열팽창과 일치한다는 것이다. 이것은 온도 변동(temperature fluctuation)이 발생할 때조차 매우 신뢰할 수 있는 납땜 접속부를 제공한다.
또한 폴리머 스터드의 탄성 특성과 온도 응답이 반도체와 같은 전기 부품과 연결을 이루기 위해 이용된다는 것이 US-A-5 477 087에 공지되어 있다. 이로 인해, 우선 금속 장벽층이 전기 부품의 알루미늄 전극에 제공되고, 다음에 폴리머 스터드가 이들 금속층 상에 형성된다. 다음에 완전하게 형성된 폴리머 스터드는 낮은 용융점을 갖는 금속층으로 코팅된다.
만약 폴리머 스터드 그리드 어레이 또는 금속화층 폴리머 스터드를 갖는 다른 부품이 인쇄 회로판과 같은 배선 시스템에 예컨대 리플로우(reflow) 납땜을 이용하여 연결된다면, 녹은 땜납이 폴리머 스터드상의 금속층을 따라 끌려 올라갈 위험이 있다. 그러나, 폴리머 스터드의 대략 75%에서 발생하는 이러한 현상은 폴리머 스터드 아래에 재생할 수 없는 땜납층 두께와 상호접속부 부근의 단락 회로를 야기한다.
청구항 제 1 항에 기술된 본 발명은 배선 시스템의 납땜 접속부용 폴리머 스터드를 갖는 기판의 경우에 폴리머 스터드 아래의 재생가능한 땜납층 두께를 보장하는 문제에 기초한다.
본 발명은 적어도 하나의 돌출부를 갖는 폴리머 스터드 형상이 이러한 방식으로 형성된 스텝을 이용하여 땜납 성형이 끌어 올려지는 것을 방지할 수 있다는 것에 기초한다. 이것은 폴리머 스터드 아래의 재생가능한 땜납층 두께가 매우 신뢰할 수 있는 납땜 접속부를 보장한다. 마찬가지로 땜납이 끌어 올려지는 것에 의해 야기되는 단락회로의 위험이 방지될 수 있다.
본 발명의 개량사항이 종속항에 기술되어 있다.
특히 청구항 제 2 항의 개량사항은 사출 성형을 이용하여 일체형 폴리머 스터드를 갖는 기판의 제조에 적합하다. 특히 이러한 경우에, 폴리머 스터드 그리드 어레이 내의 원주형 돌출부에 대한 청구항 제 3 항에 기술된 크기는 신뢰할 수 있는 납땜 접속부를 야기한다.
마찬가지로 청구한 제 4 항, 제 5 항 및 제 6 항에 기술된 폴리머 스터드의 형상 변화는 스텝(step)을 이용하여 땜납이 끌어 올려지는 것을 방지한다. 이것은 폴리머 스터드의 형상이 특정 응용에 대응할 수 있게 한다.
본 발명의 실시예가 하기 문장에서 더 상세하게 설명되고 도면에 도시된다.
도 1은, 기판의 하부면(U) 상에 기판의 사출 성형 동안 형성된 폴리머 스터드(PS)가 폴리머 스터드 그리드 어레이를 형성하기 위해 배치된, 기판(S)의 단면도를 도시한다. 도시된 바와 같이, 약간 원뿔형인 폴리머 스터드(PS)에 하단부에서 원주형 돌출부(E)가 제공된다. 원주형 돌출부(E)의 직경은 환형 스텝(ST)이 각 경우에 폴리머 스터드(PS) 레스트(rest)로의 전이부로서 형성되는 크기를 가진다. 도시된 실시예에서, 폴리머 스터드(PS)는 베이스 영역에 400㎛의 직경(D)을 갖는 반면에, 기판(S)의 하부면(U)과 스텝(ST) 사이의 거리로서, 높이(H)는 400㎛이다. 원주형 돌출부(E)의 직경(d)은 160㎛인 반면에, 원주형 돌출부(E)의 높이(h)는 50㎛이다.
도 2는 기판(S)의 전체면에 제공된 금속층의 초정밀 레이저 구조화 후의 도 1에 도시된 것과 같은 폴리머 스터드(PS)를 도시한다. 도시된 바와 같이, 원주형돌출부(E)를 포함하는, 폴리머 스터드(PS)에는 금속화층(M)이 제공되고, 도전 경로가 기판(S)의 하부면(U) 상의 폴리머 스터드(PS)로부터 연장한다.
도 3은, 도시된 실시예에서 상부면 상에 배치된 연결 패드(AP)를 갖는 인쇄 회로판(LP)의 형태이며, 도 2에 도시된 배선 시스템(V)의 납땜 접속부용 폴리머 스터드(PS)를 도시한다. 이것은 모든 땜납(L)이 리플로우 납땜(reflow soldering)동안 스텝(ST)과 연결 패드(AP) 사이의 영역에 남아있고, 스텝이 없는 폴리머 스터드의 경우처럼 측면에서 도전 경로 멀리까지 끌어올려지지 않는 것을 분명하게 도시한다. 따라서, 스텝형 폴리머 스터드(PS)의 형상은 땜납(L)을 위해 재생가능한 층 두께를 보장한다.
도 4에 도시된 제 1 변형에서, 기판(S1) 상에 일체형으로 형성된 폴리머 스터드는 (PS)로 표시된다. 폴리머 스터드(PS1) 상의 이중 스텝은 환형 돌출부(E1)와 원주형 돌출부(E10)로 형성되어 있다. 해당 환형 스텝은 각각 (ST1)과 (ST10)으로 표시된다.
도 5에 도시된 제 2 변형에서, 기판(S2) 상에 일체형으로 형성된 폴리머 스터드는 (PS2)로 표시된다. 상호간에 분리된 공간으로 배치된 원주형 돌출부(E2) 네 개 전체는 플랫폼(platform)의 형태로 스텝(ST2) 상에 제공된다.
도 6에 도시된 제 3 변형에서, 기판(S3) 상에 전체로 형성된 폴리머 스터드는 (PS3)으로 표시된다. 이러한 경우에 환형 돌출부(E3)는 플랫폼의 형태와 같이 스텝(ST3) 상에 위치한다.
도 1 내지 도 6에 도시된 끝이 절단된 약간 원뿔형인 폴리머 스터드와 별도로, 다른 단면 형태를 갖는 폴리머 스터드 또는 돌출부가 사용될 수 있다. 그러나, 리플로우 납땜 동안 땜납이 측면으로 끌어 올려지는 것을 방지하는 하나 이상의 스텝 형성이 여기에서 매우 중요하다.

Claims (6)

  1. 배선(V)의 납땜 접속부용 금속화층 폴리머 스터드(PS; PS1; PS2; PS3)를 적어도 두 개 이상 가지며 자체의 하부면(U) 상의 상기 폴리머 스터드(PS; PS1; PS2; PS3)로부터 연장하는 도전 경로를 가지는 기판(S; S1; S2; S3)으로서, 상기 폴리머 스터드(PS; PS1; PS2; PS3)는 적어도 하나의 돌출부(E; E1; E10; E2; E3)를 형성하기 위하여 적어도 하나의 스텝(ST; ST1; ST10; ST2; ST3)을 갖는 기판.
  2. 제 1 항에 있어서, 원주형 돌출부(E)가 상기 폴리머 스터드(PS)와 관련하여 동심형으로 배치되는 것을 특징으로 하는 기판.
  3. 제 2 항에 있어서, 상기 원주형 돌출부(E)는 100㎛ 내지 300㎛ 사이의 직경(d)과 25㎛ 내지 250㎛ 사이의 높이(h)를 갖는 것을 특징으로 하는 기판.
  4. 제 1 항에 있어서, 두 개의 돌출부(E1; E10)와 두 개의 스텝(ST1; ST10)을 갖는 폴리머 스터드(PS2)가 제공되는 것을 특징으로 하는 기판.
  5. 제 1 항에 있어서, 스텝(ST2) 상에서 상호간에 떨어져 배치된 다수의 돌출부(E2)를 갖는 폴리머 스터드(PS2)가 제공되는 것을 특징으로 하는 기판.
  6. 제 1 항에 있어서, 스텝(ST3) 상에 배치된 환형 돌출부(E3)를 갖는 폴리머 스터드(PS3)가 제공되는 것을 특징으로 하는 기판.
KR10-2001-7014793A 1999-05-20 2000-05-11 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판 KR100426044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19923247 1999-05-20
DE19923247.4 1999-05-20

Publications (2)

Publication Number Publication Date
KR20020005753A KR20020005753A (ko) 2002-01-17
KR100426044B1 true KR100426044B1 (ko) 2004-04-06

Family

ID=7908690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7014793A KR100426044B1 (ko) 1999-05-20 2000-05-11 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판

Country Status (6)

Country Link
EP (1) EP1186031A1 (ko)
JP (1) JP2003500858A (ko)
KR (1) KR100426044B1 (ko)
CN (1) CN1352805A (ko)
TW (1) TW465263B (ko)
WO (1) WO2000072378A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10217700A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete elektrische Schaltungsanordnung
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
JP2005353740A (ja) 2004-06-09 2005-12-22 Toshiba Corp 半導体素子及び半導体装置
DE102015005205A1 (de) * 2015-04-23 2016-10-27 Multiple Dimensions Ag Trägerkörper zur Aufnahme elektronischer Schaltungen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
JPH0969401A (ja) * 1995-08-31 1997-03-11 Oki Electric Ind Co Ltd 表面実装部品
US5736790A (en) * 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
JPH09275106A (ja) * 1996-04-04 1997-10-21 Nec Corp バンプの構造と形成方法
JP2828069B2 (ja) * 1996-10-11 1998-11-25 松下電器産業株式会社 バンプ付きワークの半田付け方法
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
JPH10270819A (ja) * 1997-03-28 1998-10-09 Ngk Spark Plug Co Ltd 表面実装用電子部品とその製造方法

Also Published As

Publication number Publication date
CN1352805A (zh) 2002-06-05
KR20020005753A (ko) 2002-01-17
EP1186031A1 (de) 2002-03-13
TW465263B (en) 2001-11-21
WO2000072378A1 (de) 2000-11-30
JP2003500858A (ja) 2003-01-07

Similar Documents

Publication Publication Date Title
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
JP3898891B2 (ja) バイアプラグアダプター
US7049692B2 (en) Stacked semiconductor device
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
KR100421301B1 (ko) 마이크로파회로시스템을위한폴리머스터드그리드어레이
KR950021447A (ko) 반도체 장치 및 그 제조방법
WO2002047163A2 (en) Semiconductor device having a ball grid array and method therefor
US7109573B2 (en) Thermally enhanced component substrate
KR100384356B1 (ko) 기판의 상부와 하부 사이에 전기적으로 전도성인 교차 접속부를 갖는 상호접속부 및 그의 제조 방법
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
KR100426044B1 (ko) 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
KR100430325B1 (ko) 폴리머스터드그리드어레이
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
US6249048B1 (en) Polymer stud grid array
US6518088B1 (en) Polymer stud grid array
CN220692001U (zh) 混合式内埋半导体封装结构
US20020038726A1 (en) Polymer stud grid array and method for producing such a polymer stud grid array
KR19980034141A (ko) 비아 그리드 어레이 패키지
KR20030012238A (ko) 수동소자 내장형 패키지
KR19990061323A (ko) 반도체 패키지
JPH09260580A (ja) 電子部品用パッケージ
KR20010057039A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee