JPH09275106A - バンプの構造と形成方法 - Google Patents
バンプの構造と形成方法Info
- Publication number
- JPH09275106A JPH09275106A JP8082617A JP8261796A JPH09275106A JP H09275106 A JPH09275106 A JP H09275106A JP 8082617 A JP8082617 A JP 8082617A JP 8261796 A JP8261796 A JP 8261796A JP H09275106 A JPH09275106 A JP H09275106A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- solder
- stage
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体チップ実装時に、溶融した半田がバン
プ側面を濡れ上がる虞がなく、樹脂封止の際の樹脂の流
れ込みが良好でボイドが発生せず、かつ製造工数が低い
バンプの構造とその形成方法を提供する。 【解決手段】 半導体チップ３を基板５に半田接続する
ために形成される、本発明のバンプ構造は、半導体チッ
プ側パッド２上の１段目バンプ１ａと、それに連なりこ
の１段目バンプの径よりも小さな径を有するテール側の
２段目パンプ１ｂを有し、それにより側面に段差が備え
られている。
プ側面を濡れ上がる虞がなく、樹脂封止の際の樹脂の流
れ込みが良好でボイドが発生せず、かつ製造工数が低い
バンプの構造とその形成方法を提供する。 【解決手段】 半導体チップ３を基板５に半田接続する
ために形成される、本発明のバンプ構造は、半導体チッ
プ側パッド２上の１段目バンプ１ａと、それに連なりこ
の１段目バンプの径よりも小さな径を有するテール側の
２段目パンプ１ｂを有し、それにより側面に段差が備え
られている。
Description
【０００１】
【発明の属する技術分野】本発明は、半田接続によるフ
リップチップ実装のため半導体チップのパッド上に形成
するバンプの構造と形成方法に関する。
リップチップ実装のため半導体チップのパッド上に形成
するバンプの構造と形成方法に関する。
【０００２】
【従来の技術】図７は、従来の第１の例の断面図、図８
は、従来の第２の例の断面図である。
は、従来の第２の例の断面図である。
【０００３】従来、半田接続によるフリップチップの実
装は、図７に示すように半田を供給した基板パッドに対
して、半導体チップに形成したバンプを押しつけ、同時
に加熱するこすることにより、半田を溶融し、冷却後、
半田が固化することにより半導体チップと基板を接合、
さらに半導体チップと基板の隙間に樹脂を流し込み、加
熱して樹脂を硬化するという方法で行われてきた。
装は、図７に示すように半田を供給した基板パッドに対
して、半導体チップに形成したバンプを押しつけ、同時
に加熱するこすることにより、半田を溶融し、冷却後、
半田が固化することにより半導体チップと基板を接合、
さらに半導体チップと基板の隙間に樹脂を流し込み、加
熱して樹脂を硬化するという方法で行われてきた。
【０００４】また、バンプは、他の例として特開平３−
１７４７３１に示すように、基部と先端部から成る２段
バンプを鍍金法により形成する方法があった。
１７４７３１に示すように、基部と先端部から成る２段
バンプを鍍金法により形成する方法があった。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
方法は、次のように種々の問題点を有する。
方法は、次のように種々の問題点を有する。
【０００６】第１の問題点は、実装後の半導体チップに
関し、半導体チップ端子の電気的接続不良が発生するこ
とである。図７に示すように、１段バンプにおいてはバ
ンプ側面積が小さいので、溶融した半田が半導体チップ
側パッドに到達してしまう場合が多い。また図８に示す
ように、バンプの側面積を大きくした２段バンプにおい
ても、半田の濡れ上がり性が良い場合、半田が半導体チ
ップのパッドに接触してしまう。
関し、半導体チップ端子の電気的接続不良が発生するこ
とである。図７に示すように、１段バンプにおいてはバ
ンプ側面積が小さいので、溶融した半田が半導体チップ
側パッドに到達してしまう場合が多い。また図８に示す
ように、バンプの側面積を大きくした２段バンプにおい
ても、半田の濡れ上がり性が良い場合、半田が半導体チ
ップのパッドに接触してしまう。
【０００７】その理由は、半導体チップ実装時、溶融し
た半田がバンプ側面を濡れ上がり、半導体チップのパッ
ドに付着し、パッドの材料であるアルミが半田中に拡散
し、半導体チップと基板間の接続が劣化するからであ
る。
た半田がバンプ側面を濡れ上がり、半導体チップのパッ
ドに付着し、パッドの材料であるアルミが半田中に拡散
し、半導体チップと基板間の接続が劣化するからであ
る。
【０００８】他の理由は、実装した半導体チップと基板
の間隔が小さいので、樹脂封止の際、樹脂が流れ込まず
ボイドになり、そのボイド中が吸水し、樹脂中に含まれ
る不純物が溶け込み、その水分がパッドを腐食させ、バ
ンプと半導体チップ間の電気的な接続を劣化させるから
である。
の間隔が小さいので、樹脂封止の際、樹脂が流れ込まず
ボイドになり、そのボイド中が吸水し、樹脂中に含まれ
る不純物が溶け込み、その水分がパッドを腐食させ、バ
ンプと半導体チップ間の電気的な接続を劣化させるから
である。
【０００９】第２の問題点は、実装後の半導体チップに
関し、端子の短絡が発生することである。その理由は、
ボイド中にバンプの材料であるＡｕや半田等の導電性の
塵が入り、端子間に接触するからである。
関し、端子の短絡が発生することである。その理由は、
ボイド中にバンプの材料であるＡｕや半田等の導電性の
塵が入り、端子間に接触するからである。
【００１０】第３の問題点は、特開平３−１７４７３１
に示すような２段バンプを形成する場合、工数が高いこ
とである。その理由は、２段バンプを鍍金法により形成
するので、レジスト膜作成やエッチング、鍍金等の多く
の工程が必要であるからである。
に示すような２段バンプを形成する場合、工数が高いこ
とである。その理由は、２段バンプを鍍金法により形成
するので、レジスト膜作成やエッチング、鍍金等の多く
の工程が必要であるからである。
【００１１】そこで、本発明の目的は、半導体チップ実
装時において溶融した半田がバンプ側面を濡れ上がるの
を防ぎ、樹脂封止において樹脂の流れ込みが良好でボイ
ドが発生せず、かつ製造工数が低いバンプの構造とその
形成方法を提供することである。
装時において溶融した半田がバンプ側面を濡れ上がるの
を防ぎ、樹脂封止において樹脂の流れ込みが良好でボイ
ドが発生せず、かつ製造工数が低いバンプの構造とその
形成方法を提供することである。
【００１２】
【課題を解決するための手段】本発明のバンプの構造
は、半導体チップを基板に半田接続するために形成され
るバンプの構造であって、バンプは、半導体チップ側パ
ッド上の１段目バンプと、それに連なり１段目バンプの
径よりも小さな径を有するテール側の２段目バンプを有
し、それにより側面に段差が備えられている。
は、半導体チップを基板に半田接続するために形成され
るバンプの構造であって、バンプは、半導体チップ側パ
ッド上の１段目バンプと、それに連なり１段目バンプの
径よりも小さな径を有するテール側の２段目バンプを有
し、それにより側面に段差が備えられている。
【００１３】本発明のバンプの形成方法は、半導体チッ
プを基板に半田接続するために形成されるバンプの形成
方法であって、半導体チップ側パッド上に１段目バンプ
を形成し先端部にテールを形成せず、１段目のバンプ形
成の際よりもバンプの径を小さくして、２段目バンプを
１段目バンプ上に形成し、先端部にテールを形成する、
工程を含む。
プを基板に半田接続するために形成されるバンプの形成
方法であって、半導体チップ側パッド上に１段目バンプ
を形成し先端部にテールを形成せず、１段目のバンプ形
成の際よりもバンプの径を小さくして、２段目バンプを
１段目バンプ上に形成し、先端部にテールを形成する、
工程を含む。
【００１４】上述のように本発明のバンプは、１段目の
バンプ径が２段目のバンプ径も大きい２段構造であるの
で、半導体チップ実装時において、溶融した半田がバン
プ側面を濡れ上がるのを防ぎ、半導体チップ実装後に半
田が半導体チップ側パッドに接触することなく、したが
ってパッドの成分のアルミが半田有に拡散するのを防止
できる。
バンプ径が２段目のバンプ径も大きい２段構造であるの
で、半導体チップ実装時において、溶融した半田がバン
プ側面を濡れ上がるのを防ぎ、半導体チップ実装後に半
田が半導体チップ側パッドに接触することなく、したが
ってパッドの成分のアルミが半田有に拡散するのを防止
できる。
【００１５】また、バンプの高さが高く、半導体チップ
実装後の半導体チップと基板の間隔が大きいので、樹脂
封止の際、樹脂の流れ込みが良好で、樹脂封止後、半導
体チップと基板間にボイドが発生せず、したがって半導
体チップ実装後の短絡や接続不良を防止できる。
実装後の半導体チップと基板の間隔が大きいので、樹脂
封止の際、樹脂の流れ込みが良好で、樹脂封止後、半導
体チップと基板間にボイドが発生せず、したがって半導
体チップ実装後の短絡や接続不良を防止できる。
【００１６】さらに、鍍金法と異なり、レジスロ膜形成
や鍍金等の固定が不要となり、したがってバンプ形成の
工数が低い。
や鍍金等の固定が不要となり、したがってバンプ形成の
工数が低い。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の本発明のバ
ンプの構造の一実施形態例の断面図、図２は、図１の１
段目ダンプの断面図、図３は、図１のバンプを用いた半
導体チップを基板に実装する直前の断面図、図４は、図
３の実装後の断面図である。
て図面を参照して説明する。図１は本発明の本発明のバ
ンプの構造の一実施形態例の断面図、図２は、図１の１
段目ダンプの断面図、図３は、図１のバンプを用いた半
導体チップを基板に実装する直前の断面図、図４は、図
３の実装後の断面図である。
【００１８】図１に示すように、本発明のバンプ１の構
造は、１段目バンプ１ａと２段目バンプ１ｂから成る２
段構造である。
造は、１段目バンプ１ａと２段目バンプ１ｂから成る２
段構造である。
【００１９】バンプ１は、図２に示すように半導体チッ
プ側パッド２に１段目バンプ１ａを作成した後、その上
に１段目バンプよりも径の小さい２段目バンプ１ｂを載
せて形成する。１段目バンプ１ａには、テール４を形成
せず、２段目バンプ１ｂには、テール４を形成する。
プ側パッド２に１段目バンプ１ａを作成した後、その上
に１段目バンプよりも径の小さい２段目バンプ１ｂを載
せて形成する。１段目バンプ１ａには、テール４を形成
せず、２段目バンプ１ｂには、テール４を形成する。
【００２０】次に、バンプ１を形成する方法を説明す
る。半導体チップ側パッド２上に１段目バンプ１ａを形
成する。材料はＡｕで、ワイヤ径は２５μｍ、もしくは
３０μｍを使用する。形成した１段目バンプ１ａの径は
１００μｍ〜１２０μｍで、バンプ高さは４０μｍ〜６
０μｍとし、先端部にはテールを形成しない。
る。半導体チップ側パッド２上に１段目バンプ１ａを形
成する。材料はＡｕで、ワイヤ径は２５μｍ、もしくは
３０μｍを使用する。形成した１段目バンプ１ａの径は
１００μｍ〜１２０μｍで、バンプ高さは４０μｍ〜６
０μｍとし、先端部にはテールを形成しない。
【００２１】次に２段目バンプ１ｂを１段目バンプ１ａ
上に形成する。２段目バンプ１ｂの径は６０μｍ〜８０
μｍとし、１段目バンプ１ａとの径差は、２０μｍ以上
とする。また、バンプの高さは、３０μｍ〜５０μｍと
し、先端部にテール４を形成する。１段目バンプ１ａと
２段目バンプ１ｂの形状の差異は、バンプ径によって調
整する。つまり、１段目バンプ１ａ形成時には、バンプ
径を大きくし、２段目バンプ１ｂを形成する際は、１段
目バンプ１ａの時のバンプの径よりも小さくする。
上に形成する。２段目バンプ１ｂの径は６０μｍ〜８０
μｍとし、１段目バンプ１ａとの径差は、２０μｍ以上
とする。また、バンプの高さは、３０μｍ〜５０μｍと
し、先端部にテール４を形成する。１段目バンプ１ａと
２段目バンプ１ｂの形状の差異は、バンプ径によって調
整する。つまり、１段目バンプ１ａ形成時には、バンプ
径を大きくし、２段目バンプ１ｂを形成する際は、１段
目バンプ１ａの時のバンプの径よりも小さくする。
【００２２】半導体チップ３の基板５への実装は、図３
に示すように半田７を供給した基板側パッド６上にバン
プ１を押し付ける。半田の材質は、アルミ腐食性、Ｐｂ
規制を考慮し、Ａｕ／Ｓｎ共晶半田を用いる。半導体チ
ップ３は３５０゜Ｃ〜４００゜Ｃに加熱し、実装時には
半田７が溶融する。溶融した半田７はバンプ１の側面に
沿って濡れ上がるが、図４に示すように１段目バンプ１
ａと２段目バンプ１ｂの境界の段差の箇所で止まる。
に示すように半田７を供給した基板側パッド６上にバン
プ１を押し付ける。半田の材質は、アルミ腐食性、Ｐｂ
規制を考慮し、Ａｕ／Ｓｎ共晶半田を用いる。半導体チ
ップ３は３５０゜Ｃ〜４００゜Ｃに加熱し、実装時には
半田７が溶融する。溶融した半田７はバンプ１の側面に
沿って濡れ上がるが、図４に示すように１段目バンプ１
ａと２段目バンプ１ｂの境界の段差の箇所で止まる。
【００２３】次に、第２、第３の実施の形態例について
説明する。
説明する。
【００２４】図５は、第２の実施形態例の断面図であ
る。半導体チップと基板の隙間間隔をさらに大きくする
ためバンプ高さを高くする方法として、図５に示すよう
に３段バンプを使用する。この場合、１段目バンプ１ａ
と２段目バンプ１ｂの径は同じようにし、３段目バンプ
１ｃの径のみ小さくする。バンプ高さが高いので半導体
チップ側パッドまで半田が濡れ上がる虞がない。
る。半導体チップと基板の隙間間隔をさらに大きくする
ためバンプ高さを高くする方法として、図５に示すよう
に３段バンプを使用する。この場合、１段目バンプ１ａ
と２段目バンプ１ｂの径は同じようにし、３段目バンプ
１ｃの径のみ小さくする。バンプ高さが高いので半導体
チップ側パッドまで半田が濡れ上がる虞がない。
【００２５】図６は、第３の実施形態例の断面図であ
る。図６に示すようにテール４を極端に長くしたバンプ
を使用する。実装時は、テール４に半田が濡れ上がって
付着するので、この部分が強度的に弱くなることはな
い。
る。図６に示すようにテール４を極端に長くしたバンプ
を使用する。実装時は、テール４に半田が濡れ上がって
付着するので、この部分が強度的に弱くなることはな
い。
【００２６】
【発明の効果】以上説明したように本発明は、１段目バ
ンプとそれよりも形が大きい２段目パンプとからなる２
段バンプ構造とすること等により、実装時に半田が半導
体チップ側パッドに接触しないのでパッド成分のアルミ
が半田中に拡散せず、樹脂封止後半導体チップと基板間
にボイドが発生しないので半導体チップ実装後の短絡や
接続不良がなく、かつ、鍍金法と異なりレジスト膜形成
や鍍金等の工程が不要でバンプ形成の工数が低いバンプ
の構造とその形成方法を提供できるという効果がある。
ンプとそれよりも形が大きい２段目パンプとからなる２
段バンプ構造とすること等により、実装時に半田が半導
体チップ側パッドに接触しないのでパッド成分のアルミ
が半田中に拡散せず、樹脂封止後半導体チップと基板間
にボイドが発生しないので半導体チップ実装後の短絡や
接続不良がなく、かつ、鍍金法と異なりレジスト膜形成
や鍍金等の工程が不要でバンプ形成の工数が低いバンプ
の構造とその形成方法を提供できるという効果がある。
【図１】本発明のバンプの構造の一実施形態例の断面図
である。
である。
【図２】図１の１段目ダンプの断面図である。
【図３】図１のバンプを用いた半導体チップを基板に実
装する直前の断面図である。
装する直前の断面図である。
【図４】図３の実装後の断面図である。
【図５】第２の実施形態例の断面図である。
【図６】第３の実施形態例の断面図である。
【図７】従来の第１の例の断面図である。
【図８】従来の第２の例の断面図である。
１ バンプ １ａ １段目バンプ １ｂ ２段目バンプ １ｃ ３段目バンプ ２ 半導体チップ側パッド ３ 半導体チップ ４ テ−ル ５ 基板 ６ 基板側パッド ７ 半田
Claims (2)
- 【請求項１】 半導体チップを基板に半田接続するため
に形成されるバンプの構造であって、 前記バンプは、半導体チップ側パッド上の１段目バンプ
と、それに連なり該１段目バンプの径よりも小さな径を
有するテール側の２段目バンプを有し、それにより側面
に段差が備えられているバンプの構造。 - 【請求項２】 半導体チップを基板に半田接続するため
に形成されるバンプの形成方法において、 半導体チップ側パッド上に１段目バンプを形成し先端部
にテールを形成せず、前記１段目のバンプ形成の際より
もバンプの径を小さくして、２段目バンプを１段目バン
プ上に形成し、先端部にテールを形成する、工程を含む
バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8082617A JPH09275106A (ja) | 1996-04-04 | 1996-04-04 | バンプの構造と形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8082617A JPH09275106A (ja) | 1996-04-04 | 1996-04-04 | バンプの構造と形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275106A true JPH09275106A (ja) | 1997-10-21 |
Family
ID=13779437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8082617A Pending JPH09275106A (ja) | 1996-04-04 | 1996-04-04 | バンプの構造と形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09275106A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072378A1 (de) * | 1999-05-20 | 2000-11-30 | Siemens Aktiengesellschaft | Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung |
| JP2009049248A (ja) * | 2007-08-21 | 2009-03-05 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2009099749A (ja) * | 2007-10-17 | 2009-05-07 | Powertech Technology Inc | 半導体パッケージ |
| JP2009272383A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 半導体装置及び基板の接合方法 |
| CN102593088A (zh) * | 2012-03-16 | 2012-07-18 | 日月光半导体制造股份有限公司 | 半导体芯片、应用其的半导体结构及其制造方法 |
-
1996
- 1996-04-04 JP JP8082617A patent/JPH09275106A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072378A1 (de) * | 1999-05-20 | 2000-11-30 | Siemens Aktiengesellschaft | Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung |
| JP2009049248A (ja) * | 2007-08-21 | 2009-03-05 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2009099749A (ja) * | 2007-10-17 | 2009-05-07 | Powertech Technology Inc | 半導体パッケージ |
| JP2009272383A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 半導体装置及び基板の接合方法 |
| CN102593088A (zh) * | 2012-03-16 | 2012-07-18 | 日月光半导体制造股份有限公司 | 半导体芯片、应用其的半导体结构及其制造方法 |
| CN102593088B (zh) * | 2012-03-16 | 2014-04-09 | 日月光半导体制造股份有限公司 | 半导体芯片、应用其的半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272045B1 (ko) | 반도체장치및그제조방법 | |
| KR100780207B1 (ko) | 반도체 집적 회로 장치 | |
| KR100236448B1 (ko) | 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치 | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
| JP2002353255A (ja) | 半導体チップ半田付け用ランドパターン | |
| JPH07263611A (ja) | 半導体装置用のリードフレーム | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| JPH09275106A (ja) | バンプの構造と形成方法 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH05315517A (ja) | 半導体装置 | |
| JP2002359336A (ja) | 半導体装置 | |
| JPH0513638A (ja) | 半導体装置 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP3270883B2 (ja) | 半導体装置 | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH05243331A (ja) | 半導体装置の実装方法 | |
| JPH10321633A (ja) | バンプの形成方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR100280412B1 (ko) | 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법 |