KR100280412B1 - 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법 - Google Patents

버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법 Download PDF

Info

Publication number
KR100280412B1
KR100280412B1 KR1019970071587A KR19970071587A KR100280412B1 KR 100280412 B1 KR100280412 B1 KR 100280412B1 KR 1019970071587 A KR1019970071587 A KR 1019970071587A KR 19970071587 A KR19970071587 A KR 19970071587A KR 100280412 B1 KR100280412 B1 KR 100280412B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
solder
lead package
surface mounting
Prior art date
Application number
KR1019970071587A
Other languages
English (en)
Other versions
KR19990052140A (ko
Inventor
구자용
김동유
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970071587A priority Critical patent/KR100280412B1/ko
Publication of KR19990052140A publication Critical patent/KR19990052140A/ko
Application granted granted Critical
Publication of KR100280412B1 publication Critical patent/KR100280412B1/ko

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법에 관한 것으로, 본 발명은 인쇄 회로기판에 버틈 리드 패키지를 실장시 상기 인쇄 회로기판에 솔더를 도포하는 단계와, 상기 인쇄 회로기판에 도포된 솔더의 사이에 표면 실장용 접착제를 다시 도포시킨 후 그 다음 공정을 진행함으로써 솔더의 높이를 균일화시킴과 동시에 증가시켜 솔더에 가해지는 응력을 감소시킬 수 있음에 따라 버틈 리드 패키지의 솔더 조인트 신뢰성을 향상시킬 수 있게 된다.

Description

버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법
본 발명은 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법에 관한 것으로서, 더욱 상세하게는 버틈 리드 패키지를 인쇄 회로기판에 실장시 솔더의 높이를 균일화시킴과 동시에 증가시켜 솔더에 가해지는 응력을 효율적으로 감소시킬 수 있도록 한 것이다.
최근에, 경박단소화된 패키지의 일종으로 버틈 리드 패키지(Buttom Lead Package)가 알려지고 있는데, 버틈 리드 패키지는 반도체 칩의 하면 양측에 복수개의 리드가 고정된 상태로 부착되어 있고, 상기 리드와 칩의 칩패드는 각각 금속 와이어로 연결되어 있으며, 상기 리드의 하면에는 외부로 노출되도록 에폭시로 몰딩부가 형성된 구조로 되어 있다.
이와 같은 버틈 리드 패키지가 제1도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제1도는 일반적인 버틈 리드 패키지를 나타낸 종단면도로서, 도시된 바와 같이, 버틈 리드 패키지(3)는 반도체 칩(7)과, 상기 칩(7)의 하면 양측에 절연성 테이프(T)로 고정, 부착되는 복수개의 리드(6)와, 상기 칩(7)의 상면에 형성된 복수개의 칩패드(8)와 리드(6)의 상면을 각각 전기적으로 연결하는 금속 와이어(9)와, 상기 리드(6)의 하면을 외부로 노출시킴과 아울러 상기 칩(7)과 금속 와이어(9)를 감싸도록 에폭시로 몰딩된 몰딩부(10)로 구성된다.
상기와 같이 구성된 버틈 리드 패키지(3)는 일정한 간격으로 나열된 상태로 설치되어 있는 리드(6)의 상면에 절연성 테이프(T)로서 칩(7)을 고정된 상태로 부착하고, 상기 칩(7) 상면에 형성되어 있는 복수개의 칩패드(8)와 리드(6)를 각각 금속 와이어(9)로 연결하며, 상기 리드(6)의 하면이 외부로 노출됨과 아울러 상기 칩(7), 금속 와이어(9)를 감싸도록 에폭시로 몰딩부(10)를 형성함으로써 버틈 리드 패키지(3)의 제작을 완료하게 된다.
상기와 같이 제작이 완료된 버틈 리드 패키지(3)를 인쇄 회로기판(1a)상에 실장시의 작업 공정을 제2도 내지 제5도를 참조하여 설명한다.
먼저, 인쇄 회로기판(1a)의 상면에 세로 방향으로 복수열로 형성되어 있는 패드(5) 상면에 스크린 프린팅(Screen Printing) 공정을 통해 솔더(2)를 제1도 및 제2도와 같이 도포시킨 후, 실장하고자 하는 버틈 리드 패키지(3)를 픽킹하여 버틈 리드 패키지(3)의 리드(6)를 상기 인쇄 회로기판(1a)의 솔더(2)에 안착시킨다.
그 다음, 리플로우 공정으로 상기 인쇄 회로기판(1a)의 솔더(2)의 안착된 버틈 리드 패키지(3)의 리드(6)를 납땜하여 솔더(2)를 고상화시키게 되는데, 만약 상기 버틈 리드 패키지(3)의 인쇄 회로기판(1a)의 양면에 실장을 할 경우에는 상기한 인쇄 회로기판(1a)의 반대면에 동일한 공정을 거쳐 버틈 리드 패키지(3)를 제4도와 같이 실장하게 된다.
그 후, 인쇄 회로기판(1a)을 잘라내어 하나씩 분리한 다음, 육안 검사를 통해 불량 여부를 판단한 후, 전기적인 시험을 통해 정품인지, 불량품인지의 여부를 선별하게 된다.
그러나, 이와 같은 종래의 인쇄 회고기판(1a)에 반도체 패키지를 실장시에는 솔더(2)만이 지지하게 되므로, 특히 전술한 버틈 리드 패키지(3)의 경우에는 스크린 프린팅 공정상의 오차 범위로 인해 균일한 높이의 솔더(2)를 얻기가 힘들고, 온도 사이클링 테스트시 열응력을 솔더(2)만이 지탱해야 하며, 상기 버틈 리드 패키지(3)를 인쇄 회로기판(1a)의 양면에 실장할 때에는 두 번의 리플로우 공정을 거쳐야 함에 따른 솔더(2)의 미세 구조변화로 인해 솔더 조인트시의 신뢰성이 매우 저하되게 되는 등의 많은 문제점이 있었다.
따라서, 본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 버틈 리드 패키지를 인쇄 회로기판에 실장시 솔더의 높이를 균일화시킴과 동시에 증가시켜 솔더에 가해지는 응력을 감소시킬 수 있도록 하여 버틈 리드 패키지의 솔더 조인트 신뢰성을 향상시킬 수 있는 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법을 제공하는데 그 목적이 있다.
제1도는 일반적인 버틈 리드 패키지를 나타낸 종단면도.
제2도는 종래의 인쇄 회로기판상에 솔더가 도포된 상태를 나타낸 평면도.
제3도는 제2도의 정면도.
제4도는 제1도의 버틈 리드 패키지가 인쇄 회로기판에 양면 실장된 상태를 나타낸 종단면도.
제5도는 종래의 인쇄 회로기판에 버틈 리드 패키지를 실장시의 작업 공정을 나타낸 흐름도.
제6도는 본 발명에 따른 인쇄 회로기판상에 솔더가 도포된 상태를 나타낸 평면도.
제7도는 제6도의 정면도.
제8도는 본 발명에 따른 인쇄 회로기판에 버틈 리드 패키지가 양면 실장된 상태를 나타낸 종단면도.
제9도는 본 발명에 따른 인쇄 회로기판에 버틈 리드 패키지를 실장시의 작업공정을 나타낸 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 인쇄 회로기판 2 : 솔더
3 : 버틈 리드 패키지 4 : 표면 실장용 접착제
5 : 패드 6 : 리드
상기한 목적을 달성하기 위하여 버틈 리드 패키지를 어느 한면 또는 양면에 표면 실장하기 위해 솔더가 세로 방향의 복수열로 도포되어 있는 버틈 리드 패키지의 표면 실장용 인쇄 회로기판에 있어서, 상기 인쇄 회로기판의 솔더의 열 사이에 솔더의 리플로우 온도에서 열경화되는 열경화성의 표면 실장용 접착제가 도포된 것을 특징으로 하는 버틈 리드 패키지의 표면 실장용 인쇄 회로기판이 제공된다.
상기 표면 실장용 접착제가 인쇄 회로기판의 솔더사이에 스폿 형태의 복수열로 도포된 것을 특징으로 한다.
또한 본 발명의 목적을 달성하기 위하여 인쇄 회로기판에 버틈 리드 패키지를 실장시 상기 인쇄 회로기판에 솔더를 도포하는 단계와, 상기 인쇄 회로기판에 도포된 솔더의 사이에 솔더의 리플로우 온도에서 열경화되는 열경화성의 표면 실장용 접착제를 다시 도포시킨 후 인쇄회로기판의 솔더에 버틈 리드 패키지의 리드를 안착시키는 단계와, 상기 솔더를 리플로우시킴과 동시에 상기 표면 실장용 접착제가 열경화되도록 하는 단계로 이루어짐을 특징으로 하는 버틈 리드 패키지의 표면실장방법이 제공된다.
따라서, 본 발명에 의하면, 버틈 리드 패키지를 인쇄 회로기판에 실장시 인쇄 회로기판에 도포된 솔더의 사이에 스폿 형태의 복수열로 표면 실장용 접착제를 다시 도포시킨 후 그 다음 공정을 진행함으로써 솔더의 높이를 균일화시킴과 동시에 증가시켜 솔더에 가해지는 응력을 감소시킬 수 있음에 따라 버틈 리드 패키지의 솔더 조인트 신뢰성을 향상시킬 수 있게 된다.
이하, 상기한 목적을 달성하기 위한 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
제6도는 본 발명에 따른 인쇄 회로기판상에 솔더가 도포된 상태를 나타낸 평면도이고, 제7도는 제6도의 정면도이며, 제8도는 본 발명에 따른 인쇄 회로기판에 버틈 리드 패키지가 양면 실장된 상태를 나타낸 종단면도이고, 제9도는 본 발명에 따른 인쇄 회로기판에 버틈 리드 패키지를 실장시의 작업 공정을 나타낸 흐름도로서, 본 발명은 인쇄 회로기판(1)에 세로 방향의 복수열로 도포되어 있는 솔더(2)의 사이에 버틈 리드 패키지(3)를 실장시 솔더(2)의 높이를 균일화시킴과 동시에 증가시켜 솔더(2)에 가해지는 응력을 감소시키기 위해 스폿(Spot) 형태의 복수열로 된 표면 실장용 접착제(4)가 도포되어 형성되도록 구성된다.
상기와 같이 구성된 본 발명에 의한 인쇄 회로기판(1)상에 버틈 리드 패키지(3)를 실장시의 작업 공정을 제6도 내지 제9도를 참조하여 설명하면 다음과 같다.
우선, 인쇄 회로기판(1)의 상면에 세로 방향으로 복수열로 형성되어 있는 패드(5) 상면에 스크린 프린팅(Screen Printing) 공정을 통해 솔더(2)를 도포시킨 후, 상기 인쇄 회로기판(1)의 솔더(2) 사이에 스폿 형태의 복수열로 표면 실장용 접착제(4)를 제6도 및 제7도와 같이 도포시킨 다음, 실장하고자 하는 버틈 리드 패키지(3)를 픽킹하여 버틈 리드 패키지(3)의 리드(6)를 상기 인쇄 회로기판(1)의 솔더(2)에 안착시킨다.
상기 표면 실장용 접착제(4)는 통상적인 열경화성 수지를 사용하며, 솔더(2)의 리플로우 온도인 80~300℃에서 열경화되는 것을 사용한다.
또한 표면 실장용 접착제(4)를 인쇄회로기판(1)에 도포함에 있어서는 경화되지 않은 상태에서 드롭(Dropping)하여 스폿 형태 또는 도트(Dot) 형태로 도포되도록 한다.
그 다음, 리플로우 공정으로 상기 인쇄 회로기판(1)의 솔더(2)에 안착된 버틈 리드 패키지(3)의 리드(6)를 납땜하여 솔더(2)를 고상화시키게 되는데, 만약 상기 버틈 리드 패키지(3)를 인쇄 회로기판(1)의 양면에 실장을 할 경우에는 상기한 인쇄 회로기판(1)의 반대면에 동일한 공정을 거쳐 버틈 리드 패키지(3)를 제8도와 같이 실장하게 된다.
이때 상기 표면 실장용 접착제(4)는 솔더(2)의 리플로우 온도인 80~300℃에서 열경화되는 것이므로 리플로우 공정에서 동시에 경화되면서 버틈 리드 패키지(3)를 인쇄 회로기판(1)에 접착시키게 된다.
그 후, 인쇄 회로기판(1)을 잘라내어 하나씩 분리한 다음, 육안 검사를 통해 불량 여부를 판단한 후, 전기적인 시험을 통해 정품인지, 불량품인지의 여부를 선별하게 된다.
전술한 바와 같이, 인쇄 회로기판(1)에 버틈 리드 패키지(3)를 실장할 때, 상기 인쇄 회로기판(1)에 도포된 솔더(2)의 사이에 스폿 형태의 복수열로 표면 실장용 접착제(4)를 다시 도포시킨 후 그 다음 공정을 진행함으로써 솔더(2)의 높이를 균일화시킴과 동시에 증가시켜 솔더(2)에 가해지는 응력을 감소시킬 수 있어서 버틈 리드 패키지(3)의 실장시 솔더 조인트 신뢰성을 향상시킬 수 있게 된다.
또한, 상기 인쇄 회로기판(1)에 버틈 리드 패키지(3)를 실장시, 상기 인쇄 회로기판(1)에 도포된 표면 실장용 접착제(4)의 경화 온도는 80~300℃를 유지하게 되며, 상기 표면 실장용 접착제(4)의 경화 반응은 리플로우 공정과 동시에 실시하게 된다.
한편, 본 발명을 버틈 리드 패키지(3) 뿐만 아니라 기타 다른 반도체 패키지의 실장시 적용할 수 있음은 물론이다.
이상에서와 같이, 본 발명에 따른 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법은 다음과 같은 효과를 갖게 된다.
첫째, 인쇄 회로기판(1)에 버틈 리드 패키지(3)를 실장시 상기 인쇄 회로기판(1)에 솔더(2)를 도포시킨 후, 다시 솔더(2)의 사이에 스폿 형태의 복수열로 표면 실장용 접착제(4)를 다시 도포시킴으로써 균일한 높이의 솔더(2)를 얻을 수 있게 된다.
둘째, 온도 사이클링과 같은 열응력이 가해질 경우 표면 실장용 접착제(4)가 열응력의 일부를 지지할 수 있으므로 솔더(2)에 가해지는 응력을 감소시킬 수 있게 된다.
셋째, 버틈 리드 패키지(3)를 인쇄 회로기판(1)의 양면에 실장하는 경우 2번 리플로우 공정을 거치는 솔더(2)의 높이를 균일한 상태로 유지할 수 있으므로 인해 솔더 조인트 신뢰성을 대폭 향상시킬 수 있게 된다.
이상에서는 본 발명의 바람직한 실시예를 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 버틈 리드 패키지(3)를 어느 한면 또는 양면에 표면 실장하기 위해 솔더(2)가 세로 방향의 복수열로 도포되어 있는 버틈 리드 패키지의 표면 실장용 인쇄 회로기판(1)에 있어서, 상기 인쇄 회로기판(1)의 솔더(2)의 열 사이에 솔더(2)의 리플로우 온도에서 열경화되는 열경화성의 표면 실장용 접착제(4)가 도포된 것을 특징으로 하는 버틈 리드 패키지의 표면 실장용 인쇄 회로기판.
  2. 제1항에 있어서, 상기 표면 실장용 접착제(4)가 인쇄 회로기판(1)의 솔더(2) 사이에 스폿 형태의 복수열로 도포된 것을 특징으로 하는 버틈 리드 패키지의 표면 실장용 인쇄 회로기판.
  3. 인쇄 회로기판(1)에 버틈 리드 패키지(3)를 실장시 상기 인쇄 회로기판(1)에 솔더(2)를 도포하는 단계와, 상기 인쇄 회로기판(1)에 도포된 솔더(2)의 사이에 솔더의 리플로우 온도에서 열경화되는 열경화성의 표면 실장용 접착제(4)를 다시 도포시킨 후 인쇄 회로기판(1)의 솔더(2)에 버틈 리드 패키지(3)의 리드(6)를 안착시키는 단계와, 상기 솔더(2)를 리플로우시킴과 동시에 상기 표면 실장용 접착제(4)가 열경화되도록 하는 단계로 이루어짐을 특징으로 하는 버틈 리드 패키지의 표면 실장방법.
KR1019970071587A 1997-12-22 1997-12-22 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법 KR100280412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071587A KR100280412B1 (ko) 1997-12-22 1997-12-22 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071587A KR100280412B1 (ko) 1997-12-22 1997-12-22 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법

Publications (2)

Publication Number Publication Date
KR19990052140A KR19990052140A (ko) 1999-07-05
KR100280412B1 true KR100280412B1 (ko) 2001-02-01

Family

ID=66165834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071587A KR100280412B1 (ko) 1997-12-22 1997-12-22 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법

Country Status (1)

Country Link
KR (1) KR100280412B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101242627B1 (ko) * 2009-08-05 2013-03-19 산에이카가쿠 가부시키가이샤 세정이 필요없는 활성 수지 조성물 및 이를 사용하는 표면 실장 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101242627B1 (ko) * 2009-08-05 2013-03-19 산에이카가쿠 가부시키가이샤 세정이 필요없는 활성 수지 조성물 및 이를 사용하는 표면 실장 방법

Also Published As

Publication number Publication date
KR19990052140A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JP4246243B2 (ja) 半導体集積回路装置
US4827611A (en) Compliant S-leads for chip carriers
KR101003684B1 (ko) 패키지 기판용 리드핀
JP2005072515A (ja) 半導体装置
KR950024315A (ko) 반도체용 리드 프레임 및 그 제조방법
KR100280412B1 (ko) 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
US5906700A (en) Method of manufacturing circuit module
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
KR19990065532A (ko) Cob형 반도체 패키지의 제조방법
KR0157896B1 (ko) 반도체 패키지 실장방법
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
JP4137782B2 (ja) リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器
KR200331878Y1 (ko) 반도체패키지의 실장구조
JPH0513649A (ja) Pgaパツケージ
JPH0738225A (ja) 半導体装置及びその製造方法
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
KR0169893B1 (ko) 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
JPH0758247A (ja) 半導体パッケージ
JPH1022315A (ja) 電子回路の形成方法
JPH0746712B2 (ja) 半導体搭載用基板
JPH0380599A (ja) 電子回路モジュール
JPH11224888A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee