JPH0746712B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPH0746712B2 JPH0746712B2 JP61257866A JP25786686A JPH0746712B2 JP H0746712 B2 JPH0746712 B2 JP H0746712B2 JP 61257866 A JP61257866 A JP 61257866A JP 25786686 A JP25786686 A JP 25786686A JP H0746712 B2 JPH0746712 B2 JP H0746712B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- substrate
- hole
- conductor pin
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、チップ素子、半導体素子を搭載する半導体搭
載用基板で、特に長期高信頼性を有する半導体搭載用基
板に関するものである。
載用基板で、特に長期高信頼性を有する半導体搭載用基
板に関するものである。
(従来の技術) 一般に、各種のチップ素子、半導体素子等を搭載すると
ともに、入出力端子として導体ピンを有する半導体搭載
用基板としてピングリッドアレイ型の半導体搭載用基板
が開発されている。この種のピングリッドアレイ型半導
体搭載用基板(30)にあっては、第3図に示すように、
その導体ピン(33)と基板(31)との接合強度及び電気
的信頼性を高めるために、基板(31)のスルーホール
(32)内に導体ピン(33)の頭部を嵌合し、このように
した基板(31)を導体ピン(33)側から溶融ハンダ内に
浸漬して、そのスルーホール(32)内にハンダ(34)を
充填させたものである。そして、このピングリッドアレ
イ型半導体搭載用基板(30)にあっては、その基板(3
1)の半導体搭載部に半導体素子(36)を搭載した後
に、素子封止用樹脂(38)を介して金属キャップ(40)
によって覆うことにより最終的に半導体装置として形成
されるのである。
ともに、入出力端子として導体ピンを有する半導体搭載
用基板としてピングリッドアレイ型の半導体搭載用基板
が開発されている。この種のピングリッドアレイ型半導
体搭載用基板(30)にあっては、第3図に示すように、
その導体ピン(33)と基板(31)との接合強度及び電気
的信頼性を高めるために、基板(31)のスルーホール
(32)内に導体ピン(33)の頭部を嵌合し、このように
した基板(31)を導体ピン(33)側から溶融ハンダ内に
浸漬して、そのスルーホール(32)内にハンダ(34)を
充填させたものである。そして、このピングリッドアレ
イ型半導体搭載用基板(30)にあっては、その基板(3
1)の半導体搭載部に半導体素子(36)を搭載した後
に、素子封止用樹脂(38)を介して金属キャップ(40)
によって覆うことにより最終的に半導体装置として形成
されるのである。
しかしながら、この種のピングリッドアレイ型半導体搭
載用基板(30)にあっては、実際上は導体ピン(33)の
頭部を嵌合したスルーホール(32)内にハンダ(34)を
隙間無く完全に充填させる事は非常に困難で、空隙(3
5)が残存する場合が多く発生する。これは、スルーホ
ール(32)内の隙間が非常に小さいことから空気が残存
し易く、また溶融ハンダを付着させる際に使用されるフ
ラックス等が残存していることによるものと考えられる
が、いずれにしてもスルーホール(32)と導体ピン(3
3)の頭部間には、第4図に示したような空隙(35)が
残存するのである。
載用基板(30)にあっては、実際上は導体ピン(33)の
頭部を嵌合したスルーホール(32)内にハンダ(34)を
隙間無く完全に充填させる事は非常に困難で、空隙(3
5)が残存する場合が多く発生する。これは、スルーホ
ール(32)内の隙間が非常に小さいことから空気が残存
し易く、また溶融ハンダを付着させる際に使用されるフ
ラックス等が残存していることによるものと考えられる
が、いずれにしてもスルーホール(32)と導体ピン(3
3)の頭部間には、第4図に示したような空隙(35)が
残存するのである。
このような空隙(35)が残存した状態の基板(31)の搭
載部に、チップ素子あるいは半導体素子(36)を実装
後、当該半導体搭載用基板(30)をこれとは別のマザー
ボードと呼ばれる大型の基板に実装する際の半田付け時
に空隙(35)がスルーホール(32)から移動し、第5図
に示したように、基板(31)表面に空所(37)が形成さ
れる状態となる。このような状態では、基板(31)表面
に形成されている導体及びこれらの間が空所(37)を形
成している気体中に露出されるわけで、表面リーク等の
不良の原因となる。
載部に、チップ素子あるいは半導体素子(36)を実装
後、当該半導体搭載用基板(30)をこれとは別のマザー
ボードと呼ばれる大型の基板に実装する際の半田付け時
に空隙(35)がスルーホール(32)から移動し、第5図
に示したように、基板(31)表面に空所(37)が形成さ
れる状態となる。このような状態では、基板(31)表面
に形成されている導体及びこれらの間が空所(37)を形
成している気体中に露出されるわけで、表面リーク等の
不良の原因となる。
すなわち、このような状態となっている半導体搭載用基
板(30)を長期間使用または放置すると、空気中の水分
が基板(31)または素子封止用樹脂(38)を通して空所
(37)内に侵入する。空所(37)内に侵入した水分は、
基板(31)または素子封止用樹脂(38)中の導電性不純
物(例えばナトリウム、カリウム、塩素等)を析出さ
せ、このような不純物によって空所(37)内に侵入した
水分は導電性の水溶液となるのである。このような導電
性の水溶液が基板(31)表面に形成されている導体及び
これらの間に存在すると、当該導体間に異常電流が流れ
る所謂表面リーク現象が生じるのである。
板(30)を長期間使用または放置すると、空気中の水分
が基板(31)または素子封止用樹脂(38)を通して空所
(37)内に侵入する。空所(37)内に侵入した水分は、
基板(31)または素子封止用樹脂(38)中の導電性不純
物(例えばナトリウム、カリウム、塩素等)を析出さ
せ、このような不純物によって空所(37)内に侵入した
水分は導電性の水溶液となるのである。このような導電
性の水溶液が基板(31)表面に形成されている導体及び
これらの間に存在すると、当該導体間に異常電流が流れ
る所謂表面リーク現象が生じるのである。
以上のように、基板(31)表面に形成されている導体及
びこれらの間に空所(37)が形成された状態の半導体搭
載用基板(30)にあっては、その長期高信頼性を得るこ
とが困難であったのである。
びこれらの間に空所(37)が形成された状態の半導体搭
載用基板(30)にあっては、その長期高信頼性を得るこ
とが困難であったのである。
そこで、発明者等は、半導体搭載用基板における上記の
ような空所(37)の発生を押さえることができないもの
かと鋭意研究した結果、前述した素子封止用樹脂(38)
とは別のマスクを基板(31)上に直接形成することが良
い結果を与えることを新規に知見し、本発明を完成した
のである。
ような空所(37)の発生を押さえることができないもの
かと鋭意研究した結果、前述した素子封止用樹脂(38)
とは別のマスクを基板(31)上に直接形成することが良
い結果を与えることを新規に知見し、本発明を完成した
のである。
(発明が解決しようとする問題点) 本発明は、上述した経緯に基づいてなされたもので、そ
の解決しようとする問題点は、素子実装後の被覆用樹脂
(素子封止用樹脂)と半導体搭載用基板表面との間の空
所によってもたらされる半導体搭載用基板の長期信頼性
の不充分さである。
の解決しようとする問題点は、素子実装後の被覆用樹脂
(素子封止用樹脂)と半導体搭載用基板表面との間の空
所によってもたらされる半導体搭載用基板の長期信頼性
の不充分さである。
そして、本発明は、以上のような半導体搭載用基板にお
ける長期信頼性の欠如を除去改善することを目的とし、
基板上に導体ピン封止マスクを形成するという簡単な構
成によって、長期信頼性に優れた半導体搭載用基板を提
供するものである。
ける長期信頼性の欠如を除去改善することを目的とし、
基板上に導体ピン封止マスクを形成するという簡単な構
成によって、長期信頼性に優れた半導体搭載用基板を提
供するものである。
(問題点を解決するための手段及び作用) 以上のような問題点を解決するために、本発明の採った
手段は、 「導体ピン(6)をその頭部にて基板のスルーホール
(3)に嵌合した半導体搭載用基板において、導体ピン
(6)の頭部をスルーホール(3)内に挿入し、かつス
ルーホール(3)内にハンダ(2)を充填することによ
り、導体ピン(6)を基板に固定するとともに、導体ピ
ン(6)の頭部端面側のスルーホール(3)上に導体ピ
ン封止マスク(4)を形成したことを特徴とする半導体
搭載用基板(1)」 である。
手段は、 「導体ピン(6)をその頭部にて基板のスルーホール
(3)に嵌合した半導体搭載用基板において、導体ピン
(6)の頭部をスルーホール(3)内に挿入し、かつス
ルーホール(3)内にハンダ(2)を充填することによ
り、導体ピン(6)を基板に固定するとともに、導体ピ
ン(6)の頭部端面側のスルーホール(3)上に導体ピ
ン封止マスク(4)を形成したことを特徴とする半導体
搭載用基板(1)」 である。
以下に、本発明の採った手段を、図面に従って詳細に説
明する。
明する。
第1図及び第2図には、本発明に係る半導体搭載用基板
(1)の部分拡大縦断面図がそれぞれ示してある。第1
図は、導体ピン(6)の頭部をプリント配線用基材
(7)に形成したスルーホール(3)内に嵌合し、さら
にこれらによって形成された空間内にハンダ(2)を充
填したピングリッドアレイ型半導体搭載用基板(1)を
示すもので、スルーホール(3)上を含む表面を導体ピ
ン封止マスク(4)により被覆し、完全硬化した状態を
示している。この導体ピン封止マスク(4)によりスル
ーホール(3)の図示上方への連通は遮断されるから、
スルーホール(3)内の空隙(5)内に残存している気
体は、基板表面に移動してくることはない。すなわち、
各スルーホール(3)上間は導体ピン封止マスク(4)
により完全に密閉されたわけである。
(1)の部分拡大縦断面図がそれぞれ示してある。第1
図は、導体ピン(6)の頭部をプリント配線用基材
(7)に形成したスルーホール(3)内に嵌合し、さら
にこれらによって形成された空間内にハンダ(2)を充
填したピングリッドアレイ型半導体搭載用基板(1)を
示すもので、スルーホール(3)上を含む表面を導体ピ
ン封止マスク(4)により被覆し、完全硬化した状態を
示している。この導体ピン封止マスク(4)によりスル
ーホール(3)の図示上方への連通は遮断されるから、
スルーホール(3)内の空隙(5)内に残存している気
体は、基板表面に移動してくることはない。すなわち、
各スルーホール(3)上間は導体ピン封止マスク(4)
により完全に密閉されたわけである。
第2図は、第1図に示したピングリッドアレイ型半導体
搭載用基板(1)と同様な半導体搭載用基板(21)を示
したものであるが、このピングリッドアレイ型半導体搭
載用基板(21)にあっては基板上の各スルーホール
(3)上のみに独立した導体ピン封止マスク(4)を形
成してある。つまり、第1図に示したピングリッドアレ
イ型半導体搭載用基板(1)にあっては各スルーホール
(3)を一括して覆うような連続する導体ピン封止マス
ク(4)を形成したものであるのに対し、この第2図に
示したピングリッドアレイ型半導体搭載用基板(21)は
各々独立した導体ピン封止マスク(4)を各スルーホー
ル(3)毎に形成したものである。
搭載用基板(1)と同様な半導体搭載用基板(21)を示
したものであるが、このピングリッドアレイ型半導体搭
載用基板(21)にあっては基板上の各スルーホール
(3)上のみに独立した導体ピン封止マスク(4)を形
成してある。つまり、第1図に示したピングリッドアレ
イ型半導体搭載用基板(1)にあっては各スルーホール
(3)を一括して覆うような連続する導体ピン封止マス
ク(4)を形成したものであるのに対し、この第2図に
示したピングリッドアレイ型半導体搭載用基板(21)は
各々独立した導体ピン封止マスク(4)を各スルーホー
ル(3)毎に形成したものである。
以上、いずれの形態においても、ハンダ(2)で充填さ
れたスルーホール(3)上は、導体ピン封止マスク
(4)により完全に被覆され、さらに導体ピン封止マス
ク(4)は完全に硬化しているため、当該ピングリッド
アレイ型半導体搭載用基板(1)、(21)のマザーボー
ド等に対するその後の実装工程で、スルーホール(3)
内の空隙(5)内に残存している気体が移動し、導体間
が気体中に露出することが無い。そのため、前述したよ
うな従来の半導体搭載用基板における表面リーク等の電
気的異常が発生せず長期高信頼性が得られるわけであ
る。
れたスルーホール(3)上は、導体ピン封止マスク
(4)により完全に被覆され、さらに導体ピン封止マス
ク(4)は完全に硬化しているため、当該ピングリッド
アレイ型半導体搭載用基板(1)、(21)のマザーボー
ド等に対するその後の実装工程で、スルーホール(3)
内の空隙(5)内に残存している気体が移動し、導体間
が気体中に露出することが無い。そのため、前述したよ
うな従来の半導体搭載用基板における表面リーク等の電
気的異常が発生せず長期高信頼性が得られるわけであ
る。
以下、本発明を、実施例に基づいてさらに詳しく説明す
る。
る。
(実施例) 実施例1 耐熱ガラスエポキシ樹脂からなるプリント配線用基材
(7)に、常法により、配線パターン(8)、スルーホ
ール(3)及び半導体搭載部(9)を形成した。次にス
ルーホール(3)に導体ピン(6)を嵌合し、溶融ハン
ダ槽内に導体ピン(6)側からプリント配線用基材
(7)の下面まで浸漬し、このハンダ(2)によりスル
ーホール(3)内に導体ピン(6)を固着させた。そし
て、半導体搭載部(9)以外に、プレス加工により個片
化したエポキシ樹脂からなる接着シート(4)を載置
し、これを加熱することによりプリント配線用基材
(7)に接合した。さらに接着シート自身も完全硬化さ
せ、第1図に示した本発明の半導体搭載用基板(1)を
得た。
(7)に、常法により、配線パターン(8)、スルーホ
ール(3)及び半導体搭載部(9)を形成した。次にス
ルーホール(3)に導体ピン(6)を嵌合し、溶融ハン
ダ槽内に導体ピン(6)側からプリント配線用基材
(7)の下面まで浸漬し、このハンダ(2)によりスル
ーホール(3)内に導体ピン(6)を固着させた。そし
て、半導体搭載部(9)以外に、プレス加工により個片
化したエポキシ樹脂からなる接着シート(4)を載置
し、これを加熱することによりプリント配線用基材
(7)に接合した。さらに接着シート自身も完全硬化さ
せ、第1図に示した本発明の半導体搭載用基板(1)を
得た。
実施例2 耐熱ガラストリアジン樹脂からなるプリント配線用基材
(7)に、常法により配線パターン(8)、スルーホー
ル(3)及び半導体搭載部(9)を形成した。次にスル
ーホール(3)に導体ピン(6)を嵌合し、溶融ハンダ
槽内に導体ピン(6)側からプリント配線用基材(7)
下面まで浸漬し、このハンダ(2)によりスルーホール
(3)内に導体ピン(6)を固着させた。そして、半導
体搭載部以外のプリント配線用基材(7)の表面に、ト
リアジン樹脂からなるソルダーレジストインクをスクリ
ーン印刷法にて印刷することで、導体ピン封止マスク
(4)を形成した。さらに、この導体ピン封止マスク
(4)を乾燥させて、完全固化導体ピン封止マスク
(4)に変性させ、第1図に示した本発明の半導体搭載
用基板(1)を得た。
(7)に、常法により配線パターン(8)、スルーホー
ル(3)及び半導体搭載部(9)を形成した。次にスル
ーホール(3)に導体ピン(6)を嵌合し、溶融ハンダ
槽内に導体ピン(6)側からプリント配線用基材(7)
下面まで浸漬し、このハンダ(2)によりスルーホール
(3)内に導体ピン(6)を固着させた。そして、半導
体搭載部以外のプリント配線用基材(7)の表面に、ト
リアジン樹脂からなるソルダーレジストインクをスクリ
ーン印刷法にて印刷することで、導体ピン封止マスク
(4)を形成した。さらに、この導体ピン封止マスク
(4)を乾燥させて、完全固化導体ピン封止マスク
(4)に変性させ、第1図に示した本発明の半導体搭載
用基板(1)を得た。
実施例3 耐熱ポリイミド樹脂からなるプリント配線用基材(7)
に、常法により、配線パターン(8)、スルーホール
(3)及び半導体搭載部(9)を形成した。次にスルー
ホール(3)に導体ピン(6)を嵌合し、このハンダ
(2)によりスルーホール(3)内に導体ピン(6)を
固着させた。そしてスルーホール(3)上部に、固形状
Eペレット(日東電工(株)製)を治具を用いて1個ず
つ載置し、加熱により溶融させることで各スルーホール
(3)上を導体ピン封止マスク(4)でそれぞれ被覆し
た。さらに、この導体ピン封止マスク(4)を完全に硬
化させ、第2図に示した本発明の半導体搭載用基板(2
1)を得た。
に、常法により、配線パターン(8)、スルーホール
(3)及び半導体搭載部(9)を形成した。次にスルー
ホール(3)に導体ピン(6)を嵌合し、このハンダ
(2)によりスルーホール(3)内に導体ピン(6)を
固着させた。そしてスルーホール(3)上部に、固形状
Eペレット(日東電工(株)製)を治具を用いて1個ず
つ載置し、加熱により溶融させることで各スルーホール
(3)上を導体ピン封止マスク(4)でそれぞれ被覆し
た。さらに、この導体ピン封止マスク(4)を完全に硬
化させ、第2図に示した本発明の半導体搭載用基板(2
1)を得た。
(発明の効果) 以上のように、本発明による半導体搭載用基板にあって
は、チップ素子、半導体素子を基板に実装する工程、素
子が搭載された基板をマザーボードに実装する工程等
で、スルーホール中の空隙内に残存している気体が移動
することはなく、これにより導体間が気体中に露出する
事がない。そのため、表面リーク等の電気的異常が発生
せず、本発明による半導体搭載用基板は長期高信頼性が
得られるわけである。
は、チップ素子、半導体素子を基板に実装する工程、素
子が搭載された基板をマザーボードに実装する工程等
で、スルーホール中の空隙内に残存している気体が移動
することはなく、これにより導体間が気体中に露出する
事がない。そのため、表面リーク等の電気的異常が発生
せず、本発明による半導体搭載用基板は長期高信頼性が
得られるわけである。
すなわち、 「導体ピン(6)をその頭部にて基板のスルーホール
(3)に嵌合した半導体搭載用基板において、導体ピン
(6)の頭部をスルーホール(3)内に挿入し、かつス
ルーホール(3)内にハンダ(2)を充填することによ
り、導体ピン(6)を基板に固定するとともに、導体ピ
ン(6)の頭部端面側のスルーホール(3)上に導体ピ
ン封止マスク(4)を形成した」 ことにより、従来の半導体搭載用基板における長期信頼
性の欠如を除去改善して、基板上に導体ピン封止マスク
を形成するという簡単な構成によって、長期信頼性に優
れた半導体搭載基板(1)を提供することができるので
ある。
(3)に嵌合した半導体搭載用基板において、導体ピン
(6)の頭部をスルーホール(3)内に挿入し、かつス
ルーホール(3)内にハンダ(2)を充填することによ
り、導体ピン(6)を基板に固定するとともに、導体ピ
ン(6)の頭部端面側のスルーホール(3)上に導体ピ
ン封止マスク(4)を形成した」 ことにより、従来の半導体搭載用基板における長期信頼
性の欠如を除去改善して、基板上に導体ピン封止マスク
を形成するという簡単な構成によって、長期信頼性に優
れた半導体搭載基板(1)を提供することができるので
ある。
第1図及び第2図は本発明に係る半導体搭載用基板の部
分拡大縦断面図である。 第3図は従来のピングリッドアレイ型半導体搭載用基
板、第4図は第3図の部分拡大縦断面図、第5図は従来
の半導体搭載用基板に半導体素子を搭載し、ワイヤーボ
ンディングにより基板との電気的接合をしたのち、素子
封止用樹脂により基板表面を被覆し、金属キャップでさ
らに全体を封止した半導体装置の縦断面図である。 符号の説明 (1)(21)…半導体搭載用基板、(2)…ハンダ、
(3)…スルーホール、(4)…導体ピン封止マスク、
(5)…空隙、(6)…導体ピン、(7)…プリント配
線用基材、(8)…配線パターン、(9)…半導体搭載
部、(30)…ピングリッドアレイ型半導体搭載用板、
(31)…基板、(32)…スルーホール、(33)…導体ピ
ン、(34)…ハンダ、(35)…空隙、(36)…半導体素
子、(37)…空所、(38)…素子封止用樹脂、(39)…
ボンディング用ワイヤー、(40)…金属キャップ。
分拡大縦断面図である。 第3図は従来のピングリッドアレイ型半導体搭載用基
板、第4図は第3図の部分拡大縦断面図、第5図は従来
の半導体搭載用基板に半導体素子を搭載し、ワイヤーボ
ンディングにより基板との電気的接合をしたのち、素子
封止用樹脂により基板表面を被覆し、金属キャップでさ
らに全体を封止した半導体装置の縦断面図である。 符号の説明 (1)(21)…半導体搭載用基板、(2)…ハンダ、
(3)…スルーホール、(4)…導体ピン封止マスク、
(5)…空隙、(6)…導体ピン、(7)…プリント配
線用基材、(8)…配線パターン、(9)…半導体搭載
部、(30)…ピングリッドアレイ型半導体搭載用板、
(31)…基板、(32)…スルーホール、(33)…導体ピ
ン、(34)…ハンダ、(35)…空隙、(36)…半導体素
子、(37)…空所、(38)…素子封止用樹脂、(39)…
ボンディング用ワイヤー、(40)…金属キャップ。
Claims (2)
- 【請求項1】導体ピンをその頭部にて基板のスルーホー
ルに嵌合した半導体搭載用基板において、前記導体ピン
の頭部を前記スルーホール内に挿入し、かつ前記スルー
ホール内にハンダを充填することにより、前記導体ピン
を前記基板に固定するとともに、前記導体ピンの頭部端
面側の前記スルーホール上に導体ピン封止マスクを形成
したことを特徴とする半導体搭載用基板。 - 【請求項2】前記半導体搭載用基板がピングリッドアレ
イであることを特徴とする特許請求の範囲第1項記載の
半導体搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61257866A JPH0746712B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61257866A JPH0746712B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63110758A JPS63110758A (ja) | 1988-05-16 |
JPH0746712B2 true JPH0746712B2 (ja) | 1995-05-17 |
Family
ID=17312260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61257866A Expired - Lifetime JPH0746712B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0746712B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2713994B2 (ja) * | 1988-06-15 | 1998-02-16 | 株式会社日立製作所 | パッケージ構造体 |
US5006922A (en) * | 1990-02-14 | 1991-04-09 | Motorola, Inc. | Packaged semiconductor device having a low cost ceramic PGA package |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188250A (ja) * | 1986-02-13 | 1987-08-17 | Shinko Electric Ind Co Ltd | プリント基板型半導体パツケ−ジ |
-
1986
- 1986-10-29 JP JP61257866A patent/JPH0746712B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63110758A (ja) | 1988-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006710B1 (ko) | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 | |
JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
JP2000188366A (ja) | 半導体装置 | |
JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
JP2000082714A (ja) | 電子部品および電子部品の製造方法 | |
JP2000200870A (ja) | 半導体装置およびその製造方法 | |
JPH0746712B2 (ja) | 半導体搭載用基板 | |
JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
JPH1074887A (ja) | 電子部品及びその製造方法 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JPS6153852B2 (ja) | ||
JP2000286378A (ja) | 樹脂封止型半導体装置 | |
JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JPH0955448A (ja) | 半導体装置の製造方法 | |
JPH08274250A (ja) | 半導体装置 | |
JP3076953B2 (ja) | Tga型半導体装置 | |
KR100280412B1 (ko) | 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법 | |
JP2770043B2 (ja) | 電子部品搭載用基板 | |
KR100481424B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
JPH11340373A (ja) | 薄小型樹脂封止パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |