JPH0810201Y2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH0810201Y2 JPH0810201Y2 JP1990031221U JP3122190U JPH0810201Y2 JP H0810201 Y2 JPH0810201 Y2 JP H0810201Y2 JP 1990031221 U JP1990031221 U JP 1990031221U JP 3122190 U JP3122190 U JP 3122190U JP H0810201 Y2 JPH0810201 Y2 JP H0810201Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- semiconductor device
- package
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、半導体装置用パッケージに関する。
従来、この種の半導体装置用パッケージは、第３図の
平面図および第４図のＢ−Ｂ線断面図に示すように導電
性ワイヤを接続させるためにインナーリード部（リード
先端から約0.8mmまでの箇所）は、Cu配線３の上にNiめ
っき２を５μm,Auめっき１を0.5μｍ付けていたが、そ
の他の箇所はスルーホールランド部を除きソルダーレジ
スト４を印刷しCu配線のみであった。しかるにIC搭載部
７にICを搭載し電気的接続を行った後、ICを封入樹脂で
最内列のスルーホールより内側の部分を覆っている。
平面図および第４図のＢ−Ｂ線断面図に示すように導電
性ワイヤを接続させるためにインナーリード部（リード
先端から約0.8mmまでの箇所）は、Cu配線３の上にNiめ
っき２を５μm,Auめっき１を0.5μｍ付けていたが、そ
の他の箇所はスルーホールランド部を除きソルダーレジ
スト４を印刷しCu配線のみであった。しかるにIC搭載部
７にICを搭載し電気的接続を行った後、ICを封入樹脂で
最内列のスルーホールより内側の部分を覆っている。
上述した従来の半導体装置用パッケージは、封入樹脂
の下面が厚さ30μｍ程度のCu配線上にソルダーレジスト
が覆われているだけであるため、パッケージの多ピン化
に伴ない配線が高密度になり配線幅を細くする必要上配
線強度が弱くなり、封入樹脂との熱膨張係数の違いによ
りクラック等が発生しやすいという欠点がある。
の下面が厚さ30μｍ程度のCu配線上にソルダーレジスト
が覆われているだけであるため、パッケージの多ピン化
に伴ない配線が高密度になり配線幅を細くする必要上配
線強度が弱くなり、封入樹脂との熱膨張係数の違いによ
りクラック等が発生しやすいという欠点がある。
このため、これらの配線部を強化しようとすると、エ
ッチングにより配線を形成した後にCuめっき,Niめっき
やAuめっきにより強化することができるが従来の工法で
は配線が露出することになるので金属異物等でショート
になる危険があるという欠点がある。
ッチングにより配線を形成した後にCuめっき,Niめっき
やAuめっきにより強化することができるが従来の工法で
は配線が露出することになるので金属異物等でショート
になる危険があるという欠点がある。
本考案は、プリント配線基板上にICチップを載せ導電
性ワイヤによりICチップと配線基板との電気的接続を行
ない、ICチップ上面を樹脂で覆う半導体装置用パッケー
ジにおいて、少なくとも樹脂で覆われる部分のプリント
配線基板上の配線にNiめっきおよびAuめっきを施すこと
を特徴とする。
性ワイヤによりICチップと配線基板との電気的接続を行
ない、ICチップ上面を樹脂で覆う半導体装置用パッケー
ジにおいて、少なくとも樹脂で覆われる部分のプリント
配線基板上の配線にNiめっきおよびAuめっきを施すこと
を特徴とする。
次に、本考案について図面を参照して説明する。第１
図は本考案の一実施例の上面図である。プリント配線基
板５は0.8〜1.6mm厚のエポキシ系ガラス布やポリイミド
系ガラス布やトリアジン系ガラス布で成っていて、通常
X,Y方向の熱膨張係数は1.0〜1.5×10-5／℃である。基
板５の下面には外部と電気的接続するために外部リード
端子６が格子状に立っている。上面には配線回路８によ
り回路が形成されている。回路は多ピン化に伴ない高密
度となっているため幅が80μｍ以下になっている。
図は本考案の一実施例の上面図である。プリント配線基
板５は0.8〜1.6mm厚のエポキシ系ガラス布やポリイミド
系ガラス布やトリアジン系ガラス布で成っていて、通常
X,Y方向の熱膨張係数は1.0〜1.5×10-5／℃である。基
板５の下面には外部と電気的接続するために外部リード
端子６が格子状に立っている。上面には配線回路８によ
り回路が形成されている。回路は多ピン化に伴ない高密
度となっているため幅が80μｍ以下になっている。
第２図は第１図のＡ−Ａ断面図である。配線回路８の
構成は、Cu配線３上に５μｍのNiめっきを行なったNiめ
っき部２と0.5μｍのAuめっきを行なったAuめっき部１
で構成されている箇所とCu配線３上にソルダーレジスト
４が印刷されている箇所とに分けることができる。本実
施例では、ソルダーレジスト４が印刷されている箇所を
最内列スルーホールより外側にもってきている。IC搭載
部７にICを搭載し電気的接続を行なった後、ICを封入樹
脂で覆うが、この封入樹脂で覆う箇所は通常最列内スル
ーホールより内側であるため、本実施例のように最内列
スルーホールより外側にソルダーレジスト４を設けれ
ば、すべてのICの大きさに対応することができる。
構成は、Cu配線３上に５μｍのNiめっきを行なったNiめ
っき部２と0.5μｍのAuめっきを行なったAuめっき部１
で構成されている箇所とCu配線３上にソルダーレジスト
４が印刷されている箇所とに分けることができる。本実
施例では、ソルダーレジスト４が印刷されている箇所を
最内列スルーホールより外側にもってきている。IC搭載
部７にICを搭載し電気的接続を行なった後、ICを封入樹
脂で覆うが、この封入樹脂で覆う箇所は通常最列内スル
ーホールより内側であるため、本実施例のように最内列
スルーホールより外側にソルダーレジスト４を設けれ
ば、すべてのICの大きさに対応することができる。
封入樹脂は一般にエポキシ系の樹脂が使用されてい
て、熱膨張係数は1.7〜4.0-5／℃であり、プリント配線
基板５より大きいため、パッケージにかかるストレスも
大きくなる。しかし、封入樹脂下面の配線はNi-Auで補
強されているので、たとえCu配線までクラックが入った
としてもNiめっき部まで入ることはなく、信頼性をより
向上することができる。又、全配線をNi-Auめっきを行
なうと高価になる。又、Niめっきのみを行なうだけでも
効果を得ることができるが、現在のめっきラインはNi-A
uめっき一貫ラインとなっているので本実施例が最適で
ある。
て、熱膨張係数は1.7〜4.0-5／℃であり、プリント配線
基板５より大きいため、パッケージにかかるストレスも
大きくなる。しかし、封入樹脂下面の配線はNi-Auで補
強されているので、たとえCu配線までクラックが入った
としてもNiめっき部まで入ることはなく、信頼性をより
向上することができる。又、全配線をNi-Auめっきを行
なうと高価になる。又、Niめっきのみを行なうだけでも
効果を得ることができるが、現在のめっきラインはNi-A
uめっき一貫ラインとなっているので本実施例が最適で
ある。
以上説明したように本考案は、少なくとも樹脂で封入
される箇所の基板配線をCu配線のみでなくNiめっきやAu
めっきをして強化することにより、封入樹脂と基板との
熱膨張係数の差による配線のクラックを防ぎ温度サイク
ル信頼性が向上できるという効果がある。
される箇所の基板配線をCu配線のみでなくNiめっきやAu
めっきをして強化することにより、封入樹脂と基板との
熱膨張係数の差による配線のクラックを防ぎ温度サイク
ル信頼性が向上できるという効果がある。
第１図は本考案の一実施例の上面図、第２図は第１図の
Ａ−Ａ線断面図、第３図は従来例の上面図、第４図は第
３図のＢ−Ｂ線断面図である。 １……Auめっき部、２……Niめっき部、３……Cu配線、
４……ソルダーレジスト、５……プリント配線基板、６
……外部リード端子、７……IC搭載部、８……配線回
路。
Ａ−Ａ線断面図、第３図は従来例の上面図、第４図は第
３図のＢ−Ｂ線断面図である。 １……Auめっき部、２……Niめっき部、３……Cu配線、
４……ソルダーレジスト、５……プリント配線基板、６
……外部リード端子、７……IC搭載部、８……配線回
路。
Claims (1)
- 【請求項１】プリント配線基板上にICチップを載せ導電
性ワイヤによりICチップと配線基板との電気的接続を行
ない、ICチップ上面を樹脂で覆う半導体装置用パッケー
ジにおいて、少なくとも樹脂で覆われる部分のプリント
配線基板上の配線にNiめっきおよびAuめっきを施すこと
を特徴とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990031221U JPH0810201Y2 (ja) | 1990-03-27 | 1990-03-27 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990031221U JPH0810201Y2 (ja) | 1990-03-27 | 1990-03-27 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03122542U JPH03122542U (ja) | 1991-12-13 |
| JPH0810201Y2 true JPH0810201Y2 (ja) | 1996-03-27 |
Family
ID=31533963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990031221U Expired - Lifetime JPH0810201Y2 (ja) | 1990-03-27 | 1990-03-27 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810201Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194428A (ja) * | 1988-01-29 | 1989-08-04 | Ibiden Co Ltd | チップオンボード |
-
1990
- 1990-03-27 JP JP1990031221U patent/JPH0810201Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194428A (ja) * | 1988-01-29 | 1989-08-04 | Ibiden Co Ltd | チップオンボード |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03122542U (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US5933710A (en) | Method of providing electrical connection between an integrated circuit die and a printed circuit board | |
| US5929516A (en) | Polymer stud grid array | |
| US4975761A (en) | High performance plastic encapsulated package for integrated circuit die | |
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US6734557B2 (en) | Semiconductor device | |
| US20020058356A1 (en) | Semiconductor package and mount board, and mounting method using the same | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| US5708304A (en) | Semiconductor device | |
| JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| US6249048B1 (en) | Polymer stud grid array | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| US6518088B1 (en) | Polymer stud grid array | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPS5914894B2 (ja) | セラミツクパツケ−ジ | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| JPH0517709B2 (ja) | ||
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3027269U (ja) | 電子部品用パッケージ |