JPH0738225A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体素子が損傷するのを防止し、リード端
子の半田付部分が破損するのを防止する。 【構成】 ハイスタンドオフ型の半導体素子１下方の基
板４表面には、導体パターン例えばダミーランドである
第１のランド６が形成されており、この第１のランド６
上に第１の半田７Ａが設けられている。また、半導体素
子１は、リード端子３Ａを第２の半田７Ｂにより第２の
ランド５に固着させることによって基板４に搭載されて
いる。 【効果】 第１の半田により半導体素子が反るのを防
ぎ、半導体素子の損傷及びリード端子の半田付部分が破
損するのを防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置及びその
製造方法、特に、プリント基板上に電子部品を実装した
半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】図６（Ａ）及び図６（Ｂ）は、従来の半
導体装置を示す概略構成図であり、それぞれ図６（Ａ）
は平面図、図６（Ｂ）は側断面図である。これらの図に
おいて、電子部品例えば表面実装タイプの半導体素子１
は、図示しない半導体チップを樹脂モールドしたパッケ
ージ本体２と、このパッケージ本体２の両側面から延出
された例えばガルウィングタイプの複数本のリード端子
３とからなる。

【０００３】従来の半導体装置は上述したように構成さ
れ、半導体素子１の実装は、導体パターン（以下、ラン
ドとする）５が形成された基板４上に半田７を供給し、
この半田７によって、パッケージ本体２から延出された
リード端子３とランド５とを接続することにより行われ
ている。ところが、このような半導体装置では、半導体
素子１下面と基板４との距離であるスタンドオフが例え
ば５０μｍと小さく、リード端子３が短く十分な弾力性
に欠ける。従って、信頼性試験におけるヒートサイクル
試験において、半導体素子１と基板４との熱膨張係数の
相違による応力に起因して、半田７に亀裂を生じるとい
った問題点があった。

【０００４】このような問題点を解決するために、図６
（Ｃ）に示すように、半導体素子１のハイスタンドオフ
化という変更を行って対策を採っていた。図６（Ｃ）
は、従来の他の半導体装置を示す側断面図である。すな
わち、リード端子３Ａの長さを延長し、スタンドオフを
例えば１２５μｍと大きく採り、リード端子３Ａのバネ
弾性により上記応力を吸収するようにしたものである。

【０００５】

【発明が解決しようとする課題】上述したような図６
（Ｃ）の半導体装置の実装方法は、図６（Ａ）及び
（Ｂ）に示した半導体装置の実装方法と何ら変わらない
が、半導体素子１のハイスタンドオフ化により半導体素
子１下面に空間部ができ、半導体素子１の上側から応力
がかかった場合、半導体素子１に反りが生じて破損した
り、半田７に亀裂が生じるといった問題点があった。特
に、ＩＤカード等に使用する薄形パッケージにおいて
は、半導体素子を実装する際に加わる力や、半導体装置
携帯時等における押圧によっても半導体素子が破損した
り、半田７に亀裂が生じるという問題点があった。この
発明は、このような問題点を解決するためになされたも
ので、半導体素子が破損するのを防止し、リード端子の
半田付部分が損傷するのを防止した半導体装置及びその
製造方法を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明の請求項第１項
に係る発明は、基板と、パッケージ本体から突出したリ
ード端子により上記基板に搭載される半導体素子と、上
記基板と上記半導体素子との間に介在され上記半導体素
子を保持する半田とを備えたものである。

【０００７】この発明の請求項第２項に係る発明は、基
板と、パッケージ本体から突出したリード端子により上
記基板に搭載される半導体素子と、この半導体素子下方
の上記基板表面に形成された導体パターンであるランド
と、このランド上に設けられ、上記半導体素子を保持す
る半田とを備えたものである。

【０００８】この発明の請求項第３項に係る発明は、基
板と、パッケージ本体から突出したリード端子により上
記基板に搭載される半導体素子と、この半導体素子下方
の上記基板に形成されたスルーホールと、このスルーホ
ール上に設けられ、上記半導体素子を保持する半田とを
備えたものである。

【０００９】この発明の請求項第４項に係る発明は、基
板と、パッケージ本体から突出したリード端子により上
記基板に搭載される半導体素子と、この半導体素子下方
の上記基板に形成されたスルーホールと、このスルーホ
ールに挿入され、上記半導体素子を保持する治具とを備
えたものである。

【００１０】この発明の請求項第５項に係る発明は、半
導体素子が搭載される位置の基板表面に第１のランドを
形成し、上記基板表面に上記半導体素子を搭載する第２
のランドを形成し、上記第１及び第２のランドにそれぞ
れ第１及び第２の半田を供給し、上記第２のランドに上
記半導体素子のリード端子が配置されるように上記半導
体素子を上記基板表面に載置し、上記基板を加熱して上
記第１及び第２の半田を熔融し、次いで、上記第１及び
第２の半田を固化することにより、上記半導体素子を上
記基板に搭載すると共に、上記第１の半田により上記半
導体素子を上記基板上に保持するものである。

【００１１】この発明の請求項第６項に係る発明は、請
求項第５項における第１の半田を第１のランドの一部に
供給したものである。

【００１２】この発明の請求項第７項に係る発明は、請
求項第５項における第１の半田を第１のランドをはみ出
して供給したものである。

【００１３】この発明の請求項第８項に係る発明は、半
導体素子が搭載される位置の基板にスルーホールを形成
し、上記基板表面に上記半導体素子を搭載する第２のラ
ンドを形成し、上記スルーホール及び上記第２のランド
にそれぞれ第１及び第２の半田を供給し、上記第２のラ
ンドに上記半導体素子のリード端子が配置されるように
上記半導体素子を上記基板表面に載置し、上記基板を加
熱して上記第１及び第２の半田を熔融し、次いで、上記
第１及び第２の半田を固化することにより、上記半導体
素子を上記基板に搭載すると共に上記半導体素子を保持
するものである。

【００１４】この発明の請求項第９に係る発明は、請求
項第８項における第１の半田をスルーホールの一部に供
給したものである。

【００１５】この発明の請求項第１０に係る発明は、請
求項第８項における第１の半田をスルーホールをはみ出
して供給したものである。

【００１６】

【作用】この発明の請求項第１項においては、基板と半
導体素子との間に半田を介在させて半導体素子を保持す
ることにより、上側から応力が加わっても半導体素子が
反って損傷するのを防止し、リード端子をランドに接着
する半田に亀裂が生じるのを防止する。

【００１７】この発明の請求項第２項においては、半導
体素子下方の基板表面に形成されたランド上に設けられ
た半田により半導体素子を保持する。

【００１８】この発明の請求項第３項においては、半導
体素子下方の基板に形成されたスルーホールを利用して
半導体素子保持用半田を形成する。

【００１９】この発明の請求項第４項においては、半導
体素子下方の基板に形成されたスルーホールに半導体素
子保持用治具を設けて半導体素子を保持する。

【００２０】この発明の請求項第５項においては、第１
及び第２のランドに供給された第１及び第２の半田を同
時に熔融して固化することにより、基板への半導体素子
の搭載と半導体素子保持用半田の形成を同時に行う。

【００２１】この発明の請求項第６項においては、半導
体素子下方の基板表面に形成された第１のランドの一部
に第１の半田を設け、スタンドオフの小さい半導体素子
を保持する。

【００２２】この発明の請求項第７項においては、半導
体素子下方の基板表面に形成された第１のランドをはみ
出して第１の半田を設け、スタンドオフの大きい半導体
素子を保持する。

【００２３】この発明の請求項第８項においては、スル
ーホール及び第２のランドに供給された第１及び第２の
半田を同時に熔融して固化することにより、基板への半
導体素子の搭載と半導体素子保持用半田の形成を同時に
行う。

【００２４】この発明の請求項第９項においては、半導
体素子が搭載される位置の基板に形成されたスルーホー
ルの一部に第１の半田を供給し、スタンドオフの小さい
半導体素子を保持する。

【００２５】この発明の請求項第１０項においては、半
導体素子が搭載される位置の基板に形成されたスルーホ
ールをはみ出して第１の半田を供給し、スタンドオフの
大きい半導体素子を保持する。

【００２６】

【実施例】実施例１．以下、この発明の一実施例を図に
基づいて説明する。図１は、この発明による半導体装置
を示す概略構成図であり、それぞれ図１（Ａ）は側断面
図、図１（Ｂ）は平面図である。なお、図１（Ｂ）で
は、第２のランド５及び第２の半田７Ｂの図示は省略し
てある。また、各図中、同一符号は同一又は相当部分を
示している。図において、ハイスタンドオフ型の半導体
素子１下方の基板４表面には、導体パターン例えばダミ
ーランドである第１のランド６が形成されており、この
第１のランド６上に第１の半田７Ａが設けられている。
また、半導体素子１は、リード端子３Ａを第２の半田７
Ｂにより第２のランド５に固着させることによって、基
板４に搭載されている。

【００２７】上述したように構成された半導体装置で
は、ハイスタンドオフ型の半導体素子１を基板４に実装
する際、半導体素子１の下面と基板４との間に生ずる空
間部に第１の半田７Ａが設けられている。これにより、
半導体素子１の下面と基板４との間に生ずる空間すなわ
ちスタンドオフを埋めて半導体素子１を保持することに
より、半導体素子１上部からの応力に耐えることができ
る。また、第２の半田７Ｂに亀裂が入るのを防止するこ
とができる。特に、薄形パッケージ等を使用したＩＣカ
ード等に有効である。

【００２８】実施例２．次に、実施例１における半導体
装置の製造方法について説明する。まず、基板４例えば
プリント基板を用意し、この基板表面に従来法により第
１のランド６及び第２のランド５を形成する。これらの
ランドは、例えば、銅メッキ、ニッケルメッキ、蒸着等
種々の方法により形成することができる。次に、第１及
び第２のランド６、５にそれぞれ第１及び第２の半田７
Ａ、７Ｂを供給する。例えば、ペースト状の半田を半田
印刷等の方法により、基板４表面の所定のランド部分だ
けに施す。続いて、第１のランド６上にリード端子３Ａ
が配置されるように、半導体素子１を基板４表面に載置
する。

【００２９】次に、半導体素子１を載置した基板４を例
えばリフロー炉等に搬入し、第１及び第１の半田７Ａ、
７Ｂを熔融させた後、冷却して固化させる。これによっ
て、半導体素子１を基板４に搭載することができると共
に、半導体素子１は第１の半田７Ａにより保持される。
なお、第１の半田７Ａは、半導体素子１の下面に接触し
ていることが望ましいが、半田の固化による収縮等によ
り隙間が空いたとしても半導体素子１を保持することは
可能であり、半導体素子１の損傷を防止できと共に、第
２の半田７Ｂに亀裂が生じるのを防止できる。また、第
１の半田６は、図１では２個設けているが、これに限定
されるものではなく、１個や３個以上複数個設けても良
く、上述と同様な効果を奏する。さらに、第１のランド
６の形状も図示した形状に限定されるものではなく、円
や楕円等種々の形状を用いることもできる。

【００３０】実施例３．図２は、この発明の実施例３に
よる半導体装置を示す側断面図である。図において、半
導体素子１下面の基板４の適当な箇所に、基板４の層間
接続を目的として形成される導体のスルーホール８を設
けておく。このスルーホール８上に第１の半田７Ａを設
け、半導体素子１を保持することができ、実施例１と同
様の効果を奏する。また、第１のランド６すなわちダミ
ーランドを設けるよりもスルーホール８を利用すること
で、基板３の配線密度を落とすことなく半導体素子１を
保持することができる効果がある。なお、この実施例に
より半導体装置を製造する場合は、予めスルーホール８
を設けておくことにより、上述した実施例２と同様な方
法で半導体装置を製造できる。

【００３１】実施例４．図３は、この発明の実施例４に
よる半導体装置を示す側断面図である。この実施例で
は、実施例３におけるスルーホール８の孔を利用して、
治具９例えばピン等を挿入することにより半導体素子１
を保持することができ、上述の実施例と同様の効果を有
する。

【００３２】実施例５．図４は、この発明の実施例５に
よる半導体装置を示す要部概略構成図であり、図４
（Ａ）及び（Ｂ）は、第１の半田７Ａを第１のランド６
の一部に供給した場合をそれぞれ示す要部側断面図及び
平面図である。上述した実施例１〜４において、第１の
ランド６に第１の半田７Ａを供給する場合、半導体素子
１と基板４との距離に応じて適正な量の半田を供給する
必要がある。例えば、半導体素子１と基板４との距離が
小さく、第１の半田７Ａの供給量を少なくする場合に
は、半田の印刷面積を小さくして第１のランド６の一部
に第１の半田７Ａを供給する。これにより、第１の半田
７Ａ印刷後の半田熔融、固化の工程において、図４
（Ｃ）に示すように、第１の半田７Ａが濡れ広がり、第
１の半田７Ａの厚みが薄くなることにより、半導体素子
１と基板４との隙間に対して適量の第１の半田７Ａを設
けることができ、半導体素子１を効果的に保持すること
ができる。なお、図４には第１のランド６について図示
しているが、スルーホール８の場合にも同様に適用でき
る。

【００３３】実施例６．図５は、この発明の実施例６に
よる半導体装置を示す要部概略構成図であり、図４
（Ａ）及び（Ｂ）は、第１の半田７Ａを第１のランド６
をはみ出して供給した場合を示すそれぞれ要部側断面図
及び平面図である。上述した実施例５とは逆に、半導体
素子１と基板４との距離が大きく、第１の半田７Ａの供
給量を多くする場合には、半田の印刷面積を大きくして
第１のランド６からはみ出すように第１の半田７Ａを供
給する。これにより、第１の半田７Ａ印刷後の半田熔
融、固化の工程において、図５（Ｃ）に示すように、第
１の半田７Ａが濡れ広がり、第１の半田７Ａの厚みが厚
くなることにより、半導体素子１と基板４との隙間に対
して適量の第１の半田７Ａを設けることができ、半導体
素子１を効果的に保持することができる。

【００３４】このように、第１の半田７Ａの供給量を増
減することにより、半導体素子１と基板４との距離が様
々な半導体装置に対応することができる。また、固化し
た第１の半田７Ａと半導体素子１との間に多少の隙間が
あっても半導体素子１を保持することができ、逆に、第
１の半田７Ａの量が多くても問題はない。なお、図５に
は第１のランド６について図示しているが、スルーホー
ル８の場合にも同様に適用できる。

【００３５】

【発明の効果】以上説明したとおり、この発明の請求項
第１項に係る発明は、基板と、パッケージ本体から突出
したリード端子により上記基板に搭載される半導体素子
と、上記基板と上記半導体素子との間に介在され上記半
導体素子を保持する半田とを備えたので、半導体素子の
上部から応力が加わった場合にも耐えることができ半導
体素子の損傷を防止し、リード端子の半田付部分が破損
するのを防止できるという効果を奏する。

【００３６】この発明の請求項第２項に係る発明は、基
板と、パッケージ本体から突出したリード端子により上
記基板に搭載される半導体素子と、この半導体素子下方
の上記基板表面に形成された導体パターンであるランド
と、このランド上に設けられ、上記半導体素子を保持す
る半田とを備えたので、半導体素子の大きさ等に応じて
最適なランドを形成することにより効果的に半導体素子
の損傷を防止でき、リード端子の半田付部分が破損する
のを防止できるという効果を奏する。

【００３７】この発明の請求項第３項に係る発明は、基
板と、パッケージ本体から突出したリード端子により上
記基板に搭載される半導体素子と、この半導体素子下方
の上記基板に形成されたスルーホールと、このスルーホ
ール上に設けられ、上記半導体素子を保持する半田とを
備えたので、スルーホールを利用することにより基板の
配線密度を落とすことなく半導体素子を保持することが
できるという効果を奏する。

【００３８】この発明の請求項第４項に係る発明は、基
板と、パッケージ本体から突出したリード端子により上
記基板に搭載される半導体素子と、この半導体素子下方
の上記基板に形成されたスルーホールと、このスルーホ
ールに挿入され、上記半導体素子を保持する治具とを備
えたので、基板の層間接続を目的とした既存のスルーホ
ールを利用して半導体素子を保持することができるとい
う効果を奏する。

【００３９】この発明の請求項第５項に係る発明は、半
導体素子が搭載される位置の基板表面に第１のランドを
形成し、上記基板表面に上記半導体素子を搭載する第２
のランドを形成し、上記第１及び第２のランドにそれぞ
れ第１及び第２の半田を供給し、上記第２のランドに上
記半導体素子のリード端子が配置されるように上記半導
体素子を上記基板表面に載置し、上記基板を加熱して上
記第１及び第２の半田を熔融し、次いで、上記第１及び
第２の半田を固化することにより、上記半導体素子を上
記基板に搭載すると共に、上記第１の半田により上記半
導体素子を上記基板上に保持するので、半導体素子保持
用の半田を半導体素子搭載用の半田と同時に設けること
ができ、製造工程を増やすことなく半導体素子保持用の
半田を設けることができるという効果を奏する。

【００４０】この発明の請求項第６項に係る発明は、請
求項第５項における第１の半田を第１のランドの一部に
供給したので、スタンドオフの小さい半導体素子を最適
に保持できるという効果を奏する。

【００４１】この発明の請求項第７項に係る発明は、請
求項第５項における第１の半田を第１のランドをはみ出
して供給したので、第１のランドの面積が小さくてもス
タンドオフの大きい半導体素子を最適に保持できるとい
う効果を奏する。

【００４２】この発明の請求項第８項に係る発明は、半
導体素子が搭載される位置の基板にスルーホールを形成
し、上記基板表面に上記半導体素子を搭載する第２のラ
ンドを形成し、上記スルーホール及び上記第２のランド
にそれぞれ第１及び第２の半田を供給し、上記第２のラ
ンドに上記半導体素子のリード端子が配置されるように
上記半導体素子を上記基板表面に載置し、上記基板を加
熱して上記第１及び第２の半田を熔融し、次いで、上記
第１及び第２の半田を固化することにより、上記半導体
素子を上記基板に搭載すると共に上記半導体素子を保持
するので、基板の層間接続を目的とした既存のスルーホ
ールを利用して半導体素子を保持する半導体装置が得ら
れるという効果を奏する。

【００４３】この発明の請求項第９に係る発明は、請求
項第８項における第１の半田をスルーホールの一部に供
給したので、スタンドオフの小さい半導体素子を最適に
保持できるという効果を奏する。

【００４４】この発明の請求項第１０に係る発明は、請
求項第８項における第１の半田をスルーホールをはみ出
して供給したので、第１のランドの面積が小さくてもス
タンドオフの大きい半導体素子を最適に保持できるとい
う効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施例１及び２による半導体装置を
示す概略構成図である。

【図２】この発明の実施例３による半導体装置を示す側
断面図である。

【図３】この発明の実施例４による半導体装置を示す側
断面図である。

【図４】この発明の実施例５による半導体装置を示す要
部概略構成図である。

【図５】この発明の実施例６による半導体装置を示す要
部概略構成図である。

【図６】従来の半導体装置を示す概略構成図である。

【符号の説明】

１ 半導体素子 ２ パッケージ本体 ３Ａ リード端子 ４ 基板 ５ 第２のランド ６ 第１のランド ７Ａ 第１の半田 ７Ｂ 第２の半田 ８ スルーホール ９ 治具

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年３月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項５

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】請求項８

【補正方法】変更

【補正内容】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】この発明の請求項第５項に係る発明は、半
導体素子が搭載される位置の基板表面に第１のランドを
形成し、上記基板表面に上記半導体素子を搭載する第２
のランドを形成し、上記第１及び第２のランドにそれぞ
れ第１及び第２の半田を供給し、上記第２のランドに上
記半導体素子のリード端子が配置されるように上記半導
体素子を上記基板表面に載置し、上記基板を加熱して上
記第１及び第２の半田を溶融し、次いで、上記第１及び
第２の半田を固化することにより、上記半導体素子を上
記基板に搭載すると共に、上記第１の半田により上記半
導体素子を上記基板上に保持するものである。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】この発明の請求項第８項に係る発明は、半
導体素子が搭載される位置の基板にスルーホールを形成
し、上記基板表面に上記半導体素子を搭載する第２のラ
ンドを形成し、上記スルーホール及び上記第２のランド
にそれぞれ第１及び第２の半田を供給し、上記第２のラ
ンドに上記半導体素子のリード端子が配置されるように
上記半導体素子を上記基板表面に載置し、上記基板を加
熱して上記第１及び第２の半田を溶融し、次いで、上記
第１及び第２の半田を固化することにより、上記半導体
素子を上記基板に搭載すると共に上記半導体素子を保持
するものである。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】この発明の請求項第５項においては、第１
及び第２のランドに供給された第１及び第２の半田を同
時に溶融して固化することにより、基板への半導体素子
の搭載と半導体素子保持用半田の形成を同時に行う。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】次に、半導体素子１を載置した基板４を例
えばリフロー炉等に搬入し、第１及び第１の半田７Ａ、
７Ｂを溶融させた後、冷却して固化させる。これによっ
て、半導体素子１を基板４に搭載することができると共
に、半導体素子１は第１の半田７Ａにより保持される。
なお、第１の半田７Ａは、半導体素子１の下面に接触し
ていることが望ましいが、半田の固化による収縮等によ
り隙間が空いたとしても半導体素子１を保持することは
可能であり、半導体素子１の損傷を防止できると共に、
第２の半田７Ｂに亀裂が生じるのを防止できる。また、
第１の半田６は、図１では２個設けているが、これに限
定されるものではなく、１個や３個以上複数個設けても
良く、上述と同様な効果を奏する。さらに、第１のラン
ド６の形状も図示した形状に限定されるものではなく、
円や楕円等種々の形状を用いることもできる。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】実施例５．図４は、この発明の実施例５に
よる半導体装置を示す要部概略構成図であり、図４
（Ａ）及び（Ｂ）は、第１の半田７Ａを第１のランド６
の一部に供給した場合をそれぞれ示す要部側断面図及び
平面図である。上述した実施例１〜４において、第１の
ランド６に第１の半田７Ａを供給する場合、半導体素子
１と基板４との距離に応じて適正な量の半田を供給する
必要がある。例えば、半導体素子１と基板４との距離が
小さく、第１の半田７Ａの供給量を少なくする場合に
は、半田の印刷面積を小さくして第１のランド６の一部
に第１の半田７Ａを供給する。これにより、第１の半田
７Ａ印刷後の半田溶融、固化の工程において、図４
（Ｃ）に示すように、第１の半田７Ａが濡れ広がり、第
１の半田７Ａの厚みが薄くなることにより、半導体素子
１と基板４との隙間に対して適量の第１の半田７Ａを設
けることができ、半導体素子１を効果的に保持すること
ができる。なお、図４には第１のランド６について図示
しているが、スルーホール８の場合にも同様に適用でき
る。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】実施例６．図５は、この発明の実施例６に
よる半導体装置を示す要部概略構成図であり、図４
（Ａ）及び（Ｂ）は、第１の半田７Ａを第１のランド６
をはみ出して供給した場合を示すそれぞれ要部側断面図
及び平面図である。上述した実施例５とは逆に、半導体
素子１と基板４との距離が大きく、第１の半田７Ａの供
給量を多くする場合には、半田の印刷面積を大きくして
第１のランド６からはみ出すように第１の半田７Ａを供
給する。これにより、第１の半田７Ａ印刷後の半田溶
融、固化の工程において、図５（Ｃ）に示すように、第
１の半田７Ａが濡れ広がり、第１の半田７Ａの厚みが厚
くなることにより、半導体素子１と基板４との隙間に対
して適量の第１の半田７Ａを設けることができ、半導体
素子１を効果的に保持することができる。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】この発明の請求項第５項に係る発明は、半
導体素子が搭載される位置の基板表面に第１のランドを
形成し、上記基板表面に上記半導体素子を搭載する第２
のランドを形成し、上記第１及び第２のランドにそれぞ
れ第１及び第２の半田を供給し、上記第２のランドに上
記半導体素子のリード端子が配置されるように上記半導
体素子を上記基板表面に載置し、上記基板を加熱して上
記第１及び第２の半田を溶融し、次いで、上記第１及び
第２の半田を固化することにより、上記半導体素子を上
記基板に搭載すると共に、上記第１の半田により上記半
導体素子を上記基板上に保持するので、半導体素子保持
用の半田を半導体素子搭載用の半田と同時に設けること
ができ、製造工程を増やすことなく半導体素子保持用の
半田を設けることができるという効果を奏する。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００４２

【補正方法】変更

【補正内容】

【００４２】この発明の請求項第８項に係る発明は、半
導体素子が搭載される位置の基板にスルーホールを形成
し、上記基板表面に上記半導体素子を搭載する第２のラ
ンドを形成し、上記スルーホール及び上記第２のランド
にそれぞれ第１及び第２の半田を供給し、上記第２のラ
ンドに上記半導体素子のリード端子が配置されるように
上記半導体素子を上記基板表面に載置し、上記基板を加
熱して上記第１及び第２の半田を溶融し、次いで、上記
第１及び第２の半田を固化することにより、上記半導体
素子を上記基板に搭載すると共に上記半導体素子を保持
するので、基板の層間接続を目的とした既存のスルーホ
ールを利用して半導体素子を保持する半導体装置が得ら
れるという効果を奏する。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 基板と、パッケージ本体から突出したリ
   ード端子により上記基板に搭載される半導体素子と、 上記基板と上記半導体素子との間に介在され上記半導体
   素子を保持する半田とを備えたことを特徴とする半導体
   装置。
2. 【請求項２】 基板と、 パッケージ本体から突出したリード端子により上記基板
   に搭載される半導体素子と、 この半導体素子下方の上記基板表面に形成された導体パ
   ターンであるランドと、 このランド上に設けられ、上記半導体素子を保持する半
   田とを備えたことを特徴とする半導体装置。
3. 【請求項３】 基板と、 パッケージ本体から突出したリード端子により上記基板
   に搭載される半導体素子と、 この半導体素子下方の上記基板に形成されたスルーホー
   ルと、 このスルーホール上に設けられ、上記半導体素子を保持
   する半田とを備えたことを特徴とする半導体装置。
4. 【請求項４】 基板と、 パッケージ本体から突出したリード端子により上記基板
   に搭載される半導体素子と、 この半導体素子下方の上記基板に形成されたスルーホー
   ルと、 このスルーホールに挿入され、上記半導体素子を保持す
   る治具とを備えたことを特徴とする半導体装置。
5. 【請求項５】 半導体素子が搭載される位置の基板表面
   に第１のランドを形成し、 上記基板表面に上記半導体素子を搭載する第２のランド
   を形成し、 上記第１及び第２のランドにそれぞれ第１及び第２の半
   田を供給し、 上記第２のランドに上記半導体素子のリード端子が配置
   されるように上記半導体素子を上記基板表面に載置し、 上記基板を加熱して上記第１及び第２の半田を熔融し、
   次いで、 上記第１及び第２の半田を固化することにより、上記半
   導体素子を上記基板に搭載すると共に上記半導体素子を
   保持することを特徴とする半導体装置の製造方法。
6. 【請求項６】 第１の半田は、第１のランドの一部に供
   給されていることを特徴とする請求項第５項記載の半導
   体装置の製造方法。
7. 【請求項７】 第１の半田は、第１のランドからはみ出
   して供給されていることを特徴とする請求項第５項記載
   の半導体装置の製造方法。
8. 【請求項８】 半導体素子が搭載される位置の基板にス
   ルーホールを形成し、 上記基板表面に上記半導体素子を搭載する第２のランド
   を形成し、 上記スルーホール及び上記第２のランドにそれぞれ第１
   及び第２の半田を供給し、 上記第２のランドに上記半導体素子のリード端子が配置
   されるように上記半導体素子を上記基板表面に載置し、 上記基板を加熱して上記第１及び第２の半田を熔融し、
   次いで、 上記第１及び第２の半田を固化することにより、上記半
   導体素子を上記基板に搭載すると共に上記半導体素子を
   保持することを特徴とする半導体装置の製造方法。
9. 【請求項９】 第１の半田は、スルーホールの一部に供
   給されていることを特徴とする請求項第８項記載の半導
   体装置の製造方法。
10. 【請求項１０】 第１の半田は、スルーホールからはみ
    出して供給されていることを特徴とする請求項第８項記
    載の半導体装置の製造方法。