JPH0430439A - ベアチップの実装構造 - Google Patents
ベアチップの実装構造Info
- Publication number
- JPH0430439A JPH0430439A JP13582090A JP13582090A JPH0430439A JP H0430439 A JPH0430439 A JP H0430439A JP 13582090 A JP13582090 A JP 13582090A JP 13582090 A JP13582090 A JP 13582090A JP H0430439 A JPH0430439 A JP H0430439A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- wiring pattern
- ceramic sheet
- circuit board
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 36
- 239000011347 resin Substances 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 239000006071 cream Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000007639 printing Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 150000007530 organic bases Chemical class 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
- H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
- H01B3/48—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances fibrous materials
- H01B3/485—Other fibrous materials fabric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、ハイブリッドＩＣ等、回路基板上にベアチ
ップを実装するのに適した、特にベアチップを他の電子
部品と混載するのに適したベアチップの実装構造に関す
る。
ップを実装するのに適した、特にベアチップを他の電子
部品と混載するのに適したベアチップの実装構造に関す
る。
（ロ）従来の技術
従来、ハイブリッドＩＣ等において、回路基板上に、ベ
アチップ（例えばモノシリツクＩＣ）を他の電子部品（
チップ抵抗器、チップコンデンサ等）と共に実装したい
場合がある。
アチップ（例えばモノシリツクＩＣ）を他の電子部品（
チップ抵抗器、チップコンデンサ等）と共に実装したい
場合がある。
第３図は、従来のベアチップの実装構造を、その工程を
追いながら説明する図である。第３図（ａ）は、回路基
板１６上に、銅箔により配線パターン１８ａ、１８ｂ、
１８ｃを形成し、配線パターン１８ｂ上にベアチップ１
４をダイボンディングした状態を示している。ベアチッ
プ１４と配線パターン１８ａとは、ワイヤＷによりワイ
ヤボンディングされている。なお、配線パターン１８ａ
、１８ｂは、ダイボンディング及びワイヤボンディング
のため、金めつきが施されている。
追いながら説明する図である。第３図（ａ）は、回路基
板１６上に、銅箔により配線パターン１８ａ、１８ｂ、
１８ｃを形成し、配線パターン１８ｂ上にベアチップ１
４をダイボンディングした状態を示している。ベアチッ
プ１４と配線パターン１８ａとは、ワイヤＷによりワイ
ヤボンディングされている。なお、配線パターン１８ａ
、１８ｂは、ダイボンディング及びワイヤボンディング
のため、金めつきが施されている。
第３図（ｂ）は、ベアチップ１４を、樹脂１５で被覆し
、ベアチップ１４及びワイヤＷを保護した状態を示して
いる。さらに、第３図（Ｃ）は、配線パターン１８ｃ上
に、デイスペンサ（図示せず）によりクリームはんだ１
９を塗布した状態を示している。
、ベアチップ１４及びワイヤＷを保護した状態を示して
いる。さらに、第３図（Ｃ）は、配線パターン１８ｃ上
に、デイスペンサ（図示せず）によりクリームはんだ１
９を塗布した状態を示している。
第３図（ｄ）は、配線パターン１８ｃ、１８ｃ上にチッ
プ部品２０をマウントし、リフローを行い、チップ部品
２０と配線パターン１８ｃ、１８ｃとをはんだ１９’で
はんだ付けした状態、すなわち従来のベアチップの実装
構造を示している。
プ部品２０をマウントし、リフローを行い、チップ部品
２０と配線パターン１８ｃ、１８ｃとをはんだ１９’で
はんだ付けした状態、すなわち従来のベアチップの実装
構造を示している。
第４図は、第３図（ｄ）と同じベアチップの実装構造を
得る他の工程を説明する図である。
得る他の工程を説明する図である。
第４図（ａ）は、回路基板１６上に配線パターン１８ａ
、１８ｂ、１８ｃを形成し、配線パターン１８ｃ上にク
リームはんだ１９を印刷した状態を示している。配線パ
ターン１８ａ、１８ｂは、ダイボンディング及びワイヤ
ボンディングのため金めっきが施されているのは先と同
様である。
、１８ｂ、１８ｃを形成し、配線パターン１８ｃ上にク
リームはんだ１９を印刷した状態を示している。配線パ
ターン１８ａ、１８ｂは、ダイボンディング及びワイヤ
ボンディングのため金めっきが施されているのは先と同
様である。
第４図（ｂ）は、配線パターン１８ｃ、１８ｃ上にチッ
プ部品２０をマウントし、リフローにより、はんだ１９
°ではんだ付けをした状態を示している。リフロー終了
後、回路基板１６は、ダイボンディング及びワイヤボン
ディングに備えて洗浄処理が施される。
プ部品２０をマウントし、リフローにより、はんだ１９
°ではんだ付けをした状態を示している。リフロー終了
後、回路基板１６は、ダイボンディング及びワイヤボン
ディングに備えて洗浄処理が施される。
第４図（Ｃ）は、配線パターン１８ｂ上に、ベアチップ
１４をダイボンディングし、このベアチップ１４と、配
線パターン１８ａとをワイヤＷでワイヤボンディングし
た状態を示している。ベアチップ１４とワイヤＷを、樹
脂１５で被覆すれば、第３図（ｄ）と同じ構造となる。
１４をダイボンディングし、このベアチップ１４と、配
線パターン１８ａとをワイヤＷでワイヤボンディングし
た状態を示している。ベアチップ１４とワイヤＷを、樹
脂１５で被覆すれば、第３図（ｄ）と同じ構造となる。
（ハ）発明が解決しようとする課題
ハイブリッドＩＣ等では、有機基材、例えばガラスエポ
キシ等の回路基板が使用されることが多い。ところが有
機基材の回路基板中よりはガスが発生する。上記従来の
ベアチップの実装構造では、回路基板１６上に直接ベア
チップ１４が搭載されているから、このガスによりベア
チップ１４上のアルミニウム配線が腐食していき、ベア
チップ１４が劣化する問題点があった。
キシ等の回路基板が使用されることが多い。ところが有
機基材の回路基板中よりはガスが発生する。上記従来の
ベアチップの実装構造では、回路基板１６上に直接ベア
チップ１４が搭載されているから、このガスによりベア
チップ１４上のアルミニウム配線が腐食していき、ベア
チップ１４が劣化する問題点があった。
また、ベアチップ１４を構成するシリコンと回路基板１
６との熱膨張率が異なるため、温度変化（ヒートショッ
ク）により、ベアチップ１４に応力が生じその特性が変
化する問題点があった。回路基板１６に外力が加えられ
、回路基板１６がそり変形する場合においても、ベアチ
ップ１４に応力が生じ同様の問題点が生じる。
６との熱膨張率が異なるため、温度変化（ヒートショッ
ク）により、ベアチップ１４に応力が生じその特性が変
化する問題点があった。回路基板１６に外力が加えられ
、回路基板１６がそり変形する場合においても、ベアチ
ップ１４に応力が生じ同様の問題点が生じる。
一方、従来のベアチップの実装構造は、製造工程との関
連において、以下の問題点を有している。
連において、以下の問題点を有している。
第３図に示す工程では、先にベアチップ１４が搭載され
るため、クリームはんだ１９を印刷で塗布することがで
きず、デイスペンサによらなければならない。しかし、
デイスペンサによる塗布ではむらが生じやすく、極小部
品の搭載が困難となり、高密度化が図れない問題点があ
った。これに対して、第４図に示す工程では、後からベ
アチップ１４を搭載するため、配線バタニン１８ａ、１
８ｂ上に洗浄の際のフラックスが残留し、ワイヤボンデ
ィング不良や、ベアチップ１４の劣化が生じる問題点が
あった。
るため、クリームはんだ１９を印刷で塗布することがで
きず、デイスペンサによらなければならない。しかし、
デイスペンサによる塗布ではむらが生じやすく、極小部
品の搭載が困難となり、高密度化が図れない問題点があ
った。これに対して、第４図に示す工程では、後からベ
アチップ１４を搭載するため、配線バタニン１８ａ、１
８ｂ上に洗浄の際のフラックスが残留し、ワイヤボンデ
ィング不良や、ベアチップ１４の劣化が生じる問題点が
あった。
この発明は、上記に鑑みなされたもので、ベアチップの
劣化、特性変化、ワイヤボンディング不良を防止し、高
密度の実装を可能とするベアチップの実装構造の提供を
目的としている。
劣化、特性変化、ワイヤボンディング不良を防止し、高
密度の実装を可能とするベアチップの実装構造の提供を
目的としている。
（ニ）課題を解決するための手段
上記課題を解決するため、この発明のベアチップの実装
構造は、セラミックシートと、このセラミックシート上
に形成される第１の配線パターンと、前記セラミックシ
ート上にダイボンディングされ、前記第１の配線パター
ンとワイヤボンディングされるベアチップと、このベア
チ・ンプを封止する樹脂とを備えると共に、回路基板に
は、凹部又は貫通孔が備えられ、この回路基板上の凹部
又は貫通孔の周囲には、第２の配線パターンが配備され
、前記セラミックシートは、この回路基板上に載置され
、前記ベアチップが前記凹部又は貫通孔内に収まると共
に、前記第１の配線パターンは、これに対応する第２の
配線パターン上に位置し、これら第１の配線パターンと
対応する第２の配線パターンとがリフローはんだ付けさ
れるものである。
構造は、セラミックシートと、このセラミックシート上
に形成される第１の配線パターンと、前記セラミックシ
ート上にダイボンディングされ、前記第１の配線パター
ンとワイヤボンディングされるベアチップと、このベア
チ・ンプを封止する樹脂とを備えると共に、回路基板に
は、凹部又は貫通孔が備えられ、この回路基板上の凹部
又は貫通孔の周囲には、第２の配線パターンが配備され
、前記セラミックシートは、この回路基板上に載置され
、前記ベアチップが前記凹部又は貫通孔内に収まると共
に、前記第１の配線パターンは、これに対応する第２の
配線パターン上に位置し、これら第１の配線パターンと
対応する第２の配線パターンとがリフローはんだ付けさ
れるものである。
（ホ）作用
この発明のベアチップの実装構造では、ベアチップが回
路基板上ではなく、ガスを発生しないセラミックシート
上に搭載されるため、ベアチップがガスの影響を受ける
ことが少なくなる。
路基板上ではなく、ガスを発生しないセラミックシート
上に搭載されるため、ベアチップがガスの影響を受ける
ことが少なくなる。
また、セラミックシートの熱膨張率は小さいため、ヒー
トショックが加わっても、ベアチップには、はとんど応
力が生じない。回路基板に外力が加わり、そりが生じる
場合であっても、ベアチップが直接回路基板上にグイボ
ンディングされているわけではないので、ベアチップに
はその影響が及ぶことは少ない。
トショックが加わっても、ベアチップには、はとんど応
力が生じない。回路基板に外力が加わり、そりが生じる
場合であっても、ベアチップが直接回路基板上にグイボ
ンディングされているわけではないので、ベアチップに
はその影響が及ぶことは少ない。
一方ベアチップが搭載されたセラミックシートは、あた
かもパッケージのように機能し、他の電子部品と同時に
マウントされ、リフローはんだ付けされる。このため、
回路基板の配線パターン（第２の配線パターンを含む）
上へ、クリームはんだを印刷で塗布することができ、ク
リームはんだの塗布ムラを防止でき、実装の高密度化を
図ることができる。
かもパッケージのように機能し、他の電子部品と同時に
マウントされ、リフローはんだ付けされる。このため、
回路基板の配線パターン（第２の配線パターンを含む）
上へ、クリームはんだを印刷で塗布することができ、ク
リームはんだの塗布ムラを防止でき、実装の高密度化を
図ることができる。
また、回路基板洗浄のフラックスが第２の配線パターン
上に残留していても、ベアチップはワイヤボンディング
済みでしかも樹脂で封止されているので、このフラック
スの影響を受けることがなくなる。
上に残留していても、ベアチップはワイヤボンディング
済みでしかも樹脂で封止されているので、このフラック
スの影響を受けることがなくなる。
（へ）実施例
この発明の一実施例を第１図及び第２図に基づいて以下
に説明する。
に説明する。
第２図（ａ）〜（ｄ）は、セラミックシートの加工工程
を説明する図である。第２図（ａ）は、大形のセラミッ
クシート１゜表面に、金膜により配線パターン３ａ、３
ｂを形成した状態を示している。配線パターン３ａ、３
ｂ、３ｃを形成するには、金ペーストを印刷・焼成する
厚膜技術、あるいは真空蒸着、スパッタリング等の薄膜
技術のいずれを適用してもよい。セラミックシート１０
の裏面には、溝状のブレイクライン２が形成されている
。
を説明する図である。第２図（ａ）は、大形のセラミッ
クシート１゜表面に、金膜により配線パターン３ａ、３
ｂを形成した状態を示している。配線パターン３ａ、３
ｂ、３ｃを形成するには、金ペーストを印刷・焼成する
厚膜技術、あるいは真空蒸着、スパッタリング等の薄膜
技術のいずれを適用してもよい。セラミックシート１０
の裏面には、溝状のブレイクライン２が形成されている
。
第２図Φ）は、配線パターン３ｂ上にベアチップ４をグ
イボンディングし、ベアチップ４と配線パターン３ａ、
３ａとをワイヤＷでワイヤボンディングした状態を示し
ている。セラミックシート上。
イボンディングし、ベアチップ４と配線パターン３ａ、
３ａとをワイヤＷでワイヤボンディングした状態を示し
ている。セラミックシート上。
は高温にも耐え、また、セラミックシート１゜上には、
その他の電子部品等が存在しないから、ワイヤボンディ
ングの温度条件は自由に設定することができる。
その他の電子部品等が存在しないから、ワイヤボンディ
ングの温度条件は自由に設定することができる。
第２［Ｄ（Ｃ）は、ベアチップ４とワイヤＷが樹脂５で
封止される。この時、配線パターン３ａはワイヤＷが接
合されている部分だけが樹脂５で封止され、その他の部
分は露出したままで残される。
封止される。この時、配線パターン３ａはワイヤＷが接
合されている部分だけが樹脂５で封止され、その他の部
分は露出したままで残される。
第２図（ｄ）は、セラミックシート１゜をブレイクライ
ン２に沿って分割し、個々のセラミックシート１とした
状態を示している。
ン２に沿って分割し、個々のセラミックシート１とした
状態を示している。
なお、第２図では先にグイボンディング、ワイヤボンデ
ィングを行った後、セラミックシート１゜を分割する工
程としているが、分割されたセラミックシートにベアチ
ップ４をグイボンディングし、ワイヤボンディングを行
う工程としてもよく、適宜設計変更可能である。また、
１つのセラミックシート上に、２以上のベアチップを搭
載することも可能である。
ィングを行った後、セラミックシート１゜を分割する工
程としているが、分割されたセラミックシートにベアチ
ップ４をグイボンディングし、ワイヤボンディングを行
う工程としてもよく、適宜設計変更可能である。また、
１つのセラミックシート上に、２以上のベアチップを搭
載することも可能である。
第１図（ａ）〜（ｄ）は、上記セラミックシート１を他
の電子部品１０と共に、回路基板６上に実装する工程を
説明する図である。第１図（ａ）、ガラスエポキシ等の
有機基材の回路基板６に、貫通孔７及び配線パターン８
ａ、８ｂを形成した状態を示している。配線パターン８
ａ、８ｂは例えば銅箔よりなり、配線パターン８ａは前
記セラミックシートｌ上の配線パターン３ａに接続する
ものであり、貫通孔７の周囲に配備される。なお、この
配線パターン８ａには、金めつきを施す必要はない。−
方、配線パターン８ｂは、チップ部品１０を実装するた
めのものである。
の電子部品１０と共に、回路基板６上に実装する工程を
説明する図である。第１図（ａ）、ガラスエポキシ等の
有機基材の回路基板６に、貫通孔７及び配線パターン８
ａ、８ｂを形成した状態を示している。配線パターン８
ａ、８ｂは例えば銅箔よりなり、配線パターン８ａは前
記セラミックシートｌ上の配線パターン３ａに接続する
ものであり、貫通孔７の周囲に配備される。なお、この
配線パターン８ａには、金めつきを施す必要はない。−
方、配線パターン８ｂは、チップ部品１０を実装するた
めのものである。
第１図（ｂ）は、配線パターン８ａ、８ｂ上にクリーム
はんだ９を印刷により塗布した状態を示している。印刷
によるため、クリームはんだ９の塗布むらがなく、高密
度化を図ることができる。
はんだ９を印刷により塗布した状態を示している。印刷
によるため、クリームはんだ９の塗布むらがなく、高密
度化を図ることができる。
第１図（Ｃ）は、回路基板６上にセラミックシートｌ、
チップ部品１０をマウントした状態を示している。セラ
ミックシート１は、天地を逆にして、ベアチップ４及び
樹脂５が貫通孔７内に収まると共に、配線パターン３ａ
が、対応する配線パターン８ａ上に位置するようにマウ
ントされる。また、チップ部品１０の電極１０ａも、配
線パターン８ｂ上に位置するようにマウントされる。
チップ部品１０をマウントした状態を示している。セラ
ミックシート１は、天地を逆にして、ベアチップ４及び
樹脂５が貫通孔７内に収まると共に、配線パターン３ａ
が、対応する配線パターン８ａ上に位置するようにマウ
ントされる。また、チップ部品１０の電極１０ａも、配
線パターン８ｂ上に位置するようにマウントされる。
第１図（ｄ）は、リフローを施し、配線パターン３ａと
８ａ、配線パターン８ｂと電極１０ａをそれぞれはんだ
９゛ではんだ付けした最終の状態を示している。
８ａ、配線パターン８ｂと電極１０ａをそれぞれはんだ
９゛ではんだ付けした最終の状態を示している。
なお、この時点でベアチップ４の不良が発見された場合
には、セラミックシートｌごと新しいものに交換するこ
とができるから、従来のように回路基板全体を破棄する
必要はない。
には、セラミックシートｌごと新しいものに交換するこ
とができるから、従来のように回路基板全体を破棄する
必要はない。
また、この実施例では貫通孔７内に、ベアチップ４及び
樹脂５を収める構成としているが、回路基板６に座ぐり
等により凹部を形成し、ベアチップ４及び樹脂５を収め
る構成とすることもできる。
樹脂５を収める構成としているが、回路基板６に座ぐり
等により凹部を形成し、ベアチップ４及び樹脂５を収め
る構成とすることもできる。
（ト）発明の詳細
な説明したように、この発明のベアチップの実装構造は
、セラミックシートと、このセラミックシート上に形成
される第１の配線パターンと、前記セラミックシート上
にグイボンディングされ、前記第１の配線パターンとワ
イヤボンディングされるベアチップと、このベアチップ
を封止する樹脂とを備えるとともに、回路基板には、凹
部又は貫通孔が備えられ、この回路基板上の凹部又は貫
通孔の周囲には、第２の配線パターンが配備され、前記
セラミックシートは、この回路基板上に載置され、前記
ベアチップが前記凹部又は貫通孔内に収まると共に、前
記第１の配線パターンは、これに対応する第２の配線パ
ターン上に位置し、これら第１の配線パターンと対応す
る第２の配線パターンとがリフローはんだ付けされるも
のである。
、セラミックシートと、このセラミックシート上に形成
される第１の配線パターンと、前記セラミックシート上
にグイボンディングされ、前記第１の配線パターンとワ
イヤボンディングされるベアチップと、このベアチップ
を封止する樹脂とを備えるとともに、回路基板には、凹
部又は貫通孔が備えられ、この回路基板上の凹部又は貫
通孔の周囲には、第２の配線パターンが配備され、前記
セラミックシートは、この回路基板上に載置され、前記
ベアチップが前記凹部又は貫通孔内に収まると共に、前
記第１の配線パターンは、これに対応する第２の配線パ
ターン上に位置し、これら第１の配線パターンと対応す
る第２の配線パターンとがリフローはんだ付けされるも
のである。
従って以下に列挙する利点を有している。
ｉ：回路基板を構成する有機基材から発止するガスによ
る、ベアチップの劣化が防止できる。
る、ベアチップの劣化が防止できる。
ｉｉ：ヒートショック、回路基板の反り等が加わっても
、ベアチップには応力がほとんど生じず、その特性変化
を防止できる。
、ベアチップには応力がほとんど生じず、その特性変化
を防止できる。
ｉｉｉ ：ベアチップのワイヤボンディングの温度条件
を自由に設定できる。
を自由に設定できる。
ｉｖ：ベアチップに不良があった場合に、手直しを行い
やすい。
やすい。
Ｖ：クリームはんだが印刷により塗布できるため、塗布
むらが少なく、実装の高密度化を図ることができる。
むらが少なく、実装の高密度化を図ることができる。
ｉｖ：フランクス残留による、ワイヤボンディング不良
及びベアチップの劣化を防止することができる。
及びベアチップの劣化を防止することができる。
第１図（ａ）、第１図（ｂ）、第１図（Ｃ）及び第１図
（ｄ）は、この発明の一実施例に係るベアチップの実装
構造の工程を説明する図、第２図（ａ）、第２図（ｂ）
、第２図（Ｃ）及び第２図（ｄ）は、同ベアチップの実
装構造においてセラミックシート上へのベアチップの搭
載工程を説明する図、第３図（ａ）、第３図（ｂ）、第
３図（Ｃ）及び第３図（ｄ）は、従来のベアチップの実
装構造の工程を説明する回、第４図（ａ）、第４図（ｂ
）及び第４図（Ｃ）は、従来のベアチップの実装構造の
他の工程を説明する図である。 １：セラミックシート、 ３ａ・３ｂ：配線パターン、 ４：ベアチップ、 ５：樹脂、６：回路基板、
７：貫通孔、８ａ・８ｂ＝配線パターン、
９° ：はんだ。
（ｄ）は、この発明の一実施例に係るベアチップの実装
構造の工程を説明する図、第２図（ａ）、第２図（ｂ）
、第２図（Ｃ）及び第２図（ｄ）は、同ベアチップの実
装構造においてセラミックシート上へのベアチップの搭
載工程を説明する図、第３図（ａ）、第３図（ｂ）、第
３図（Ｃ）及び第３図（ｄ）は、従来のベアチップの実
装構造の工程を説明する回、第４図（ａ）、第４図（ｂ
）及び第４図（Ｃ）は、従来のベアチップの実装構造の
他の工程を説明する図である。 １：セラミックシート、 ３ａ・３ｂ：配線パターン、 ４：ベアチップ、 ５：樹脂、６：回路基板、
７：貫通孔、８ａ・８ｂ＝配線パターン、
９° ：はんだ。
Claims (1)
- （１）セラミックシートと、このセラミックシート上に
形成される第１の配線パターンと、前記セラミックシー
ト上にダイボンディングされ、前記第１の配線パターン
とワイヤボンディングされるベアチップと、このベアチ
ップを封止する樹脂とを備えると共に、回路基板には、
凹部又は貫通孔が備えられ、この回路基板上の凹部又は
貫通孔の周囲には、第２の配線パターンが配備され、前
記セラミックシートは、この回路基板上に載置され、前
記ベアチップが前記凹部又は貫通孔内に収まると共に、
前記第１の配線パターンは、これに対応する第２の配線
パターン上に位置し、これら第１の配線パターンと対応
する第２の配線パターンとがリフローはんだ付けされる
ベアチップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135820A JP2523942B2 (ja) | 1990-05-25 | 1990-05-25 | ベアチップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135820A JP2523942B2 (ja) | 1990-05-25 | 1990-05-25 | ベアチップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0430439A true JPH0430439A (ja) | 1992-02-03 |
| JP2523942B2 JP2523942B2 (ja) | 1996-08-14 |
Family
ID=15160568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135820A Expired - Fee Related JP2523942B2 (ja) | 1990-05-25 | 1990-05-25 | ベアチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523942B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
| EP0851439A1 (en) * | 1996-12-26 | 1998-07-01 | Citizen Electronics Co., Ltd. | Modular surface mount circuit device and a manufacturing method thereof |
| US5959846A (en) * | 1996-12-26 | 1999-09-28 | Citizen Electronics, Co., Ltd. | Modular surface mount circuit device and a manufacturing method thereof |
| EP1416778A3 (en) * | 2002-11-01 | 2006-10-11 | Alps Electric Co., Ltd. | Small and securely-soldered electronic unit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263935U (ja) * | 1985-10-09 | 1987-04-21 |
-
1990
- 1990-05-25 JP JP2135820A patent/JP2523942B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263935U (ja) * | 1985-10-09 | 1987-04-21 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
| EP0851439A1 (en) * | 1996-12-26 | 1998-07-01 | Citizen Electronics Co., Ltd. | Modular surface mount circuit device and a manufacturing method thereof |
| US5959846A (en) * | 1996-12-26 | 1999-09-28 | Citizen Electronics, Co., Ltd. | Modular surface mount circuit device and a manufacturing method thereof |
| EP1416778A3 (en) * | 2002-11-01 | 2006-10-11 | Alps Electric Co., Ltd. | Small and securely-soldered electronic unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2523942B2 (ja) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
| US5783865A (en) | Wiring substrate and semiconductor device | |
| US6723629B2 (en) | Method and apparatus for attaching solder members to a substrate | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JPH10308419A (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JPH05198697A (ja) | シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法 | |
| JP2523942B2 (ja) | ベアチップの実装構造 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JPH09139569A (ja) | 配線基板およびそれを用いた電子部品の実装方法 | |
| JPS58125859A (ja) | 半導体装置 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| EP0646963A1 (en) | Multi-chip module and manufacturing method thereof | |
| JPH05299803A (ja) | コンデンサの実装方法 | |
| JPH04287937A (ja) | プリント配線板 | |
| JPH0567727A (ja) | 半導体装置用回路基板 | |
| JPH11214820A (ja) | Ｌｃｃの実装構造 | |
| JP2556412B2 (ja) | 半導体装置用回路基板 | |
| JPH0231794Y2 (ja) | ||
| JP2617052B2 (ja) | セラミックパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |