JPH04287937A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH04287937A JPH04287937A JP3055391A JP3055391A JPH04287937A JP H04287937 A JPH04287937 A JP H04287937A JP 3055391 A JP3055391 A JP 3055391A JP 3055391 A JP3055391 A JP 3055391A JP H04287937 A JPH04287937 A JP H04287937A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating substrate
- printed wiring
- wiring board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims description 13
- 239000003822 epoxy resin Substances 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 7
- 238000007747 plating Methods 0.000 abstract description 7
- 229920000647 polyepoxide Polymers 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052718 tin Inorganic materials 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はフリップチップ対応のプ
リント配線板に関する。
リント配線板に関する。
【０００２】
【従来の技術】従来、実装部品としてのＩＣチップを、
導電用パターンが設けられたプリント配線板に実装する
のに、ＩＣチップが収納されたパッケージのリードを前
記パターンにハンダ付けする方法がある。このようにＩ
Ｃチップをパッケージ化したものをプリント配線板に実
装すると、プリント配線板における実装の高密度化が図
れないことになる。そこで、高密度化を図るためにＩＣ
チップを直接導電用パターンにハンダ付けしてプリント
配線板に実装している。
導電用パターンが設けられたプリント配線板に実装する
のに、ＩＣチップが収納されたパッケージのリードを前
記パターンにハンダ付けする方法がある。このようにＩ
Ｃチップをパッケージ化したものをプリント配線板に実
装すると、プリント配線板における実装の高密度化が図
れないことになる。そこで、高密度化を図るためにＩＣ
チップを直接導電用パターンにハンダ付けしてプリント
配線板に実装している。
【０００３】このようなプリント配線板として、例えば
図１０および図１１に示すようなものがある。図１０お
よび図１１においてガラス・エポシキ樹脂からなる絶縁
基板１０１には導体パターン１０２が設けられており、
この導体パターン１０２は絶縁基板１０１の表面に圧着
された銅箔の第１導電層１０３と、この第１導電層１０
３の上に銅めっきされた第２導電層１０４とからなって
いる。導電パターン１０２の接続部１０２ａにシリコン
からなるＩＣチップ１０５のバンプ１０６をハンダ付け
して、ＩＣチップ１０５を実装している。
図１０および図１１に示すようなものがある。図１０お
よび図１１においてガラス・エポシキ樹脂からなる絶縁
基板１０１には導体パターン１０２が設けられており、
この導体パターン１０２は絶縁基板１０１の表面に圧着
された銅箔の第１導電層１０３と、この第１導電層１０
３の上に銅めっきされた第２導電層１０４とからなって
いる。導電パターン１０２の接続部１０２ａにシリコン
からなるＩＣチップ１０５のバンプ１０６をハンダ付け
して、ＩＣチップ１０５を実装している。
【０００４】
【発明が解決しようとする課題】導体パターン１０２の
接続部１０２ａをＩＣチップ１０５のバンプ１０６にハ
ンダ付けするときには、絶縁基板１０１とＩＣチップ１
０５とがハンダの融点以上の温度に加熱されることにな
る。ところで、絶縁基板１０１のガラス・エポシキ樹脂
の方は熱膨張係数が大きく、ＩＣチップ１０５のシリコ
ンの方は熱膨張係数は小さい。そうすると、ガラス・エ
ポシキ樹脂とシリコンとは熱膨張率が大きく相異するこ
とから、冷却したときにバンプ１０６と導体パターン１
０２との接続部分には熱応力が発生することになる。導
体パターン１０２の第１導電層１０３は絶縁基板１０１
に圧着されているために、この第１導電層１０３は変形
することができず、このため前記接続部分にはクラック
が発生し、接続不良になるという問題点があった。
接続部１０２ａをＩＣチップ１０５のバンプ１０６にハ
ンダ付けするときには、絶縁基板１０１とＩＣチップ１
０５とがハンダの融点以上の温度に加熱されることにな
る。ところで、絶縁基板１０１のガラス・エポシキ樹脂
の方は熱膨張係数が大きく、ＩＣチップ１０５のシリコ
ンの方は熱膨張係数は小さい。そうすると、ガラス・エ
ポシキ樹脂とシリコンとは熱膨張率が大きく相異するこ
とから、冷却したときにバンプ１０６と導体パターン１
０２との接続部分には熱応力が発生することになる。導
体パターン１０２の第１導電層１０３は絶縁基板１０１
に圧着されているために、この第１導電層１０３は変形
することができず、このため前記接続部分にはクラック
が発生し、接続不良になるという問題点があった。
【０００５】ところで、ＩＣチップ１０５をパッケージ
に収納し、パッケージに取り付けられたリードを接続部
にハンダ付けする場合には、このリードが前記バンプ１
０６に対してかなり大きいので前記熱応力によるクラッ
クが発生しない。
に収納し、パッケージに取り付けられたリードを接続部
にハンダ付けする場合には、このリードが前記バンプ１
０６に対してかなり大きいので前記熱応力によるクラッ
クが発生しない。
【０００６】本発明は、ＩＣチップ１０５のバンプ１０
６と導体パターン１０２との接続部１０２ａにハンダ付
けするときに、クラックが発生するのを防止したプリン
ト配線板を提供することを目的とする。
６と導体パターン１０２との接続部１０２ａにハンダ付
けするときに、クラックが発生するのを防止したプリン
ト配線板を提供することを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明にあっては、実装部品との接続部を有
する導体パターンが絶縁基板に設けられたプリント配線
板において、前記接続部を前記実装部品とは接続させず
に絶縁基板に圧着された第１導電層と、前記実装部品と
接続し、前記基板に対して剥離・摺動可能な第２導電層
とから構成したものである。
るために、本発明にあっては、実装部品との接続部を有
する導体パターンが絶縁基板に設けられたプリント配線
板において、前記接続部を前記実装部品とは接続させず
に絶縁基板に圧着された第１導電層と、前記実装部品と
接続し、前記基板に対して剥離・摺動可能な第２導電層
とから構成したものである。
【０００８】
【作用】実装部品を導体パターンにハンダ付けして接続
すると、この接続部分は冷却したときに熱応力によるク
ラックが発生し、接続不良となる虞が生じる。しかし、
第２導電層は第１導電層とは異なり絶縁基板から剥離可
能であるので、前記接続部分に発生する熱応力は第２導
電層の接続部が剥離・摺動して変形することで小さく抑
えることができる。
すると、この接続部分は冷却したときに熱応力によるク
ラックが発生し、接続不良となる虞が生じる。しかし、
第２導電層は第１導電層とは異なり絶縁基板から剥離可
能であるので、前記接続部分に発生する熱応力は第２導
電層の接続部が剥離・摺動して変形することで小さく抑
えることができる。
【０００９】
【実施例】以下、本発明を図面に基づいて説明する。図
１ないし図７は本発明に係るプリント配線板の一実施例
を示す図である。
１ないし図７は本発明に係るプリント配線板の一実施例
を示す図である。
【００１０】図１に示すようにガラス・エポシキ樹脂製
の絶縁基板１の上には銅箔の第１導電層２ａ，２ｂが強
く圧着されており、このため第１導電層２ａ，２ｂは絶
縁基板１に強固に接着している。
の絶縁基板１の上には銅箔の第１導電層２ａ，２ｂが強
く圧着されており、このため第１導電層２ａ，２ｂは絶
縁基板１に強固に接着している。
【００１１】次に、図２に示すように絶縁基板１にスル
ーホール用の下孔３をドリル等によって穿設する。また
、次に実装部分１ａ以外の第１導電層２ａをマスキング
し、前記実装部分１ａに位置する第１導電層２ａをエッ
チングする。次に、図３に示すように無電解めっきで絶
縁基板１に導電性を付与したのち銅を電気めっきし表，
裏側の第１導電層２ａ，２ｂをめっき層４によって接続
する。次に、図４に示すように、めっき層４の必要な部
分をマスキングし、このめっき層４露出部分をエッチン
グして除去し、第２導電層５を形成する。次に、第２導
電層５の接続部５ａをソルダーレジスト等でマスキング
し、図５に示すように接続部５ａに接続方法に適した金
，錫，ハンダ等の皮膜を形成し、このとき同時にバンプ
５ｂを形成する。
ーホール用の下孔３をドリル等によって穿設する。また
、次に実装部分１ａ以外の第１導電層２ａをマスキング
し、前記実装部分１ａに位置する第１導電層２ａをエッ
チングする。次に、図３に示すように無電解めっきで絶
縁基板１に導電性を付与したのち銅を電気めっきし表，
裏側の第１導電層２ａ，２ｂをめっき層４によって接続
する。次に、図４に示すように、めっき層４の必要な部
分をマスキングし、このめっき層４露出部分をエッチン
グして除去し、第２導電層５を形成する。次に、第２導
電層５の接続部５ａをソルダーレジスト等でマスキング
し、図５に示すように接続部５ａに接続方法に適した金
，錫，ハンダ等の皮膜を形成し、このとき同時にバンプ
５ｂを形成する。
【００１２】このように図６および図７に示すように導
体パターン６は第１導電層２ａ，２ｂと第２導電層５と
からなり、第１導電層２ａ，２ｂは絶縁基板１に強固に
接着されているが、第２導電層５は絶縁基板１と第２導
電層２ａ，２ｂに電気めっきされているだけなので、第
２導電層５は内部応力によって絶縁基板１から剥離・摺
動して容易に変形することが可能である。
体パターン６は第１導電層２ａ，２ｂと第２導電層５と
からなり、第１導電層２ａ，２ｂは絶縁基板１に強固に
接着されているが、第２導電層５は絶縁基板１と第２導
電層２ａ，２ｂに電気めっきされているだけなので、第
２導電層５は内部応力によって絶縁基板１から剥離・摺
動して容易に変形することが可能である。
【００１３】そこで、シリコンからなるＩＣチップ７を
実装部分１ａに直接実装するのだが、このＩＣチップ７
の接続部にも接続方法に適した金，錫，ハンダ等の皮膜
を形成し、このとき同時にバンプ８が形成される。ＩＣ
チップ７のバンプ８と導体パターン６のバンプ５ｂとに
フラックスを塗布した後にこれらをハンダ付けする。こ
のとき、シリコン製のＩＣチップ７とガラス・エポキシ
樹脂製の絶縁基板１とはハンダの融点以上の温度に加熱
される。
実装部分１ａに直接実装するのだが、このＩＣチップ７
の接続部にも接続方法に適した金，錫，ハンダ等の皮膜
を形成し、このとき同時にバンプ８が形成される。ＩＣ
チップ７のバンプ８と導体パターン６のバンプ５ｂとに
フラックスを塗布した後にこれらをハンダ付けする。こ
のとき、シリコン製のＩＣチップ７とガラス・エポキシ
樹脂製の絶縁基板１とはハンダの融点以上の温度に加熱
される。
【００１４】ここで、前記したようにガラス・エポキシ
樹脂の熱膨張係数は大きく、シリコンの熱膨張係数は小
さい。このため、バンプ８とバンプ５ｂとの接続部分は
、冷却したときに熱応力によるクラックが発生し、接続
不良となる虞が生じる。しかし、第２導電層５は第１導
電層２ａ，２ｂとは異なり前記したように絶縁基板１か
ら剥離・摺動可能であるので、前記接続部分に発生する
熱応力は第２導電層５の接続部５ａが剥離して変形する
ことで小さく抑えることができる。したがって、前記接
続部分にクラックが発生するのを防止し、この接続部分
が接続不良となる様なことはない。
樹脂の熱膨張係数は大きく、シリコンの熱膨張係数は小
さい。このため、バンプ８とバンプ５ｂとの接続部分は
、冷却したときに熱応力によるクラックが発生し、接続
不良となる虞が生じる。しかし、第２導電層５は第１導
電層２ａ，２ｂとは異なり前記したように絶縁基板１か
ら剥離・摺動可能であるので、前記接続部分に発生する
熱応力は第２導電層５の接続部５ａが剥離して変形する
ことで小さく抑えることができる。したがって、前記接
続部分にクラックが発生するのを防止し、この接続部分
が接続不良となる様なことはない。
【００１５】次に、本発明に係るプリント配線板の第２
実施例を図８および図９に示す。同図に示すように第１
導電層１１とこれに電気めっきした第２導電層１２とを
曲折して形成したものである。このため、第２導電層１
２の接続部分１２ａは、剥離・摺動して一層容易に変形
することができ、バンプ８とバンプ１２ｂの接続部分に
発生する熱応力を一層小さく抑えることができる。また
、接続部分１２ａの先端に第１導電層１１を絶縁基板１
３に残しているので、加工段階で導体パターン１４の接
続部分１２ａが絶縁基板１３から剥れるのが防止される
。
実施例を図８および図９に示す。同図に示すように第１
導電層１１とこれに電気めっきした第２導電層１２とを
曲折して形成したものである。このため、第２導電層１
２の接続部分１２ａは、剥離・摺動して一層容易に変形
することができ、バンプ８とバンプ１２ｂの接続部分に
発生する熱応力を一層小さく抑えることができる。また
、接続部分１２ａの先端に第１導電層１１を絶縁基板１
３に残しているので、加工段階で導体パターン１４の接
続部分１２ａが絶縁基板１３から剥れるのが防止される
。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
第２導電層は第１導電層とは異なり、絶縁基板から剥離
・摺動可能であるので、実装部品と導体パターンとの接
続部分に発生する熱応力は第２導電層の接続部が剥離・
摺動して変形することで小さく抑えることができる。し
たがって、前記接続部分にクラックが発生するのを防止
し、この接続部分が接続不良となる様なことはない。
第２導電層は第１導電層とは異なり、絶縁基板から剥離
・摺動可能であるので、実装部品と導体パターンとの接
続部分に発生する熱応力は第２導電層の接続部が剥離・
摺動して変形することで小さく抑えることができる。し
たがって、前記接続部分にクラックが発生するのを防止
し、この接続部分が接続不良となる様なことはない。
【図１】本発明に係るプリント配線板の製造工程を示す
断面図。
断面図。
【図２】本発明に係るプリント配線板の製造工程を示す
断面図。
断面図。
【図３】本発明に係るプリント配線板の製造工程を示す
断面図。
断面図。
【図４】本発明に係るプリント配線板の製造工程を示す
断面図。
断面図。
【図５】本発明に係るプリント配線板の製造工程を示す
断面図。
断面図。
【図６】このプリント配線板の第１実施例を示す断面図
。
。
【図７】同平面図。
【図８】このプリント配線板の第２実施例を示す断面図
。
。
【図９】同平面図。
【図１０】従来のプリント配線板を示す断面図。
【図１１】同平面図。
１…絶縁基板、２ａ，２ｂ…第１導電層、５…第２導電
層、６…導体パターン。
層、６…導体パターン。
Claims (1)
- 【請求項１】 実装部品との接続部を有する導体パタ
ーンが絶縁基板に設けられたプリント配線板において、
前記接続部を前記実装部品とは接続させずに絶縁基板に
圧着された第１導電層と、前記実装部品と接続し、前記
絶縁基板に対して剥離・摺動可能な第２導電層とから構
成したことを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055391A JPH04287937A (ja) | 1991-02-26 | 1991-02-26 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055391A JPH04287937A (ja) | 1991-02-26 | 1991-02-26 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287937A true JPH04287937A (ja) | 1992-10-13 |
Family
ID=12306989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055391A Pending JPH04287937A (ja) | 1991-02-26 | 1991-02-26 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7307339B2 (en) | 2003-10-17 | 2007-12-11 | Seiko Epson Corporation | Semiconductor device having curved leads offset from the center of bonding pads |
| AT511758A3 (de) * | 2011-05-17 | 2013-12-15 | Ksg Leiterplatten Gmbh | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug |
-
1991
- 1991-02-26 JP JP3055391A patent/JPH04287937A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7307339B2 (en) | 2003-10-17 | 2007-12-11 | Seiko Epson Corporation | Semiconductor device having curved leads offset from the center of bonding pads |
| AT511758A3 (de) * | 2011-05-17 | 2013-12-15 | Ksg Leiterplatten Gmbh | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug |
| AT511758B1 (de) * | 2011-05-17 | 2014-03-15 | Ksg Leiterplatten Gmbh | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US4967313A (en) | Electronic circuit and method of production thereof | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| US5337219A (en) | Electronic package | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| JPH0828583B2 (ja) | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ | |
| US5109601A (en) | Method of marking a thin film package | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPH04287937A (ja) | プリント配線板 | |
| JP2859741B2 (ja) | プリント配線板の製造方法 | |
| US20040003940A1 (en) | Circuit board for flip-chip semiconductor package and fabrication method thereof | |
| JP3582111B2 (ja) | プリント配線板の製造方法 | |
| JPH05144821A (ja) | 半導体装置 | |
| JP4067027B2 (ja) | プリント配線板及びその製造方法 | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JPH0430439A (ja) | ベアチップの実装構造 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| KR0131392B1 (ko) | 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JP4396770B2 (ja) | プリント配線板 | |
| JP3868557B2 (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH0536872A (ja) | 混成集積回路 |