JPH0828583B2 - 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ - Google Patents

多層プリント回路基板およびその製作方法、およびボール・ディスペンサ

Info

Publication number
JPH0828583B2
JPH0828583B2 JP5314042A JP31404293A JPH0828583B2 JP H0828583 B2 JPH0828583 B2 JP H0828583B2 JP 5314042 A JP5314042 A JP 5314042A JP 31404293 A JP31404293 A JP 31404293A JP H0828583 B2 JPH0828583 B2 JP H0828583B2
Authority
JP
Japan
Prior art keywords
circuit board
holes
ball dispenser
ball
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5314042A
Other languages
English (en)
Other versions
JPH06232561A (ja
Inventor
ビサルダス デサイ キショール
コーン ハロルド
チャールズ センガー リチャード
フィリップ セラフィン ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06232561A publication Critical patent/JPH06232561A/ja
Publication of JPH0828583B2 publication Critical patent/JPH0828583B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Credit Cards Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層回路基板、特に高
密度入出力チャネルを持つ多層回路基板およびカード、
そして多層回路基板およびカードを製作する方法に関連
する。
【０００２】
【従来の技術】電子装置のために構成要素をアセンブル
する際、集積回路チップは、多層プリント回路基板およ
びカード上に実装され、最終製品に統合される。集積回
路チップは、セラミックでできていることもあるチップ
キャリヤに取り付けられ、チップキャリヤは多層回路基
板またはカードに実装され固定されることが、現在の技
術水準で知られている。通常チップは、ウェーブはんだ
付けのような様々な既知の方法を使用して、チップキャ
リヤにはんだ付けされる。チップキャリヤは通常、チッ
プが取り付けられている側の反対側の表面から拡張する
ピンを含む。これらのピンは、回路基板またはカードに
形成された穴に拡張する。
【０００３】回路基板またはカードにチップまたはチッ
プキャリヤを搭載するために使用される方法は、チッ
プ、チップキャリヤ、チップキャリヤ・ピンが挿入され
る回路基板またはカードの穴および、穴に隣接する材料
と連続する基板またはカードの導電層、の間の電気的連
続性を確保しなければならない。そのようなアセンブリ
を行う際、チップキャリヤは、チップキャリヤ・ピンを
二股ばねコネクタのようなばねクリップに実装すること
によって取り外し不可とされ、ばねクリップは回路基板
またはカードの穴に挿入され、はんだ付けあるいは固定
される。
【０００４】単一チップ上に統合される装置が増加する
につれ、チップと接続する入出力チャネル数が増加す
る。現在、何千もの装置が単一チップ上に統合されてい
る。入出力チャネル数が増加するにつれ、集積回路およ
び回路基板またはカード間の接続の数および、回路基板
またはカードに形成される穴の数が増加する。穴を形成
するために基板またはカードから除去しなければならな
い材料の量を減少し、入出力密度を大いに増加させるた
めに、プリント回路基板またはカード上に直接チップを
実装する、直接チップ搭載方法を使用することがますま
す望ましくなった。
【０００５】直接チップ搭載方法ではチップは、チップ
入出力チャネルを多層基板またはカードの穴に接続する
ためのはんだボールを使用して、回路基板上に直接実装
される。そのようなボールは、チップキャリヤに接続す
るピンより小さい直径を持ち、基板またはカードからよ
り少ない材料を除去し、穴の空間をより狭くする。直接
チップ搭載方法は通常、基板またはカードの穴の上に直
接はんだボールを置き、ボールの位置がチップ上の入出
力チャネルに対応するように基板またはチップをボール
上に置き、最後にアセンブリを一緒にはんだ付けするこ
とを含む。
【０００６】上記アプリケーションで使用されるような
多層プリント回路基板およびカードは通常、絶縁層によ
って隔離された複数の電力信号層を含み、電力、信号、
絶縁層は基板またはカード構造に積層化される。チップ
またはチップキャリヤを取り付けるための基板またはカ
ードの穴は、カードの積層を通して、機械的にあるいは
レーザによって開けられる。チップに接続する入出力チ
ャネル数が増加するにつれ、プリント回路基板またはカ
ードに必要とされる穴の密度が増加する。入出力チャネ
ル数が増加し直接チップ方法が使用されると、スルーホ
ールの空間が減少しその間隔が狭まり、そのような穴を
基板またはカードの積層を通して形成することがますま
す難しくなる。
【０００７】従来技術において、基板またはカードの穴
の高密度に関する問題を避ける手段として、多層プリン
ト回路基板またはカードは、「コア」を使用して製作さ
れている。多層回路基板またはカードを形成する「コ
ア」方法において、複数のコアが最初に作られる。各コ
アは、電力プレーン、上部下部信号層、およびコアの厚
みを通って拡張するめっきありスルーホール、を含む。
回路基板またはカードは、２つ以上のコアを接合するこ
とによって形成される。
【０００８】このようなコアは、回路化電力コア（CP
C）として知られ、高密度回路およびバイアをもつ高レ
ベル入出力チップの実装を可能にする。多層プリント回
路基板またはカードを形成するためにCPCを接合する
時、垂直に直線上に並ぶめっきありスルーホールと隣接
するコア間の電気的接続が適切に達成されることが、不
可欠である。上部および下部「キャップ」を各コアに適
用することによって、接続は達成される。
【０００９】キャップは、導電性材料層からなる。この
導電層は、絶縁材料層に接合される。各キャップはま
た、絶縁層の厚みを完全に通って拡張するバイア穴を含
む。これらのバイア穴は、キャップがコアに隣接して置
かれる時バイアとめっきありスルーホールが並ぶよう
に、絶縁層上の、CPCのめっきありスルーホールに対応
する位置に形成される。キャップの絶縁層におけるバイ
アの形成後、導電性材料が、従来の電気めっき技術を使
用して各バイア穴に沈着される。
【００１０】２つのコアを接合するために、最初に、上
部および下部キャップが熱および圧力を使用して各CPC
に接合される。各キャップの導電層がエッチングされ、
絶縁層および満たされたバイアが露出される。結果とし
て生ずるCPCは、バイアと直線上に並び電気的に接続
し、熱および圧力を使用して積層化される。熱および圧
力のために、バイア穴の中の導電性材料が溶け、他のコ
ア上のバイアに隣接する材料に接合する。それにより、
直線上に並んだコアのめっきありスルーホールを通し
て、電気的接続が提供される。
【００１１】CPCを接合するための上記の方法は、多く
の不利益を持つ。これらの不利益は、各キャップの導電
層を完全にエッチングする必要性、時間、費用および材
料の浪費、を含む。加えて、これらのバイアに沈着され
た導電性材料は、直線上に並んだめっきありスルーホー
ルおよび隣接するコアを完全に満たさないことがあり、
それはスルーホール間の電気的不連続性を起こす。CPC
を接合するキャップ方法を使用すると、すべてのスルー
ホールにおける電気的連続性の達成は保証されない。さ
らに、多数の層を持つ比較的厚い基板またはカードにお
いて、電気的不連続性の正確な位置を発見することが困
難になる。そのような不連続性はまた、基板またはカー
ドの再加工を必要とすることもあり、付加的時間および
材料を浪費する。
【００１２】
【発明が解決しようとする課題】本発明の目的は、第１
および第２の回路化電力コアを含む回路基板またはカー
ドを提供することによって、従来技術の問題を解決する
ことである。
【００１３】
【課題を解決するための手段】両方の回路化電力コア
は、両面に絶縁層を持つ導電層を含む。両方の電力コア
はまた、各回路化電力コアに本質的に同じ型で形成され
た、複数のめっきありスルーホールを含む。回路化電力
コアは、２つの回路化電力コアの対応するめっきありス
ルーホールが同一直線上に並ぶように、互いに平行であ
る。
【００１４】本質的に球形の複数のボールが、回路化電
力コアの間に置かれ、両方のカードの対応するめっきあ
りスルーホールと接触する。ボールは、めっきありスル
ーホールの口よりわずかに大きい直径を持ち、導電性材
料からなる。
【００１５】本発明は、以下のステップを含む、プリン
ト回路基板またはカードを製作する方法を含む。 Ａ）平らな導電性材料の上面および下面に絶縁層を沈着
させて回路化電力コアを形成する。 Ｂ）回路化電力コアの上面から下面に抜ける複数の穴を
形成する。 Ｃ）スルーホールの表面および各穴に隣接する回路化電
力コアの絶縁層の上面下面に、導電性材料をめっきす
る。穴の内側の材料は、回路化電力コアの上面および下
面の材料と連続する。 Ｄ）ボール・ディスペンサ・アセンブリ内に、回路化電
力コアのスルーホールの直径よりわずかに大きい直径を
持つ、本質的に球形の複数のめっきされたボールを置
く。ボールは導電性材料から成り、回路化電力コアに形
成されたスルーホールの型と一致する型に形成される。 Ｅ）回路化電力コアをボール・ディスペンサ・アセンブ
リの外側表面上に置き、めっきありスルーホールを、ボ
ール・ディスペンサ・アセンブリの外側表面の穴に合わ
せる。ボール・ディスペンサの穴は、ボールよりわずか
に大きい。そして、ディスペンサの位置決めピンを電力
コアの位置決め穴と合わせる。 Ｆ）電力コア上に固定基板を置き、ボール・ディスペン
サへ基板を固定する。基板は本質的に平らな部品であ
る。 Ｇ）ボール・ディスペンサの内部に加圧ガスを吹き込
み、外側表面が電力コアに対して圧力をかけ、電力コア
が基板に対して圧力をかけるようにする。 Ｈ）ボール・ディスペンサ、電力コアおよび基板を逆に
する。 Ｉ）ボール・ディスペンサ、電力コアおよび基板を振動
させ、ボールが外側表面の通路を通り抜けて、めっきあ
りスルーホールの口に固定されるようにする。 Ｊ）加圧ガスを止める。 Ｋ）ボール・ディスペンサ、電力コアおよび基板を、ス
ルーホールにめっきされた導電性材料は溶かすが回路化
電力コアおよびボールは溶かさない温度に、熱する。 Ｌ）ボール・ディスペンサ、電力コアおよび基板を元に
戻す。 Ｍ）ボール・ディスペンサから基板および電力コアを除
去する。
【００１６】
【実施例】上記のように、多様な方法が、回路基板また
はカードに集積回路チップを機能的に取り付けるために
使用される。図１は、プリント回路基板またはカードに
集積チップを取り付ける既知の方法を示している。この
方法を使用すると、チップ１ははんだボール１１を使用
してチップキャリヤ１０に取り付けられる。チップキャ
リヤ１０は、セラミックまたはその目的に適する他の材
料からなる。導電性材料からなる多数のピン１２がチッ
プキャリヤ１０構造に統合され、チップキャリヤ１０の
集積回路１が取り付けられている側の反対側１３から拡
張する。チップキャリヤ上のピン１２は、プリント回路
基板またはカード２０に受け取られる。回路基板または
カード２０は一般に、電力、アースのような多様な導電
層および絶縁層を含む複数層２１からなる、多層構造で
ある。
【００１７】集積回路チップキャリヤおよび他の構成要
素を取り付けるために、回路基板またはカード２０は、
それを通り抜ける多数の通路２２を持つ。これらの通路
２２は、基板またはカード２０を完全に抜けるかあるい
は途中で止まる、スルーホールおよびバイアを含む。通
常、通路２２は導電性材料２３でめっきされる。基板ま
たはカードの多様な導電層は、選択的に通路の内側にめ
っきされた導電性材料２３と接触する。
【００１８】チップキャリヤまたは他の構成要素からの
ピンは通常、図１に示されるように穴２２に挿入され
る。チップキャリヤのピンが基板またはカードの穴に挿
入されると、従来のウェーブはんだ付けまたは他の適切
なはんだ付け方法が、穴の中のめっき材料２３をピン１
２のまわりに溶かすために使用される。それにより、ピ
ン、めっき材料およびスルーホールと電気的接触を持つ
導電層間の導電性が、確保される。図１の左のスルーホ
ール中のめっき材料２３は、はんだ付け処理されている
が、右の穴は処理されていない。
【００１９】図２に示されるように、プリント回路基板
またはカード１０から簡単にチップキャリヤおよびチッ
プを取り付けることができるように、チップキャリヤの
ピン１２が、基板またはカード２０のスルーホールに固
定されたばね２４に実装される。この方法によると、二
股ばねコネクタであることもあるばねの拡張部２７は、
回路基板またはカード１０のスルーホール２２に挿入さ
れ、液浸はんだ付けを使用して基板にはんだ付けされ
る。ばね実装方法は、付着する多数のモジュールを含む
回路基板またはカードを形成するのに、特に役立つ。そ
のような基板は典型的に、１回路基板またはカードにつ
き、各々付着する多数の集積回路をもつ４〜６個のモジ
ュールを含む。
【００２０】集積回路（IC）チップ設計技術が進歩する
につれ、特に近年、各集積回路チップに含まれる回路の
数は非常に増加した。チップ・レベルにおける非常に大
規模な装置統合の結果、非常に小さいサイズのチップに
何千もの回路が含まれるようになった。集積回路上の回
路の数が増加するにつれ、入出力の数も増加しなければ
ならない。入出力の数が増加するにつれ、回路基板上の
入出力密度が増加する。入出力の数が増加すると、チッ
プキャリヤのピンおよび、基板またはカードのめっきあ
りスルーホールの直径が大きいため、チップキャリヤを
使用してチップを回路基板に取り付けることは、不可能
ではないがますます難しくなる。
【００２１】高密度集積チップの取り付けを容易にする
ために、チップは直接、チップキャリヤに取り付けられ
た。直接チップ搭載方法は、図３に示されるように、は
んだボール２５を使用して回路基板またはカード２０に
直接チップ１を取り付けることを含む。はんだボール２
５は、めっきありスルーホール２２の口に置かれ、めっ
き材料２３と接触する。チップは、はんだボールがチッ
プ上の適当な点と接触するように、カード上に置かれ
る。チップ、はんだボールおよびカード・アセンブリは
それから、上記の既知のはんだ付け技術を使用してはん
だ付けされる。チップキャリヤ上のピンと比べて非常に
小さいはんだボールのサイズおよび、基板またはカード
に形成された穴のより小さいサイズのために、ピンより
も非常に多くのボールを、チップおよびカードまたは基
板の間に実装することができる。それにより、多数の入
出力を、新しい高密度集積チップに接続することができ
る。スルーホールのより小さいサイズにより、そのよう
な高密度チップと接続する回路基板またはカードが、よ
り高密度のスルーホールを含むことができる。
【００２２】上記のように、回路基板およびカードは一
般に、積層化された複数の導電層または絶縁層を含む。
装置統合がより大規模になり、めっきありスルーホール
の直径が小さくなりその間隔が狭まりその密度が増加す
るにつれ、プリント回路基板またはカードを含むすべて
の積層の厚みを通して、めっきありスルーホールを開け
ることは、ますます難しくなってきた。スルーホールは
しばしば、レーザや、機械的穴あけまたはせん孔方法を
使用して、形成される。
【００２３】多層プリント基板またはカードを通して狭
い穴を開けることに関する問題を軽減するために、「コ
ア」から回路基板およびカードを形成する、新しい方法
が開発された。これらの方法によると、プリント回路基
板またはカードは複数のコアからアセンブルされる。各
コアは、電力プレーンおよびそれに付着する上部および
下部信号層を含む。めっきありスルーホールは、これら
の比較的薄いコアの全厚みを通して形成される。これら
のモジュール方式コア・ユニット２６は、図４に示され
るように、はんだボール２５およびそれに付着するチッ
プを使用して、めっきありスルーホールに接合される。
【００２４】図５および図６（Ａ）、（Ｂ）は、回路基
板またはカードを作成してコアを形成し、続いてコアか
ら回路基板またはカードを形成する処理を図示してい
る。図５（Ａ）は、既に形成されたスルーホールを持
つ、銅およびインバー層を交互に重ねることによって作
成される、電力プレーン２８を示す。絶縁層２９は、テ
フロンあるいは他の適当な絶縁材料から成り、電力プレ
ーン２８上に積層化される（図５（Ｂ）参照）。信号層
３０としての回路化は、図５（Ｄ）に示されるように、
絶縁層２９の表面に形成される。この時点で、スルーホ
ール２２はめっき材料２３によってめっきされる。めっ
きありスルーホールの回路化およびめっきにより、同様
に図５（Ｄ）に示されるように、コアが完全に形成され
る。
【００２５】複数のコアを接合するとき、垂直に並ぶめ
っきありスルーホールと隣接するコア間に、適切で完全
な電気的接続が達成されることが、不可欠である。完全
な電気的接続がなければ、回路基板に取り付けられた集
積回路チップまたは他の構成要素は、正しく作動しな
い。これまで電気的接続は、上部および下部キャップを
各コアに適用することによって、達成されてきた。図５
（Ｅ）、図６、図７（Ａ）は、そのようなキャップの形
成を図示している。一般にキャップは、絶縁層３２に接
合した導電層３１からなる。導電層は、銅／インバー／
銅または他の適当な導電材料からなる。絶縁層は、テフ
ロン、ガラス充填テフロンのような充填テフロン、エポ
キシ合わせガラス（例えばFR4）、ポリイミド、あるい
は他の適当な絶縁体で形成される。
【００２６】図６（Ａ）に示されるように、導電層およ
び絶縁層の接合後、バイア穴３３は絶縁層の全厚みを通
して形成されるが、導電層には形成されない。次に、導
電性接合材料３４が、従来の電気めっき技術を使用して
各バイア穴に沈着される。この接合材料は、金とすずの
合金でもよい。バイアが絶縁材料の中で形成される型
は、コアのめっきありスルーホールの形成型と一致しな
ければならない。コアへの付着前の完成キャップは、図
６（Ｂ）に示される。
【００２７】図６（Ｃ）に示されるように、キャップは
コアの両側に付着される。熱および圧力が、コアにキャ
ップを結合するために使用される。各キャップの導電層
がエッチングされ、図７（Ａ）に示されるような構造に
なる。導電層がエッチングされると、コアは図７（Ｂ）
に示されるように付着される準備ができる。コアは、熱
および圧力を使用して積層化される。この熱および圧力
は、コアを接合するだけでなく、コアのめっきありスル
ーホールを通して電気的連続性を提供し、キャップのバ
イア穴に沈着された導電性材料の接合を確保する。その
結果構造は、図７（Ｂ）に示されるように積層化された
２つのコアを含む。接合材料３５は、コアが互いに固着
するよう使用される。
【００２８】回路基板およびカードを形成するそのよう
なキャップ／コア方法は、高密度のめっきありスルーホ
ールを可能にするが、この処理には２つの重大な不利益
がある。第１に、各キャップの導電層をエッチングする
ことは、時間、費用および資源を浪費する。さらに、キ
ャップのバイアに沈着された導電性材料は、垂直に直線
上に並んだめっきありスルーホールおよび隣接するコア
を完全には満たさず、したがって直線上に並んだめっき
ありスルーホールを通しての電気的連続性は保証されな
い。
【００２９】本発明は、回路化電力コア（CPC）を接合
する「キャップなしコア」を提供し、CPCを接合するキ
ャップ・コア方法にある問題を解決する。本発明は、キ
ャップの導電層をエッチングする必要がないだけではな
く、キャップの絶縁層のバイアを満たすのに使用される
金の使用、キャップ製作時のめっき高均一性の問題、め
っきありスルーホールの不連続性の問題、を排除する。
加えて、本発明のキャップなしコア処理は、バイアーバ
イア、ブラインド・バイアーブラインド・バイア、バイ
アーバイアーブラインド・バイア接合を達成するための
より優れた適応性を提供し、接着層を最後に独立して接
着することを可能にする。本発明はまた、最適の圧力お
よび温度、Au（金）およびAuSn（金すず）めっき高均一
性、パッドとパッド、バイアとバイアの位置決め、およ
びキャップーコア接合処理中のAuCu（金銅）金属間化
成、を必要とするAu-AuあるいはAuSn結合、を含む他の
問題も排除する。本発明のキャップなしコア処理におい
て、バイア／パッド上の金めっきされた銅ボールが、キ
ャップなしCPCを接合するために使用される。本発明
は、回路基板およびカードを形成するための新しい装置
および方法、およびそのようなキャップなしコア処理を
使用して形成された回路基板およびカード、に関する。
【００３０】本発明の好ましい実施例に従って、コアま
たはCPCは上記のように形成される。テフロンまたは他
の誘電体３６の層が、回路化３０および絶縁層２９上に
めっきまたは積層化される。本発明に従ってCPCを接合
する処理で使用される装置は、はんだボールをCPC上の
正しい位置へ誘導する手段を含むことが望ましい。図８
（Ａ）に示される実施例におけるボール誘導手段は、図
１０の断面図に示されるボール・ディスペンサ１００を
含む。
【００３１】ボール・ディスペンサは、内部空間１０４
を持つ外被１０１を含む。外被は、キャップなしコアと
ほぼ同じ大きさの上部表面１０２を含む。表面１０２は
一般に、キャップなしコアのめっきありスルーホールの
型と一致するように形成された、複数の通路１０３を含
む。穴１０３は、完全に表面１０２を通り抜け、外被１
０１の内部１０４に達する。好ましい実施例において、
穴は直径約０．０２５インチで、直径約０．０２０イン
チのボールと共に使用される。
【００３２】表面１０２から突き出すのは、キャップな
しコアおよびその上に置かれた固定基板の位置決めを容
易にするために設計された、少くとも２つの位置決めピ
ン１０５である。ボール・ディスペンサ１００に加圧ガ
ス源を接続するために、ボール・ディスペンサはまた、
接続手段１０６を含む。ボール・ディスペンサの内部１
０４は、ボール・ディスペンサのひとつの表面を形成し
ているテンプレート１０２に形成された口１０３を通し
て、あるいは加圧ガス源を接続するための接続１０６を
通して、完全にボールで満たされる。また、ボール・デ
ィスペンサは、ボールを受け取るための付加口を含む。
また、ボール・ディスペンサのフレーム１０１のテンプ
レートまたは他の部品が、ボール・ディスペンサの内部
へのアクセスを提供するために、ボール・ディスペンサ
に蝶番で付けられるか、あるいは取り外し可能に取り付
けられる。
【００３３】キャップなしコアまたはCPCは、ボール・
ディスペンサ１００の表面１０２にある位置決めピンと
接触するために、通路を備える。図８（Ａ）に示される
ように、ボール・ディスペンサは、キャップなしコアを
ボール・ディスペンサ上に、コアのめっきありスルーホ
ールがボール・ディスペンサのテンプレートの通路と垂
直に一直線に並ぶように適切に置くために必要な、２つ
または任意の数の位置決めピンを含む。もちろん、光学
位置合せ手段のような、テンプレート上にコアを位置決
めする他の手段を使用することもできる。
【００３４】本発明の装置はまた、固定基板１１３も含
む。固定基板１１３は、基板がボール・ディスペンサ１
００上に置かれる時キャップなしコア１１２に接するよ
うに設計された、本質的に平らな表面１０７を含む。キ
ャップなしコアの全表面１０２に本質的に重なることに
よって、固定基板１１３は以下に記述されるように、加
圧ガスがボール・ディスペンサの内部に注入される時、
コアがボール・ディスペンサとの接触を保つことを保証
し、ボール・ディスペンサ１００にコア１１２を固定す
る。
【００３５】ボール・ディスペンサ上に基板を適切に位
置決めするために、基板は、配置される時ボール・ディ
スペンサから突き出している位置決めピンの位置に対応
する通路を備える。加えて基板は、キャップなしコアお
よびボール・ディスペンサの通路１１０および１１１に
拡張する、ねじまたはボルト１０９を含む。固定ピン１
０９は、基板をボール・ディスペンサに取り付け、キャ
ップなしコアをその間に固定する手段を提供する。
【００３６】キャップなしコアを固定するために使用さ
れるボールは、銅の内部核を持ち、外側を金めっきして
形成される。他の材料例えば、９５％の鉛と５％のすず
を含む高温PbSn（鉛すず）、ボールの外面が金めっきさ
れていない銅が、本発明のボール材料として使用するの
に適当である。しかし、どんな材料がはんだボールを形
成するのに使用されるにせよ、それは、キャップなしコ
アのスルーホールをめっきするのに使用される材料より
高い融点を持たなければならない。この融点の差異は、
スルーホールをめっきしている材料を溶かし、それが流
れてボールを囲みボールに固着するがボールを溶かさな
い、キャップなしコアのはんだ付け処理を可能にする。
本発明のはんだボールは、球形であることが望ましい。
【００３７】本発明に従って回路化電力コアから多層構
造を形成する時、ボール・ディスペンサ・アセンブリは
まず、ボールで満たされる。ボールで満たされたボール
・ディスペンサ・アセンブリの拡大断面図が、図１０に
示される。図１０に示されるようにボールは、ボール・
ディスペンサ１００および内部空間１０４内に置かれ
る。テンプレート１０２の通路１０３は、通路１０３を
ボールが一度に一列だけ通り抜けられるように、ボール
の直径より少しだけ大きい。内部にボールを持つボール
・ディスペンサは、上向きにテンプレートおよび位置決
めピンを持つように平らに置かれる。
【００３８】ボール・ディスペンサ・アセンブリがボー
ルで満たされると、キャップなしコアは、ボール・ディ
スペンサ上に置かれ、位置決めピン１０５によって固定
位置に置かれる。図８（Ｂ）の断面図に示されるよう
に、図５（Ｄ）の断面図に示されるキャップなしコア１
１２は、テンプレート上に平らに置かれ、その全領域で
テンプレートと接触する。
【００３９】ボール・ディスペンサ上にキャップなしコ
アが置かれると、固定基板１１３がキャップなしコア上
に置かれる。固定基板は、位置決めピン１０５によって
適切な位置に誘導され、固定手段１０９によって固定さ
れる。固定手段１０９は、キャップなしコアおよびボー
ル・ディスペンサ・アセンブリに固定基板を固定する、
ねじまたは他の手段であり、それは、基板／コア／ボー
ル・ディスペンサを固定する。
【００４０】基板がキャップなしコアおよびボール・デ
ィスペンサに固定されると、接続部分１１４を含む加圧
ガス源（示されない）が、ボール・ディスペンサ上のガ
ス接続部分１０６に接続される。それから加圧ガスが、
ボール・ディスペンサ１００の内部１０４に注入され
る。ボール・ディスペンサの内部壁にかけられた圧力
は、ボールが含まれる内部空間１０４を膨張させ、テン
プレート１０２がキャップなしコアに圧力をかけ、キャ
ップなしコアが固定基板を押すようにする。テンプレー
トをコアに接触させ、コアを基板に接触させることによ
って、ガス圧力は、ボールがテンプレート口を通ってキ
ャップなしコアおよびめっきありスルーホールに導か
れ、キャップなしコアおよび固定基板間またはテンプレ
ートおよびキャップなしコア間に挟まれないことを保証
するのに、役立つ。加圧ガス源を接続した、ボール・デ
ィスペンサ／キャップなしコア／固定基板アセンブリ
が、図８（Ｄ）に示される。
【００４１】ボール・ディスペンサに加圧ガスを注入
後、図９（Ａ）に示されるように、ボール・ディスペン
サ、キャップなしコアおよび基板が逆さにされる。ボー
ル・ディスペンサ／キャップなしコア／基板の組み合わ
せ（装置）はそれから揺すられる。装置の振動は、ボー
ルが全テンプレート口に置かれ、キャップなしコアのめ
っきありスルーホールの口と接触を持つようにするの
に、役立つ。この反転および振動処理後の装置拡大図
が、図１１に示される。図１１に示されるように、テン
プレート１０２の通路１０３は、ボールが一列に穴１０
３に入ることができるだけの幅を持つ。反転および振動
は、ボール２５をテンプレートを通して移動させ、キャ
ップなしコア１１２と接触させる。図１１に示されるよ
うに、ボール２５は、めっきありスルーホールのめっき
材料２３と直接接触する。
【００４２】ボールがめっきありスルーホールと接触す
ると、ガス圧力が中止され、加圧ガス源は図９（Ｂ）に
示されるように取り除かれる。全装置はそれからリフロ
ー処理される。装置は、めっきありスルーホールおよび
キャップなしコアのバイアのめっき材料が、およそ２０
０ー２４０℃の温度に達するよう処理される。それによ
りめっき材料に含まれたすずが溶かされる。たとえば装
置は、気相機械の加熱気相によって処理される。加熱装
置１１５は、概要図９（Ｃ）に示される。約１，０６２
℃のリフロー温度を持つ金めっきされた銅ボールおよ
び、スルーホールをめっきするのにそれよりかなり低い
リフロー温度を持つ鉛とすずの合金を使用すると、金め
っきされたボールを除き、めっき材料のみをリフローす
ることができる。めっき材料に使用される合金には、約
１８３℃のリフロー温度を持つ約６３％の鉛および約３
７％のすずの組み合わせ、約３３０℃のリフロー温度を
持つ約９５％の鉛および約５％のすずの組み合わせがあ
る。これらは、キャップなしコアのスルーホールをめっ
きするために使用される材料のうちの２つの例である。
【００４３】めっき材料がリフロー温度に達すると、溶
かされたすずが、金めっきされた銅ボールを濡らしその
まわりに流れ、ボールをコアに固定する。装置が適当な
時間加熱処理された後、装置は加熱手段から取り除か
れ、冷却される。めっき材料は金ボールのまわりで凝固
し、ボールを固定する。冷却が完了すると、装置は図８
に示されるように上向きに戻され、固定基板をコアおよ
びボール・ディスペンサに固定するのに使用された手段
が取り除かれる。基板がコアおよびボール・ディスペン
サから取り除かれ、次に、キャップなしコアが、ボール
・ディスペンサから取り除かれる。
【００４４】ボール固定操作の結果、図１２の拡大断面
図に示されるように、ボール２５は、キャップなしコア
のスルーホール２２をめっきしているめっき材料２３に
よって、キャップなしコアに固定される。図１２に示さ
れるように、リフロー材料はボールを固定するために、
ボール２５のまわりの少くとも一部分に流れこんでい
る。ボールは、キャップなしコア上の各バイアに付着し
なければならない。
【００４５】多層回路基板またはカードは、ボールを持
つ第１のコアを、ボールを持つ第２のキャップなしコア
の上に、第２のコアのボールが第１のコアのスルーホー
ルの口と接触するように置くことによって、形成され
る。２つのコアはそれから、第１のコアのめっき材料
が、第２のコアに付着したボールの回りに流れ込むよう
に処理される。付加コアを２つのコアのスタックに固定
させることや、集積回路チップを、直接チップ搭載方法
を使用して２つのコアに取り付けることができる。また
ボールを、コア・スタックのひとつの端のめっきありス
ルーホールに固定することもできる。これは、コア・ス
タックをボール・ディスペンサ上に置き、上記のボール
固定処理を施すことで達成される。ICチップは上記のよ
うに、直接チップ搭載方法を使用してコア・スタックに
取り付けられる。一緒に固定された２つのコアが、図１
３に示される。
【００４６】本発明で使用されるキャップなしコアは例
えば、約０．００２インチの絶縁層で両面から挟まれた
約０．００１インチの厚さの電力層と、最初の絶縁層を
両面から挟む約０．００２インチのもうひとつの絶縁層
を含む。キャップなしコアのスルーホールをめっきする
材料は、すずと銅、あるいはすず鉛と銅である。
【００４７】多層プリント回路基板やカードは多様な大
きさを持つが、典型的に本発明に従って形成された多層
プリント回路基板やカードは、最大約２４Ｘ２８インチ
である。典型的基板の厚さは、最大約０．１００インチ
である。この厚さの基板は典型的に、約０．０９０イン
チの８〜１０個の回路化電力コアから、形成される。
【００４８】CPCを接合するために使用されるはんだボ
ールは典型的に、直径０．０２０インチである。本発明
の最適の操作を達成するためには、はんだボールは、め
っきありスルーホールの直径より約２０％は大きくなけ
ればならなく、少なくとも５０％、あるいは約２倍の大
きさであることが好ましい。加えて、ボール・ディスペ
ンサ中の穴は、ボールが簡単に一列に穴に入り、詰まっ
て動かなくならないように、はんだボールより約２５％
大きいことが好ましい。
【００４９】回路基板またはカードのめっきありスルー
ホールは、典型的に直径０．０１０インチであり、めっ
き前は直径最高０．０２０インチである。スルーホール
の直径は、めっきによって縮小する。典型的に、めっき
は２つの層を含む。第１の層は銅で、典型的に０．００
２インチの厚さである。第２の層は鉛／すずで、典型的
に約０．００２インチである。
【００５０】
【発明の効果】本発明は以上説明したように構成されて
いるので、多層回路基板、特に高密度入出力チャネルを
持つ多層回路基板およびカードを提供することができ
る。
【図面の簡単な説明】
【図１】プリント回路基板またはカードにはんだ付けさ
れたチップキャリヤ上に集積回路チップを実装する従来
の方法を使用して形成されたアセンブリの、断面図であ
る。
【図２】二股ばねコネクタを使用して、プリント回路基
板またはカード上に実装されたチップキャリヤ上に集積
回路チップを実装する、従来の方法を示す図である。
【図３】プリント回路基板またはカード上に直接実装さ
れた集積回路チップの断面図である。
【図４】本発明に従って多層プリント回路基板またはカ
ードを形成するための、コアのアセンブリされていない
状態を示す図である。
【図５】プリント回路基板またはカードをコアから形成
する過程の様々な段階を示す図である。
【図６】プリント回路基板またはカードをコアから形成
する過程の様々な段階を示す図である。
【図７】プリント回路基板またはカードをコアから形成
する過程の様々な段階を示す図である。
【図８】（Ａ）は、本発明のボール・ディスペンサの断
面図である。（Ｂ）は、本発明のキャップなしコアを持
つボール・ディスペンサの断面図である。（Ｃ）は、本
発明の、キャップなしコア、ボール・ディスペンサおよ
び固定基板の断面図である。（Ｄ）は、本発明の、キャ
ップなしコア、コアに付着する固定基板および、ボール
・ディスペンサに接続する加圧ガスの源、を持つボール
・ディスペンサの断面図である。
【図９】（Ａ）は、逆さにしたボール・ディスペンサ、
コアおよび基板アセンブリを持つ図８（Ｄ）のアセンブ
リの断面図である。（Ｂ）は、加圧ガス源を取り外した
図９（Ａ）のアセンブリの図である。（Ｃ）は、本発明
に従ってコアにはんだボールをリフローするのに使用さ
れる、リフロー機の概略図である。（Ｄ）は、ボール・
ディスペンサ、キャップなしコアおよび基板アセンブリ
の逆アセンブリを示す図である。
【図１０】ボールで満たされた、本発明のボール・ディ
スペンサの拡大断面図である。
【図１１】図９（Ｂ）のアセンブリの拡大断面図であ
る。
【図１２】はんだ付け処理後の、キャップなしコアの断
面図である。
【図１３】本発明の方法に従って形成された、多層キャ
ップなしコア・アセンブリを示す図である。
【符号の説明】
１ 集積回路チップ １０ チップキャリア １１ はんだボール １２ ピン ２０ プリント回路基板 ２２ スルーホール ２３ 導電性材料 ２４ ばね ２５ はんだボール ２６ コア・ユニット ２８ 電力プレーン ２９ 絶縁層 ３１ 導電層 ３２ 絶縁層 ３３ バイア ３６ 誘電体 １００ ボール・ディスペンサ １０２ 上部表面 １０３ 通路 １０５ 位置決めピン １０９ 固定手段 １１２ キャップなしコア １１３ 固定基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４２Ｄ 15/10 ５２１ Ｇ０６Ｋ 19/077 (72)発明者 ハロルド コーン アメリカ合衆国 13760 ニューヨーク州 エンドウェル サザン パインス ドラ イブ 1008 (72)発明者 リチャード チャールズ センガー アメリカ合衆国 13850 ニューヨーク州 ベスタル クラーク ストリート 104 (72)発明者 ドナルド フィリップ セラフィン アメリカ合衆国 13850 ニューヨーク州 ベスタル ラノ ブルバード 400 (56)参考文献 特開 昭56−150897（ＪＰ，Ａ) 特開 平４−234197（ＪＰ，Ａ) 特開 昭57−92895（ＪＰ，Ａ) 特開 昭63−312696（ＪＰ，Ａ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 両側に付着した絶縁材料層を持つ銅／イ
    ンバー／銅からなる導電性材料層を含む、複数の回路基
    板と、 上記回路基板を突き抜ける本質的に同じパターンの複数
    のめっきありスルーホールと、 上記回路基板の間に置かれ、面する回路基板の対応する
    上記めっきありスルーホールと接触し、上記めっきあり
    スルーホールの口よりわずかに大きい直径を有する、導
    電性材料からなる複数の本質的に球形のボールと、 を備え、上記回路基板の上層および下層で対応する上記
    めっきありスルーホールが共に一直線上に並ぶようした
    多層プリント回路基板。
  2. 【請求項２】 平らな導電性材料層をコアとしてその上
    面および下面に絶縁材料を付着した回路基板を形成する
    ステップと、 上記回路基板の上面から下面に抜ける複数のスルーホー
    ルを形成するステップと、 上記スルーホールの表面、および各スルーホールに隣接
    する上記回路基板の絶縁層の上面および下面に導電性材
    料をめっきし、上記スルーホールの内側の該材料を上記
    回路基板の上記上面および上記下面の該材料と連続させ
    るステップと、 ボール・ディスペンサ・アセンブリ内に、上記回路基板
    の上記めっきありスルーホールの直径よりわずかに大き
    い直径を持つ、導電性材料からなる複数の本質的に球形
    のボールを置くステップと、 上記回路基板を上記ボール・ディスペンサ・アセンブリ
    の平坦な表面上に置き、上記めっきありスルーホールを
    上記ボール・ディスペンサ・アセンブリの外側表面の、
    上記回路基板に形成された上記スルーホールのパターン
    に合ったパターンに形成された、上記ボールよりわずか
    に大きい穴に合わせるステップと、 上記ディスペンサの位置決めピンを上記回路基板の位置
    決め穴と並べるステップと、 上記回路基板上に固定基板を置き、上記ボール・ディス
    ペンサに上記固定基板を固定するステップと、 上記ボール・ディスペンサ内に加圧ガスを注入すること
    によって、上記外側表面が上記回路基板に押しつけら
    れ、上記回路基板が上記固定基板に押しつけられるよう
    にするステップと、 上記ボール・ディスペンサ、上記回路基板および上記固
    定基板の上下を反転させるステップと、 上記ボール・ディスペンサ、上記回路基板および上記固
    定基板を振動させ、上記ボールが上記外側表面の通路を
    通り、上記めっきありスルーホールの口にはまるように
    するステップと、 上記加圧ガスを止めるステップと、 上記ボール・ディスペンサ、上記回路基板および上記固
    定基板を、上記スルーホールにめっきされた導電性材料
    のみを溶かす温度に熱するステップと、 上記ボール・ディスペンサ、上記回路基板および上記固
    定基板を反転させて元に戻すステップと、 上記ボール・ディスペンサから上記固定基板および上記
    回路基板を除去するステップと、 を含む、多層プリント回路基板の製作方法。
  3. 【請求項３】 それぞれ所定のパターン状の複数のスル
    ーホールを有する複数の回路基板の該スルーホールを導
    電性ボールで接続して多層プリント回路基板を形成する
    ために使用するボール・ディスペンサであって、 １つの壁面に上記パターンに適合するパターン状の複数
    の上記ボールよりわずかに大きい穴を有する箱体と、 上記回路基板に形成されている位置決め穴と係合するた
    めの、上記壁の外側表面に取り付けられた、少なくとも
    ２つの位置決めピンと、 を備え、上記位置決めピンによって、上記回路基板の上
    記めっきありスルーホールと上記箱体の上記壁の上記穴
    とが直線上に並ぶように、 上記壁面を上記回路基板上に
    配置し、上記穴から該基板の上記スルーホールに上記ボ
    ールを供給するようにしたボール・ディスペンサ。
  4. 【請求項４】 さらに、上記回路基板を上記ボール・デ
    ィスペンサに固定するための、上記回路基板の上部に設
    置される固定基板を備え、 上記固定基板が、上記ボール・ディスペンサの上記位置
    決めピンと係合するための位置決め穴を含む、請求項３
    に記載のボール・ディスペンサ。
  5. 【請求項５】 それぞれ所定のパターン状の複数のスル
    ーホールを有する複数の回路基板の該スルーホールを導
    電性ボールで接続して多層プリント回路基板を形成する
    ために使用するボール・ディスペンサであって、 １つの壁面に上記パターンに適合するパターン状の複数
    の上記ボールよりわずかに大きい穴を有する箱体と、 上記箱体内に加圧ガスを注入する手段と、 を備え、 上記壁面を上記回路基板上に配置し、上記穴か
    ら該基板の上記スルーホールに上記ボールを供給するよ
    うにしたボール・ディスペンサ。
JP5314042A 1992-12-23 1993-11-22 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ Expired - Lifetime JPH0828583B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99571492A 1992-12-23 1992-12-23
US07/995,714 1992-12-23

Publications (2)

Publication Number Publication Date
JPH06232561A JPH06232561A (ja) 1994-08-19
JPH0828583B2 true JPH0828583B2 (ja) 1996-03-21

Family

ID=25542127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5314042A Expired - Lifetime JPH0828583B2 (ja) 1992-12-23 1993-11-22 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ

Country Status (3)

Country Link
US (1) US5479703A (ja)
EP (1) EP0603623A3 (ja)
JP (1) JPH0828583B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
US6195883B1 (en) 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
US5639542A (en) * 1995-06-07 1997-06-17 Analog Devices, Inc. Sub-ground plane for micromachined device
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
SG71046A1 (en) * 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
WO1998043307A2 (de) * 1997-03-21 1998-10-01 Siemens Aktiengesellschaft Lotkugel-bestückungsvorrichtung für bga-bauteile
US6043990A (en) * 1997-06-09 2000-03-28 Prototype Solutions Corporation Multiple board package employing solder balis and fabrication method and apparatus
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
US7003874B1 (en) 1998-09-03 2006-02-28 Micron Technology, Inc. Methods of bonding solder balls to bond pads on a substrate
FR2785140B1 (fr) 1998-10-27 2007-04-20 Novatec Sa Soc Dispositif de mise a disposition de billes ou de preformes pour la fabrication de connexions a billes
ATE295244T1 (de) 1999-03-17 2005-05-15 Novatec Sa Verfahren und vorrichtung zum auftragen von kugeln in die öffnungen eines kugelbehälters
FR2791046B1 (fr) * 1999-03-17 2001-05-11 Novatec Sa Soc Procede et dispositif de distribution unitaire de billes solides et identiques sur un substrat par serigraphie
US6198634B1 (en) 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
FR2791811B1 (fr) * 1999-03-31 2002-06-14 Sofradir Composant electrique ou electronique encapsule de maniere etanche
US6982387B2 (en) 2001-06-19 2006-01-03 International Business Machines Corporation Method and apparatus to establish circuit layers interconnections
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
US6731189B2 (en) 2002-06-27 2004-05-04 Raytheon Company Multilayer stripline radio frequency circuits and interconnection methods
US7286325B2 (en) * 2004-02-26 2007-10-23 Sae Magnetics (H.K.) Ltd Method and apparatus for connecting metal structures on opposing sides of a circuit
US7619312B2 (en) * 2005-10-03 2009-11-17 Sun Microsystems, Inc. Method and apparatus for precisely aligning integrated circuit chips
US7946470B2 (en) * 2005-12-30 2011-05-24 Semx Corporation Method for depositing solder material on an electronic component part using separators
US7404251B2 (en) 2006-04-18 2008-07-29 International Business Machines Corporation Manufacture of printed circuit boards with stubless plated through-holes
JP5219908B2 (ja) * 2009-04-14 2013-06-26 株式会社ジャパンディスプレイイースト タッチパネル装置
KR20130016682A (ko) * 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
KR20140036533A (ko) * 2012-09-17 2014-03-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN112888163A (zh) * 2019-11-29 2021-06-01 深南电路股份有限公司 电路板及电路板的制作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3105729A (en) * 1960-04-01 1963-10-01 Rosenthal Herbert Electrical connecting apparatus
US3320658A (en) * 1964-06-26 1967-05-23 Ibm Method of making electrical connectors and connections
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
US3744557A (en) * 1971-07-19 1973-07-10 Argus Eng Co Apparatus for fusing and sealing platings and the like
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
US4290195A (en) * 1978-09-01 1981-09-22 Rippere Ralph E Methods and articles for making electrical circuit connections employing composition material
JPS56150897A (en) * 1980-04-23 1981-11-21 Fujitsu Ltd Method of manufacturing multilayer printed board
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board
DE3173078D1 (en) * 1981-12-29 1986-01-09 Ibm Soldering method of pins to eyelets of conductors formed on a ceramic substrate
GB2137422B (en) * 1983-03-30 1986-10-29 Ferranti Plc Printed circuit board
GB2138339B (en) * 1983-04-19 1986-05-14 Welwyn Electronics Ltd Applying and securing solder-coated or solderable spheres to solderable or solder-coated terminal pads
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits
CA1260625A (en) * 1985-12-20 1989-09-26 Paul T.H. Chen Multilayer printed circuit board with domain partition
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPS63304636A (ja) * 1987-06-05 1988-12-12 Hitachi Ltd はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
JPS63312696A (ja) * 1987-06-16 1988-12-21 Fujitsu Ltd バイアの形成方法
US5122475A (en) * 1988-09-30 1992-06-16 Harris Corporation Method of making a high speed, high density semiconductor memory package with chip level repairability
US4889275A (en) * 1988-11-02 1989-12-26 Motorola, Inc. Method for effecting solder interconnects
DE69015878T2 (de) * 1989-04-17 1995-07-13 Ibm Mehrschichtleiterplattenstruktur.
JPH03101191A (ja) * 1989-09-14 1991-04-25 Fujitsu Ltd ビア充填方法
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
US5280414A (en) * 1990-06-11 1994-01-18 International Business Machines Corp. Au-Sn transient liquid bonding in high performance laminates
JPH04151895A (ja) * 1990-10-15 1992-05-25 Matsushita Electric Ind Co Ltd プリント配線板への実装方法
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5145104A (en) * 1991-03-21 1992-09-08 International Business Machines Corporation Substrate soldering in a reducing atmosphere
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JPH0575253A (ja) * 1991-08-27 1993-03-26 Hitachi Constr Mach Co Ltd レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法
US5198965A (en) * 1991-12-18 1993-03-30 International Business Machines Corporation Free form packaging of specific functions within a computer system
JP2910398B2 (ja) * 1992-04-22 1999-06-23 日本電気株式会社 半田バンプ形成方法

Also Published As

Publication number Publication date
EP0603623A3 (en) 1995-05-03
US5479703A (en) 1996-01-02
JPH06232561A (ja) 1994-08-19
EP0603623A2 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
JPH0828583B2 (ja) 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
EP0632685B1 (en) Flexible circuit board assembly with common heat spreader and method of manufacture
US5673846A (en) Solder anchor decal and method
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
US5783865A (en) Wiring substrate and semiconductor device
US5245750A (en) Method of connecting a spaced ic chip to a conductor and the article thereby obtained
KR940004770A (ko) 분리가능한 금속 결합 방법
JPS6398186A (ja) はんだ端子形成方法
JP3967263B2 (ja) 半導体装置及び表示装置
US5337219A (en) Electronic package
JP2660934B2 (ja) 接続機能を有するテープキャリヤ
EP0327399A1 (en) Method of manufacturing an uniaxially electrically conductive article
JPH01319993A (ja) プリント回路基板の接続方法
US5884397A (en) Method for fabricating chip carriers and printed circuit boards
JPH03145791A (ja) プリント配線板
JPH04345041A (ja) 半導体素子の実装構造
JP2001148441A (ja) 半導体パッケージ及びその製造方法
CN114430624A (zh) 电路板的制作方法以及电路板
JPH03192793A (ja) 電気回路部品の実装方法
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法
JPH0391990A (ja) 半導体装置のボンディング方法及びボンディング装置
JP3132713B2 (ja) 半導体装置
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JPH04287937A (ja) プリント配線板
JPH0745618A (ja) 導電体転写用基材および導電体の転写方法