JPS63304636A - はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法 - Google Patents

はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法

Info

Publication number
JPS63304636A
JPS63304636A JP62139791A JP13979187A JPS63304636A JP S63304636 A JPS63304636 A JP S63304636A JP 62139791 A JP62139791 A JP 62139791A JP 13979187 A JP13979187 A JP 13979187A JP S63304636 A JPS63304636 A JP S63304636A
Authority
JP
Japan
Prior art keywords
solder
carrier
sheet
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62139791A
Other languages
English (en)
Other versions
JPH0465535B2 (ja
Inventor
Tadao Kushima
九嶋　忠雄
Tasao Soga
太佐男 曽我
Kazuji Yamada
一二 山田
Mitsugi Shirai
白井　貢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62139791A priority Critical patent/JPS63304636A/ja
Priority to DE3818894A priority patent/DE3818894A1/de
Priority to US07/202,027 priority patent/US4906823A/en
Publication of JPS63304636A publication Critical patent/JPS63304636A/ja
Publication of JPH0465535B2 publication Critical patent/JPH0465535B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置等の実装方法に係り、とくに、多
数の精密微小接合端子に一定量のはんだから成るはんだ
バンプを一括形成するためのはんだキャリアに関する。
〔従来の技術〕
従来、半導体装方法における端子接続のためのはんだバ
ンプの形成方法としては、一般には、はんだをマスクを
用いて蒸着により形成する蒸着はんだバンプ法、および
同様にめっきすることにより形成するはんだめっきバン
プ法（ＣＣＢ法：Ｃｏ１１ａｐｓｅ−Ｃｏｎｔｒｏｌｌ
ｅｄ　Ｂｏｎｄｉｎｇ）が知られている。
また、有機絶縁シートにパンチング法により貫通孔を穿
ち、該孔にハンダボールを挿入固定したものを、半導体
装置のはんだバンプ部に直接配置して加熱接合するもの
で、はんだボールキャリアである絶縁シートも、そのま
＼組み込んでしまう方法が提案（特開昭５８−３５９３
５号）されている。
更にまた、はんだ濡れ性の低い板状治具表面に円錐状ま
たは四角錐状の溝を形成し、該溝内にはんだ材料を塗布
したものを、加熱溶融させることによってパッドにはん
だ材料を融着させる方法の提案（特開昭６０−２３４３
９６号）がある。
〔発明が解決しようとする問題点〕
前記蒸着法は、はんだ量がばらついたり、Ｓｎの多いは
んだ組成、例えばＰｂ／Ｓｎが４／６のものを得ようと
すると、Ｓｎの蒸気圧が高いために目的の組成比のもの
を得るのに数１０時間もかかる。また、はんだめっき法
では、更にはんだ量のばらつきが大きく、かつ、製造工
程数も多い。
前記有機シートを用いる方法は、 ■　パンチング装置を用いるため、おのずと高密度化に
制限がある。
■　有機シートに多数設けられた微小貫通孔にはんだボ
ールを落ちこぼすことなく供給する必要があり、キャリ
アシートの生産上容易でない。
■　形状、寸法ともに均一なはんだボールの製造が容易
でない。また、均一なものができてもこうした薄膜（１
００μｍ）シートであるから、はんだボールが脱落し易
く、取扱いにくい。
■　前記有機シートとして、耐熱性の優れたポリ−イミ
ドシートを用いたとしても、その膜厚が薄いためはんだ
の溶融温度まで加熱されると、加工時の残留歪が緩和さ
れてシートが変形し、位置ずれを起こす。
などの問題があり、高精度、高密度が要求される半導体
装置の実装用はんだボールキャリアとして問題がある。
また、はんだ濡れ性が低い例えばポリテトラプルオロエ
チレン或いはステンレスの治具に、円錐状または四角錐
状の溝を形成し、該溝にはんだ材料を塗布する方法では
、該治具に一定量のはんだを供給することは困難である
。塗布する以上は、はんだとしては溶融状態のものでな
ければならず、溶融したはんだは、治具の濡れ性が悪い
ため、表面張力の作用により球状となり、スキージなど
によって上記治具の表面に余分に付着した溶融はんだを
掻き落そうとすれば、溝内の球状となった溶融はんだま
でも一緒に掻き落されてしまい、溝（円錐状または四角
錐状）へのはんだの定量供給は困難である。
本発明の第１の目的は、半導体装置の多数の微小接続端
子部へ、均一で、かつ一定量のはんだバンプを一括形成
することができるはんだキャリア並びにその製法を提供
することにある。
本発明の第２の目的は、半導体素子または半導体装置の
多数の微小接続端子部へ、均一、かつ一定量のはんだに
よって形成されたバンプを一括形成する方法に関する。
〔問題点を解決するための手段〕
前記目的は下記によって達成される。その第１は、溶融
はんだに対し非反応性材料からなる自己支持性のシート
に設けた複数の微小貫通孔の一方の開放端の面積が他の
開放端の面積より大で、その貫通孔に充填されたはんだ
から構成されたことを特徴とするはんだキャリアにある
。
また、溶融はんだに対し非反応性材料からなる自己支持
性のシートに設けた複数の微小貫通孔内にはんだバンプ
形成に必要な量のはんだが充填され、該貫通孔の上部開
放端面積が下部開放端面積よりも大きく、かつ、貫通孔
の縦断面形状が非対称であることを特徴とするはんだキ
ャリアにある。
貫通孔の開放端部の上部面積を下部面積より大きくする
ことによって、はんだが溶融されると表面張力で球状に
なり、同時に面積の大きい上部に盛り上がるのでバンプ
形成がし易い（第４図）。
また、第１図に示すように、貫通孔の縦断面形状が非対
称であるのがよい。このような形状にすることによって
充填はんだの脱落を防止することができる。
なお、貫通孔の開放端上部と下部の面積が同じでも貫通
孔内に断面積の小さい部分を下部寄りに設けると、溶融
したはんだは表面張力で球状になり、上記と同様に貫通
孔上部に盛り上がる。しかし、その盛り上がり程度は前
記比べると少なく、はんだも圧入しにくい。
該はんだキャリアの微小貫通孔は、その−個の容積が前
記バンブー個を形成するに必要なはんだの体積と、実質
的に同じ容積であるのが好ましい。
前記シートは、溶融はんだに対し非反応性であることは
もちろんであるが、溶融はんだに濡れにくいことが必要
である。
上記のはんだキャリアは、溶融はんだに対し非反応性の
材料から成るシートにエツチングレジストを被覆し、は
んだバンプを形成すべき位置に複数の窓を形成し、上記
シートを該窓を介してエツチングして貫通孔を形成し、
次いで該貫通孔にはんだを圧入することにより製造する
ことができる。
エツチングは、通常行なわれている方法で行う。
例えば、キャリアシートの表裏のエツチング量を、エツ
チング液の温度または濃度を表裏で異ならせることによ
って貫通孔の縦断面形状が非対称のものを形成すること
ができる。また、ホトレジスト膜に形成する窓の大きさ
が表裏で違えば、当然エツチング量が異なり、上記のよ
うな制御をしなくとも第１図のような形状の貫通孔を形
成することができる。
これらの方法は、貫通孔の形状、材質及びシート厚さな
ど目的に応じて、選択し、組合せることができる。なお
、エツチング液としては、キャリアシートの材質によっ
て選定されるが、一般に用いられているマーブル試薬（
Ｃｕ　Ｓ　Ｏ，と無機酸を含む）または塩化第二鉄と塩
酸とを含むものなどがある。エツチングはその速度を上
げるために、攪拌或いは超音波を印加しながら行うのが
よい。
該シートとしては、エツチングが比較的容易に微小貫通
孔の形成ができ、溶融はんだに対し非反応性で、かつは
んだの溶融時に溶融、変形、収縮等を起こさないことが
必要である。また、はんだに濡れにくいことが必要であ
る。
例えば、ステンレス、モリブデン、タングステン、ファ
ーニコ（Ｆｅ　−Ｎｉ　−Ｃｏ合金）など、或いはセラ
ミックス材料から成るシートが用いられる。これらは必
要に応じクロムめっき等を施して用いるのがよい。シー
トの膜厚、幅等の寸法は、充填はんだ量、はんだバンプ
パターンその他目的に応じて選択することができる。
本発明で使用するはんだとしては、こうした半導体装置
のバンプ形成に一般に用いられているはんだが用いられ
る。例えば、Ｐｂ　−Ｓｎ系、Ｓｎ−Ａｇ系。
Ｐｂ　−Ｉｎ系などがある。
はんだは、後述の実施例で説明するように、はんだ溶融
温度より低い温度、例えば常温で加圧して前記シートの
貫通孔に圧入することにより、目的とするはんだキャリ
アが得られる。このときの圧入力としては、例えば、シ
ートにステンレス鋼板を用い、Ｐｂ−３ｎ（Ｓｎ　：　
６０％）系はんだを用いた場合には、３００〜４００ｋ
ｇｆ　／　ｃｍ”で圧入することができる。圧入は、ロ
ール、プレス等により行う。なお、圧入温度は、はんだ
の融点に達しなければ高いはうが圧力が小さくてすむが
、はんだが酸化するので、高温で行なう場合は不活性ガ
ス中で行う必要がある。
なお、シート表面に離型剤をコーティングしておくと、
シート表面に残るはんだの薄膜（残さはんだ箔）をとり
除くことができる。また、表面を機械研削することによ
っても容易にとり除くことができる。さらにまた、エツ
チングの際に形成したホトレジストを残しておき、残さ
はんだ箔と一緒に剥離することでもとり除くことができ
る。
本発明の第２の目的は、半導体装置に設けられたはんだ
バンプを加熱溶融して半導体装置を回路基板に接続する
半導体装置の実装方法において、溶融はんだに非反応性
の材料からなり、半導体装置のはんだバンプ形成部に対
応する位置に設けた複数の微小貫通孔を有するシートと
、その貫通孔に充填されたはんだから成るはんだキャリ
アを、はんだの溶融温度に加熱し、前記半導体装置のは
んだバンプ形成部に接触させてはんだバンプを形成する
ことを含む半導体装置の実装方法にある。
〔作用〕
はんだキャリア貫通孔内で溶融したはんだは、表面張力
によって球状化しようとする。そして、はんだキャリア
の貫通孔が、第１図で代表されるような形状を有すると
、はんだの表面張力が作用して貫通孔の口の広い方へ第
４図（ｂ）で示すように押し上げる力が作用して、盛り
上がってくるのである。そして、第４図（ｃ）に示すよ
うに、マイクロチップキャリアのパッドに接触すると、
表面張力により球状となる。
特に、はんだキャリアシートに、溶融はんだと非反応性
で濡れにくいシートを用いることにより、キャリアに充
填されたはんだの全てが球状化するため、バンプに付着
するはんだ量がばらつかない。
〔実施例〕
以下に本発明の実施例を図面に基づいて説明する。
第１図は、本発明のはんだキャリアシートの断面図であ
る。はんだと直接反応しないシートとして、厚さ０．２
５ｍｍのステンレス鋼を用いた。これに、第４図に示す
ような半導体装置のマイクロチップキャリア７の微小接
続端子のパタニン（２０Ｘ　２０ｃｍ”角、はんだバン
プ数３００個のパターンが２×３個）に合致したパター
ンの貫通孔をエツチングによって形成した。
エツチングは、有機感光性材料から成るホトレジスト（
東京応化製、ＯＭＲ−８３）を両面に塗布し、フォト・
リソグラフィ法でパターニングしてレジスト被覆を形成
し、次いで下記組成のエツチング液（３０℃）に浸漬し
、攪拌しながら両面から行った。
ＣｕＳ０．　　　　　　４ｇ ３５％ＨＣＩ　　　　　２０ｍ１ 水　　　　　　　　　　　　２０ｍ１ 上記エツチング後のキャリアシート表面のホトレジスト
は、有機溶媒を用いて溶解除去した。なお、上記におい
て、半導体装置のはんだバンプ形成面と接触する側（上
面３ａ）とその裏側（下面３ｂ）の貫通孔形成部のホト
レジストの窓の大きさは、前者が直径３２０μｍ、後者
は２５０μｌとした。
これにより、第１図に示すような縦断面形状が非対称の
貫通孔を高精度に形成することができた。
該貫通孔は、第３図に示す半導体素子８を搭載したマイ
クロチップキャリア７を多層回路基板に接続に必要な、
直径３００μｍのＰｂ　−Ｓｎ　（Ｓｎ　：　６０％）
系はんだバンプを形成することができる容積を有するも
ので、貫通孔の開放端上面３ａの直径３２０μｌ。
同下面３Ｃの直径２５０μｍで、貫通孔内部の最も狭い
部分３ｃの直径が２００μｍである。
上記のようにして得たはんだキャリアシートに、第２図
に示すような方法でＰｂ−３ｎ（Ｓｎ　：　６０％）系
はんだ４を貫通孔内３に圧入した。
圧入は、加圧により変形がなく、かつはんだと溶融反応
などを起こさない材質からなる平滑盤１の上で行なった
。前記キャリアシート２の上面に、０．３０μｍはんだ
箔４を重ね、直径６００ｍｍの圧延ローラ５を用い、常
温で圧力４００ｋｇｆ／ｃｍ”により上記はんだを圧入
した。
圧入後のはんだキャリアシートの表面には、箔状のはん
だ４ｂ（残さはんだ箔）が形成されている。
これを回転式マイクロカッターにより研削した。
なお、第３図に模式的に示すように、残さはんだ箔４ｂ
は、引き剥がし法によっても剥離することができる。い
ずれの方法でも、貫通孔内のはんだが引き抜かれること
はない。
次に、第４図（ａ）で示す半導体装置において、マイク
ロチップキャリア７のはんだバンプ形成面７ａに、前記
はんだキャリア２の表面にロジン系はんだフラックスを
塗布したものを当接し、はんだの溶融温度まで加熱した
。はんだフラックスの塗布により、溶融はんだをより効
果的に球状化することができた。
−なお、はんだバンプに、はんだボールを形成するにあ
たり、マイクロチップキャリア７のパッド７ａには第４
図（ｂ）に示すように予め、超音波はんだ付は法により
、微量の予備はんだ１１（はんだ組成は同じ）を均一に
形成したものを用いた。
はんだバンプは、赤外線加熱可変雰囲気炉内において２
４０℃に加熱し、キャリアシート内のはんだを溶融して
形成した。加熱溶融されたはんだは第４図（ｂ）で示す
ように球状化しながら上部に＝１５− 盛り上がり、これにパッド７ａが接触すると、第４図（
ｃ）で示すように、球状のはんだバンプを形成すること
ができた。
以上のようにして半導体装置の微小接続端子部に形成し
たはんだバンプを介して、該半導体装置を配線基板上の
パッドに位置合せの上、搭載接続することができる。こ
のときの加熱は、回路基板の材質、半導体装置の特性等
を考慮し実装条件を設定するのがよい。必要ならば、不
活性雰囲気中たとえば窒素ガスまたはアルゴンガス中で
も行うことができる。
なお、第４図（ａ）において、半導体素子８とマイクロ
チップキャリア７の接続は高融点はんだ９（Ｐｂ−３ｎ
　：　Ｓｎ　５％、融点２９０−３１０℃）を用いＣＣ
Ｂ法により接続した。本発明のはんだキャリア内のはん
だは、上記はんだより低融点であるから、該接続部に全
く影響を与えることなく、半導体装置（半導体素子子マ
イクロチップキャリア）を回路基板に接続することがで
きた。また、回路基板に実装されている半導体装置の一
部が故障したよう＝１６− な場合、交換も容易にできる。
本発明によれば、半導体素子の微小電極へもウェハ状態
で一括形成することができる。また、マイクロチップキ
ャリアへ半導体素子の接続を本発明の手法によって行な
うことができることは述べるまでもない。
本発明のはんだキャリアは、金属シートを用いることに
より第５図に示すような長いシート状に形成することが
でき、ボビン６に巻きつけても、キャリアに充填された
はんだは容易に脱落しないので、半導体装置実装の量産
化に大きな効果を発揮する。
〔発明の効果〕
本発明のはんだキャリアを用いることにより、半導体装
置の微小接続端子に均一で、かつ一定量のはんだ量のは
んだバンプを容易に形成することができる。したがって
、高密度、高精度のはんだバンプを有する半導体装置を
回路基板等へ実装する際の信頼性が高く、電子回路装置
の製造に優れた効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例であるはんだキャリアの貫通
孔の形状を示す断面図、第２図ははんだキャリアの製造
方法の一例を示す断面図、第３図は本発明のはんだキャ
リアの表面の残さはんだ箔の剥離の状態を説明したはん
だキャリアの斜視図、第４図は半導体装置のはんだバン
プが形成される状態を示す模式図、および第５図は本発
明のはんだキャリアをボビンに巻き取った状態を示す斜
視図である。 １・・・平滑盤、２・・・キャリアシート、３・・貫通
孔。 ４・・・はんだ箔、４ａ・・・充填はんだ、５・・・圧
延ロール、６・・・ボビン、７・・・マイクロチップキ
ャリア。 ７ａ及び７ｃ・・パッド、８・・・半導体素子、９・・
・Ｃ先２図 ＺＣＬ　　　　　　　Ｚ

Claims (1)

  1. 【特許請求の範囲】 １、溶融はんだに対し非反応性材料からなる自己支持性
    のシートに設けた複数の微小貫通孔の一方の開放端の面
    積が他の開放端の面積より大で、その貫通孔に充填され
    たはんだから構成されたことを特徴とするはんだキャリ
    ア。 ２、溶融はんだに対し非反応性材料からなる自己支持性
    のシートに設けた複数の微小貫通孔内にはんだバンプ形
    成に必要な量のはんだが充填され、該貫通孔の上部開放
    端面積が下部開放端面積よりも大きく、かつ、貫通孔の
    縦断面形状が非対称であることを特徴とするはんだキャ
    リア。 ３、前記シートがはんだに濡れにくい材料からなること
    を特徴とする特許請求の範囲第３項記載のはんだキャリ
    ア。 ４、半導体装置のはんだバンプ形成部に対応する位置に
    設けた金属シートの微小貫通孔に、バンプ形成に必要な
    量のはんだが充填され、該貫通孔の縦断面形状が非対称
    であることを特徴とするはんだキャリア。 ５、前記シートがはんだに濡れにくい材料からなること
    を特徴とする特許請求の範囲第４項記載のはんだキャリ
    ア。 ６、溶融はんだに対し非反応性の材料から成るシートに
    エッチングレジストを被覆し、はんだバンプを形成すべ
    き位置に複数の窓を形成し、上記シートを該窓を介して
    エッチングして貫通孔を形成し、次いで該貫通孔にはん
    だを圧入することを特徴とするはんだキャリアの製法。 ７、前記シートがはんだに濡れにくい材料からなること
    を特徴とする特許請求の範囲第６項記載のはんだキャリ
    アの製法。 ８、半導体装置に設けられたはんだバンプを加熱溶融し
    て半導体装置を回路基板に接続する半導体装置の実装方
    法において、溶融はんだに非反応性の材料からなり、半
    導体装置のはんだバンプ形成部に対応する位置に設けた
    複数の微小貫通孔を有するシートと、その貫通孔に充填
    されたはんだから成るはんだキャリアを、はんだの溶融
    温度に加熱し、前記半導体装置のはんだバンプ形成部に
    接触させてはんだバンプを形成することを含む半導体装
    置の実装方法。
JP62139791A 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法 Granted JPS63304636A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62139791A JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
DE3818894A DE3818894A1 (de) 1987-06-05 1988-06-03 Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung
US07/202,027 US4906823A (en) 1987-06-05 1988-06-03 Solder carrier, manufacturing method thereof and method of mounting semiconductor devices by utilizing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62139791A JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPS63304636A true JPS63304636A (ja) 1988-12-12
JPH0465535B2 JPH0465535B2 (ja) 1992-10-20

Family

ID=15253510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62139791A Granted JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法

Country Status (3)

Country Link
US (1) US4906823A (ja)
JP (1) JPS63304636A (ja)
DE (1) DE3818894A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111201A (ja) * 2000-10-03 2002-04-12 Ibiden Co Ltd プリント基板の製造方法
JPWO2015052780A1 (ja) * 2013-10-08 2017-03-09 リンテック株式会社 電子部品実装体の製造方法
CN112333929A (zh) * 2020-11-02 2021-02-05 梅虞进 一种大规模集成电路芯片生产加工处理设备
CN112743278A (zh) * 2020-12-24 2021-05-04 上海洪铺钢结构工程有限公司 一种钢箱梁焊接用翻转胎架

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048747A (en) * 1989-06-27 1991-09-17 At&T Bell Laboratories Solder assembly of components
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
US5197655A (en) * 1992-06-05 1993-03-30 International Business Machines Corporation Fine pitch solder application
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
DE4322391A1 (de) * 1993-06-30 1995-01-12 Volker Hoehns Bondeinrichtung
JPH07122594A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 導電性バンプの形成方法
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5547902A (en) * 1995-01-18 1996-08-20 Advanced Micro Devices, Inc. Post hot working process for semiconductors
DE19507207A1 (de) * 1995-03-02 1996-09-05 Sel Alcatel Ag Verfahren zur Herstellung von Kontaktwarzen aus Lötmetall auf metallischen Kontaktflächen
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
JP3346695B2 (ja) * 1996-02-23 2002-11-18 京セラ株式会社 半導体素子収納用パッケージの製造方法
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
US6063701A (en) * 1996-09-14 2000-05-16 Ricoh Company, Ltd. Conductive particle transferring method
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
JP3410639B2 (ja) * 1997-07-23 2003-05-26 株式会社日立製作所 ペースト充填方法及びはんだ付け方法及びペースト印刷機
US6689982B2 (en) 1997-10-16 2004-02-10 Magna International, Inc. Apparatus and method for welding aluminum tubes
US6713707B2 (en) 1997-10-16 2004-03-30 Magna International, Inc. Welding material and method without carrier
US6621037B2 (en) * 1997-10-16 2003-09-16 Magna International Inc. Welding material with conductive sheet and method
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US6056191A (en) 1998-04-30 2000-05-02 International Business Machines Corporation Method and apparatus for forming solder bumps
US6402014B1 (en) 1998-05-29 2002-06-11 Hitachi, Ltd. Method of forming bumps
US6869008B2 (en) 1998-05-29 2005-03-22 Hitachi, Ltd. Method of forming bumps
SG74729A1 (en) * 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6758387B1 (en) * 1999-10-20 2004-07-06 Senju Metal Industry Co., Ltd. Solder coated material and method for its manufacture
DE10038330C2 (de) 2000-08-05 2002-07-11 Bosch Gmbh Robert Lötverfahren zur Befestigung elektrischer Bauelemente
US20020146896A1 (en) * 2001-04-06 2002-10-10 Yoo Woo Sik Metallizaton methods using foils
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US9263329B2 (en) * 2014-03-19 2016-02-16 Intel Corporation Methods of connecting a first electronic package to a second electronic package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320658A (en) * 1964-06-26 1967-05-23 Ibm Method of making electrical connectors and connections
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
NL6613526A (ja) * 1966-09-26 1968-03-27
US3531852A (en) * 1968-01-15 1970-10-06 North American Rockwell Method of forming face-bonding projections
JPS557022B1 (ja) * 1968-05-10 1980-02-21
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
GB1407710A (en) * 1973-05-15 1975-09-24 Standard Telephones Cables Ltd Electrical contact rivet
JPS5846388B2 (ja) * 1978-04-19 1983-10-15 日本電気ホームエレクトロニクス株式会社 半田供給方法
US4209893A (en) * 1978-10-24 1980-07-01 The Bendix Corporation Solder pack and method of manufacture thereof
US4216350A (en) * 1978-11-01 1980-08-05 Burroughs Corporation Multiple solder pre-form with non-fusible web
JPS5835935A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 半導体装置及びその製造方法
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
JPS60117643A (ja) * 1983-11-29 1985-06-25 Nec Kansai Ltd 双方向性ツエナ−ダイオ−ド
JPS60234396A (ja) * 1984-05-08 1985-11-21 富士通株式会社 ハンダパツドの形成方法
JPS61244035A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd バンプ電極の接続方法
JPS61251152A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd バンプ形成方法
JPH071772B2 (ja) * 1985-06-26 1995-01-11 富士通株式会社 集積回路接続部の形成方法
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111201A (ja) * 2000-10-03 2002-04-12 Ibiden Co Ltd プリント基板の製造方法
JPWO2015052780A1 (ja) * 2013-10-08 2017-03-09 リンテック株式会社 電子部品実装体の製造方法
CN112333929A (zh) * 2020-11-02 2021-02-05 梅虞进 一种大规模集成电路芯片生产加工处理设备
CN112333929B (zh) * 2020-11-02 2021-11-09 丽水阡陌汽车电子有限公司 一种大规模集成电路芯片生产加工处理设备
CN112743278A (zh) * 2020-12-24 2021-05-04 上海洪铺钢结构工程有限公司 一种钢箱梁焊接用翻转胎架

Also Published As

Publication number Publication date
US4906823A (en) 1990-03-06
JPH0465535B2 (ja) 1992-10-20
DE3818894A1 (de) 1988-12-22
DE3818894C2 (ja) 1991-01-31

Similar Documents

Publication Publication Date Title
JPS63304636A (ja) はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
US5480835A (en) Electrical interconnect and method for forming the same
US6153940A (en) Core metal soldering knob flip-chip technology
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
EP0819318B1 (en) A solder bump structure for a microelectronic substrate
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US5902686A (en) Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
US5660321A (en) Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7560374B2 (en) Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold
JPH1070153A (ja) 電子部品の接続方法
GB2523983A (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
US6551650B1 (en) Dip formation of flip-chip solder bumps
EP1022775B1 (en) Method of fabrication of semiconductor device and mounting structure thereof
US20100038777A1 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
KR100863772B1 (ko) 솔더볼 및 공동이 형성된 몰드를 이용한 솔더볼의 제조방법
JPH07307341A (ja) バンプの形成方法
JPH09186162A (ja) 金属バンプの形成方法
JPH09270428A (ja) はんだバンプ形成方法
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
KR20090069825A (ko) 솔더 범프 제작용 템플릿
JPH09326412A (ja) ハンダボールの取り付け方法