JPH0465535B2 - - Google Patents

Info

Publication number
JPH0465535B2
JPH0465535B2 JP62139791A JP13979187A JPH0465535B2 JP H0465535 B2 JPH0465535 B2 JP H0465535B2 JP 62139791 A JP62139791 A JP 62139791A JP 13979187 A JP13979187 A JP 13979187A JP H0465535 B2 JPH0465535 B2 JP H0465535B2
Authority
JP
Japan
Prior art keywords
solder
sheet
carrier
semiconductor device
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62139791A
Other languages
English (en)
Other versions
JPS63304636A (ja
Inventor
Tadao Kushima
Tasao Soga
Kazuji Yamada
Mitsugi Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62139791A priority Critical patent/JPS63304636A/ja
Priority to US07/202,027 priority patent/US4906823A/en
Priority to DE3818894A priority patent/DE3818894A1/de
Publication of JPS63304636A publication Critical patent/JPS63304636A/ja
Publication of JPH0465535B2 publication Critical patent/JPH0465535B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置等の実装方法に係り、と
くに、多数の精密微小接合端子に一定量のはんだ
から成るはんだバンプを一括形成するためのはん
だキヤリアに関する。
〔従来の技術〕
従来、半導体実装方法における端子接続のため
のはんだバンプの形成方法としては、一般には、
はんだをマスクを用いて蒸着により形成する蒸着
はんだバンプ法、および同様にめつきすることに
より形成するはんだめつきバンプ法（CCB法：
Collapse−Controlled Bonding）が知られてい
る。
また、有機絶縁シートにパンチング法により貫
通孔を穿ち、該孔にハンダボールを挿入固定した
ものを、半導体装置のはんだバンプ部に直接配置
して加熱接合するもので、はんだボールキヤリア
である絶縁シートも、そのまゝ組み込んでしまう
方法が提案（特開昭58−35935号）されている。
更にまた、はんだ濡れ性の低い板状治具表面に
円錐状または四角錐状の溝を形成し、該溝内には
んだ材料を塗布したものを、加熱溶融させること
によつてパツドにはんだ材料を融着させる方法の
提案（特開昭60−234396号）がある。
〔発明が解決しようとする問題点〕
前記蒸着法は、はんだ量がばらついたり、Sn
の多いはんだ組成、例えばPb／Snが４／６のも
のを得ようとすると、Snの蒸気圧が高いために
目的の組成比のものを得るのに数10時間もかか
る。また、はんだめつき法では、更にはんだ量の
ばらつきが大きく、かつ、製造工程数も多い。。
前記有機シートを用いる方法は、 パンチング装置を用いるため、おのずと高密
度化に制限がある。
有機シートに多数設けられた微小貫通孔には
んだボールを落ちこぼすことなく供給する必要
があり、キヤリアシートの生産上容易でない。
形状、寸法ともに均一なはんだボールの製造
が容易でない。また、均一なものができてもこ
うした薄膜（100μｍ）シートであるから、は
んだボールが脱落し易く、取扱いにくい。
前記有機シートとして、耐熱性の優れたポリ
イミドシートを用いたとしても、その膜厚が薄
いためはんだの溶融温度まで加熱されると、加
工時の残留歪が緩和されてシートが変形し、位
置ずれを起こす。
などの問題があり、高精度、高密度が要求される
半導体装置の実装用のはんだボールキヤリアとし
て問題がある。
また、はんだ濡れ性が低い例えばポリテトラフ
ルオロエチレン或いはステンレスの治具に、円錐
状または四角錐状の溝を形成し、該溝にはんだ材
料を塗布する方法では、該治具に一定量のはんだ
を供給することは困難である。塗布する以上は、
はんだとしては溶融状態のものでなければなら
ず、溶融したはんだは、治具の濡れ性が悪いた
め、表面張力の作用により球状となり、スキージ
などによつて上記治具の表面に余分に付着した溶
融はんだを掻き落そうとすれば、溝内の球状とな
つた溶融はんだまでも一緒に掻き落されてしま
い、溝（円錐状または四角錐状）へのはんだの定
量供給は困難である。
本発明の第１の目的は、半導体装置の多数の微
小接続端子部へ、均一で、かつ一定量のはんだバ
ンプを一括形成することができるはんだキヤリア
並びにその製法を提供することにある。
本発明の第２の目的は、半導体素子または半導
体装置の多数の微小接続端子部へ、均一、かつ一
定量のはんだによつて形成されたバンプを一括形
成する方法に関する。
〔問題点を解決するための手段〕
前記第１の目的は下記のはんだキヤリアによつ
て達成される。溶融はんだに対し非反応性材料か
らなる自己支持性のシートに設けた複数の微小貫
通孔の一方の開放端の面積が他の開放端の面積よ
り大で、前記貫通孔に充填された全てのはんだの
上部端面とキヤリアシートとがほぼ同一平面内に
あるはんだキヤリア、または溶融はんだに対し非
反応性材料からなる自己支持性のシートに設けた
複数の微小貫通孔内にはんだバンプ形成に必要な
量のはんだが充填され、上部開放端面積が下部開
放端面積よりも大きな前記貫通孔の縦断面形状が
非対称であり、前記はんだの上部端面とキヤリア
シートとがほぼ同一平面内にあるはんだキヤリア
である。
貫通孔の開放端部の上部面積を下部面積より大
きくすることによつて、はんだが溶融されると表
面張力で球状になり、同時に面積の大きい上部に
盛り上がるのでバンプ形成がし易い（第４図）。
また、第１図に示すように、貫通孔の縦断面形
状が非対称であるのがよい。このような形状にす
ることによつて充填はんだの脱落を防止すること
ができる。
なお、貫通孔の開放端上部と下部の面積が同じ
でも貫通孔内に断面積の小さい部分を下部寄りに
設けると、溶融したはんだは表面張力で球状にな
り、上記と同様に貫通孔上部に盛り上がる。しか
し、その盛り上がり程度は前記比べると少なく、
はんだも圧入しにくい。
該はんだキヤリアの微小貫通孔は、その一個の
容積が前記バンプ一個を形成するには必要なはん
だの体積と、実質的に同じ容積であるのが好まし
い。
前記シートは、溶融はんだに対し非反応性であ
ることはもちろんであるが、溶融はんだに濡れに
くいことが必要である。
上記のはんだキヤリアは、溶融はんだに対し非
反応性の材料から成るシートにエツチングレジス
トを被覆し、はんだバンプを形成すべき位置に複
数の窓を形成し、上記シートを該窓を介してエツ
チングして貫通孔を形成し、次いで該貫通孔には
んだを圧入することにより製造することができ
る。
エツチングは、通常行なわれている方法で行
う。例えば、キヤリアシートの表裏のエツチング
量を、エツチング液の温度または濃度を表裏で異
ならせることによつて貫通孔の縦断面形状が非対
称のものを形成することができる。また、ホトレ
ジスト膜に形成する窓の大きさが表裏で違えば、
当然エツチング量が異なり、上記のような制御を
しなくとも第１図のような形状の貫通孔を形成す
ることができる。
これらの方法は、貫通孔の形状、材質及びシー
ト厚さなど目的に応じて、選択し、組合せること
ができる。なお、エツチング液としては、キヤリ
アシートの材質によつて選定されるが、一般に用
いられているマーブル試薬（CuSO4と無機酸を含
む）または塩化第二鉄と塩酸とを含むものなどが
ある。エツチングはその速度を上げるために、撹
拌或いは超音波を印加しながら行うのがよい。
該シートとしては、エツチングが比較的容易に
微小貫通孔の形成ができ、溶融はんだに対し非反
応性で、かつはんだの溶融時に溶融、変形、収縮
等を起こさないことが必要である。また、はんだ
に濡れにくいことが必要である。
例えば、ステンレス、モリブデン、タングステ
ン、フアーニコ（Fe−Ni−Co合金）など、或い
はセラミツクス材料から成るシートが用いられ
る。これらは必要に応じクロムめつき等を施して
用いるのがよい。シートの膜厚、幅等の寸法は、
充填はんだ量、はんだバンプパターンその他目的
に応じて選択することができる。
本発明で使用するはんだとしては、こうした半
導体装置のバンプ形成に一般に用いられているは
んだが用いられる。例えば、Pb−Sn系，Sn−Ag
系，Pb−In系などがある。
はんだは、後述の実施例で説明するように、は
んだ溶融温度より低い温度、例えば常温で加圧し
て前記シートの貫通孔に圧入することにより、目
的とするはんだキヤリアが得られる。このときの
圧入力としては、例えば、シートにステレン鋼板
を用い、Pb−Sn（Sn：60％）系はんだを用いた
場合には、300〜400Kgｆ／cm2で圧入することがで
きる。圧入は、ロール、プレス等により行う。な
お、圧入温度は、はんだの融点に達しなければ高
いほうが圧力が小さくてすむが、はんだが酸化す
るので、高温で行なう場合は不活性ガス中で行う
必要がある。
なお、シート表面に離型剤をコーテイングして
おくと、シート表面に残るはんだの薄膜（残さは
んだ箔）をとり除くことができる。また、表面を
機械研削することによつても容易にとり除くこと
ができる。さらにまた、エツチングの際に形成し
たホトレジストを残しておき、残さはんだ箔と一
緒に剥離することでもとり除くことができる。
本発明の第２の目的は、半導体装置に設けられ
たはんだバンプを加熱溶融して半導体装置を回路
基板に接続するる半導体装置の実装方法におい
て、溶融はんだに非反応性の材料からなり、半導
体装置のはんだバンプ形成部に対応する位置に設
けた複数の微小貫通孔を有するシートと、その貫
通孔に充填されたはんだから成るはんだキヤリア
を、はんだの溶融温度に加熱し、前記半導体装置
のはんだバンプ形成部に接触させてはんだバンプ
を形成することを含む半導体装置の実装方法にあ
る。
〔作用〕
はんだキヤリア貫通孔内で溶融したはんだは、
表面張力によつて球状化しようとする。そして、
はんだキヤリアの貫通孔が、第１図で代表される
ような形状を有すると、はんだの表面張力が作用
して貫通孔の口の広い方へ第４図ｂで示すように
押し上げる力が作用して、盛り上がつてくるので
ある。そして、第４図ｃに示すように、マイクロ
チツプキヤリアのパツドに接触すると、表面張力
により球状となる。
特に、はんだキヤリアシートに、溶融はんだと
非反応性で濡れにくいシートを用いることによ
り、キヤリアに充填されたはんだの全てが球状化
するため、バンプに付着するはんだ量がばらつか
ない。
〔実施例〕
以下に本発明の実施例を図面に基づいて説明す
る。
第１図は、本発明のはんだキヤリアシートの断
面図である。はんだと直接反応しないシートとし
て、厚さ0.25mmのステンレス鋼を用いた。これ
に、第４図に示すような半導体装置のマイクロチ
ツプキヤリア７の微小接続端子のパターン（20×
20cm2角、はんだバンプ数300個のパターンが２×
３個）に合致したパターンの貫通孔をエツチング
によつて形成した。
エツチングは、有機感光性材料から成るホトレ
ジスト（東京応化製、OMR−83）を両面に塗布
し、フオト・リングラフイ法でパターニングして
レジスト被覆を形成し、次いで下記組成のエツチ
ング液（30℃）に浸漬し、撹拌しながら両面から
行つた。
CuSO4 ４ｇ 35％HCl 20ml 水 20ml 上記エツチング後のキヤリアシート表面のホト
レジストは、有機溶媒を用いて溶解除去した。な
お、上記において、半導体装置のはんだバンプ形
成面と接触する側（上面３ａ）とその裏側（下面
３ｂ）の貫通孔形成部のホトレジストの窓の大き
さは、前者が直径320μｍ，後者は250μｍとした。
これにより、第１図に示すような縦断面形状が非
対称の貫通孔を高精度に形成することができた。
該貫通孔は、第３図に示す半導体素子８を搭載
したマイクロチツプキヤリア７を多層回路基板に
接続に必要な、直径300μｍのPb−Sn（Sn：60％）
系はんだバンプを形成することができる容積を有
するもので、貫通孔の開放端上面３ａの直径
320μｍ，同下面３ｃの直径250μｍで、貫通孔内
部の最も狭い部分３ｃの直径が200μｍである。
上記のようにして得たはんだキヤリアシート
に、第２図に示すような方法でPb−Sn（Sn：60
％）系はんだ４を貫通孔内３に圧入した。
圧入は、加圧により変形がなく、かつはんだと
溶融反応などを起こさない材質からなる平滑盤１
の上で行なつた。前記キヤリアシート２の上面
に、0.30μｍはんだ箔４を重ね、直径600mmの圧延
ローラ５を用い、常温で圧力400Kgｆ／cm2により
上記はんだを圧入した。
圧入後のはんだキヤリアシートの表面には、箔
状のはんだ４ｂ（残さはんだ箔）がが形成されて
いる。これを回転式マイクロカツターにより研削
した。なお、第３図に模式的に示すように、残さ
はんだ箔４ｂは、引き剥がし法によつても剥離す
ることができる。いずれの方法でも、貫通孔内の
はんだが引き抜かれることはない。
次に、第４図ａで示す半導体装置において、マ
イクロチツプキヤリア７のはんだバンプ形成面７
ａに、前記はんだキヤリア２の表面にロジン系は
んだフラツクスを塗布したものを当接し、はんだ
の溶融温度まで加熱した。はんだフラツクスの塗
布により、溶融はんだをより効果的に球状化する
ことができた。
なお、はんだバンプに、はんだボールを形成す
るにあたり、マイクロチツプキヤリア７のパツド
７ａには第４図ｂに示すように予め、超音波はん
だ付け法により、微量の予備はんだ１１（はんだ
組成は同じ）を均一に形成したものを用いた。
はんだバンプは、赤外線加熱可変雰囲気炉内に
おいて240℃に加熱し、キヤリアシート内のはん
だを溶融して形成した。加熱溶融されたはんだは
第４図ｂで示すように球状化しながら上部に盛り
上がり、これにパツド７ａが接触すると、第４図
ｃで示すように、球状のはんだバンプを形成する
ことができた。
以上のようにして半導体装置の微小接続端子部
に形成したはんだバンプを介して、該半導体装置
を配線基板上のパツドに位置合せの上、搭載接続
することができる。このときの加熱は、回路基板
の材質、半導体装置の特性等を考慮し実装条件を
設定するのがよい。必要ならば、不活性雰囲気中
たとえば窒素ガスまたはアルゴンガス中でも行う
ことができる。
なお、第４図ａにおいて、半導体素子８とマイ
クロチツプキヤリア７の接続は高融点はんだ９
（Pb−Sn：Sn5％，融点290〜310℃）を用いCCB
法により接続した。本発明のはんだキヤリア内の
はんだは、上記はんだより低融点であるから、該
接続部に全く影響を与えることなく、半導体装置
（半導体素子＋マイクロチツプキヤリア）を回路
基板に接続することができた。また、回路基板に
実装されているる半導体装置の一部が故障したよ
うな場合、交換も容易にできる。
本発明によれば、半導体素子の微小電極へもウ
エハ状態で一括形成することができる。また、マ
イクロチツプキヤリアへ半導体素子の接続を本発
明の手法によつて行なうことができることは述べ
るまでもない。
本発明のはんだキヤリアは、金属シートを用い
ることにより第５図に示すような長いシート状に
形成するることができ、ボビン６に巻きつけて
も、キヤリアに充填されたはんだは容易に脱落し
ないので、半導体装置実装の量産化に大きな効果
を発揮する。
〔発明の効果〕
本発明のはんだキヤリアを用いることにより、
半導体装置の微小接続端子に均一で、かつ一定量
のはんだ量のはんだバンプを容易に形成すること
ができる。したがつて、高密度、高精度のはんだ
バンプを有する半導体装置を回路基板等へ実装す
る際の信頼性が高く、電子回路装置の製造に優れ
た効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例であるはんだキヤリ
アの貫通孔の形状を示す断面図、第２図ははんだ
キヤリアの製造方法の一例を示す断面図、第３図
は本発明のはんだキヤリアの表面の残さはんだ箔
の剥離の状態を説明したはんだキヤリアの斜視
図、第４図は半導体装置のはんだバンプが形成さ
れる状態を示す模式図、および第５図は本発明の
はんだキヤリアをボビンに巻き取つた状態を示す
斜視図である。 １…平滑盤、２…キヤリアシート、３…貫通
孔、４…はんだ箔、４ａ…充填はんだ、５…圧延
ロール、６…ボビン、７…マイクロチツプキヤリ
ア、７ａ及び７ｃ…パツド、８…半導体素子、９
…CCBはんだ、１０…封止樹脂。

Claims (1)

  1. 【特許請求の範囲】 １ 溶融はんだに対し非反応性材料からなる自己
    支持性のシートに設けた複数の微小貫通孔の一方
    の開放端の面積が他の開放端の面積より大で、前
    記貫通孔に充填された全てのはんだの上部端面と
    キヤリアシートとがほぼ同一平面内にあることを
    特徴とするはんだキヤリア。 ２ 溶融はんだに対し非反応性材料からなる自己
    支持性のシートに設けた複数の微小貫通孔内には
    んだバンプ形成に必要な量のはんだが充填され、
    上記開放端面積が下部開放端面積よりも大きな前
    記貫通孔の縦断面形状が非対称であり、前記はん
    だの上部端面とキヤリアシートとがほぼ同一平面
    内にあることを特徴とするはんだキヤリア。 ３ 前記シートがはんだに濡れにくい材料からな
    ることを特徴とする特許請求の範囲第１項または
    第２項記載のはんだキヤリア。 ４ 半導体装置のはんだバンプ形成部に対応する
    位置に設けた金属シートの微小貫通孔に、バンプ
    形成に必要な量のはんだが充填され、前記貫通孔
    の縦断面形状が非対称であり、前記はんだの上部
    端面とキヤリアシートとがほぼ同一平面内にある
    ことを特徴とするはんだキヤリア。 ５ 前記シートがはんだに濡れにくい材料からな
    ることを特徴とするる特許請求の範囲第４項記載
    のはんだキヤリア。 ６ 溶融はんだに対し非反応性材料から成るシー
    トにエツチングレジストを被覆し、はんだバンプ
    を形成すべき位置に複数の窓を形成し、上記シー
    トを該窓を介してエツチングして貫通孔を形成
    し、次いで該貫通孔にはんだを圧入することを特
    徴とするはんだキヤリアの製法。 ７ 前記シートがはんだに濡れにくい材料からな
    ることを特徴とする特許請求の範囲第６項記載の
    はんだキヤリアの製法。 ８ 半導体装置に設けられたはんだバンプを加熱
    溶融して半導体装置を回路基板に接続する半導体
    装置の実装方法において、溶融はんだに非反応性
    の材料からなり、半導体装置のはんだバンプ形成
    部に対応する位置に設けた複数の微小貫通孔を有
    するシートと、該貫通孔に充填されたはんだから
    成るはんだキヤリアを、該はんだの溶融温度に加
    熱し、前記半導体装置のはんだバンプ形成部に接
    触させてはんだバンプを形成することを含む半導
    体装置の実装方法。
JP62139791A 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法 Granted JPS63304636A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62139791A JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
US07/202,027 US4906823A (en) 1987-06-05 1988-06-03 Solder carrier, manufacturing method thereof and method of mounting semiconductor devices by utilizing same
DE3818894A DE3818894A1 (de) 1987-06-05 1988-06-03 Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62139791A JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPS63304636A JPS63304636A (ja) 1988-12-12
JPH0465535B2 true JPH0465535B2 (ja) 1992-10-20

Family

ID=15253510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62139791A Granted JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法

Country Status (3)

Country Link
US (1) US4906823A (ja)
JP (1) JPS63304636A (ja)
DE (1) DE3818894A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048747A (en) * 1989-06-27 1991-09-17 At&T Bell Laboratories Solder assembly of components
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
US5197655A (en) * 1992-06-05 1993-03-30 International Business Machines Corporation Fine pitch solder application
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
DE4322391A1 (de) * 1993-06-30 1995-01-12 Volker Hoehns Bondeinrichtung
JPH07122594A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 導電性バンプの形成方法
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5547902A (en) * 1995-01-18 1996-08-20 Advanced Micro Devices, Inc. Post hot working process for semiconductors
DE19507207A1 (de) * 1995-03-02 1996-09-05 Sel Alcatel Ag Verfahren zur Herstellung von Kontaktwarzen aus Lötmetall auf metallischen Kontaktflächen
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
JP3346695B2 (ja) * 1996-02-23 2002-11-18 京セラ株式会社 半導体素子収納用パッケージの製造方法
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
US6063701A (en) * 1996-09-14 2000-05-16 Ricoh Company, Ltd. Conductive particle transferring method
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
JP3410639B2 (ja) 1997-07-23 2003-05-26 株式会社日立製作所 ペースト充填方法及びはんだ付け方法及びペースト印刷機
US6689982B2 (en) 1997-10-16 2004-02-10 Magna International, Inc. Apparatus and method for welding aluminum tubes
US6621037B2 (en) * 1997-10-16 2003-09-16 Magna International Inc. Welding material with conductive sheet and method
US6713707B2 (en) 1997-10-16 2004-03-30 Magna International, Inc. Welding material and method without carrier
US6105852A (en) 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
WO2001028726A1 (fr) * 1998-04-20 2001-04-26 Senju Metal Industry Co., Ltd. Materiau de revetement a brasure et procede de production correspondant
US6056191A (en) 1998-04-30 2000-05-02 International Business Machines Corporation Method and apparatus for forming solder bumps
SG74729A1 (en) * 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
US6869008B2 (en) 1998-05-29 2005-03-22 Hitachi, Ltd. Method of forming bumps
US6402014B1 (en) 1998-05-29 2002-06-11 Hitachi, Ltd. Method of forming bumps
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US7156361B1 (en) 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
DE10038330C2 (de) 2000-08-05 2002-07-11 Bosch Gmbh Robert Lötverfahren zur Befestigung elektrischer Bauelemente
JP2002111201A (ja) * 2000-10-03 2002-04-12 Ibiden Co Ltd プリント基板の製造方法
US20020146896A1 (en) * 2001-04-06 2002-10-10 Yoo Woo Sik Metallizaton methods using foils
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
JP6225193B2 (ja) * 2013-10-08 2017-11-01 リンテック株式会社 電子部品実装体の製造方法
US9263329B2 (en) * 2014-03-19 2016-02-16 Intel Corporation Methods of connecting a first electronic package to a second electronic package
CN112333929B (zh) * 2020-11-02 2021-11-09 丽水阡陌汽车电子有限公司 一种大规模集成电路芯片生产加工处理设备
CN112743278B (zh) * 2020-12-24 2022-07-12 上海洪铺钢结构工程有限公司 一种钢箱梁焊接用翻转胎架

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320658A (en) * 1964-06-26 1967-05-23 Ibm Method of making electrical connectors and connections
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
NL6613526A (ja) * 1966-09-26 1968-03-27
US3531852A (en) * 1968-01-15 1970-10-06 North American Rockwell Method of forming face-bonding projections
JPS557022B1 (ja) * 1968-05-10 1980-02-21
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
GB1407710A (en) * 1973-05-15 1975-09-24 Standard Telephones Cables Ltd Electrical contact rivet
JPS5846388B2 (ja) * 1978-04-19 1983-10-15 日本電気ホームエレクトロニクス株式会社 半田供給方法
US4209893A (en) * 1978-10-24 1980-07-01 The Bendix Corporation Solder pack and method of manufacture thereof
US4216350A (en) * 1978-11-01 1980-08-05 Burroughs Corporation Multiple solder pre-form with non-fusible web
JPS5835935A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 半導体装置及びその製造方法
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
JPS60117643A (ja) * 1983-11-29 1985-06-25 Nec Kansai Ltd 双方向性ツエナ−ダイオ−ド
JPS60234396A (ja) * 1984-05-08 1985-11-21 富士通株式会社 ハンダパツドの形成方法
JPS61244035A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd バンプ電極の接続方法
JPS61251152A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd バンプ形成方法
JPH071772B2 (ja) * 1985-06-26 1995-01-11 富士通株式会社 集積回路接続部の形成方法
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads

Also Published As

Publication number Publication date
JPS63304636A (ja) 1988-12-12
US4906823A (en) 1990-03-06
DE3818894C2 (ja) 1991-01-31
DE3818894A1 (de) 1988-12-22

Similar Documents

Publication Publication Date Title
JPH0465535B2 (ja)
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US6586685B2 (en) Bump electrode and printed circuit board
EP0819318B1 (en) A solder bump structure for a microelectronic substrate
EP0354114B1 (en) Method of building solder bumps and resulting structure
US8250750B2 (en) Method for manufacturing tape wiring board
WO2000010369A1 (fr) Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
DE4424831A1 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
KR100863772B1 (ko) 솔더볼 및 공동이 형성된 몰드를 이용한 솔더볼의 제조방법
JP2002543603A (ja) 基板上にハンダ接続パッドを作製する方法およびその方法を遂行するためのガイド
JP4338056B2 (ja) 選択的はんだ付けのためのプロセス
JP3124224B2 (ja) はんだバンプ形成方法
JPS62263645A (ja) 電気的接点構造とその形成方法
JPH02284426A (ja) 半導体装置の製造方法
JPH07307341A (ja) バンプの形成方法
WO2023119700A1 (ja) バンプ製造方法及びそれに用いるインプリント型
JP3116888B2 (ja) ハンダボール・キャリアテープ及びその製作方法
TW200916252A (en) Solder transfer sheet and solder transfer method
KR20090112506A (ko) 잉크젯 방식에 의하여 기판의 전극 패드에 박막 범프를형성하는 방법
JPH09326412A (ja) ハンダボールの取り付け方法
KR100426391B1 (ko) 금속 범프의 제조 방법
JPH08288632A (ja) 半田キャリア及びプリント配線板の製造方法
JP4558782B2 (ja) はんだバンプの形成方法