DE3818894A1 - Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung - Google Patents

Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung

Info

Publication number
DE3818894A1
DE3818894A1 DE3818894A DE3818894A DE3818894A1 DE 3818894 A1 DE3818894 A1 DE 3818894A1 DE 3818894 A DE3818894 A DE 3818894A DE 3818894 A DE3818894 A DE 3818894A DE 3818894 A1 DE3818894 A1 DE 3818894A1
Authority
DE
Germany
Prior art keywords
solder
carrier
holes
hole
carrier web
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3818894A
Other languages
English (en)
Other versions
DE3818894C2 (de
Inventor
Tadao Kushima
Tasao Soga
Kazuji Yamada
Mitugu Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3818894A1 publication Critical patent/DE3818894A1/de
Application granted granted Critical
Publication of DE3818894C2 publication Critical patent/DE3818894C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Montage einer Halbleiteranordnung usw. und betrifft insbesondere einen Lotträger zur gleichzeitigen Bildung von Vorsprüngen auf einer Mehrzahl kleiner genauer Anschlußkontakte, wobei jeder Vorsprung aus einer vorbestimmten konstanten Lotmenge besteht.
Was herkömmliche Verfahren zur Bildung von Vorsprüngen für den Zweck von Anschlußkontakten bei einem Verfahren zur Montage von Halbleitern betrifft, so sind ein Aufdampf­ lotvorsprung-Verfahren, bei dem die Vorsprünge durch Auf­ dampfen von Lot unter Verwendung von Metallmasken gebildet werden, und ein Lotplattiervorsprung-Verfahren (CCB- Verfahren: gesteuertes Zusammenfallbindeverfahren) bekannt, bei dem die Vorsprünge durch Lotplattierung gebildet werden, die unter Verwendung von lotbeständigen Masken durchgeführt wird.
Weiter wird ein Verfahren offenbart (JP-OS 58-35 935), bei dem eine organische Isolierfolie, die sowohl durch ein Lochungsverfahren gebildete durchgehende Löcher als auch die durchgehenden Löcher füllende Lotkugeln aufweist, direkt auf den Vorsprungsteilen einer Halbleiteranordnung angeord­ net wird, welche Folie dann erhitzt und mit den Vorsprungs­ teilen der Halbleiteranordnung durch das an den Vorsprungs­ teilen befestigte geschmolzene Lot verbunden wird. Bei diesem Verfahren wird die Isolierfolie, die als Kugelträger dient, als solche auch auf einer Halbleiteranordnung mon­ tiert.
Es wird auch ein Verfahren offenbart (JP-OS 60-2 34 396), bei dem ein Lotmaterial auf Puffer geschweißt wird, indem eine plattenförmige Halterung mit geringer Benetzbarkeit durch das Lot und mit auf ihrer Oberfläche gebildeten koni­ schen oder quadratisch-pyramidenartigen Rillen, die mit Lotpaste gefüllt sind, erhitzt und geschmolzen wird.
Das Aufdampflotverfahren hat die Nachteile, daß eine uner­ wünschte Variation in der Menge des aufgebrachten Lots auftritt und daß, da der Dampfdruck von Sn hoch ist, im Fall des Erhaltens einer gewünschten Zusammensetzung, in der der Anteil von Sn hoch und z. B.Pb /Sn=4/6 ist, einige Zehner von Stunden erforderlich werden. Andererseits wird beim Lotplattierverfahren der Grad einer Variation in der Menge aufgebrachten Lots höher, und es ist eine große Zahl von Verfahrensschritten erforderlich.
Weiter ergeben sich bei dem oben beschriebenen Verfahren, bei dem eine organische Folie verwendet wird, die folgenden Probleme:
  • 1) Da ein Locher verwendet wird, ist es notwendigerweise schwierig, eine Hochdichteverteilung von Löchern herzustel­ len.
  • 2) Da die Lotkugeln einer Mehrzahl kleiner, in die organi­ sche Folie gebohrter durchgehender Löcher zugeführt werden müssen, ohne davon herabzufallen, wird es schwierig, die Trägerfolien herzustellen.
  • 3) Es ist schwierig, Lotkugeln gleichmäßiger Form und Abmessungen herzustellen. Selbst wenn es möglich ist, neigen die Lotkugeln zum Herausfallen aus den durchgehenden Löchern und sind daher schwierig zu handhaben, da die verwendete Folie eine Dünnschichtfolie (100 µm Dicke) ist.
  • 4) Selbst wenn eine Polyamidfolie mit ausgezeichneter Wärmebeständigkeit als die organische Folie verwendet wird, verschwindet, wenn die Folie auf die Temperatur erhitzt wird, bei der das Lot schmilzt, zur Zeit der Bildung der Löcher auftretende Restspannung, so daß eine Verformung der Folie wegen der geringen Dicke der Folie hervorgerufen wird, welche Verformung es unmöglich macht, die Folie kor­ rekt zu positionieren.
Es ergeben sich daher bei diesem Verfahren Probleme, wenn es auf einen Lotträger zur Bildung von auf einer Halbleiter­ anordnung montierten Lotkugeln verwendet wird, bei der eine hohe Genauigkeit und eine hohe Dichte benötigt werden.
Weiter ist es bei einem Verfahren, bei dem die konischen oder quadratisch-pyramidenartigen Rillen in einer Halterung aus einem Material wie z. B. Polytetrafluoräthylen oder rostfreiem Stahl mit geringer Benetzbarkeit durch das Lot gebildet werden, in welcher Halterung ein Material zum Löten die Rillen füllt, schwierig, eine konstante Lotmenge in die Halterung einzubringen. Das einzubringende Lot muß geschmolzen werden, doch wird dieses geschmolzene Lot auf­ grund der durch die niedrigere Benetzbarkeit der Halterung verursachten Oberflächenspannung von kugelförmiger Gestalt. Wenn daher überschüssige Anteile des Lots, die über der Oberfläche der Halterung vorstehen, durch ein Quetschorgan od. dgl. entfernt werden, wird auch ein Teil des die Rillen in der Form einer Kugel füllenden geschmolzenen Lots zusam­ men mit dem Überschußlot entfernt. Es ist daher schwierig, diesen konischen oder quadratisch-pyramidenartigen Rillen eine konstante Lotmenge zuzuführen.
Der Erfindung liegt die Aufgabe zugrunde, einen Lotträger und ein Verfahren zu dessen Herstellung zu entwickeln, welcher Lotträger zur gleichzeitigen Bildung gleichmäßiger Lotvorsprünge mit einer konstanten Lotmenge auf einer Mehr­ zahl kleiner Anschlußkontaktteile einer Halbleiteranordnung geeignet ist, und ein Verfahren zur Montage von Halbleiter­ anordnungen unter Verwendung dieses Lotträgers zu ent­ wickeln.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist zunächst ein Lotträger mit einer Trägerbahn, die eine Mehrzahl kleiner durchgehender Löcher mit darin aufgenomme­ nem Lot aufweist, mit dem Kennzeichen, daß die Trägerbahn selbsttragend und aus einem Material hergestellt ist, das mit dem geschmolzenen Lot nicht reagiert, und jedes der Lotaufnehmenden Löcher ein mit einer größeren Fläche ver­ sehenes Öffnungsende als das andere Öffnungsende aufweist.
Eine vorteilhafte Ausgestaltung dieses Lotträgers sieht vor, daß in jedem der Löcher die zur Bildung eines Lotvor­ sprungs erforderliche Lotmenge aufgenommen ist, daß das mit der größeren Fläche versehene Öffnungsende das obere Öffnungsende des Lochs ist und daß jedes Loch in seinem Längsquerschnitt unsymmetrisch ist.
Dadurch, daß man die obere Öffnungsendfläche jedes durch­ gehenden Lochs größer als die untere Öffnungsendfläche des Lochs macht, wird das Lot infolge seiner Oberfächen­ spannung kugelförmig und schwillt im oberen Teil mit der größeren Fläche an, wenn das Lot geschmolzen wird. Als Ergebnis hiervon lassen sich Vorsprünge leicht bilden.
Weitere Ausgestaltungen des Lotträgers sind in den Patent­ ansprüchen 3 bis 5 gekennzeichnet.
So sind die obere Hälfte und die untere Hälfte des Längs­ schnitts jedes durchgehenden Lochs vorzugsweise unsymme­ trisch. Als Ergebnis hiervon läßt sich verhindern, daß das die Löcher füllende Lot aus den Löchern herabfällt.
Selbst wenn die obere Öffnungsendfläche jedes durchgehenden Lochs und die untere Öffnungsendfläche gleich sind, kann ein Teil mit einer kleinen Querschnittsfläche in der unteren Zwischenlage des durchgehenden Lochs vorgesehen werden. Als Ergebnis hiervon wird das geschmolzene Lot aufgrund seiner Oberflächenspannung kugelförmig und schwillt im oberen Bereich des durchgehenden Lochs an. Jedoch ist der Grad der Anschwellung im Vergleich mit dem im ersteren Fall erreichten klein, und es wird schwierig, die Löcher mit Lot unter Druck zu füllen.
Die Fassungskraft jedes kleinen durchgehenden Lochs des Lotträgers ist vorzugsweise im wesentlichen die gleiche wie das zur Bildung eines Vorsprungs der oben beschriebenen Art erforderliche Volumen des Lots.
Die Trägerbahn muß natürlich aus einem Material bestehen, das mit dem Lot nicht reagiert, wenn das Lot im geschmolze­ nen Zustand ist, und das vorzugsweise eine geringe Benetzbarkeit durch das geschmolzene Lot hat.
Gegenstand der Erfindung ist weiter ein Verfahren zur Her­ stellung eines solchen Lotträgers, mit dem Kennzeichen, daß man ein Lot herstellt; einen ätzbeständigen Überzug auf eine Trägerbahn aus einem Material, das mit dem ge­ schmolzenen Lot nicht reagiert, aufbringt; eine Mehrzahl von die Trägerbahn freilegenden Öffnungen im Überzug an den Stellen bildet, wo Lotvorsprünge zu bilden sind; durch­ gehende Löcher in der Trägerbahn mittels Ätzens der Träger­ bahn durch die Öffnungen bildet; und die durchgehenden Löcher mit dem Lot unter Einwirkung von Druck füllt.
Vorzugsweise verwendet man eine Trägerbahn aus einem Mate­ rial, das vom Lot kaum benetzt wird.
Das Ätzen kann in einer üblichen Weise vorgenommen werden. Beispielsweise kann ein durchgehendes Loch, das einen un­ symmetrischen Längsschnitt hat, durch Einrichten eines zwischen den beiden Seiten der Trägerbahn unterschiedlichen Ätzgrades gebildet werden, der erhalten wird, indem man die Temperatur oder Dichte des Ätzmittels zwischen den beiden Seiten unterschiedlich macht. Wenn die Abmessung der im ätzbeständigen Überzug gebildeten Öffnungen zwischen den beiden Seiten unterschiedlich ist, wird die Ätzmenge notwendig unterschiedlich gemacht, und daher lassen sich die durchgehenden Löcher in der Form eines Kegelstumpfes ohne Vornahme der oben beschriebenen Steuerung bilden.
Diese Verfahren können entsprechend den Anforderungen bezüg­ lich der Gestalt der durchgehenden Löcher, des Materials und der Dicke der Trägerbahn gewählt und kombiniert werden. Was das Ätzmittel betrifft, so wird es entsprechend dem Material der Trägerbahn bestimmt, und man verwendet übli­ cherweise Marmorflüssigkeit (CuSO4 und anorganische Säure sind enthalten) und eine andere Flüssigkeit, die Eisen (III)-Chlorid und Salzsäure enthält. Um die Ätzgeschwindig­ keit zu steigern, wird das Ätzen vorzugsweise unter Rühren des Ätzmittels oder unter Anlegen von Überschallwellen daran durchgeführt.
Die Trägerbahn muß solche Eigenschaften haben, daß sich die kleinen durchgehenden Löcher relativ einfach durch Ätzen bilden lassen, daß die Bahn nicht mit dem geschmolze­ nen Lot reagiert und daß weder Schmelzen noch Verformung und Schrumpfung auftreten, wenn das Lot geschmolzen wird. Außerdem soll die Trägerbahn eine geringe Benetzbarkeit durch geschmolzenes Lot aufweisen.
Beispielsweise wird eine Trägerbahn aus rostfreiem Stahl, Molybdän, Wolfram, FENICO (Fe-Ni-Co-Legierung) oder kerami­ schem Material verwendet. Falls erforderlich, kann eine Chrombeschichtung auf die Trägerbahn aufgebracht werden. Die Abmessungen der Trägerbahn, wie z. B. Schichtdicke und -breite, lassen sich entsprechend der Menge des einzu­ bringenden Lots und dem Lotvorsprungsmuster und den Verwen­ dungszwecken bestimmen.
Ein Lot zur Verwendung im Rahmen der Erfindung ist vom beim Bilden von Vorsprüngen von Halbleiteranordnungen allge­ mein verwendeten Typ. Beispielsweise ist dies eine Pb-Sn- Legierung, Sn-Ag-Legierung oder Pb-In-Legierung.
Wie im folgenden Ausführungsbeispiel beschrieben wird, kann ein gewünschter Lotträger erhalten werden, indem man die durchgehenden Löcher in der Trägerbahn mit einem Lot bei einer Temperatur unter derjenigen, bei der das Lot schmilzt, z. B. bei Raumtemperatur unter Anwendung von Druck auf das Lot füllt. Beispielsweise kann in einem Fall, wo ein rostfreies Stahlblech als Trägerbahn und Pb-Sn- (Sn 60%, Pb Rest)-Legierungslot verwendet werden, das Lot unter einem Druck von 300 bis 400 kgf/cm2 in die durch­ gehenden Löcher eingebracht werden. Das Einbringen des Lots wird durch Walzen oder Pressen vorgenommen. Je höher die Temperatur ist, bei der das Lot eingebracht wird, desto niedriger wird der zum Einbringen des Lots in die Löcher erforderliche Druck unter der Bedingung, daß die Temperatur den Schmelzpunkt des Lots nicht erreicht. Jedoch muß, da das Lot bei einer hohen Temperatur oxidiert wird, das Lot in einer Atmosphäre von inerten Gasen eingebracht werden, wenn das Einbringen bei einer hohen Temperatur erfolgt.
Durch Abdecken der Trägerbahnoberfläche mit einem Überzug aus einem Formtrennmittel läßt sich der restliche Lotfilm (Restlotfolie), der auf der Trägerbahnoberfläche nach dem Einführen des Lots in die durchgehenden Löcher verbleibt, entfernen. Er kann auch einfach durch mechanisches Schlei­ fen der Oberfläche der Trägerbahn entfernt werden. Weiter kann er entfernt werden indem man Photolacke vorhanden bleiben läßt und dann den Photolack zusammen mit der Restlotfolie abkratzt, welcher Photolack zur Vornahme des Ätzens gebildet worden war.
Gegenstand der Erfindung ist schließlich ein Verfahren zur Montage einer Halbleiteranordnung unter Verwendung eines erfindungsgemäßen Lotträgers, bei dem auf der Halb­ leiteranordnung vorgesehene Lotvorsprünge erhitzt und ge­ schmolzen werden, so daß die Halbleiteranordnung mit einem Schaltungssubstrat verbunden wird, gekennzeichnet durch: Herstellen eines Lots; Füllen der durchgehenden Löcher im Lotträger mit dem Lot; Erhitzen des Lotträgers auf eine Temperatur, bei der das Lot geschmolzen wird; und Positio­ nieren des Lotträgers mit den durchgehenden Löchern an den Stellen, wo die Lotvorsprünge auf der Halbleiteranord­ nung zu bilden sind, so daß Lotkugeln gebildet werden.
Eine Ausgestaltung dieses Verfahrens sieht vor, daß vor dem Bilden der Lotkugeln vorläufiges Lot vorab an den Stellen vorgesehen wird, wo die Lotvorsprünge der Halb­ leiteranordnung zu bilden sind.
Das Lot, das in den durchgehenden Löchern im Lotträger geschmolzen wurde, neigt dazu, aufgrund seiner Oberflächen­ spannung kugelförmig zu werden. Das bedeutet, daß, wenn das durchgehende Loch des Lotträgers in der Weise gebildet wird, daß es sich nach außen hin divergierend wie ein Regen­ schirm erstreckt, eine Kraft zum Drücken des Lots zu einem Öffnungsende mit einer größeren Fläche hin aufgrund der Oberflächenspannung des Lots mit dem Ergebnis erzeugt wird, daß das Lot vorquillt. Wenn das so vorquellende Lot in Kontakt mit den Anschlußflecken eines Mikrochipträgers gebracht wird, bildet das Lot eine Kugelform aufgrund seiner Oberflächenspannung.
Besonders durch Verwendung einer Trägerbahn, die mit dem geschmolzenen Lot nicht reagiert, als Lotträgerbahn läßt sich das ganze im Träger vorgesehene Lot zu einer Kugelge­ stalt mit dem Ergebnis formen, daß die Menge des die Vor­ sprünge bildenden Lots nicht variieren kann.
Die Erfindung wird anhand der Zeichnung näher erläutert; darin zeigen:
Fig. 1 einen Querschnitt eines Lotträgers nach einem Ausführungsbeispiel der Erfindung;
Fig. 2 einen Querschnitt zur Veranschaulichung eines Verfahrens zur Herstellung des Lot­ trägers;
Fig. 3 eine Perspektivdarstellung des Lotträgers zur Veranschaulichung des Zustands der Trennung der Restlotfolie von der Ober­ fläche des Lotträgers gemäß der Erfindung;
Fig. 4a, 4b und 4c schematische Darstellungen zur Veranschauli­ chung des Zustands, in dem Lotvorsprünge der Halbleiteranordnung gebildet werden; und
Fig. 5 eine Perspektivdarstellung zur Veranschauli­ chung des Zustands, in dem der Lotträger gemäß der Erfindung auf eine Spule gewickelt wird.
Beispiel
Fig. 1 ist eine Querschnittsansicht einer Lotträgerbahn 2 gemäß der Erfindung. Als eine Bahn, die nicht direkt mit dem Lot reagiert, wenn sich das Lot im geschmolzenen Zustand befindet, wurde ein 0,25 mm dickes rostfreies Stahl­ blech verwendet. In diesem Blech wurden durchgehende Löcher 3 durch Ätzen gebildet, wobei die durchgehenden Löcher derart angeordnet sind, um einem Muster (mit Abmessungen von 20×20 cm2 und 2×3 Musterstücken, deren jedes 300 Lotvorsprungsstücke hatte) kleiner Anschlußkontakte eines Mikrochipträgers 7 einer in Fig. 4 gezeigten Halbleiteran­ ordnung zu entsprechen.
Das Ätzen wurde in der Weise durchgeführt, daß ein Photolack 2 a aus einem organischen lichtempfindlichen Material auf beide Seiten des Blechs aufgebracht wurde, eine Musterung nach einem Photolithographieverfahren zur Bildung eines Photo­ lackfilms durchgeführt wurde und das so beschichtete Blech in eine Ätzflüssigkeit (30°C) eingetaucht wurde, wobei die Flüssigkeit gerührt wurde, um das Ätzen auf beiden Seiten des Blechs vorzunehmen, welche Ätzflüssigkeit ent­ hielt
CuSO₄4 g 35% HCl20 ml, und Wasser20 ml
Der Photolack auf der Oberfläche des Trägerblechs wurde unter Verwendung eines organischen Lösungsmittels nach Vollendung des Ätzens aufgelöst und entfernt. Bei diesem Ätzen wurde die Abmessung der Öffnung, die im Photolack auf einer Seite (der oberen Seite 3 a), die zum Kontakt mit einer Halbleiteranordnungsoberfläche bestimmt ist, auf der die Lotvorsprünge der Halbleiteranordnung zu bilden sind, mit einem Durchmesser von 320 µm erzeugt, und deren Abmessung auf der Rückseite (Unterseite 3 b) wurde mit einem Durchmesser von 250 µm erzeugt. Als Ergebnis konnten, wie Fig. 1 zeigt, die durchgehenden Löcher 3 von Doppelkegel­ stumpfform, deren jedes im Längsschnitt unsymmetrisch war und deren beide Enden von unterschiedlichem Durchmesser waren, genau gebildet werden. Die Längsschnittfläche eines Teils, der mit dem Ende des größeren Durchmessers versehen war, war größer als die des anderen Teils, der mit dem Ende des kleineren Durchmessers versehen war.
Jedes der durchgehenden Löcher 3 hatte ein Fassungsvermögen, das ausreichte, um einen Pb-Sn (60 Gew.% Sn und Rest Pb)- Legierungslotvorsprung mit 300 µm Durchmesser zu bilden, durch welchen Vorsprung die Halbleiteranordnung 8, die in Fig. 4(a) gezeigt ist, auf einem Vielschichtschaltungs­ substrat montiert wurde. Der Durchmesser des oberen Endes 3 a des durchgehenden Lochs 3 war 320 µm, der Durchmesser des unteren Endes 3 b war 250 µm, und der Durchmesser des engsten Teils 3 c innerhalb des durchgehenden Lochs war 200 µm.
Das Pb-Sn-Legierungslot 4 wurde unter Druck in die in der Trägerbahn 2 vorgesehenen Löcher 3 in einer in Fig. 2 veran­ schaulichten Weise eingebracht.
Das Einbringen des Lots 4 wird auf einer ebenen Platte 1 durchgeführt, die sich durch einwirkenden Druck nicht verformt und aus einem Material besteht, das mit dem ge­ schmolzenen Lot nicht reagiert. Lotfolie 4 von 0,30 mm Dicke wurde auf der Oberseite des Trägerblechs 2 angeord­ net, eine Walze 5 von 600 mm Durchmesser wurde verwendet, und das Lot 4 wurde in die Löcher unter einem Druck von 400 kgf/cm2 bei Raumtemperatur eingedrückt.
Nach dem Einbringen des Lots blieb folienförmiges Lot 4 b (Restlotfolie) auf der Oberfläche des Trägerblechs 2, wel­ ches Lot 4 b dann durch einen drehbaren Mikroschneider abge­ schliffen wurde.
Wie schematisch in Fig. 3 gezeigt ist, kann die Restlotfolie 4 b auch durch Abschaben entfernt werden. In jeder von beiden Arten wurde das in die durchgehenden Löcher eingebrachte Lot nicht entfernt.
Dann wurde bei einer in Fig. 4(a) gezeigten Halbleiteranord­ nung der Lotträger 2, dessen Oberfläche mit einem Lotfluß­ mittel des Harztyps überzogen wird, in Kontakt mit einer Oberfläche mit Anschlußflecken 7 a des Mikrochipträgers 7 gebracht, an welchem die Lotvorsprünge zu bilden sind, und sie wurden auf die Temperatur erhitzt, bei der das Lot schmilzt. Als Ergebnis der Aufbringung des Lotflußmittels wurde es möglich, das geschmolzene Lot wirksam in eine Kugelform zu bringen.
Bevor die Lotkugeln 4 a unter Verwendung der Lotvorsprünge gebildet wurden, hatte man eine kleine Menge von Lot 11 (dessen Zusammensetzung die gleiche ist) vorab auf jeden Anschlußfleck 7 a des Mikrochipträgers 7 durch Ultraschall­ wellenlöten, wie in Fig. 4(b) gezeigt ist, aufgebracht.
Die Lotvorsprünge wurden durch Erhitzen und Schmelzen des im Trägerblech vorgesehenen Lots bei 240°C in einem lnfrarotstrahlenofen gebildet, in dem die Atmosphäre varia­ bel war. Das erhitzte und geschmolzene Lot war, wie in Fig. 4(b) gezeigt ist, aufwärts angeschwollen, wobei seine Form teilweise halbkugelförmig wurde. Als der Anschlußfleck 7 a das so angeschwollene Lot berührte, konnten die kugelför­ migen Vorsprünge, wie in Fig. 4(c) gezeigt, gebildet werden.
Wie oben beschrieben, kann die Halbleiteranordnung auf den Anschlußflecken eines Schaltungssubstrats montiert und damit verbunden werden, indem man die auf dem kleinen An­ schlußkontaktteil der Halbleiteranordnung gebildeten Lot­ vorsprünge verwendet, nachdem die Stellen sowohl der Halb­ leiteranordnung als auch der Anschlußflecken des Schaltungs­ substrats untereinander ausgerichtet worden sind. Die Erhit­ zungsbedingungen können unter Berücksichtigung sowohl des Materials des Schaltungssubstrats als auch der Eigenschaften der Halbleiteranordnung bestimmt werden. Falls erforderlich, kann die Erhitzung in einem inerten Gas, wie z. B. Stick­ stoff oder Argon, vorgenommen werden.
Gemäß Fig. 4(a) wurden eine Halbleiteranordnung 8 mit An­ schlußflecken 7 c und der Mikrochipträger 7 nach einem CCB- Verfahren unter Verwendung eines Hochschmelzpunkt-Lots 9 (Pb-Sn: 5 Gew.% Sn und Rest Pb, Schmelzpunkt 290 bis 310°C) verbunden, und um das Lot 9 herum gebildete Räume wurden mit einem anorganische Teilchen und Gummiteilchen aufweisenden Harz gefüllt, um die Anordnung 8 und den Mikro­ chipträger 7 miteinander zu verbinden. Da das Lot im Lot­ träger gemäß der Erfindung einen niedrigeren Schmelzpunkt als das Hochschmelzpunkt-Lot 9 hatte, konnte die Halbleiter­ anordnung (Halbleiterbauelement + Mikrochipträger) mit dem Schaltungssubstrat ohne irgendeinen Einfluß auf den verbundenen Teil verbunden werden. Weiter kann, wenn ein Teil der auf dem Schaltungssubstrat montierten Halbleiter­ anordnung bricht, dieser leicht ersetzt werden.
Mit dem Träger gemäß der Erfindung kann eine Mehrzahl von Vorsprüngen gleichzeitig auf kleinen Elektroden einer Halb­ leiteranordnung gebildet werden. Weiter kann die Halbleiter­ anordnung natürlich mit dem Mikrochipträger nach einem Verfahren gemäß der Erfindung verbunden werden.
Der Lotträger gemäß der Erfindung kann als ein längliches Blech, wie in Fig. 5 gezeigt, unter Verwendung eines Metallblechs gebildet werden. Wenn es um eine Spule 6 ge­ wickelt wird, fällt das in den Träger eingebrachte Lot nicht ohne weiteres heraus, so daß sich ein großer Vorteil zur Verwirklichung der Massenproduktion der Montage von Halbleitern erzielen läßt.
Durch Verwendung des Lotträgers gemäß der Erfindung können gleichmäßige Lotvorsprünge, deren jeder eine konstante Lotmenge aufweist, leicht auf den Anschlußkontaktteilen einer Halbleiteranordnung gebildet werden. Folglich läßt sich eine hohe Verläßlichkeit erzielen, wenn eine Halb­ leiteranordnung mit genauen Lotvorsprüngen in hoher Dichte auf einem Schaltungssubstrat montiert wird, und man kann einen großen Vorteil für die Herstellung einer elektroni­ schen Schaltungsanordnung erzielen.

Claims (9)

1. Lotträger mit einer Trägerbahn, die eine Mehrzahl klei­ ner durchgehender Löcher mit darin aufgenommenem Lot aufweist, dadurch gekennzeichnet, daß die Trägerbahn (2) selbsttragend und aus einem Material hergestellt ist, das mit dem geschmolzenen Lot (4 a) nicht reagiert, und jedes der Lot (4 a) auf­ nehmenden Löcher (3) ein mit einer größeren Fläche ver­ sehenes Öffnungsende (3 a) als das andere Öffnungsende (3 b) aufweist.
2. Lotträger nach Anspruch 1, dadurch gekennzeichnet, daß in jedem der Löcher (3) die zur Bildung eines Lot­ vorsprungs erforderliche Lotmenge aufgenommen ist,
daß das mit der größeren Fläche versehene Öffnungsende (3 a) das obere Öffnungsende des Lochs (3) ist und
daß jedes Loch (3) in seinem Längsquerschnitt unsymme­ trisch ist.
3. Lotträger nach Anspruch 2, dadurch gekennzeichnet, daß die Trägerbahn (2) aus einem Material besteht, das vom Lot (4 a) kaum benetzt wird.
4. Lotträger nach Anspruch 2, dadurch gekennzeichnet, daß die Trägerbahn (2) aus Metall ist und die durchgehen­ den Löcher (3) darin an den Stellen gebildet sind, die Teilen entsprechen, an denen Lotvorsprünge einer Halb­ leiteranordnung (8) zu bilden sind.
5. Lotträger nach Anspruch 3, dadurch gekennzeichnet, daß jedes in der Trägerbahn (2) gebildete Loch (3) die Form zweier Kegelstümpfe mit unterschiedlichen Durch­ messern an den beiden Enden des Lochs (3) aufweist,
die Längsschnittfläche des einen Kegelstumpfes mit dem größeren Durchmesser am einen Ende (3 a) des Lochs (3) größer als die des anderen Kegelstumpfes mit dem kleine­ ren Durchmesser am anderen Ende (3 b) des Lochs (3) ist und
das Lot (4 a) die Löcher (3) derart füllt, daß die Lotvor­ sprünge durch Schmelzen des Lots (4 a) bildbar sind.
6. Verfahren zur Herstellung eines Lotträgers nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß man ein Lot herstellt;
einen ätzbeständigen Überzug auf eine Trägerbahn aus einem Material, das mit dem geschmolzenen Lot nicht reagiert, aufbringt;
eine Mehrzahl von Öffnungen im Überzug an den Stellen bildet, wo Lotvorsprünge zu bilden sind;
durchgehende Löcher mittels Ätzens der Trägerbahn durch die Öffnungen bildet; und
die durchgehenden Löcher mit dem Lot unter Druck füllt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß man eine Trägerbahn aus einem Material verwendet, die vom Lot kaum benetzt wird.
8. Verfahren zur Montage einer Halbleiteranordnung unter Verwendung eines Lotträgers nach einem der Ansprüche 2 bis 5, bei dem auf der Halbleiteranordnung vorgesehene Lotvorsprünge erhitzt und geschmolzen werden, so daß die Halbleiteranordnung mit einem Schaltungssubstrat verbunden wird, gekennzeichnet durch Herstellen eines Lots;
Füllen der durchgehenden Löcher im Lotträger mit dem Lot;
Erhitzen des Lotträgers auf eine Temperatur, bei der das Lot geschmolzen wird; und
Positionieren des Lotträgers mit den durchgehenden Lö­ chern an den Stellen, wo die Lotvorsprünge auf der Halb­ leiteranordnung zu bilden sind, so daß Lotkugeln gebildet werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß vor dem Bilden der Lotkugeln vorläufiges Lot vorab an den Stellen vorgesehen wird, wo die Lotvorsprünge der Halbleiteranordnung zu bilden sind.
DE3818894A 1987-06-05 1988-06-03 Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung Granted DE3818894A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62139791A JPS63304636A (ja) 1987-06-05 1987-06-05 はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法

Publications (2)

Publication Number Publication Date
DE3818894A1 true DE3818894A1 (de) 1988-12-22
DE3818894C2 DE3818894C2 (de) 1991-01-31

Family

ID=15253510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3818894A Granted DE3818894A1 (de) 1987-06-05 1988-06-03 Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung

Country Status (3)

Country Link
US (1) US4906823A (de)
JP (1) JPS63304636A (de)
DE (1) DE3818894A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0565908A2 (de) * 1992-04-16 1993-10-20 International Business Machines Corporation Vorrichtung und Verfahren zum Spritzgiessen von Lot und deren Anwendung
EP0670594A1 (de) * 1994-03-02 1995-09-06 Kabushiki Kaisha Toshiba Halbleiterpackung und Herstellungsverfahren dafur
US6953145B2 (en) 2000-08-05 2005-10-11 Robert Bosch Gmbh Soldering method for mounting electric components

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048747A (en) * 1989-06-27 1991-09-17 At&T Bell Laboratories Solder assembly of components
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
US5197655A (en) * 1992-06-05 1993-03-30 International Business Machines Corporation Fine pitch solder application
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
DE4322391A1 (de) * 1993-06-30 1995-01-12 Volker Hoehns Bondeinrichtung
JPH07122594A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 導電性バンプの形成方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5547902A (en) * 1995-01-18 1996-08-20 Advanced Micro Devices, Inc. Post hot working process for semiconductors
DE19507207A1 (de) * 1995-03-02 1996-09-05 Sel Alcatel Ag Verfahren zur Herstellung von Kontaktwarzen aus Lötmetall auf metallischen Kontaktflächen
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
JP3346695B2 (ja) * 1996-02-23 2002-11-18 京セラ株式会社 半導体素子収納用パッケージの製造方法
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
US6063701A (en) * 1996-09-14 2000-05-16 Ricoh Company, Ltd. Conductive particle transferring method
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
JP3410639B2 (ja) * 1997-07-23 2003-05-26 株式会社日立製作所 ペースト充填方法及びはんだ付け方法及びペースト印刷機
US6689982B2 (en) 1997-10-16 2004-02-10 Magna International, Inc. Apparatus and method for welding aluminum tubes
US6713707B2 (en) 1997-10-16 2004-03-30 Magna International, Inc. Welding material and method without carrier
US6621037B2 (en) * 1997-10-16 2003-09-16 Magna International Inc. Welding material with conductive sheet and method
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US6056191A (en) 1998-04-30 2000-05-02 International Business Machines Corporation Method and apparatus for forming solder bumps
US6402014B1 (en) 1998-05-29 2002-06-11 Hitachi, Ltd. Method of forming bumps
US6869008B2 (en) 1998-05-29 2005-03-22 Hitachi, Ltd. Method of forming bumps
SG74729A1 (en) * 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6758387B1 (en) * 1999-10-20 2004-07-06 Senju Metal Industry Co., Ltd. Solder coated material and method for its manufacture
JP2002111201A (ja) * 2000-10-03 2002-04-12 Ibiden Co Ltd プリント基板の製造方法
US20020146896A1 (en) * 2001-04-06 2002-10-10 Yoo Woo Sik Metallizaton methods using foils
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
WO2015052780A1 (ja) * 2013-10-08 2015-04-16 リンテック株式会社 電子部品実装体の製造方法
US9263329B2 (en) * 2014-03-19 2016-02-16 Intel Corporation Methods of connecting a first electronic package to a second electronic package
CN112333929B (zh) * 2020-11-02 2021-11-09 丽水阡陌汽车电子有限公司 一种大规模集成电路芯片生产加工处理设备
CN112743278B (zh) * 2020-12-24 2022-07-12 上海洪铺钢结构工程有限公司 一种钢箱梁焊接用翻转胎架

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621564A (en) * 1968-05-10 1971-11-23 Nippon Electric Co Process for manufacturing face-down-bonded semiconductor device
JPS5835935A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 半導体装置及びその製造方法
JPS60117643A (ja) * 1983-11-29 1985-06-25 Nec Kansai Ltd 双方向性ツエナ−ダイオ−ド
JPS60234396A (ja) * 1984-05-08 1985-11-21 富士通株式会社 ハンダパツドの形成方法
JPS61244035A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd バンプ電極の接続方法
JPS61251152A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd バンプ形成方法
JPS61296728A (ja) * 1985-06-26 1986-12-27 Fujitsu Ltd 集積回路接続部の形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320658A (en) * 1964-06-26 1967-05-23 Ibm Method of making electrical connectors and connections
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
NL6613526A (de) * 1966-09-26 1968-03-27
US3531852A (en) * 1968-01-15 1970-10-06 North American Rockwell Method of forming face-bonding projections
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
GB1407710A (en) * 1973-05-15 1975-09-24 Standard Telephones Cables Ltd Electrical contact rivet
JPS5846388B2 (ja) * 1978-04-19 1983-10-15 日本電気ホームエレクトロニクス株式会社 半田供給方法
US4209893A (en) * 1978-10-24 1980-07-01 The Bendix Corporation Solder pack and method of manufacture thereof
US4216350A (en) * 1978-11-01 1980-08-05 Burroughs Corporation Multiple solder pre-form with non-fusible web
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621564A (en) * 1968-05-10 1971-11-23 Nippon Electric Co Process for manufacturing face-down-bonded semiconductor device
JPS5835935A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 半導体装置及びその製造方法
JPS60117643A (ja) * 1983-11-29 1985-06-25 Nec Kansai Ltd 双方向性ツエナ−ダイオ−ド
JPS60234396A (ja) * 1984-05-08 1985-11-21 富士通株式会社 ハンダパツドの形成方法
JPS61244035A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd バンプ電極の接続方法
JPS61251152A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd バンプ形成方法
JPS61296728A (ja) * 1985-06-26 1986-12-27 Fujitsu Ltd 集積回路接続部の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0565908A2 (de) * 1992-04-16 1993-10-20 International Business Machines Corporation Vorrichtung und Verfahren zum Spritzgiessen von Lot und deren Anwendung
EP0565908A3 (de) * 1992-04-16 1994-02-16 Ibm
EP0670594A1 (de) * 1994-03-02 1995-09-06 Kabushiki Kaisha Toshiba Halbleiterpackung und Herstellungsverfahren dafur
US5814890A (en) * 1994-03-02 1998-09-29 Kabushiki Kaisha Toshiba Thin-type semiconductor package
US6953145B2 (en) 2000-08-05 2005-10-11 Robert Bosch Gmbh Soldering method for mounting electric components

Also Published As

Publication number Publication date
JPS63304636A (ja) 1988-12-12
US4906823A (en) 1990-03-06
JPH0465535B2 (de) 1992-10-20
DE3818894C2 (de) 1991-01-31

Similar Documents

Publication Publication Date Title
DE3818894C2 (de)
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE3042085C2 (de) Halbleiteranordnung
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE1300788B (de)
DE3150880A1 (de) "leitende paste und verfahren zu ihrer herstellung"
DE2601765A1 (de) Mikrokugel aus lotmaterial mit einem metallischen kern und verfahren zur herstellung derselben
DE1640467B1 (de) Verfahren zum kontaktgerechten Aufbringen von mikrominiaturisierten Komponenten auf eine dielektrische Grundplatte
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE19811870A1 (de) Thermistorelement
DE10116531A1 (de) Widerstand mit niedrigem Widerstandswert
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
DE69837669T2 (de) Herstellungsverfahren für einen anisotropischen leiterfilm mit leitenden einsatzstücken
EP0781186B1 (de) Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE69833401T2 (de) Oberflächenmontierte Anordnung von elektronischen Bauteilen
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
WO2002076159A1 (de) Verbund aus flächigen leiterelementen
DE3700912A1 (de) Verfahren zum herstellen elektrischer schaltkreise auf grundplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/50

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee