DE3042085C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3042085C2
DE3042085C2 DE3042085A DE3042085A DE3042085C2 DE 3042085 C2 DE3042085 C2 DE 3042085C2 DE 3042085 A DE3042085 A DE 3042085A DE 3042085 A DE3042085 A DE 3042085A DE 3042085 C2 DE3042085 C2 DE 3042085C2
Authority
DE
Germany
Prior art keywords
solder
spacers
semiconductor die
semiconductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3042085A
Other languages
English (en)
Other versions
DE3042085A1 (de
Inventor
Muneo Yokohama Oshima
Ryohei Satoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3042085A1 publication Critical patent/DE3042085A1/de
Application granted granted Critical
Publication of DE3042085C2 publication Critical patent/DE3042085C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

45
50
40
Die Erfindung bezieht sich auf eine Halbleiteranordnung der im Oberbegriff des Patentanspruchs 1 vorausgesetzten Art, wie sie aus der US-PS 38 71 014 bekannt ist.
Aus dem Ausführungsbeispiel gemäß Fig. 2 der US-PS 38 71 014 sind Abstandsstücke aus Lot mit faßförmig-säulenartiger Gestalt bekannt, welche im Bereich der Ecken des aufgelöteten Halbleiterplättchens angeordnet sind. Wegen Form und Lage dieser Abstandsstücke werden jedoch bei Temperaturwechsel durch die unterschiedliche Ausdehnung der Schaltungsplatte und des Halbleiterplättchens insbesondere auf die Lötverbindungsstellen dieser Abstandsstücke mit den metallisierten Bereichen auf der Schaltungsplatte bzw. mit den entsprechenden metallisierten Bereichen auf dem Halbleiterplättchen große Scherkräfte ausgeübt, die u. U. zum Abreißen einer dieser Lotverbindungsstellen führen. Dies hat zwar, solange es sich bei den Abstandssiükken nur um solche mit rein mechanischer Abstandshaltefunktion handelt und die Abstandsstücke nicht gleichzeitig eine elektrische Verbindung herstellen, in der Regel nicht den Ausfall der Halbleiteranordnung zur Folge. Eine derartige Lösung muß aber wegen der bedingten Zuverlässigkeit einer derartigen potentiellen Sollbruchstelle als unbefriedigend angesehen werden.
Andererseits bedürfen die anderen in der US-PS 71 014 angegebenen Lösungen, welche darauf hin-
60
65 auslaufen, die obengenannten Scherkräfte durch günstige Anordnung der Abstandsstücke innerhalb der Verbindungsstücke zu minimieren, eingehender Berechnungen und möglicherweise auch einiger Experimente bzw. lassen sich bei vorgegebener Anordnung der Anschlußflecken auf dem Halbleiterplättchen gar nicht in dem wünschenswerten Ausmaß minimieren.
Schließlich können bei allen in der US-PS 38 71 014 aufgeführten Ausführungsbeispielen Torsionskräfte durch ungewolltes Verdrehen des Halbleiterplättchens gegen die Schaltungsplatte auftreten, wobei die Verdrehung dadurch entsteht, daß die Abstandsstücke beim Abkühlvorgang zu unterschiedlichen Zeitpunkten erstarren. Diese Torsionskräfte führen auch in den Verbindungsstücken zu unerwünschten Scherspannungen.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der eingar.gs vorausgesetzten Art so zu verbessern, daß in den säulenartig ausgebildeten Verbindungsstücken geringere mechanische Scherspannungen als beim Stand der Technik auftreten und deshalb die Kontaktierung des Halbleiterplättchens zuverlässiger als bisher ist
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst
Eine Ausgestaltung der Erfindung ist im Patentanspruch 2 gekennzeichnet
Dank der Nichtbenetzung der Halbleiterplättchenoberfläche durch das die Abstandsstücke bildende Lot und dessen höheren Schmelzpunkts und somit späteren Schmelzens als das die elektrischen Verbindungsstücke bildende Lot treten in den letzteren geringere mechanische Scherspannungen auf, so daß die Kontaktierung des Halbleiterplättchens mit erhöhter Zuverlässigkeit gewährleistet ist.
Bei der Herstellung der erfindungsgemäßen Halbleiteranordnung werden durch den Erhitzungsvorgang des Halbleiterplättchens und der Schaltungsplatte zunächst die zu verbindenden Anschlußflecken verlötet, wonach das Lot auf den gegeneinander isolierten metallisierten Bereichen, d. h. den späteren Abstandsstücken, schmilzt. Das geschmolzene Lot auf diesen Bereichen drückt das Halbleiterplättchen wegen der Oberflächenspannung des geschmolzenen Lots ohne Benetzen des Halbleiterplättchens nach oben, wodurch das geschmolzene Lot an jedem Anschlußflecken, d. h. den späteren Verbindungsstücken die Form eines Kreiszylinders oder einer Sanduhr erhält. Da die späteren Abstandsstücke das Halbleiterplättchen nicht benetzen, wird das Halbleiterplättchen durch diese Abstandsstücke nach oben gedrückt, ohne in Horizontalrichlung bewegt zu werden und ohne in einer Horizontalebene gedreht zu werden; daher wird das Kontakt- bzw. Verbindungslot in den Verbindungsstücken keiner Torsion ausgesetzt. Schließlich erstarrt beim Abkühlen zuerst das Lot der Abstandsstücke und dann das Lot der Verbindungsstücke.
Die Höhe der Abstandsstücke läßt sich durch die Menge des Lots, das als Blech-Streifen oder als Paste zugeführt und auf den gegeneinander isolierten metallisierten Bereichen angeordnet wird, dosieren.
Die Erfindung wird anhand eines in der Zeichnung veranschaulichten Ausführungsbeispiels näher erläutert; darin zeigt
F i g. I eine Aufsicht der Halbleiteranordnung gemäß der Erfindung;
Fig. 2 einen Schnitt der Anordnung längs der Linie V-V in Fi g. 1; und
F i g. 3a, 3b und 3c entsprechende Schnitte zur Veran-
20
25
30
35
schaulichung verschiedener Schritte bei der Herstellung der Halbleiteranordnung gemäß der Erfindung.
Es soll nun ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert werden.
Gemäß F i g. 1, die in Aufsicht Verbindui igsteile einer Halbleiteranordnung gemäß der Erfindung zeigt, sind Lotsäulen 23 als Verbindungsstücke zum elektrischen Anschluß eines Halbleiterplättchens 21 und einer Schaltungsplatte 24 an vielen Stellen auf einem Umfangsteil des Halbleiterplättchens 21 angeordnet, und Lotab-Standsstücke 33 sind auf der Schalungsplatte 24 an einem mittleren Teil des Halbleiterplättchens 21 entsprechenden Stellen angebracht F i g. 2 ist eine Schnittdarstellung der Verbindungsteile längs der Linie V-V in F i g. 1. Gemäß F i g. 2 ist das Halbleiterplättchen 21 mit der Schaltungsplatte 24 durch die Lotsäulen 23 elektrisch in der Weise verbunden, daß die Höhe und die Form der Lotsäulen 23 durch die Lot-Abstandsstücke 33 gesteuert werden, die auf gegeneinander isolierten metallisierten Bereichen 34 vorgesehen sind, die auf der Schaltungsplatte 24 gebildet sind.
Es soll nun das Vorgehen bei der Herstellung der in F i g. 1 und 2 gezeigten Halbleiteranordnung anhand der F i g. 3a, 3b und 3c erläutert werden. Zunächst wird Lot auf Anschlußflecken 22, die auf einem Halbleiterplättchen 21, wie z. B. einer integrierten Schaltung, vorgesehen wurden, an bestimmten Stellen durch Aufdampftechniken od. dgl. abgeschieden. Das so abgeschiedene Lot wird durch geeignete Heizorgane geschmolzen und danach erstarren gelassen, um kleine Lothügel 26 mit einem Durchmesser von etwa 150μηι und einer Höhe von etwa 80 bis 120 μίτι zu bilden. Dabei wird ein Blei als Hauptbestandteil und 5 bis 10Gew.-% Zinn enthaltendes Lot verwendet. Jedoch kann auch ein anderes, einen niedrigeren Schmelzpunkt aufweisendes Lot verwendet werden.
Andererseits wird leitende Paste (z. B. eine leitende Ag-Pd-Paste) auf eine Schaltungsplatte 24 an denen der Anschlußflecken 22 entsprechenden Stellen und an anderen Stellen gedruckt und dadurch eingebrannt, um den Anschlußflecken 22 entsprechende Anschlußflekken 25 und gegeneinander isolierte metallisierte Bereiche 34 zu bilden. Anschließend wird Lot auf die Anschlußflecken 25 durch Drucken von Lotpaste darauf zugeführt. Man läßt dann das Lot schmelzen und erstarren, um auf jeder der Anschlußflecken 25 einen kleinen Lothügel 27 mit einem Durchmesser von etwa !50 bis 200 μίτι und einer Höhe von etwa 30 bis 50 μιη zu bilden. Das Lot für die Hügel 27 kann eines mit der gleichen Zusammensetzung wie der zur Bildung der kleinen Hügel 26 verwendeten sein. Außerdem wird Lot 35, das ein Blech von etwa 80 bis 150 μιη Dicke oder eine gedruckte Pastenschicht mit einer Dicke von etwa 80 bis 150 μπι sein kann, auf jedem der Bereiche 34 angebracht und an jedem Bereich 34 durch ein darauf aufgebrachtes Flußmittel zeitweilig festgelegt. Das Material für das Lot 35 wird so gewählt, daß es einen um etwa 5 bis 60C höheren Schmelzpunkt als das Lot für die kleinen Hügel 26 und 27 hat. Dann wird die gegenseitige Lageeinstellung zwischen dem Halbleiterplättchen 21 und der Schaltungsplatte 24, die der vorstehend erläuterten Behandlung unterworfen wurden, unter Verwendung geeigneter Positionierungsmittel vorgenommen, und das Halbleiterplättchen 21 wird zeitweilig an der Platte 24 durch ein auf die kleinen Lothügel 27 aufgebrachtes Flußmittel fixiert. So wird ein Aufbau gebildet, wie er in F i g. 3a dargestellt ist. Anschließend wird der in Fig. 3a dargestellte Aufbau mittels geeigneter Heizorgane, wie 2. B.
eines Heizofens oder eines Lötbadcs, auf eine um etwa 200C oder mehr höhere Temperatur eis den Schmelzpunkt des Lots 35 erhitzt Wenn die Temperatur des in F i g. 3a gezeigten Aufbaus erhöht wird, schmelzen zunächst die kleinen Lothügel 26 und 27 und bilden die Verbindungsstücke 43, im folgenden auch Lotsäulen genannt zum Verbinden des Halbleiterplättchens 21 und der Schaltungsplatte 24, wie in Fig.3b gezeigt ist. Das Plättchen 21 ist also mit der Platte 24 durch die aus geschmolzenem Lot bestehenden Lotsäulen 43 elektrisch kontaktiert Dann schmilzt das Lot 35 und bildet auf den Bereichen 34 Abstandsstücke 33, deren jedes aus geschmolzenem Lot besteht und die Form einer faßförmigen Säule hat. Das Halbleiterplättchen 21 wird durch die Lot-Abstandsstücke 33 nach oben gedrückt, ohne in einer Horizontalrichtung bewegt und ohne in einer Horizontalebene gedreht zu werden, da die Lotabstandsstücke 33 das Halbleiterplättchen 21 nicht benetzen. So wird jede der Lotsäulen 43 gestreckt, so daß sie die Form eines Kreiszylinders oder einer Sanduhr 23 hat, wie in Fig. 3cgezeigt ist. Der in Fig. 3cdargestellte Aufbau wird dann auf Raumtemperatur abgekühlt, und damit ist das Halbleiterplättchen 21 mit der Schaltungsplatte 24 verbunden. Die elektrische und mechanische Verbindung zwischen dem Plättchen 21 und der Platte 24 ist so vervollständigt.
Weiter hängt das auf den Schwerpunkt des Halbleiterplättchens 21 bezüglich dessen geometrischen Mittelpunkts einwirkende Schwerkraftmoment von der Gewichtsverteilung der auf dem Halbleiterplättchen 21 vorgesehenen Verdrahtungsleiter, der Gewichtsverteilung der Lotsäulen 23 und der Gewichtsverteilung des Halbleiterplättchens 21 selbst ab. Damit die Oberflächenspannung des auf den metallisierten Bereichen 34 geschmolzenen Lots 33 das erwähnte Schwerkraftsmoment aushält und das Halbleiterplättchen 21 in einem bestimmten Abstand von der Schaltungsplatte 24 gehalten wird, sollen die Bereiche 34, wenn möglich, an der Außenseite der Anschlußflecken 25 angeordnet werden, obwohl eine solche Anordnung in der Zeichnung nicht dargestellt ist.
Wie bereits erläutert wurde, werden erfindungsgemäß Lot-Abstandsstücke nur zum Aufwärtsdrücken eines Halbleiterplättchens auf gegeneinander isolierten metallisierten Bereichen gebildc die auf einer Schalungsplatte vorgesehen sind, und jede der Lotsäulen zur Kontaktierung oder Verbindung des Halbleiterplättchens und der Schaltungsplatte wird durch die Oberflächenspannung der Lotabstandsstücke so verlängert und gestreckt, daß sie die Form eines Kreiszylinders oder einer Sanduhr hat. Die Lotsäulen können so ohne weiteres mit einer gewünschten Form gebildet werden, und außerdem verteilt sich die auf jede Lotsäule einwirkende mechanische Beanspruchung gleichmäßig längs der \chse der Lotsäule. So wird das Halbleiterplättchen mit der Schaltungsplatte mit hoher Verläßlichkeit elektrisch und mechanisch verbunden. Außerdem dienen die Lot-Abstandsstücke als Teile zum Ableiten der im Halbleiterplättchen erzeugten Wärme, wodurch die Verläßlichkeit des Aufbaus weiter gesteigert wird. Die Halbleiteranordnung gemäß der Erfindung hat somit mehrere Vorteile, wie oben erläutert ist, und kann daher einen großen Beitrag auf einem technischen Gebiet einschließlich der integrierten Hybridschaltungen leisten, die in steigendem Umfang verwendet werden.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Halbleiteranordnung, bei welcher ein Halbleiterplättchen kopfüber auf einer Schaltungsplatte angeordnet ist und zur elektrischen Verbindung die Anschlußflecken des Halbleiterplättchens mit entsprechenden Anschlußflecken der Schaltungsplatte über annähernd kreiszylindrisch ausgebildete Verbindungsstücke aus Lot verbunden sind und bei welcher außerdem faßförmig-säulenartig ausgebildete Abstandsstücke aus Lot vorgesehen sind, welche bei der fertigen Anordnung mit gegeneinander isolierten, metallisierten Bereichen der Schaltungsplatte verlötet sind, und mittels welcher bei der Herstellung der Anordnung der vorgesehene Abstand zwischen Halbleiterplättchen und Sc'iialtungsplattc dadurch eingestellt wird, daß ein diesem Abstand, dem Gewicht des Halbleiterplättchens und der Fläche der metallisierten Bereiche entsprechendes Volumen Lotes auf diese Bereiche aufgebracht wird, so daß beim Wiederaufschmelz-Löten der Anordnung die Abstandsstücke gebildet werden, welche infolge der Oberflächenspannung des Lotes die faßförmigsäulenartige Gestalt annehmen, während die Verbindungsstücke zu der annähernd kreiszylindrischen Form auseinandergezogen werden, dadurch gekennzeichnet, daß das Lot, aus welchem die Abstandsstücke bestehen, die Oberfläche des Halbleiterplättchens nicht benetzt und deshalb die Abstandsstücke mit dem Halbleiterplättchen nicht verlötet sind und daß dieses Lot einen höheren Schmelzpunkt aufweist als das Lot, aus welchem die elektrischen Verbindungsstücke bestehen.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Vielzahl von Verbindungs- und Abstandsstücken die Abstandsstücke außerhalb der Verbindungsstücke angeordnet sind.
DE3042085A 1979-11-12 1980-11-07 Halbleiteranordnung Expired DE3042085C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979155903U JPS5678356U (de) 1979-11-12 1979-11-12

Publications (2)

Publication Number Publication Date
DE3042085A1 DE3042085A1 (de) 1981-06-04
DE3042085C2 true DE3042085C2 (de) 1984-09-13

Family

ID=15616027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3042085A Expired DE3042085C2 (de) 1979-11-12 1980-11-07 Halbleiteranordnung

Country Status (3)

Country Link
JP (1) JPS5678356U (de)
DE (1) DE3042085C2 (de)
GB (1) GB2062963B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003070A1 (de) * 1990-02-02 1991-08-08 Telefunken Electronic Gmbh Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8122540U1 (de) * 1981-07-31 1983-01-13 Philips Patentverwaltung Gmbh, 2000 Hamburg "informationskarte mit integriertem baustein"
JPS5873127A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd Ｉｃチツプのはんだ溶融接続方法
GB8324839D0 (en) * 1983-09-16 1983-10-19 Lucas Ind Plc Mounting carrier for microelectronic silicon chip
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
GB2156153B (en) * 1984-03-21 1988-02-24 Pitney Bowes Inc Alignment process for semiconductor chips
GB8522429D0 (en) * 1985-09-10 1985-10-16 Plessey Co Plc Alignment for hybrid device
US4763829A (en) * 1986-06-04 1988-08-16 American Telephone And Telegraph Company, At&T Bell Laboratories Soldering of electronic components
GB2194387A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5311405A (en) * 1993-08-02 1994-05-10 Motorola, Inc. Method and apparatus for aligning and attaching a surface mount component
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
WO1996031905A1 (en) 1995-04-05 1996-10-10 Mcnc A solder bump structure for a microelectronic substrate
EP0899787A3 (de) * 1997-07-25 2001-05-16 Mcnc Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen
DE19738399A1 (de) * 1997-09-03 1999-03-04 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
EP1168429A1 (de) * 2000-06-28 2002-01-02 Telefonaktiebolaget L M Ericsson (Publ) Integriertes Halbleiterchip und Verfahren, um dieses auf eine Leiterplatte zu montieren
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7049216B2 (en) 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
DE102005043910A1 (de) * 2005-09-14 2007-03-15 Weissbach, Ernst-A. Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
US8026583B2 (en) 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
FR2918212B1 (fr) * 2007-06-27 2009-09-25 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de rayonnements electromagnetiques et procede pour remplacer un module elementaire d'une telle matrice de detection.
DE102012105297A1 (de) 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
JP6702019B2 (ja) * 2016-06-22 2020-05-27 株式会社ジェイテクト 半導体装置
WO2023218301A1 (en) * 2022-05-09 2023-11-16 International Business Machines Corporation Electronic structure and method of manufacturing an electronic structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003070A1 (de) * 1990-02-02 1991-08-08 Telefunken Electronic Gmbh Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper

Also Published As

Publication number Publication date
JPS5678356U (de) 1981-06-25
GB2062963A (en) 1981-05-28
GB2062963B (en) 1984-05-23
DE3042085A1 (de) 1981-06-04

Similar Documents

Publication Publication Date Title
DE3042085C2 (de) Halbleiteranordnung
DE3725438C2 (de) Sicherung
DE1300788C2 (de) Verfahren zur herstellung kugeliger loetperlen auf traegerplatten
DE3536908C2 (de)
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE1640457C2 (de)
DE1640467B1 (de) Verfahren zum kontaktgerechten Aufbringen von mikrominiaturisierten Komponenten auf eine dielektrische Grundplatte
DE3818894A1 (de) Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung
DE19927046A1 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE1950516B2 (de) Verbindung elektrischer leiter
DE1614975C3 (de) Montageband zum Anschließen von elektrischen Bauelementen und Verfahren zum Herstellen eines solchen Montagebandes
EP2361001A1 (de) Lötmaske für Wellenlötverfahren und Verfahren zum Selektivlöten einzelner Bauteile einer Leiterplatte in einem Wellenlöt-Automaten
DE3440109C2 (de)
EP1948386B1 (de) Verfahren zur herstellung einer kontaktanordnung zwischen einem mikroelektronischen bauelement und einem trägersubstrat sowie eine mit dem verfahren hergestellte bauteileinheit
DE2259133A1 (de) Verfahren zum kontaktieren einer halbleiteranordnung
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
EP0224733A1 (de) Elektrischer Kondensator aus einem Stapel aus Kunststofflagen mit stirnseitig befestigten Anschlussdrähten
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE3217345C2 (de)
DE10334634B3 (de) Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
DE3319339C2 (de)
EP1111974B1 (de) Verfahren zur Herstellung einer Lötverbindung
DE1564856C3 (de) Verfahren zum Auflöten von Halbleiterbauelementen auf Kontaktfinger eines Kontaktierungsstreifens
DE1616732B1 (de) In Mikromodultechnik ausgefuehrte elektrische Schaltung
DE10014308A1 (de) Vorrichtung zum Herstellen einer Vielzahl von Bondverbindungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition