DE1640457C2 - - Google Patents

Info

Publication number
DE1640457C2
DE1640457C2 DE19661640457 DE1640457A DE1640457C2 DE 1640457 C2 DE1640457 C2 DE 1640457C2 DE 19661640457 DE19661640457 DE 19661640457 DE 1640457 A DE1640457 A DE 1640457A DE 1640457 C2 DE1640457 C2 DE 1640457C2
Authority
DE
Germany
Prior art keywords
semiconductor component
substrate
layer
contact strips
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19661640457
Other languages
English (en)
Other versions
DE1640457B1 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US466182A external-priority patent/US3325882A/en
Application filed filed Critical
Publication of DE1640457B1 publication Critical patent/DE1640457B1/de
Application granted granted Critical
Publication of DE1640457C2 publication Critical patent/DE1640457C2/de
Granted legal-status Critical Current

Links

Description

nach dem Einsetzen des Halbleiterbauteils (16) in
die Aussparung der Substratplatte (10) der den Abstand (20) bildende freie Raum mit einem wieder
entfernbaren pulverisierten Stoff (22) angefüllt wird, Die Erfindung bezieht sich auf ein Verfahren der im
daß dann die Kontaktstreifen (12) durch Nieder- Oberbegriff des Anspruchs 1 genannten Art.
schlagen einer metallischen Schicht auf die Oberflä- öei der Herstellung monolithischer oder integrierter
ehe des pulverisierten Stoffes (22) derart aufge- Bauteile für elektronische Schaltungen treten häufig bracht werden, daß sie eine leitende Verbindung 25 Probleme auf bei der Herstellung zuverlässiger elektrizwischen den auf der Substratoberfläche befindli- scher Verbindungen, die sich von dem als Träger wirchen Kontakten (12/t) und den auf der Oberfläche kenden Substrat zu den gewünschten Schaltpunkten des Haibleiterbauteils (16) befindlichen Kontakten auf jedem der monolithischen oder integrierten HaIb-(12fi) herstellen, und daß schließlich der pulverisier- leiterbauteile erstrecken. Eines der dabei auftretenden te Stoff (22) aus dem genannten Abstandsraum (20) 30 Probleme besteht darin, daß infolge der unterschiedli-
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß auf die genannte Chromschicht eine Goldschicht aufgedampft wird, daß auch auf die Unterseite des einzusetzenden Halbleiterbauteils (16) eine Goldschicht aufgedampft wird und daß die eutektische Verbindungsschicht (18) durch Aufheizen des Substrats (10) und des in die Aussparung eingesetztenHalbleiterbauteils (16) auf über 37O0C erzeugt wird, wobei zum Zwecke der Herstellung der Verbindung die Oberfläche des Halbleiterbauteils (16) mit einem geringen Druck in der Größenordnung von wenigen 100 ρ belastet wird.
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Aufdampfe'n des Aluminiums zum Zweck der Bildung der Kontaktstreifen (12) durch Abdeckmasken aus Molybdän hindurch erfolgt.
wieder entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der pulverisierte Stoff (22) aus dem genannten Abstandsraum (20) durch Ultraschall wieder entfernt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ultraichallbehandlung durchgeführt wird, während sich die Substratplatte (10) mit dem darauf befindlichen Halbleiterbauteil (16) in einer Acetonlösung befindet.
4. Verfahren nach Anspruch 1, dadurch gekenn-Eeichnet, daß als pulverisierter Stoff (22) Siliziumoxid verwendet wird.
5. Verfahren nach Anspruch 1, dadurch gekenn-
chen thermischen Ausdehnungskoeffizienten des Substrats bzw. des Halbleiterbauteils die Gefahr des Zerbrechens des Halbleiterbauteils besteht. Bei einem z. B. aus »Microelectronics«, Mc Graw-Hill Book Company, New York, Toronto, London, 1963, S. 160' und 161, bekannten Verfahren ist zwischen dem in einer Aussparung des Keramikbubstrats angeordneten Halbleiterbauteil eine Zwischenschicht aus Kunstharz angeordnet, und die elektrischen Verbindungen laufen von den auf der Substratoberfläche befindlichen Kontakten über diese Kunstharzzwischenschicht zu den auf dem Halbleiterbauteil befindlichen Kontakten. Dies bringt jedoch keine grundsätzliche Lösung der aus den unterschiedlichen thermischen Ausdeh-
reichnet, daß das Aufbringen der Kontaktstreifen 45 nungskoeffizienten resultierenden Schwierigkeiten. (12) durch Aufdampfen von Aluminium durch eine Zum Beispiel besteht die Gefahr, daß die die elektri-
Abdeckmaske hindurch erfolgt.
6. Verfahren nach Anspruch 1 oder 4. dadurch gekennzeichnet, daß der pulverisierte Stoff (22) unter Vibration in den Abstandsraum (20) eingefüllt wird.
7. Verfahren nach Anspruch 6, dadurch gekennleichnet, daß nach Einfüllen des pulverisierten Stoffes (22) in den Abstandsraum (20) die Oberfläche d Fllff (2)
schen Verbindungen tragende Kunstharzschicht Temperaturänderungen in gewissem Maße herausgedrückt wird.
Ε"; ist auch bekannt, elektrische Verbindungen zwischen dem Halbleiterplättchen und den Kontakten des tragenden Substrats mittels Thermokompressionsverfahren herzustellen. Jedoch ist es hierfür erforderlich, den betreffenden Halbleiterbauteil bzw. einen Teil des
des Füllstoffes (22) auf die Höhe der Substratober- 55 selben auf einer verhältnismäßig hohen Temperatur zu fläche (14) bzw. die Höhe der Oberfläche des Halbleiterbauteils (16) eingeebnet wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein aus Silizium bestehender monolithischer Halbleiterbauteil (16) in einer Aussparung einer aus Aluminiumoxid bestehenden Substratplatte durch eine eutektische Gold-Silizium-Vcrbindungsschicht (18) befestigt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß als Haftschicht auf die Bodenfläche der in der Substratplatte (JO) befindlichen Aussparung eine dünne Chromschicht aufgedampft wird.
halten, und der zeitliche und apparaturmäßige Aufwand ist ziemlich groß.
Ein dem Oberbegriff des Anspruchs 1 entsprechendes Verfahren ist aus der DT-AS 11 80 067 bekannt. Dabei werden die Kontaktstreifen an dem Halbleiterbauteil angebracht, während dieses noch mit einer großen Anzahl identischer Halbleiterbauteile in einem gemeinsamen Halbleiterplättchen zusammenhängt. Vor dem Aufdampfen des Kontaktstreifens wird eine in dem Halbleiterplättchen befindliche, den Halbleiterbauteil umgebende Vertiefung mit einem thermoplastischen Material ausgefüllt, und dann werden die Kontaktstreifen mittels Aufdampfung durch geeignete Mas-
ken hindurch so aufgebracht, daß jeder Kontaktstreifen sich von dem Kontakt des Halbleiterbauteils aus bis auf die Oberfläche des thermoplastischen Materials erstreckt, so daß nach Entfernen des thermoplastischen Materials die Kontaktstreifen sich teilweise frei von ; dem Halbleiterbauteil weg erstrecken. Der Halbleiterbauteil wird dann von den übrigen Halbleiterbauteilen getrennt und in die Ausnehmung eines Substrats eingesetzt. Die frei verlaufenden Teile des Kontaktstreifens überbrücken den freien Raum zwischen der Oberfläche des Halbleiterbauteils und der Substratplattenoberfläche des Halbleiterbauteils und können dann z. B. durch eine Punktschwe'.ßung mit den Kontakten des Substrats verbunden werden. Es können auch Lot- oder Leitlackverbindungen vorgesehen werden. Der den ig. Halbleiterbauteil mindestens teilweise umgebende freie Raum gewährleistet die Möglichkeit einer seitlichen thermischen Ausdehnung des Halblei'erbauteils relativ zu dem Substrat.
Die Aufgabe der vorliegenden Erfindung ist es, das für die Massenherstellung geeignete Verfahren zur Herstellung elektrischer Verbindungen gemäß Oberbegriff des Patentanspruchs 1 so zu verbessern, daß unter Vermeidung von Schweiß-, Lot- und Leitlackverbindungen ohne Erhöhung des Aufwandes mehrere Verbindungen gleichzeitig ausgeführt werden können.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst
Bei dem erfindungsgemäßen Verfahren w:rd unter Aufrechterhaltung des Vorteils, daß thermische Spannungen sich nicht nachteilig auf die hergestellten Verbindungen auswirken, der weitere Vorteil erreicht, daß die Anbringung der Kontaktstreifen für viele Verbindungen gleichzeitig erfolgen kann, also das Löten oder Schweißen einzelner Kontaktstreifen nicht erforderlich ist.
Vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens nach Patentanspruch 1 sind in den Patentansprüchen 2 bis 11 beschrieben.
Ein bevorzugtes Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt
Fig. IA eine vergrößerte Perspektivansicht eines Halbleiterbauteils, der in eine Aussparung eines Substrats eingesetzt ist, mit voneinander getrennten, elektrisch leitfähigen Kontaktstreifen auf der Substrat- und der Halbleiterbauteiloberfläche,
F i g. IB eine Perspektivansicht ähnlich F i g. IA mit in den Abstandsraum um den Halbleiterbautei·! herum eingefüllten SiO2-Partikeln,
F i g. IC eine Perspektivansicht ähnlich F i g. IB mit den auf die SiO2-Partikeln aufgebrachten Kontaktbrükken, die die auf der Substrat- und Halbleiterbauteiloberfläche befindlichen Kontakte miteinander verbinden, und
F i g. ID eine Perspektivansicht ähnlich F i g. IC von der fertigen integrierten Schaltkreisanordnung nach Entfernung der S1O2-Partikeln aus dem Abstandsraum zwischen Halbleiterbauteil und Substrat, wobei stabile Kontaktbrücken zwischen den Kontakten auf der Substrat- und der Halbleiterbauteiloberfläche bestehen.
Wir wenden uns zuerst der Fig. IA zu, durch die der Ausgangszustand des erfindungsgemäßen Herstellungsverfahrens dargestellt ist. Eine Trägerplatte oder Substrat 10 besteht aus irgendeinem geeigneten Isolierstoff, beispielsweise aus einer Keramik oder aus Glas. Ein bevorzugter Isolierstoff für das Substrat 10 ist beispielsweise Aluminiumoxyd. In einer im oberen Teil des Substrats 10 angebrachten Aussparung ist ein geeignet vorfabrizierter Haibleiterbauteil i6 eingesetzt. Auf der Substratoberfläche 14 befinden sich planare, elektrisch leitfähige Kontaktstreifen 12A Da der Halbleiterbauteil 16 kleiner ist als die genannte Aussparung, so besteht zumindest an der Oberfläche zwischen dem HaIbleiterbauteil 16 und dem Substrat ein gewisser Abstandsraum 20. Auch auf der Oberfläche des Halbleiterbauteils 16 befinden sich elektrisch leitfähige Kontaktpunkte bzw. -streifen 12ß. Die Kontaktstreifen 12Λ und MB sind relativ zueinander genau ausgerichtet. In einem praktizierten Ausführungsbeispiel wiesen die Kontaktstreifen MA und MB eine Dicke von etwa 1μ und eine Breite von etwa 0,1 mm auf; der Abstand zwischen den Mittellinien zweier benachbarter Kontaktstreifen beträgt etwa 0,2 mm. Obwohl auf dem Substrat 10 und dem Halbleiterbauteil 16 nur je neun Kontaktstreifen in Fig. IA dargestellt sind, so ist es natürlich klar, daß prinzipiell beliebig viele Kontaktstreifen vorgesehen werden können.
Die Größe des Aluminiumoxyd-Substrats 10 betrug etwa 1 χ 1 cm mit einer Substratdicke von etwa 0,8 mm. Der Halbleiterbauteil 16 hatte die Abmessungen von 1,4 χ 1,4 mm mit einer Dicke zwischen 0,20 und 0,25 mm. Beim Halbleiterbauteil 16 handelt es sich vorzugsweise um einen monolithischen oder integrierten Schaltkreis, bestehend aus Silizium, wobei mehrere aktive Halbleiterelemente, z. B. Transistoren und Dioden, darin enthalten sind. Die Kontaktstreifen MB bestehen vorzugsweise aus Aluminium; die planare Oberfläche des Bauteils 16 ist mit einer schützenden Glasschicht überzogen. Metallische Kontakte führen zu den aus Aluminium bestehenden Kontaktstreifen MB durch geeignete Löcher oder öffnungen in der Glasschutzschicht hindurch. Auf diese Weise entstehen elektrische Kontakte mit den gewünschten aktiven Halbleiterzonen vom P- bzw. N-Leitfähigkeitstyp. Mit Hilfe der genannten Metallkontakte wird also zunächst eine elektrisch leitfähige Verbindung bis unmittelbar an die Oberfläche hergestellt, wobei von dort weitere Verbindungen über geeignete Kontaktstreifen oder -brücken mit anderen Kontaktpunkten von aktiven Halbleiterelementen oder passiven Schaltelementen, wie z. B. Widerständen, Kapazitäten usw. herzustellen sind.
Auf der Oberfläche 14 des Substrats 10 sind die Kontaktstreifen 12Λ durch das Aufbringen eines Metalls, z. B. Chrom, gebildet, das zunächst die keramische Substanz kontaktiert; dann wird beispielsweise durch Aufdampfen durch eine Maske eine Aluminium- oder Kupferschicht aufgebracht, die die eigentlichen elektrisch leitfähigen Kontaktstreifen bildet. Die untere Chromschicht hat eine Dicke von etwa 5000 Ängström. Der Haibleiterbauteil 16 ist auf dem Substrat 10 mit Hilfe einer verbindenden Schicht 18 befestigt, die sich auf der Bodenfläche der Aussparung 20 befindet. Die Aussparung 20 kann in der Weise gebildet werden, daß eine vorausgeschnittene und vorgebohrte, etwa 0,25 mm dicke Folie aus Aluminiumoxyd auf ein etwa 0,5 mm dickes Plättchen aus Aluminiurnoxyd mit Hilfe eines Mo-Nn-Bindungsprozesses miteinander verbunden wird, so daß man eine glatte Bodenfläche für die Aussparung 20 erhält. Auf andere Weise kann die Aussparung 20 beispielsweise auch gebildet werden, indem man die Kontur der Aussparung herauspreßt, während sich das keramische Material noch in seinem »grünen«, d. h. ungebackenen Zustand befindet. Wie bereits erwähnt, befindet sich die Oberfläche des Halbleiterbauteils 16 in derselben Ebene wie die Oberfläche 14 des
Substrats 10. In einem praktischen Ausführungsbeispiel betrugen die Abmessungen der Aussparung 20 etwa 15x15 mm, während die Tiefe der Aussparung 20 im wesentlichen der Dicke des Halbleiterbauteils 16 einschließlich der Verbindungsschicht 18 entsprach. Die Verbindungsschicht 18 bildet man beispielsweise durch Aufdampfen einer metallischen Chromschicht von etwa 0 5 μ, auf die als nächstes eine Goldschicht von etwa 3 μ folgt Dabei wird das Substrat 10 aus einer Temperatur von etwa 350°C gehalten. Die Goldmetallisierung hat den Zweck, die Verbindung des Halbleiterbauteils 16 mit dem Substrat 10 durch die Bildung eines eutektischen Gemisches von Gold und Silizium zu erleichtern. Zusätzlich wird noch eine etwa 2,5 μ dicke metallische Goldschicht auf diejenige Fläche des Halbleiterbauteils 16 aufgebracht, die mit dem Substrat 10 verbunden werden soll, wodurch zusätzlich sichergestellt wird, daß es zur Ausbildung einer eutektischen Gold-Sihzium-Verbindungsschicht 18 kommt Wenn sich die Verbindung vollziehen soll, wird ein Druck von 300 ρ auf die Oberfläche des Halbleiterbauteils 16 ausgeübt, während gleichzeitig Bauteil 16 und Substrat 10 auf eine Temperatur über 370° C für eine Zeitdauer aufgeheizt werden, die ausreicht, um die Verbindungsschicht 18 zu bilden; diese gewünschte Verbindungsschicht bildet sich bei 370° C, und es handelt sich dabei um ein Gold-Silizium-Eutektikum. Diese aus Gold und Silizium bestehende eutektische Verbindungsschicht führt zur Ausbildung einer Verbindungszone von einer guten Korrosionswiderstandsfähigkeit und hoher Wärmeleitfähigkeit. Zusätzlich ist der Schmelzpunkt des GoId-Silizium-Eutektikums (37O°C) hoch genug für eine adäquate Temperaturgrenze für die nachfolgenden Verfahrensschritte. .
Der nächste Verfahrensschritt ist aus Fig. 1B ersichtlich. Ein temporärer Füllstoff 22, beispielsweise pulverisiertes Siliziumdioxyd, wird mit Hilfe einer von irgendeinem geeigneten, kommerziell erhältlichen Vibrationsgerät erzeugten Vibrationsbewegung in den um den Halbleiterbauteil 16 befindlichen Abstandsraum kompakt eingefüllt. Der auf dem Substrat 10 befindliche Halbleiterbauteil 16 ist also an den betreffenden Stellen von einem Wall aus pulverisiertem Siliziumdioxyd 22 umgeben, das mit Hilfe einer geeigneten Einebnungsvorrichtung, z. B. einer Rollenquetsche, auf die Höhe der Oberfläche des Halbleiterbauteils 16 eingeebnet wird Der Zweck dieses eingefüllten pulverisierten Siliziumdioxyds 22 besteht in der Schaffung einer kontinuierlichen Oberfläche zwischen dem Substrat 10 und dem Halbleiterbauteil 16 für die nachtolgende Aufbringung der verbindenden Kontaktbrücken. Wir wenden uns nun der F i g. IC zu. Das pulverisierte Siliziumdioxyd 22 hat die Aufgabe, eine Unterlage zu bilden für die Aufdampfung einer metallischen Schicht zwischen den Kontaktstreifen 12Λ auf dem Substrat 10 und den Kontaktstreifen 12ßauf dem Halbleiterbauteil 16. Vorzugsweise werden die aus Aluminium bestehenden Verbindungen 12 durch Aufdampfen durch eine Molybdänmaske hindurch aufgebracht, wobei die Maske selbstverständlich genau auf die genannten Kontaktstreifen i2A und 12ß ausgerichtet sein muß. In einem praktizierten Ausführungsbeispiel wurden die aus dem Substrat 10 und dem Halbleiterbauteil 16 bestehenden integrierten Schaltungseinheiten in eine geeignete Vakuumkammer gebracht, in der ein Druck in der Größenordnung von 5 bis 10 · 10~6 Torr herrschte. Die Schaltungseinheit wurde auf einer Temperatur von etwa 3000C gehalten.
Die fertige Schaltungseinheit erkennt man in F i g-1D. Inzwischen ist das in F i g. 1C noch vorhandene pulverisierte Siliziumdioxyd 22 mit Hilfe von Ultraschall ausgeblasen worden, so daß der Abstandsraum 20 nun wieder leer ist, so, wie es bereits in F i g. 1A der Fall war. Das Ausblasen des aus Siliziumdioxyd bestehenden Füllstoffes 22 hat den Vorteil, daß man eine sehr gute Säuberung des Abstandsraums 20 von dem pulverisierten Füllstoff erzielt. Dieser Verfahrensschritt ist jedoch völlig ohne Einfluß auf die vorher hergestellten Kontaktbrücken 12 zwischen der Substratoberfläche 14 und der Oberfläche des Halbleiterbauteils 16. Die Praxis hat gezeigt, daß es zweckmäßig ist, den pulverisierten Füllstoff 22 aus der gesamten elektrischen Schaltungseinheit zu entfernen, wenn man diese in ein mit einer Acetonlösung gefülltes Becherglas einbringt und sie dann etwa 3 Minuten lang einem Ultraschall-Reinigungsprozeß aussetzt. Die fertige elektrische Schaltungseinheit weist dann sich selbst tragende Kontaktbrücken auf. die erfolgreich folgenden Tests widerstanden haben: Zentrifugentests bis zu 80 000 g: Schocktests von zehn Druckstößen bis zu 10 000 g und zyklisch wiederholte thermische Tests mit veränderlichen Temperaturen, wobei bis zu 1000 Zyklen durchfahren wurden zwischen —40 und + 15O0C.
Die Partikeln des pulverisierten Siliziumdioxyds liegen bevorzugtermaßen größenordnungsmäßig bei etwa 1 μ. Diese Partikeln können beispielsweise mil Hilfe von Zentrifugenverfahren hergestellt werden Solche Zentrifugenverfahren sind einem Fachmann aul diesem Gebiet an sich bekannt.
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung elektrischer Verbindungen in monolithischen oder integrierten Schaltkreisanordnungen zwischen auf einer Substratplatte befindlichen Kontakten und den Kontakten eines Halbleiterbauteils, der in einer Aussparung der Substratplatte so angeordnet wird, daß die Oberfläche des Halbleiterbauteils und die Substratoberfläche in einer Ebene liegen und an der Oberfläche zwischen dem Halbleiterbauteil und der Substratplatte ein Abstand besteht und elektrisch leitende Kontaktstreifen sich von der Substratplattenoberfläche brückenartig über den den Abstand bildenden freien Raum zur Oberfläche des Halbleuerbauteils erstrecken, dadurch gekennzeichnet, daß
DE19661640457 1965-06-23 1966-05-07 Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung Granted DE1640457B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US46618265 1965-06-23
US466182A US3325882A (en) 1965-06-23 1965-06-23 Method for forming electrical connections to a solid state device including electrical packaging arrangement therefor
DEJ0030782 1966-05-07

Publications (2)

Publication Number Publication Date
DE1640457B1 DE1640457B1 (de) 1970-10-29
DE1640457C2 true DE1640457C2 (de) 1976-04-15

Family

ID=23850828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661640457 Granted DE1640457B1 (de) 1965-06-23 1966-05-07 Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US3325882A (de)
JP (1) JPS512792B1 (de)
CH (1) CH454985A (de)
DE (1) DE1640457B1 (de)
FR (1) FR1483570A (de)
GB (1) GB1073910A (de)
NL (1) NL153721B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428866A (en) * 1965-06-23 1969-02-18 Ibm Solid state device including electrical packaging arrangement with improved electrical connections
US3433686A (en) * 1966-01-06 1969-03-18 Ibm Process of bonding chips in a substrate recess by epitaxial growth of the bonding material
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3484534A (en) * 1966-07-29 1969-12-16 Texas Instruments Inc Multilead package for a multilead electrical device
US3461524A (en) * 1966-11-02 1969-08-19 Bell Telephone Labor Inc Method for making closely spaced conductive layers
US3748726A (en) * 1969-09-24 1973-07-31 Siemens Ag Method for mounting semiconductor components
US3753290A (en) * 1971-09-30 1973-08-21 Tektronix Inc Electrical connection members for electronic devices and method of making same
JPS4988563A (de) * 1972-12-23 1974-08-23
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
JPS52109289U (de) * 1976-02-16 1977-08-19
US4439918A (en) * 1979-03-12 1984-04-03 Western Electric Co., Inc. Methods of packaging an electronic device
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US5237485A (en) * 1985-04-26 1993-08-17 Sgs Microelettronica S.P.A. Apparatus and method for improved thermal coupling of a semiconductor package to a cooling plate and increased electrical coupling of package leads on more than one side of the package to a circuit board
US4774630A (en) * 1985-09-30 1988-09-27 Microelectronics Center Of North Carolina Apparatus for mounting a semiconductor chip and making electrical connections thereto
US4768077A (en) * 1986-02-20 1988-08-30 Aegis, Inc. Lead frame having non-conductive tie-bar for use in integrated circuit packages
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
FR2625067A1 (fr) * 1987-12-22 1989-06-23 Sgs Thomson Microelectronics Procede pour fixer sur un support un composant electronique et ses contacts
USRE35385E (en) * 1988-12-12 1996-12-03 Sgs-Thomson Microelectronics, Sa. Method for fixing an electronic component and its contacts to a support
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
US5605863A (en) * 1990-08-31 1997-02-25 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
DE19914718B4 (de) * 1999-03-31 2006-04-13 Siemens Ag Verfahren zum gleichzeitigen Herstellen einer Mehrzahl von Leuchtdiodenelementen mit integrierten Kontakten
DE19964471B4 (de) * 1999-03-31 2013-02-21 Osram Ag Leuchtdiode und Verfahren zur Herstellung einer Mehrzahl von Leuchtdioden
US6882044B2 (en) * 2002-05-17 2005-04-19 Agilent Technologies, Inc. High speed electronic interconnection using a detachable substrate
US7343758B1 (en) * 2004-08-09 2008-03-18 Continental Carbonic Products, Inc. Dry ice compaction method
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
WO2011129130A1 (ja) * 2010-04-15 2011-10-20 古河電気工業株式会社 基板および基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3098951A (en) * 1959-10-29 1963-07-23 Sippican Corp Weldable circuit cards
US3235428A (en) * 1963-04-10 1966-02-15 Bell Telephone Labor Inc Method of making integrated semiconductor devices

Similar Documents

Publication Publication Date Title
DE1640457C2 (de)
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3042085C2 (de) Halbleiteranordnung
DE1640457B1 (de) Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung
DE4000089C2 (de)
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
EP0292848B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung des Moduls
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2806099A1 (de) Halbleiter-baugruppe
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE3243689C2 (de)
DE1902369B2 (de) Verfahren zur herstellung von integrierten schaltungen
DE3440109C2 (de)
DE4300516C2 (de) Leistungshalbleitermodul
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE1564107A1 (de) Gekapselte Halbleiteranordnung
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement
EP0104580B1 (de) Verfahren zur Herstellung elektrischer Chip-Bauelemente
DE1289187B (de) Verfahren zum Herstellen einer mikroelektronischen Schaltungsanordnung
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte
DE1945899A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2513509A1 (de) Duennschicht-chipkondensator
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE1246888C2 (de) Verfahren zum herstellen von gleichrichteranordnungen in brueckenschaltung fuer kleine stromstaerken