DE1285581C2 - Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung - Google Patents

Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung

Info

Publication number
DE1285581C2
DE1285581C2 DE1968N0031981 DEN0031981A DE1285581C2 DE 1285581 C2 DE1285581 C2 DE 1285581C2 DE 1968N0031981 DE1968N0031981 DE 1968N0031981 DE N0031981 A DEN0031981 A DE N0031981A DE 1285581 C2 DE1285581 C2 DE 1285581C2
Authority
DE
Germany
Prior art keywords
elements
substrate
approaches
plate
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1968N0031981
Other languages
English (en)
Other versions
DE1285581B (de
Inventor
Neuhuys Thierry Jean Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1285581B publication Critical patent/DE1285581B/de
Application granted granted Critical
Publication of DE1285581C2 publication Critical patent/DE1285581C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

55
Die Erfindung betrifft einen Zwischenträger zum Befestigen einer oder mehrerer Mikroschaltungen mit je einem oder mehreren Elementen, insbesondere Halbleiterelementen auf einem Substrat, sowie ein Verfahren zu seiner Herstellung. '
Die Technik hat sich in der letzten Zeit derart entwickelt, daß eine vollständige elektronische Schaltung auf einem Substrat mit einem Flächeninhalt von ■ z. B. 2 · 3 cm angebracht werden kann. Zu diesem Zweck werden zunächst die Widerstände der Schaltung auf dieses Substrat aufgedampft, wonach die Leiterzüge, welche die Verbindungen der Schaltungselemente miteinander und mit den Zuleitungen des Substrats bilden, aufgedampft werden. Auf diesem Substrat mit dem aufgedampften Muster weruen sowohl die anderen Elemente, wie die transistoren, als auch die Zuleitungen an das Leitermuster angelötet Das Substrat mit dieser Schaltung wird gegebenenfalls durch eine schützende KunststolTschicl. bedeckt Die Halblciterelemenie werden durch DiIK, sion in einer Halbleiterscheibe erhalten. Mit Hi!, bekannter Photoätzgrundverfahren werden mehre;· tausend Transistoren auf einer Scheibe hergesteli: so daß jedes einzelne Element, nachdem es durch Ritzen und Brechen aus der Scheibe erhalten m. sehr i-eringe Abmessungen hat (z. B. einen Flüchei inhalt" von 200 · 200 um und eine Dicke von 70 mn· Diese kleinen Elemente müssen auf dem Leitermusiei jedes Substrats befestigt werden. Derartige, bereu vorgeschlagene (deutsche Auslegeschrift 127122-2, und auch bekannte (französische Patentschrift 1 418607) Schaltungen, die aus aufgedampften Schal tungen auf einem Substrat bestehen, an denen die Halbleiterbauelemente befestigt sind (Lew ick i: Einführung in die Mikroelektronik, 1966, S. 289 und 290), werden als hybride integrierte Schaltungen bezeichnet.
Im allgemeinen sind die Abmessungen der aufgedampften Schaltung auf dem Substrat viel größer als die Abmessungen der Kontakte auf dem Halbleiterelement, das mit dieser Schaltung verbunden werden muß. Deshalb müssen entweder auf dem Substrat die aufgedampften Kontakte, die mit den Kontakten des Halbleiterelements verbunden werden, äußerst fein und genau ausgebildet werden, was sehr schwer durchführbar ist, oder das Halbleiterelement muß mit größeren Kontakten versehen werden. Im letzteren Fall ist es besonders erwünscht, große Transistoren mit großen Kontakten zur Verfügung zu haben, die mit geringer Mühe auf das Substrat aufgesetzt und festgelötet werden können. Wenn man jedoch von größeren Transistoren ausgeht, können weniger Transistoren aus einer Halbleiterscheibe hergestellt werden, so daß die Herstellungskosten ansteigen.
Es empfiehlt sich somit, einen oder mehrere kleine Transistoren auf einem eigenen Träger mit größeren Abme- .ungen anzubringen. Dieser Zwischenträger ist eine nichtleitende Platte, auf der verhältnismäßig große Kontakte vorgesehen sind, die je mit einem der !-.leinen Kontakte des Transistors bzw. der Transistoren verbunden sind. Ein solcher Zwischenträger mit größeren Abmessungen und größeren Kontakten bildet, wenn er mit Transistoren versehen ist, gleichsam einen großen Transistor, der verhältnismäßig leicht auf der hybriden Schaltung an den rechten Platz gestellt und festgelötet werden kann. Die zu verlötenden Kontakte des Zwischenträgers und des Transistors befinden sich dabei auf der gleichen Seite des Trägers. Weil der Transistor eine gewisse Dicke auiweist (z. B. 70 μηι), muß der Träger mit dem Transistor oben und somit auch den Kontakten des Trägers oben auf die Hybrid-Schaltung aufgesetzt werden. Diese Kontakte müssen noch mit den Kontaktleiiern auf dem erwähnten Hybrid-Schaltungssubstrat verbunden werden. Dies kann mit sehr dünnen Golddrähten erfolgen, wobei je Draht zwei Lötvorgänge erforderlich sind. Ein solcher Drahl muß mit einem Ende mit dem Kontakt auf dem Träger für den kleinen Transistor und mit dem anderer Ende mit dem entsprechenden Kontakt auf den
Substrat für die Hybrid-Schaitung verlötet werden. Dies ist eine verhältnismäßig komplizierte Bearbeitung, die sich schlecht zur Automatisierung eignet.
Dieser Nachteil kann dadurch behüben werden, daß ein bekannter Zwischenträger (USA.-Patentschrift 3 271507) benutz! v^ird, dessen eine Seite mehrere Ansäfe enthält, deren Enden leitend und von den E:.nden der anderen Ansätze isoliert sind und zwischen denen auf der gleichen Seite 'er Platte die Schaltung mit den Elementen angebracht ist, deren Zuleitungen mit den leitenden Enden der Ansätze verbunden sind. Eine bekannte Ausführungsform ist ein Träger, der die Gestalt eines umgekehrten Tisches hat, der an den Ecken der Platte (Flächeninhalt 1,5 · 1 mm) mit kurzen starken Beinen versehen ist. Die Enden dieser Beine sind mit einer leitenden Schicht versehen. Zwischen den Tischbeinen wird ein Mikrotransistor (z. B. mit einem Flächeninhalt von 200 ■ 200 μπι und einer Dicke von 70μπι) befestigt, und die Aiuminiumkontakte auf dem Transistor (Basis Kollektor und Emitter) werden mit den leitenden Enden verbunden. Zwischen die Beine kann weiter ein schützender Tropfen eines härtenden Kunststoffs gegeben werden. Der Tisch kann nunmehr umgekehrt werden und mit den Beinen unten an den rechten Platz auf die entsprechenden Kontakte der Hybrid-Schaitung gestellt werden, wonach sämtliche Kontakte festgelötet werden. Diese Bearbeitung ist somit sehr einfach.
Wegen der komplizierten Gestalt dieses bekannten Trägers ist seine Herstellung jedoch verhältnismäßig kostspielig.
Der Erfindung liegt die Aufgabe zugrunde, einen Zwischenträger mit mindestens einer damit verbundenen Schaltung, wie z. B. einem Transistor, zu schaffen, der einfach hergestellt und leicht auf einem Substrat, z. B. einer Hybrid-Schaitung, befestigt werden kann.
Diese Aufgabe wird ausgehend von einem Zwischenträger zum Befestigen einer oder mehrerer Mikroschaltungen mit je einem oder mehreren Elementen, insbesondere Halbleiterelementen auf einem Substrat, der aus einer nichtleitenden Platte besteht, deren eine Seite mehrere Ansätze aufweist, deren Enden leitend und von den Enden eines oder mehrerer weiterer Ansätze isoliert sind und zum Befestigen des Zwischenträgers an Leitungsbahnen des Substrats dienen, wobei zwischen den Ansätzen auf der gleichen Seite der Platte die Schaltung(e.i) ink den Elementen angebracht ist (sind), deren Zuleitungen mit den leitenden Enden der Ansätze verbunden sind, dadurch gelöst, daß jeder Ansatz aus einer elektrolytisch verdickten Leiterschicht besteht und höher als das Element bzw. die Elemente ist und daß wenigstens eines der Elemente die Form eines Blocks mit vorstehenden Zuleitungen hat, die sich in einer Ebene erstrecken, in der eine der Flächen des Blocks liegt, wobei die Zuleitungen unmittelbar mit auf dem Träger angebrachten, z. B. aufgedampften Leitern verbunden sind, deren von den Verbindungsstellen entfernte Teile die verdickten Ansätze bilden.
Dabei kann man für die Herstellung eines tischförmigen Zwischenträgers z. B. von einer ebenen rechteckigen Platte ausgehen, auf die die Verbindungsleiter der Transistorkontakte zu den Ecken der Platte aufgedampft werden, wobei an diesen Ecken kurze starke Beine elektrolytisch angebracht werden. Derartige Träger lassen sich leicht in großen Mengen aus einer großen Platte herstellen, auf der sämtliche blockformigen Transistoren an die richtigen Plätze gestellt und unter Verwendung der genannten Zuleitungen in einfacher Weise an den Leitern festgelotet werden. Dieser Zwischenträger k:inn erforderlichenfalls eine verhältnismäßig kompliziere ' ransistorschaltung mit mehr als einem Transistor, Widerständen und Verbindungselemente!! enthalten. Diese Schaltung kann eine elementare vii.-lbenutzte Schal-IQ Hing sein, z. B. eine bistabile Schaltung, wie mc mengenmäßig an Hybrid-Schaltungen. z. B. dekaüi sehe Zählerstufen, angelötet werden muß. Dieses Verfahren eignet sich somit im allgemeinen zur Herstellung einzelner Träger mit elektroh tisch ungebrachten Ansätzen oder Beinen, auf deren jedem eine Mikroschaltung mit einem oder mehreren elektrischen Elementen, insbesondere Halbltiterelementen, angebracht ist.
Es war zwar bekanr. (deutsche Auslegeschrifi
ao 1100741), bei der Herstellung von gedruckten
Schaltungen Leiterbahnen elektrolytisch zu verdicken. Die Verbesserung eines Zwischenträgers für Mikro-
schaltungen mit blockformigen Elementen gemäß der
Erfindung war jedoch durch diesen Stand der Tech-
»5 nik nicht nahegelegt.
Als Substrat für den Zwischenträger wird vorzugs weise eine Glasplatte benutzt, auf die sich unterschiedliche Leitermuster gut aufdampfen lassen.
Die Erfindung betrifft weiter ein Verfahren zur Herstellung eines Zwischenträgers der genannten Art. Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß zunächst auf ein gemeinsamps nichtleitendes Substrat sämtliche Schaltungen nebeneinander aufgedampft werden, wonach die erwähnten Ansätze dadurch gebildet weiden, daß die dazu bestimmten Stellen der Schaltungen elektrolytisch auf eine Dicke gebracht werden, die erheblich größer ist als die Dicke jedes der anzubringenden Halbleiterelemente, wonach jede Schaltung mit den erforderliehen Halbleitern versehen wird, die elektrisch mit ihm verbunden werden, und schließlich das gemeinsame Substrat in Teile getrennt wird, die je eine Schaltung mit den zugehörigen Ansätzen aufweisen. Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher j beschrieben. Es zeigt
F i g. 1 eine Hybrid-Schaitung mit Widerständen und Halbleitern und den diese Elemente miteinander verbindenden Leitern,
F i g. 2 und 3 einen Mikrotransistor und die Art,
in der er in der Hybrid-Schaitung untergebracht wird,
F i g. 4 einen Mikrotransistor auf einem eigenen Zwischenträger mit größeren Kontakten sowie die Art, in der diese mit der Hybrid-Schaitung verbun-
den werden,
F i g. 5 eine bekannte Ausführungsform des Zwischenträgers eines Transistors,
' F i g. 6 und 7 perspektivisch bzw. in der Draufsicht eine verbesserte Ausführungsform des Zwischenträgers nach F i g. 5,
F i g. 8 und 9 zwei Zwischenstufen des erfindungsgemäßen Verfahrens.
F i g. 1 zeigt eine Schaltung mit drei Transistoren. Diese Schaltung besteht in diesem Fall aus Widerständen und Transistoren, die miteinander durch Leiter verbunden und auf einem Substrat in Form einer Platte 1 aus keramischem Material oder Glas angebracht sind. Auf dieses Substrat werden die
Widerstände, ζ. B. der Widerstand 2, in Form dünner Schichten im Vakuum aufgedampft. Zu diesem Zweck findet üblicherweise eine unter dem Namen Nichrom bekannte Nickel-Chrom-Legierung Verwendung. Dann werden die Leiter, z. B. der Leiter 3, gleichfalls als dünne Schichten aus Aluminium oder Gold aufgedampft. Diese Leiter verbinden die anzubringenden Transistoren mit dem übrigen Teil der Schaltung.
Die Transistoren werden getrennt durch ein Diffusionsverfahren hergestellt, bei dem sich viele Halbleiterblöcke aus der gleichen Halbleiterscheibe ergeben. Jeder Halbleiterblock 4 (Fig. 2) hat die Abmessungen 200 · 200 · etwa 70 μΐη. Drei Kontakte 5, 6 und 7 auf dem Halbleiterblock müssen auf die auf die Platte aufgedampften Kontakte 8, 9 bzw. 10 aufgesetzt und mit diesen verlötet werden. Die Lage eines solchen Transistors auf den Kontakten 8, 9 und 10 des Substrats ist in F i g. 3 stark vergrößert dargestellt. Die Genauigkeit beim Aufdampfen der Kontakte 8, 9 und 10 muß dabei fast ebenso groß wie die Genauigkeit bei der Herstellung der Transistoren selbst sein. Infolgedessen sind die Hersteller solcher dünnen Schichten gezwungen, die gleiche Herstellungsgenauigkeit einzuhalten wie die Hersteller, von denen sie die Transistoren beziehen. Dies läßt sich nunmehr dadurch vermeiden, daß die Transistoren, nachdem sie auf einem größeren Träger 11 angebracht und festgelötet worden sind, geliefert werden (F i g. 4). Dieser Träger besteht aus einem nichtleitenden Material, z. B. Glas oder einem keramischen Material. Auf diesen Träger sind Kontakte 12, 13 und 14 aufgedampft. Diese Kontakte sind mit den vorerwähnten Kontakten 8, 9 und 10 vergleichbar und müssen somit an den zugespitzten Enden mit der gleichen Genauigkeit aufgedampft werden. Das andere Ende bildet einen verhältnismäßig großen Transistorkontakt. Das aus dem Träger mit den aufgedampften Kontakten 12, 13 und 14 und dem Transistor 15 bestehende Ganze steht dem Dünnschichthersteller zur Verfügung.
F i g. 4 zeigt stark vergrößert, was auf der in F i g. 1 durch die gestrichelte Linie 16 umrahmten Fläche vorhanden ist. Die größeren Kontakte 12, 13 und 14 werden mit einem Leiterdrant, z. B. einem Golddraht, mit breiten Kontaktleitern 17, 18 und 19 verbunden.
Zur Vermeidung schwieriger Lötvorgänge mit Kontaktierungsdrähten ist es bekannt. Träger nach F i g. S zu benutzen, welche die Form eines umgekehrten Tisches mit vier starken Beinen 21. 22, 23 und 24 an den Ecken aufweisen. Die Oberfläche dieses Tisches ist mit einer leitenden Schicht 40 überzogen, und zwar derart, daß die leitenden oberen Flächen der Beine 21 und 22 voneinander und von den leitenden oberen Flächen der Beine 23 und 24 isoliert sind. Die beiden letzteren Flächen sind miteinander und mit der leitenden Fläche 25 verbunden. Auf diese Fläche 25 wird ein aus einem Siliziumblock mit eindiffundierten Zonen bestehender Transistor 26 aufgelötet und durch dünne Drähte 27 und 28 mit den leitenden Enden der Beine 22 und 21 verbunden. Der Siliziumblc ;k und die Drähte werden durch eine schützende Kunststoffmasse bedeckt. Ein derartiger Träger kann nach Umkehrung leicht auf die Kontakte einer auf ein Substrat aufgedampften Schaltung Bufgcsct/i und an ihnen befetigt werden. Dabei läßt sch verhältnismäßig leicht prüfen, ob sich die Kontakte an den richtigen Plätzen befinden.
Die Herstellung dieser tischförmigen Träger ist jedoch teuer.
Die Erfindung bezweckt, eine neue Ausführungsform dieser Träger zu schaffen, deren Herstellung einfacher ist. Diese Ausführungsform ist in den F i g. 6 und 7 dargestellt. Der Träger besteht aus einer Platte 29 aus nichtleitendem Material, z. B. Glas. Auf dieser Platte werden vier kurze dicke Beine 30. 31, 32 und 33 elektrolytisch bis zu einer Dicke von
ίο etwa 100 um niedergeschlagen, welche Dicke größer als die des an die Platte gelöteten Transistors 34 ist. Die aufgedampften Leiter 35, 36 und 37 stellen die Verbindung zwischen den Kontakten auf dem Transistor und den Beinen 30, 31, 32 und 33 her. Dieser Träger läßt sich in einfacher Weise in großen Zahlen wie folgt herstellen. Auf eine Seite einer nichtleitenden Platte aus Glas oder keramischem Material mit einer Oberfläche von z. B. 4 · 2 cm wird durch eine Metallmaske eine erste leitende dünne Schicht eines
»0 fest an der Platte haftenden Materials aufgedampft. Es kann eine Glasart benutzt werden, die besonders zum Aufdampfen dünner Schichten Verwendung frdet, z. B. ein Glas auf der Grundlage von Borosilikat. Auch emaillierte keramische Materialien können Verwendung finden. Die Maske weist eine derartige Form auf. daß ein Muster nach F i g. 8 aufgedampft wird. Dieses Muster enthält mehrere in Zeilen und Spalten angeordnete Figuren, von denen Fig. 8 sechs darstellt. Jede Figur entspricht einem
herzustellenden Träger. Die aufgedampfte Schicht kann z. B. aus einer 1 bis 2 μίτι dicken Aluminium-Chrom-Schicht bestehen, auf der eine äußerst dünne Chromschicht (200 A) angebracht ist.
Die ganze Seite der Platte mit den Figuren wird
nunmehr mit einer fest an der Aluminium-Chrom-Schicht haftenden zweiten aufgedampften Schicht, z. B. aus Kupfer, überzogen. Auf dieser Kupferschicht wird eine Maske aus Photolack angebracht, die bestimmte Figuren enthält, die durch ein bekanntes Photoätzgrundverfahren erhalten werden. Auf dieser Platte mit der Maske wird weiter eine Elektrode zur Elektrolyse an die Kupferschicht gelötet, wonach das Ganze in ein elektrolytisches Bad getaucht wird, ΐη diesem Fall enthält dieses Bad eine CuSO1-
Lösung, aus der an den nicht durch Jie Photolackmaske bedeckten Stellen Kupfer auf der Kupferschicht niedergeschlagen wird. Es sind dies die Stellen, sn denen die leitenden Beine des Träger angebracht werden müssen, wie F i g. 9 zeigt. Die«
Beine ruhen auf einem Teil der gut haftenden ent sprechenden Aluminium-Chrom-Figur nach F i g. ί auf. In einem zweiten Bad kann auf die so gcbil deten Beine eine 2.5 um dicke Goldschicht aufge bracht werden. Nach der Entfernung der Maske win
die dünne Kupferschicht, welche die Platte noc> völlig bedeckt und auf die die Beine deT einzelnei Träger aufgewachsen sind, weggeätzt. Diese Kupfef schicht. die für die Ableitung des EIe". trolysestrom erforderlich ist. wird Überdll um die Beine heran
weggeätzt. Das Kupfer unter den Beiren selbst win nicht weggeätzt; erstens ist die ÄtZ7--:t viel zn kur und zweitens sind d»e Beine mit ein«ir Goldschicli überzogen. Die Ätzflüssigkeit kann «ine HNO, Lösung sein, die zwar die Kupferschicht, jedoch nicl·
die Aluminium-Chrom-Schicht angreift. DasErgebni isl in F i g. 9 dargestellt.
In dieser V/eise ergibt sich eine Vielzahl vo Trägern, die durch die gemeinsame Glasplatte vci
einigt sind. Die Transistoren können zeilenweise an die Träger gelötet werden. Um jede Figur an ihren richtigen Platz unter einem Heftgerät mit dem der vlikrotransistor befestigt wird, zu bringen, ist dabei nur eine wiederholte Translationsbewegung um jeweils die gleiche Strecke erforderlich. Das Löten kann durch Ultraschall erfolgen. Jeder befestigte und festgelötete Transistor kann mittels einer Nadel mit einer Kunstharzschicht überzogen werden. Schließlich werden die Träger durch Sägen voneinander getrennt. Es stellt sich heraus, daß die Träger dabei genauer begrenzt sind, als dies beim Trennen durch Anreißen und Brechen der Glasplatte erzielbar ist. Diese Träger lassen sich einfach an den richtigen Plätzen auf einer Schaltung anbringen.
Es sind offensichtlich auch andere Verfahren zum Erhalten elektrolytisch aufgewachsener Beine möglich. Man kann z. B. die elektrolytische Schicht vollständig auf die ganze Oberfläche der Platte aufwachsen lassen und die Stellen, an denen die Beine gebildet werden müssen, mit Hilfe einer durch ein Photoätzgrundverfahren angebrachten Maske elektrolytisch mit einer Goldschicht überziehen. Nach Entfernung der Maske wird dann die Platte in eine HNO3-Lösung gebracht, in der das Kupfer an den nicht durch die Goldschicht bedeckten Stellen weggeätzt wird. Nach dem Ätzvorgang bleiben dabei die Beine und auch die leitenden Figuren nach F i g. 8 auf der Platte zurück, weil HNO, die erste Nickel-Chrom-Schicht nicht wegätzt. In dieser Weise ergeben sich ebenfalls mehrere Träger, die durch die Glasplatte miteinander verbunden sind (Fig. 9). Auf diesen Trägern werden in der bereits beschriebenen Weise die kleinen Transistoren nach F i g. 2 angeordnet, angelötet und mit Kunstharz bedeckt, wonach die Träger durch Sägen voneinander getrennt werden.
Bei den beschriebenen Ausführungsformen bestand die Platte aus Glas oder einem keramischem Material. die erste Schicht mit den Figuren nach F i g. 8 aus Nickel-Chrom und die Beine aus Kupfer, das mit einer dünnen Goldschicht überzogen war. Es können jedoch auch andere Materialien Verwendung finden. Auf einer Platte aus Glas oder einem keramischen Material können die Kontaktfiguren nach F i g. 8 auch aus mit einer dünnen Goldschicht überzogenem Chrom bestehen. Die Beine 30, 31, 32 und 33 (Fig. 6 und 7) sind dabei wieder aus Kupfer. Auf eine Seite der Platte wird eine erste Chromschicht aufgedampft, die elektrolytisch mit einer dünnen Goldschicht überzogen wird. Das Ganze wird dann mit einer durch ein Photoätzgrundverfahren ange brachten Maske bedeckt und in ein Atzbad aus Königswasser (einem Gemenge von HNO3 und HCT) gegeben. Nach dem Atzen und der Entfernung der Maske ergeben sich die Figuren nach F i g. 8 aus Chrom und Gold. An diesen können die weiteren erforderlichen Bearbeitungen durchgeführt werden. Es ergibt somit für den Fachmann mehrere Mittel.
um die verschiedenen Stufen der erfindungsgemäßen Bearbeitungen zu verwirklichen. Diese Stufen sind stets: das Aufdampfen und gegebenenfalls Vergolden der Figuren nach Fig. 8, das durch Elektrolyse Anbringen der Beine, wodurch sich das Muster nach F i g. 9 ergibt, das Anbringen der Halbleitervorrichtungen und das Anlöten derselben an die erwähnten Figuren, das gegebenenfalls mit einem Kunststoff Überziehen und das Trennen der Träger voneinander.
Für den Träger eines Transistors sind auch andere Ausführungsformen möglich. Die Figuren nach F i g. 8 können entsprechend der Gestalt der anzubringenden Halbleitervorrichtung anders ausgebildet sein. Diese Halbleitervorrichtung kann gegebenenfalls eine monolithische integrierte Schaltung sein, die nicht drei, sondern fünf Kontaktstreifen von der Art wie die Kontakte 5, 6 und 7 nach den F i g. 2 und 3 aufweist. In diesem Fall muß der Träger auch
ao mindestens fünf Beine entsprechend den Beinen 30, 31, 32 und 33 aufweisen, während die leitenden Figuren auf dem Träger der Gestaltung der Kontaktstreifen und der Beine angepaßt werden müssen. Die Abmessungen der Beine können verhältnismäßig beliebig gewählt werden; sie sind nur wenigen Beschränkungen unterworfen: Die Dicke der elektrolytisch angebrachten Schicht muß größer als die Dicke des Transistors 34 sein, so daß der Tiäger unbedenklich umgekehrt und auf eine Hybrid-Sdial-
lung ζ. B. nach F i g. 1 gestellt werden kann. Wenn die Halbleitervorrichtungen jedoch im Gegensatz zum Transistor nach den F i g. 2 und 3 keine Kontaktstreifen, sondern Aluminiumkontaktflächen auf den Halbleiterkörpern selbst aufweisen, müssen diese Körper mit den Kontaktflächen oben auf dem Träger angeordnet und diese Flächen mittels dünner GoIddrälue mit den Leitern auf dem Träger verbunden werden. Dabei muß die elcktrolytische Schicht so dick sein, daß. wenn der Halbleiterkörper und diese
Drähte mit einem Kunststofftropfen bedeckt worden sind, die Beine noch über dem Tropfen hervorstehen. Wenn die Beine durch Wegätzen der elektrolytischen Kupferschicht erhalten sind, greift die Ätzflüssigkeit an den Seiten der Beine unter der schützenden Gold schicht an. Die Beine müssen deshalb breit s;m.
Ihre Form liegt nicht von vornherein fest, aber sie müssen jedenfalls die Form von Ansätzen aufweisen.
Die F i g. 6 und 7 zeigen einen Träger, der nur
die Aufgabe hat, kleine Kontaktstreifen des Tran
5°sistors34 mit den größeren Kontaktbeinen 30. 31. 32 und 33 zu verbinden. Der Träger kann jedoch auch selbst eine Schaltungsfunktion erfüllen, indem er z. B. zwei Transistoren trägt, die über Leiter und Widerstände zu einer bistabilen Schaltung vereinigt
sind, deren herauszuführende Kontakte mit den Beinen des Trägers verbunden sind. Ein derartiger Träger kann somit selbst als Träger für eine Mikroschaltung dienen.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Zwischenträger zum Befestigen einer oiler mehrerer Mikroschaltung^!! mit je einem oder mehreren Elementen, insbesondere Halbleiterelemenlen auf einem Substrat, der aus einer niehtleilenden Platte bestellt, deren eine Seite mehrere Ansätze aufweist, deren Enden leitend und von den Enden eines oder mehrerer weiterer Ansiaze isoliert sind und zum Befestigen des Zwischenträgers an l.eitungsbahnen lies Substrats dienen, wobei zwischen den Ansätzen auf der gleichen Seite der Platte die Schaltungen) mit den [-.lementen angebracht ist (sind), deren Zuleitungen mit den leitenden Enden der AiVaäVze. verbunden snd, dadurch gekennzeichnet, daß jeder Ansatz (30, 31, 32, 33) aus einer elektrolytisch verdickten Leiterschicht besteht und höher als das Element bzw. die Elemente ist und tlaß wenigstens eines der Elemente die Form eines Blocks mit vorstehenden Zuleitungen (5, 6, 7) hat, die sich in einer Ebe^e erstrecken, in der c'...e der Flächen des Blocks liegt, wobei die Zuleitungen unmittelbar mit auf dem Träger ange- »5 brachten, z. B. aufgedampften Leitern (35,36,37) verbunden sind, deren von den Verbindungsstellen entfernte Teile die verdickten Ansätze bilden.
2. Zwischenträger nach Anspruch 1, dadurch gekennzeichnet, daß die Platte (29) aus Glas besteht.
3. Verfahren zum Herstellen von Zwischenträgern nach Anspruch 1 oder 2, auf denen mindestens eine Mikroschaltung mit einem oder mehreren elektrischen Elementen, insbesondere Halb- leiterelementen, angebracht ist, dadurch gekennzeichnet, daß zunächst auf ein gemeinsai .es nichtleitendes Substrat (29) sämtliche Schaltungen nebeneinander aufgedampft werden, wonach die erwähnten Ansätze (30, 31, 32, 33) dadurch gebildet werden, daß die entsprechenden Stellen auf den Schaltungen elektrolytisch mf eine Dicke verdickt werden, die erheblich größer als die Dicke jedes der anzubringenden Halbleiterelemente (34) ist, wonach jede Schaltung mit den erforderlichen Halbleiterelementen, die elektrisch mit ihr verbunden werden, versehen wird, und schließlich das gemeinsame Substrat in Teile getrennt wird, die je eine Schaltung mit zugeordneten Ansätzen aufweisen.
DE1968N0031981 1967-01-27 1968-01-18 Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung Expired DE1285581C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6701294A NL6701294A (de) 1967-01-27 1967-01-27

Publications (2)

Publication Number Publication Date
DE1285581B DE1285581B (de) 1968-12-19
DE1285581C2 true DE1285581C2 (de) 1973-08-23

Family

ID=19799151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1968N0031981 Expired DE1285581C2 (de) 1967-01-27 1968-01-18 Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
AT (1) AT286416B (de)
BE (1) BE709891A (de)
CH (1) CH483774A (de)
DE (1) DE1285581C2 (de)
FR (1) FR1553301A (de)
GB (1) GB1211412A (de)
NL (1) NL6701294A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0355424A3 (en) * 1988-07-25 1990-03-14 Asahi Glass Company Ltd. Glass antenna device for an automobile

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933812A (en) * 1989-10-11 1990-06-12 Hewlett-Packard Company Package and circuit arrangement for housing and connecting polarized electrical components and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0355424A3 (en) * 1988-07-25 1990-03-14 Asahi Glass Company Ltd. Glass antenna device for an automobile

Also Published As

Publication number Publication date
GB1211412A (en) 1970-11-04
CH483774A (de) 1969-12-31
AT286416B (de) 1970-12-10
DE1285581B (de) 1968-12-19
FR1553301A (de) 1969-01-10
BE709891A (de) 1968-07-25
NL6701294A (de) 1968-07-29

Similar Documents

Publication Publication Date Title
DE2459532C2 (de) Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE1298630C2 (de) Integrierte schaltungsanordnung
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE3906018A1 (de) Verfahren zum einkapseln von leitern
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE1180067C2 (de) Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE2628327A1 (de) Verfahren und vorrichtung zum herstellen von mehrschichtkondensatoren
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2217647B2 (de) Verbindungsanordnung zum Anschließen einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1591105A1 (de) Verfahren zum Herstellen von Festkoerperschaltungen
DE3622223A1 (de) Verfahren zum herstellen eines elektronischen netzwerkbausteins
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE69520624T2 (de) Anordnung mit einer mehrschichtigen Leiterplatte und einem Träger
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE1804349C3 (de) Elektrische Kontaktanordnung an einem Halbleiterabschnitt und Verfahren zu ihrer Herstellung
DE1514734C (de) Verfahren zum Verbinden des Elektro denmusters eines elektrischen Bauelements mit dem Zuleitungsmuster einer Isolierun terlage Annr Deutsche ITT Industries GmbH, 7800 Freiburg
DE2165844C2 (de) Integrierte Schaltung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee