DE2459532C2 - Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung - Google Patents

Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung

Info

Publication number
DE2459532C2
DE2459532C2 DE2459532A DE2459532A DE2459532C2 DE 2459532 C2 DE2459532 C2 DE 2459532C2 DE 2459532 A DE2459532 A DE 2459532A DE 2459532 A DE2459532 A DE 2459532A DE 2459532 C2 DE2459532 C2 DE 2459532C2
Authority
DE
Germany
Prior art keywords
contact areas
carrier
circuit
arrangement according
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2459532A
Other languages
English (en)
Other versions
DE2459532A1 (de
Inventor
Wilhelm Katonah N.Y. Anacker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2459532A1 publication Critical patent/DE2459532A1/de
Application granted granted Critical
Publication of DE2459532C2 publication Critical patent/DE2459532C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53285Conductive materials containing superconducting materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/825Apparatus per se, device per se, or process of making or operating same
    • Y10S505/883Housing and mounting assembly with plural diverse electrical components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49009Dynamoelectric machine
    • Y10T29/49012Rotor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

Die Erfindung betrifft eine Anordnung mit mehreren, parallel angeordneten mikro-elektronischen Bs.uelementen scheibenförmiger Gestalt gemäß dem Oberbegriff des Anspruchs 1 und ein Verfahren zur Herstellung der Kontaktbereiche einer derartigen Anordnung.
Eine gattungsgemäße Anordnung mit mehreren, parallel angeordneten mikro-elektronischen Bauelements te; scheibenförmiger Gestalt ist aus der US-PS 36 14 541 bekannt; dort werden als mikro-elektronische Bauelemente scheibenförmiger Gestalt Schaltkarten verwendet, die jeweils mehrere Chips aufweisen und an deren Peripherie Kontaktbereiche vorgesehen sind, die
Μ zum Verlöten in entsprechend angeordnete Kontakte in Schützen einer Trägerplatte gesteckt werden. Die Trägerplatten umgeben die Schaltkarten allseitig, um die mechanische Stabilität der Anordnung zu gewährleisten. Ein Kühlmitteldurchfluß, wie er bei supraleitenden Chips oder schnellen Halbleiterchips unbedingt erforderlich ist, läßt sich bei einer derartigen geschlossenen Anordnung nicht aufrechterhalten. Die relativ grobe Art der Montage kommt außerdem für Einzelchips nicht in Frage, da deren Abmessungen zu klein und deren mechanische Empfindlichkeit zu groß ist
Die bekannte Anordnung ist zwar so ausgebildet, daß die durch die Kontaktbcreiche hergestellten elektrischen und mechanischen Verbindungen der Schaltkarten mit den Trägerplatten gegenüber Längenändcrun-
J5 gen infolge der Temperaturänderungen unter Betriebsbedingungen — bei der bekannten Anordnung ist offenbar eine einfache Kühlung der in der Anordnung enthaltenen elektronischen Bauelemente durch die in der Anordnung eingeschlossene, konvektierccii Luft vorgeschen — weitgehend unempfindlich ist. jedoch ist die bei der bekannten Anordnung auftretende Temperaturwcchselbelastung vergleichsweise gering gegenüber der Belastung, die in einer entsprechenden Anordnung mit aktiver Kühlung unter Einsatz verflüssigter Kühlmittel auftritt, wie sie z. B. zur Erzeugung und Aufrechlerhaltung von Supraleitung erforderlich sind.
Die vorliegende Erfindung stellt sich daher die Aufgabe, eine Anordnung der eingangs genannten Art derart zu verbessern, daß deren Kontaktbereiche zuverlässige elektrische und mechanische Verbindungen auch bei Anwendung von Kühlmitteln zur Erzeugung und Aufrechterhaltung tiefer Temperaturen ergeben; außerdem sollen diese Kontaktbereiche mit möglichst geringem Aufwand hergestellt werden.
Der erste Teil dieser Aufgabe wird durch die im Anspruch 1 angegebenen Maßnahmen und der zweite Teil dieser Aufgabe durch die Maßnahmen im Verfahrensanspruch 13 gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen eingegeben.
M) Als mikro-elektronischc Bauelemente kommen Einzelchips oder Schaltkartcn mit mehreren darauf montierten Chips in Frage. Die freistehende Anordnung dieser Bauelemente, die an zwei gegenüberliegenden Kanten mit Kontaktbereichen befestigt werden, erlaubt eine
b5 einfache und leichte Montage. Flüssige Kühlmittel können ungehindert zwischen den Bauelementen liindurchgcleitct werden. Durch die Verwendung der hier vorgeschlagenen Kontaktbereichc entstehen thermisch und
mechanisch stabile Verbindungen. Die entstehende dreidimensionale Anordnung stellt einen mikro-elektronischen Modul dar, in dem nur kurze elektrische Wege und damit geringe Signal Verzögerungen auftreten.
Ein wesentlicher wirtschaftlicher und technischer Vorteil der Erfindung besteht in der leichten Herstellbarkeit der Kontaktflächen an den Kanten der Chips bzw. der Trägerplatten; diese Kontaktflächen benötigen nur einen zusätzlichen Herstellungsschritt während der Fabrikation der Chips bzw. scheibenförmigen mikroelektronischen Bauelemente.
Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnungen näher erläutert. Es zeigt
F i g. 1 eine Anordnung mit mehreren, parallel angeordneten mikro-elektronischen Bauelementen scheibenförmiger Gestalt, die auf Trägerplatten senkrecht montiert sind.
F i g. 2a die Aufsicht auf einen Teil eines Substrats, welches entsprechend der vorliegenden Erfindung mit Schlitzen versehen wurde.
Fig.2b einen Ausschnitt der Fig. 2a, in vergrößertem Maßstab.
F i g. 2c die Darstellung eines Teils eines nirkro-elektronischen Schaltkreisplättchens (Chip) mit Kentaktflächen.
F i g. 2d die Darstellung einer Trägerplatte mit Nuten für die scheibenförmigen Bauelemente.
F i g. 2e ein vergrößerter Ausschnitt der F i g. 2d.
Fig.2f die Aufsicht auf die Oberfläche der Trägerplatte mit den Verbindungsleitern.
F i g. 2g den Querschnitt durch die Nut in der Trägerplatte mit eingesetzten scheibenförmigen Bauelementen.
Fig.3 ein scheibenförmiges mikro-clßkironisches Bauelement mit einer Mehrzahl von Halbleiterplättchen.
Fig.4a die Aufsicht auf ein platten-förmiges Ausgangsmaterial zur Herstellung einer Vielzahl von Bauelementen, welches zur Erzeugung von den jeweiligen, zu einem Bauelement gehörenden Kontaktierungsflächen mit Löchern versehen ist.
F i g. 4b ein mikro-elektronisches Bauelement mit seinen Kontaktbereichen gemäß einem anderen Ausführungsbeispiei der Erfindung.
Fig.4c einen Teil einer mehrstückigen Trägerplatte (entsprechend K i g. 4e).
Fig.4d einen Teil einer mehrstückigen Trägerplatte (entsprechend Fig.4e) gemäß einem anderen Ausführungsbeispiel.
F i g. 4e eine Anordm-ng mit mehreren, parallel angeordneten mikroelektronischen Bauelementen nach einem weiteren Ausführungsbeispiel der Erfindung.
In Fig. I ist mit dem Bezugszeichen 10 die Trägerplatte (im folgenden auch Halterung genannt) bezeichnet, deren eine Oberfläche wne Mehrzahl von scheibenförmigen mikro-elektronischen Bauelementen (im folgerden auch Schaltkreisträger genannt) 11 stützt. Die einzelnen Schaltkreisträgcr 11 sind in bestimmten Absländen parallel zueinander angeordnet und liegen senkrecht zur Oberfläche der Halterung 10 der Schaltkreisträger 11. Jeder der Schaltkreisträger 11 v/ird durch die Halterung 10 an einer seiner vier Kanten gehaltert. Die Art dieser besonderen Halterung wird später beschrieben. Gegenüber der Kante des Schaltkreisträgers 11. die von der Halterung 10 gehalten wird, liegt eine zweite Kante, die in Kontakt mit einer /weiten Halterung 12 steht. Din«e zweite Halterung 12 liegt im allgemeinen parallel /ur Halterung 10 und weist von dieser einen Abstand auf, der im wesentlichevi gleich der Breite jedes der Schaltkreisträger 11 ist
Nach der Darstellung in F i g. 1 sind in einem Ausführungsbeispiel der Erfindung die Schaltkreisträger 11 paarweise angeordnet, wobei der Abstand zwischen einem Paar von Trägern sehr klein ist, verglichen mit dem Abstand dieses Paars zu einem anderen Paar. Jeder der Schaltkreisträger 11 trägt auf einer seiner Oberflächen integrierte Schaltkreise, beispielsweise supraleitende
ίο Schaltungen mit Josephson-Kontakten. Aus der Darstellung der F i g. 1 ergibt sich auch, daß der Modul dreidimensional angeordnet ist, da jeder der Schaltkreisträger 11 eine zweidimensionale Ausdehnung besitzt und die Vielzahl der Schaltkreisträger 11 in einer dazu senkrechten dritten Dimension angeordnet sind. Die Verbindungen von den Schaltkreisen eines Schaltkreisträgers zum nächsten kann über Verbindungsleitungen erfolgen, die auf den Halterungen 10 und ?2 angebracht sind. Einzelheiten der Verbindungen werden in der folgenden Beschreibung noch deutlich gemacht.
Die in den integrierten Schal tkrev'-r.n erzeugte Wärme muß durch das medium abgefuhii verden, in welchem sich der Modul befindet. Im Fall von supraleitenden Schaltkreisen sind die Moduln in einem Bad aus nüssigem Helium, flüssigem Stickstoff oder ähnlichem angeordnet; der Abstand zwischen Paaren von Schaltkreisträgern 11 sollte dann die ungehinderte Zirkulation des Mediums zulassen, welches dann die erzeugte Wärme abführt. Hierzu können die Paare von Schaltkreisträgern 11 in einem Abstand nicht unter 0.76 mm angeordnet werden. Andere typische Abmessungen der Schaltkreisträger 11 sind eine in horizontaler Richtung gemessene Länge von ungefähr 7.6 mm und eine in vertikaler Richtung gemessene Breite von 6.1 mm.
Vor der Beschreibung der Herstellmethode sollen erst einige Ausdrücke definiert werden. Die Herstellung integrierter Schaltkreise beginnt mit einer Trägerplatte aus geeignetem Material. Auf dieser Platte wird das Material niedergeschlagen, welches die integrierten Schaltkreiskomponenten und Leiter erzeugt. Im allgemeinen sind auf einer einzelnen Platte sich wiederholende Muster von verschiedenen Materialien niedergeschlagen. Nach dem Niederschlag und den einzelnen Herstellschritten wird die Platte in eine Vielzahl von integrierten Schaltkreisen aufgeschnitten, welche dann als »Chips« bezeichnet werden. Die Basis des Chips besteht aus der ursprünglichen Platte und wird als Substrat bezeichnet. Der weitere hier benutzte Ausdruck Modul bezieht sich auf eine Mehrzahl von Chips, die elektrisch und mechanisch zu einer Einheit vereinigt werden. Im allgemeinen umfaßt ein Modul Kontakteinrichtungen, wie beispielsweise Kontaktstifte, um den Modul mit einer Schaltk'eiskarte zu verbinden.
In den Fig.2a bis 2g wird ein Ausführungsbeispiel der Erfindung dargestellt. Hierbei besteht der Schaltkreisträger 11 aus einem einzelnen Chip auf dessen einer Oberfläche der integrierte Schaltkreis aufgebracht ist. Im folgendeti wird zur Erläuterung dieses Beispiels zuerst das Herstellverfahren der Chips mit Einschluß
bo der Hersteilung der Kontaktflächen besprochen.
F i g. 2 zeigt einen Teil einer passenden Trägerplatte, welche als Substrat für ein Chip dienen kann. Bei der Platte kann es sich um Silizium, Glas oder ein anderes passendes Material handeln. Vor dem Ausschneiden der Chips wird in die "latte eine Reihe von Schlitzen 17 eingeschnitten. Diese Schlitze 17 werden in parallelen Reihen mit einem gegenseitigen Abstand eingeschnitten, der ungefähr der Breite des Chips entspricht, die
später aus der dargestellten Platte ausgeschnitten werden. Diese Schlitze brauchen dabei nicht gan/. durch die Platte durchgeschnitten zu werden, d. h. sie erstrecken sich nur zum Teil durch die Platte. In F i g. 2a sind auch die Linien 18 angedeutet, längs denen der Chip ausge- ί schnitten wird, außerdem die Chipbegrenzungen 19, die sich ergeben, wenn der Schnitt längs der Linien 18 erfolgt. Die Linien 18 und 19 sind in F i g. 2a nur zur Erläuterung eingezeichnet; die Schlitze 17 werden vor dem Zerteilen der Platte angebracht. Die Linien 18 und 19 zeigen jedoch, daß der Schlitz 17 so gelegt wird, daß er in die Kanten zweier Chips hineinragt. Fig. 2b zeigt deutlicher die Form des Schlitzes 17 in bezug auf die Schneidelinie 18 und die Chipgrenze 19. Zu diesem Zweck sind in Fig. 2b diejenigen Teile, die später dit beiden Chips ergeben, mit I Γ und 11" gekennzeichnet. Die Schlitze sind typischerweise 0,5 mm lang, 38 μπι breit und ihr Mittenabstand beträgt 89 μιτι. Abstand
somit durch die gewünschte GröOc der Chips 11 bestimmt. Die Herstellung der Schlitze kann mit Elektronenstrahlen oder durch Ätzen erfolgen.
Nach der Herstellung der Schlitze 17 können diese, zumindest teilweise mit einem niedrigschmelzenden supraleitenden Pb-Legierungslot oder mit anderem passendem Material gefüllt werden, um somit die Kontaktflächen herzustellen. An diesem Punkt des Herstellungsprozesses besitzt die Platte eine Anzahl von Parallelreihen von Kontaktflächen 17'. Die Oberflächen der Trägerplatten werden d. ^n poliert, um für die Aufdampfschritte und die photolithographische Mustererzeugung ausreichend flache Oberflächen zu erzeugen. Auf derjenigen Oberfläche der Platte, welche später die Rückseite wird, kann außerdem ein 25 μιτι dicker Isolier- oder sonstiger Film aufgebracht werden. Wenn die Schütze so gelegt wurden, daß sie die Platte ganz durchdringen,
taktflächen auf dieser Oberfläche.
In diesem Herstcllungsstadium können dann auf der Vorderfront, d. h. der Seite, welcher der isolierten Seite der Platte gegenüber liegt, integrierte Schaltkreise aufgebracht werden, beispielsweise unter Verwendung von supraleitenden Elementen, insbesondere Josephson-Kontakten. Die aufgefüllten Schlitze 17 dienen dann als Kontaktflächen für die integrierten Schaltkreise. Wenn die integrierten Schaltkreise auf den Trägerplatten erzeugt wurden, können diese längs der Linie 18 getrennt werden, um somit eine Vielzahl von Chips Il zu ergeben. Nach dem Trennen besitzen die Chips die in Fig.2c dargestellte Form. Der supraleitende Schaltkreis 20 ist auf einer Oberfläche des Chips angeordnet, auf der gegenüberliegenden Oberfläche die Isolierschicht 21. Die aufgefüllten Schlitze 17' bilden nun eine Reihe von Kontaktflächen, die auf zueinander parallelen Kanten des Chips in regelmäßigen Abständen angeordnet sind. Fig. 2c zeigt nur eine der Chipkanten mit den Kontaktflächen, die mit den supraleitenden Schaltungen 20 verbunden sind.
F i g. 2d gibt eine Darstellung der Halterung 10, die beispielsweise aus einer Trägerplatte mit einer Dicke von typischerweise 0,5 mm besteht. Diese Platte kann entweder aus demselben Material bestehen, wie das Chipsubstrat, oder aber aus einem Material, das einen ähnlichen Wärmeausdehnungskoeffizienten besitzt. In iiiese "latte werden dann eine Reihe von Rillen 13 ein- ti geschnitten. Diese Rillen bestehen aus einer unteren Oberfläche 15, die parallel zur Oberfläche der Platte liegt und zwei Seitenflächen 15' entsprechend der Darstellung in Fig. 2c. Die Breite dieser Rillen beträgt beispielsweise 0,5 mm, gemessen zwischen den Seitenflächen 15'. Die Rillen sind ungefähr 0,25 mm tief. Der Mittcnabstand der Rillen beträgt ungefähr 1,1 mm. Die Herstellung der Rillen kann spannabhebend oder durch Druck erfolgen. Nach der Ausbildung der Rillen werden in deren untere Oberfläche 15 zwei Reihen von Schlitzen 16 eingeschnitten. Jeder dieser Schlitze 16 ist beispielsweise 0,13 mm lang, 25 μιη breit und besitzt einen Mittenabstand zu seinem Nachbarn von 89 μπι: die Schütze sind gan/ durch den Träger durchgeschnitten. Die Herstellung der Schlitze erfolgt wieder durch Elektronenstrahlbohren oder durch Ätzen. Entsprechend der Darstellung in Fig.2d liegt die Längsrichtung der Schlitze senkrecht zur Richtung der Rillen. Auf der Seite des Trägers 10 ohne Rillen ist der Träger poliert, um für die photolithographische Herstellung der Verbindungsleitunf en eine genügend ebene Oberfläche aufzuweisen.
dampften integrierten Schaltverbindungen aufweisen und supraleitende Schichten zur Herstellung der Verbindung zwischen den Chips umfassen.
F i g. 2f zeigt die Rückseite der Halterung 10, d. h. die Fläche, die der Oberseite gegenüberliegt. In F i g. 2f sind die Seitenflächen der Rillen mit 15', die Schlitze mit 16 bezeichnet. Die Verbindungen 24 stellen sich als Muster von Supraleitern auf der Rückseite der Halterung 10 dar. Die V.-.;wendung von supraleitenden Leiterzügen für die Verbindungen ist nicht unbedingt notwendig, es kann jedoch in vielen Fällen wünschenswert sein. Nach der Herstellung von Rillen, Schlitzen und den Vcrbindungslcitungen auf der Platte, wird diese auf die gewünschte Größe geschnitten und ergibt dann eine Anzahl von Halterungen 10.
Fig. 2c zeigt die Vergrößerung einer Halterung 10 mit einer darin angebrachten Rille, deren Oberfläche mit 15 und deren Seitenflächen mit 15' gekennzeichnet sind. In dieser Figur ist nur ein Paar von Schlitzen 16 in der Platte angebracht. In jedem der Schlitze 16 wird eine Kontaktierung 22 aus Nb oder einem anderen passenden Material angebracht. Die Abmessung dieser Kontaktierung entspricht den Abmessungen der Schlitze 16; typische Abmessungen sind bespielsweise 0.! mm breit, 0.35 mm lang und 0.25 mm dick. Diese Kontaktschicht wird so in die Schlitze 16 eingebaut, daß sie ungefähr 0,1 mm über deren untere Oberfläche hinausragt. Die Kante der Schicht 22 auf der Rückseite, (d. h. der Seite ohne Rillen des Trägers 10) wird ein Teil der Verbindungen, da sie einen galvanischen Kontakt mit den Verbindungsleitungen 24 auf der nicht gerillten Seite des Trägers 10 bildet.
Nachdem der Träger 10 in der beschriebenen Weise vorbereitet ist. können die Chips entsprechend der Darstellung in F i g. 2g darauf montiert werden. F i g. 2g zeigt einen Querschnitt durch den Träger 10 mit einem Paar von Chips 11, die in einer dessen Rillen montiert sind. Der Querschnitt ist so gewählt, daß nur eine der Kontaktflächen 17'in jedem der Chips 11 sichtbar ist. In der Darstellung von F t g. 2g wird der Kontakt sichtbar, den die Verbindungsleitungen 24 auf der nicht gerillten Oberfläche des Trägers 10 mit den Schichten 22 bilden. Jeder der Chips 11 besitzt auf einer seiner Oberflächen einen supraleitenden Schaltkreis 20 und auf der gegenüberliegenden Oberfläche eine Isolierschicht 21. Außerdem zeigt F i g. 2g, daß die Kontaktflächen 17' in Kontakt mit den Schichten 22 stehen. Dieser Kontakt kann beispielsweise durch Löten mittels Wiederaufschmelzen hergestellt werden. Bei dieser Technik werden der Trä-
ger 10 und die Chips 11 erwärmt, bis das Lötzinn der Kontaktflächen 17' um die Schichten 22 fließt und so einen guten elektrischen Kontakt /wischen beiden herstellt.
F.s braucht nicht betont zu werden, daß die oben gegebenen typischen Abmessungen innerhalb der erfindungsgemäßen Lehre abgeändert werden können. Wichtig ist dabei, daß der Mittenabstand der Kontaktflächen 17' auf jedem der Chips gleich den Mittenabstand der Schlitze 16 ist, die in den Rillen angebracht werden. Außerdem sollte die Breite der Rillen, d. h. der Abstand zwischen den beiden Seitenflächen 15' ausreichend bemessen sein, damit die Chips 11 dazwischen montiert werden können. Fig. 2g zeigt hier ein Paar von Chips in jeder Rille. Dies ist jedoch nicht notwendigerweise so, es kann auch ausreichen, nur ein einzelnes Chips in jeder Rille aufzunehmen und somit der Abstand zwischen den Seitenflächen 15 zu verringern. Außerdem sollte der Abstand zwischen der Seitenfläche 15 der Rille und der benachbarten Seitenfläche i
nächsten Rille ausreichen, damit die in dem Modul erzeugte Wärme innerhalb der Umgebung in der das Modul arbeitet abgeführt werden kann. Die hier betrachteten typischen Abmessungen ergeben ungefähr 0,76 mm zwischen den integrierten Schaltkreisen auf einem Chip 11 in einer Rille und dem nächsten Chip in einer benachbarten Rille. Der Abstand zwischen den Chipoberflächen 21 braucht nicht so bemessen sein, daß eine Zirkulation des Kühlmediums erfolgen kann.
Zurückkommend auf F i g. I wird deutlich, daß die oberr Fläche des Trägers 10 die Fläche ist, in welche die Rillen eingeschnitten werden, während die gegenüberliegende Fläche des Trägers 10 mit den aufgedampften Verbindungsleitungen versehen ist. Weiterhin werden die Chips 11 an ihren Kanten gehalten; an diesen Kanten befinden sich auch die Kontaktflächen. Der Träger 12. der in Fig. 1 über den Chips 11 liegt, bildet das Spiegelbild des Trägers 10. Die untere Fläche des Trägers 12 besitzt dementsprechend die Rillen und die Verbindungsleitungen 24 liegen auf der oberen Fläche des Trägers 12. Der Träger 12 kann aus dem gleichen Material wie dei Träger 10 bestehen.
In einem weiteren Ausführungsbeispiel der Erfindung kann auf die Rillen 13 verzichtet werden. In diesem Beispiel, das nur in F i g. 1 dargestellt ist, erstrecken sich die Schlitze 16 durch die gesamte Dicke des Trägers 10. Die Länge der Schichten 22 muß dementsprechend so gewählt werden, daß sie ungefähr 4 mils größer ist als die Dicke der Träger 10 und 12. in diesem Ausführungsbeispiel werden die Chips 11 in der gleichen Weise wie in den Fig. 2b bis 2g hergestellt. Die Schlitze werden in die Träger 10 und 12 in ungefähr der gleichen Weise eingeschnitten wie es im Fall der in den Fig.2a bis 2g dargestellten Träger erfolgt. Der ein/ige Unterschied zwischen diesen beiden Ausführungsbeispielen liegt darin, daß keine Rillen vorgesehen sind. Die Rillen bezwecken hauptsächlich die genaue Ortsfixierung und die mechanische Stabilisierung des Moduls. In manchen praktischen Anwendungen braucht dies aber nicht notwendig zu sein, und die Rillen können dementsprechend entfallen.
In beiden der in Fi g. 1 dargestellten Ausführungsbeispiele wird die Fläche des Trägers 10, über der die Chips 11 montiert sind, zum Niederschlagen der Verbindungsleitungen für die Verdrahtung zwischen den Chips gebraucht. F i g. i zeigt jedoch, daß der Träger JO noch eine Räche außerhalb dieses Teilbereichs besitzt. Diese Fläche kann dann mit Kontaktstitten oder anderen Verbindungscinrichlungen versehen werden, um den in Fig. 1 dargestellten Modul mit einer Schaltkreiskarte zu verbinden. Für den Fachmann ist es in diesem Zusammenhang ein leichtes, außer den oben erwähnten Kontaktstiften, andere Verbindungsmöglichkeiten heranzuziehen.
Ein weiteres Ausführungsbeispiel der Erfindung ist in den F i g. 1 und 3 dargestellt. In diesem Fall handelt es sich bei dem Schaltkreisträger 11 nicht um einen einzeinen Chip. Fig.3 gibt eine Darstellung des Schaltkreisträgers in diesem Fall.
Es ist dort insbesondere ersichtlich, daß der Schaltkreisträger Il mit einer Mehrzahl von Kontaktflächen 17' an seinen beiden Kanten versehen ist, die in der
is gleichen Weise angebracht werden, wie bei dem in Fig. 2 gezeigten Schaltkreisträger (Chipsubstrat) 11. Der Schaltkreisträger 11 in Fig.3 umfaßt jedoch weiterhin eine Vielzahl von Chips 31, die mit ihm elektrisch und mechanisch verbunden sind. In Fig.3 sind vier sr 20 Chips 3! auf dem Schal'.kreisträgcr !I angebracht, es ist jedoch selbstverständlich, daß die Zahl der Chips auf jedem der Schultkreisträger 11 entsprechend den Umständen frei gewählt werden kann. Zweite Verbindungsleitungen 32 besorgen die Verbindung zwischen den Kontakten der verschiedenen Chips 31 und den Kontaktflächen 17' auf dem Schaltkreisträger 11. Diese zweiten Verbindungsleitungen 32 bestehen vorzugsweise aus supraleitenden Leiterzügen, die auf der Oberfläche des Schaltkreisträgers 11 in der üblichen Weise hergestellt werden. Die Chips 31 können mechanisch auf den Schaltkreisträger mit Hilfe einer Wiederaufschmelzlöltechnik montiert werden. Üblicherweise wird der Chip 31 auf dem Schaltkreisträger 11 so angebracht, daß die Fläche mit dem Schaltkreis gegen den Schaltkreisträger 11 weist.
Die Herstellung des in Fig.3 dargestellten Schaltkreisträgers U kann auf folgende Weise erfolgen. Eine Platte wird entsprechend der in den F i g. 2a und 2b gezeigten Weise mit einer Vielzahl von Schlitzen 17 versehen. Eine Oberfläche der Platte wird dann poliert, um für den Niederschlag der Isolierschicht 21 eine geeignete Oberfläche herzustellen. In diesem Ausführungsbeispiel braucht eine Isolierschicht 21 doch nicht notwendigerweise vorhanden zu sein und kann unter gewissen Umständen weggelassen werden. Die gegenüberliegende Fläche der Platte wird dann poliert und zur Herstellung der mechanischen und elektrischen Verbindungen für eine Vielzahl von Chips 31 vorbereitet. Dies kann beispielsweise unter Heranziehung der
so üblichen Befestigungstechniken für Chips, z. B. mit der »Flip-Chip«-Technik, geschehen, wie sie beispielsweise aus der DE-OS 23 30 161 bekannt ist. Zur gleichen Zeit können die zweiten Verbindungsleitungen 32 auf der selben Oberfläche des Schaltkreisträgers 11 erzeugt werden, auf die die Chips 31 montiert werden sollen. Danach kann die Platte entsprechend den gewünschten Schaltkreisträgern 11 geschnitten werden. Im nächsten Schritt wird das zur Herstellung der Kontaktflächen ausgewählte Material in die Schlitze 17 eingeführt, welehe dann die in F i g. 3 dargestellte Mehrzahl von Kontaktflächen 17 ergeben. Die Chips 31 werden dann mechanisch und elektrisch auf dem Schaltkreisträger U befestigt und ergeben so den in Fig.3 dargestellten Schaltkreisträger.
Der Schaltkxeisträger 11 in F i g. 3 ergibt zusammen milden Halterungen 10und 12den mikroelektronischer. Schaltkreismodul. Die Halterungen 10 und 12 sind beispielsweise in der in F i g. 1 gezeigten Weise ausgeführt.
Der Schaltkreisträger 11 von F i g. 3 kann dabei entweder mit gerillten oder mit ungerillten Halterungen 10 und 12 verwendet werden. Die Herstellung der Halterungen 10 und 12 und deren Verbindung mit den Schaltkreisträgern 11 erfolgt entsprechend den für die früheren Ausführungsbeispiele gegebenen Beschreibungen. Eine genauere Diskussion kann deshalb an dieser Stelle unterbleiben.
Ein weiteres bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung ist in den Fig.4a bis 4e dargestellt. Der diesem Ausführungsbeispiel entsprechende Modul ist in Fig.4e wiedergegeben; dort wird eine Vielzahl von Schaltkreisträgern 11 durch eine Vielzahl von Halterungen 41 in einer parallelen Anordnung festgehalten. Auf jedem der Schaltkreisträger 11 sind integrierte Schaltkreise auf mindestens einer seiner Oberflächen enthalten. Die integrierten Schaltkreise auf den Schaltkreisträgern U sind elektrisch mit einer Vielzahl von Kontaktflächen auf jedem der Schaltkreisträger 11 verbunden. Die Halterungen 41 sind mit Verbindungsleitungen versehen, mit denen zwischen den verschiedenen Schaltkreisträgern 11 leitende Verbindungen hergestellt werden können. Die Halterung 41 dient außerdem als mechanische Unterstützung für die Schaltkreisträger 11 und bildet zusammen mit diesem eine mechanische Einheit. Aus F i g. 4e ist ersichtlich, daß es sich bei dem so entstehenden Modul um eine dreidimensionale Einrichtung handelt, da die integrierten Schaltkreise auf jedem der Schaltkreisträger 11 eine zweidimcnsionale Ausdehnung besitzen und die Mehrheit dieser Schaltkreisträger in einer dritten Dimension angeordnet ist, die senkrecht zur Fläche der Schaltkreisträger liegt. Wie schon oben erwähnt ergibt ein dreidimensionaler Modul stark verkürzte Verzögerungen für die Signale, welche die Schaltkreise auf den Schaltkreisträgern 11 durchlaufen.
Die integrierten Schaltkreise auf den Schaltkreisträgern ii können aus supraleitenden Komponenten bestehen, d. h_ bei der Betriebstemperatur sind diese Komponenten supraleitend. Zur Erzielung der notwendigen Betriebstemperatur kann das Modul bekannterweise in flüssiges Helium, flüssigen Stickstoff oder in ein ähnliches Bad eingetaucht werden. Um dem Kühlbad, in welches der Modul eingetaucht ist, einen engen Kontakt mit jedem der Schaltkreisträger 11 zu gestatten, wirkt die Halterung 41 weiterhin als Abstandhalter für die Schaltkreisträger 11, so daß die Badflüssigkeit ungehindert zwischen so getrennten Schaltkreisträgern 11 zirkulieren kann. Durch die Badzirkulation erfolgt auch die Abfuhr der Wärme, die in den integrierten Schaltkreisen auf den Schaltkreisträgern 11 erzeugt wurde. Um eine ordnungsgemäße Zirkulation zu erreichen, sollte der Abstand zwischen benachbarten Schaltkreisträgern 11 nicht geringer als ungefähr 0,76 mm sein. Zur Verdeutlichung der Art und Weise, in der die integrierten Schaltkreise miteinander verbunden werden, wird auf die F i g. 4a und 4b verwiesen, in denen die Herstellung der Schaltkreisträger 11 erläutert wird und weiterhin auf die F i g. 4c und 4d. welche zwei verschiedene Ausführungsformen der Halterung zeigen. Im allgemeinen umfassen die Schaltkreisträger U eine Vielzahl von Kontaktflächen in der Nähe zweier ihrer Kanten (F i g. 4b). Die Halterung 41 umfaßt eine Anzahl von Leitern, die in sie eingebettet sind (Fig.4d), um Verbindungen zwischen Kontaktflächen eines Schaltkreisträgers und den Kontaktflächen eines anderen Schaltkreisträgers U herzustellen.
F i g. 4a erläutert die Herstellungsart der Schaltkreis-
träger und insbesondere deren Kontaktbereiche im folgenden auch Kontaktflächen genannt; sie zeigt eine Platte mit einer Vielzahl von darin angebrachten Löchern 27. Diese Löcher 27 sind in einer Anzahl von parallelen Reihen gebohrt. Der Abstand zwischen den Lochreihen ist gleichmäßig, jedoch nicht gleich. Neben den Löchern 27 der Platte zeigt F i g. 4a noch Schneidelinien 18. Wenn die Platte entsprechend der folgenden Beschreibung behandelt wurde, wird sie längs der Li nien 18 aufgeschnitten und ergibt dann eine Vielzahl von Schaltkreisträgern II. Die Grenzen dieser Schaltkrcisträgcr, die sich ergeben, wenn die Platte längs der Linien 18 auscinandcrgcschnittcn wird, sind durch die Begrenzungen 19 angedeutet. Die Platte wird so gc schnitten, daß die Lochreihen I .ocher in den beiden Kanten des Schultkrcistriigcrs It bilden. Zur näheren Erläuterung dessen ist die Platte in Fig.4a in eine Vielzahl von Schallkreisplattcn aufgeteilt, die mit 11.4 bis 11E bezeichnet sind. Dies dienl selbstverständlich nur zum Zweck der Erläuterung, da nach dem Bohren der Lochreihen 27 die Platte noch entsprechend behandelt werden muß, bevor tatsächlich die Aufteilung in eine Vielzahl von Schaltkreisträgern 11 erfolgen kann. Der gegenseitige Abstand der Lochreihen 27 wird dadurch bestimmt, ob die beiden Lochreihen in Gebieten der Platte liegen, die später einen einzigen Schaltkrcisträger 11 bilden oder ob diese Reihen in solche Gebiete gebohrt werden, aus denen später verschiedene Schaltkreisträger 11 hervorgehen. In F i g. 4a ist beispielsweise ersichtlich, daß die Reihe von Löchern 27 in solchen Gebieten, die später die Schaltkreisträger HW oder 11C bilden, relativ eng bei der Lochreihe liegen, die sich im Gebiet der späteren Schaltkreisträger MA und MC befinden. Im Gegensatz dazu sind die Lochreihen im Gebiet der Platte.das später den Schaltkreisträger IM und HC bildet relativ weit entfernt voneinander. Die Locher 27 weisen typischerweise einen Durchmesser von 25 μιη auf und sind voneinander durch einen geeigneten Abstand getrennt, der beispielsweise nicht kleiner isi als 75 μηι. Das Bohren dieser Locher 27 kann beispielsweise mit Elektronenstrahlen oder durch Ätzen erfolgen. Im Gegensatz zur Bildung von Kontaktflächen in den anderen Ausführungsbeispielcn dieser Erfindung müssen diese Löcher 27 ganz durch die Platte durchge hen.
Nach dem Bohren der Löcher werden die Oberflächen der Platte poliert und danach auf einer der Plattenoberflächen bei Bedarf eine Isolierschicht aufgebracht. Ist letzteres der Fall, so muß darauf geachtet werden,
so daß die Isolierschicht keinen Teil der Löcher 27 isoliert; aus diesem Grund kann es wünschenswert sein, die Löcher 27 erst nach dem Aufbringen der Isolierschicht herzustellen. Die Löcher 27 können dann mit einem geeigneten Material, beispielsweise einer supraleitenden Bleilegierung gefüllt werden. Diese so gefüllten Löcher 27 stellen dann Kontaktflächen dar. Anschließend kann der integrierte Schaltkreis auf der Piattenoberfiäche hergestellt werden, die der Oberfläche mit der Isolierschicht gegenüberliegt Der auf der Platte erzeugte inte-
griene Schaltkreis wird anschließend galvanisch mit den Kontaktflächen 27 verbunden. In diesem Herstellungsstadium wird die Platte längs der Linien 18 geschnitten und damit eine Vielzahl von Schaltkreisträgern 11 erzeugt, die jeweils auf einer Seite einen integrierten Schaltkreis tragen, der mit den Kontaktflächen 27 in Verbindung steht Eine derartige Platte ist in Fig.4b dargestellt wobei das eigentlich vorhandene Schaltkreismuster weggelassen wurde. Aus F i g. 4b isi auch
ersichi'ich. daU einige der Löcher 27 offengelassen werden können, d. h., diese werden nicht mit leitendem Material ausgefüllt. Zur besseren Erläuterung wurde eine Reihe von Uichcrn 27 in F i g. 4b mit Bezeichnungen versehen. Die Kontaktflächen 27/4 bis 27Fsind alle mit leitendem Material ausgefüllt und bilden somit sechs Kontaktflachen. Im Gegensatz dazu sind die mit 27 bezeichneten Löcher in F i g. 4b alle offen und stellen also keine Kontaktflächen dar. Weiterhin können zwei Kontaktflächen in eine; Reihe, wie beispielsweise die Flächen 27ß und 27C durch einen integrierten Leiter/.ug 43 miteinander verbunden werden.
Die Herstellung von Verbindungen /wischen den integrierten Schaltkreisen auf einem Sehaltkreisträger 11 und einem 'ntogrierten Schaltkreis auf einem anderen Schalikreisiräger It dient die Halterung 41. E£in typisches Beispiel einer Halterung 41 ist in Fig. 4d gezeigt. Wie oben erläutert, bestimmt die Breite der Halterung 41 den Abstand zwischen benachbarten Sehaltkrcisträgern ii. Die Breite der Halterung 4i wird aiso so gewählt, daß sie nicht weniger als ungefähr 30 mil beträgt, damit aus GiUnden der Kühlung /wischen benachbarten Schallkreisträgern 11 ein ausreichend bemessener Abstand vorhanden ist. Die Halterung 41 kann aus dem selben Material wie das Substrat des Schaltkreisträgers 11 bestehen, oder aber aus einem Material mil gleichem thermischen Ausdehnungskoeffizienten. Die Halterung 41 besitzt eine Vielzahl von Löchern 37, die durchgebohrt sind und mit einem geeigneten leitenden Material, beispielsweise der oben erwähnten Bleilegierung aufgefüllt sind. Die Löcher 37 haben ähnliche Abmessungen wie die Löcher 27 im Schaltkreisträger 11 und besitzen den selben Abstand wie diese. Die Länge der Halterung 41 wird gleich der Länge oder der Breite des Schaltkreisträgers 11 gewählt. Anzumerken ist, daß nicht jedes der Löcher 37 in der Halterung 41 mit leitendem Material aufgefüllt werden muß. Aus denselben Gründen wie
:«» it.,ii A, ι x„i
■ III I fill \JVI LUVIIV1
ner Halterung zu beginnen oder aufzuhören. Da außerdem die Kontaktflächen 27 auf einem Schaltkreisträger 11 entsprechend der Darstellung in Fig.4b mit Zwischenvcrbindungen versehen werden können, ergibt sich für den Eniwurfsingenieur ein sehr großer Grad an Flexibilität.
!n der obigen Beschreibung des Sch Itkreisträgcrs 11 von F i g. 4b wurde zwar gesagt, daß der integrierte Schaltkreis auf einer Oberfläche dieses Schaltkreisträ-
ιυ gers 11 aufgebracht wird. Es kann aber auch ein Schaltkrcisträger 11 enlsprechend F i g. 3 Verwendung finden. Der Schaltkrcisträger 11 enthalt dann Chips, auf welchen die integrierten Schaltkreise enthalten sind. In diesem Ausführungsbeispiel der Erfindung werden die Ver-
r. Landungen zwischen den Chips durch die Leitungen bewerkstelligt, die direkt auf dem Schaltkreisträger 11 erzeugt wurden.
Für die Anschlüsse der Module nach Fig.4e stehen verschiedene Anordnungen zur Verfügung. Einmal kann ein besonderer Schaitkreisträger ii an einem Ende des Moduls vorgesehen werden, der Kontaktstifte für den Anschluß an eine Schaltkarte enthält. Diese Kontaktstiftc gehen beispielsweise ganz durch den Schaltkreisträger 11 durch und sind mit den integrierter.
Verbindungsleitungen auf der Oberfläche des Schaltkreisträgers 11 verbunden, die der Fläche mil den Kontaktstiften gegenüberliegt. Eine andere Möglichkeit besteht darin, einen einzigen oder eine Mehrzahl von Halterungen 41 vorzusehen, die in ähnlicher Weise mit
jo Kontaktsliften bestückt werden. Es können auch andere konventionelle Anschlußtechniken für die Verbindung der Modulen untereinander verwendet werden, wobei diese entweder an den Schaltkreisträgern 11 oder an einer oder mehreren der Halterungen 41 angebracht
j'i werden.
unaufgefüllt und damit nichtleitend bleiben.
Eine andere Ausführungsform der Halterung ist in F i g. 4c gezeigt; die Halterung 40 besteht dort aus dem gleichen Material wie die Halterung 41 und besitzt auch die gleichen Abmessungen. Die in die Halterung 40 eingebetteten Leiterzüge werden auf praktisch dieselbe Weise hergestellt wie die Kontaktflächen des in F i g. 2c gezeigten Chips. In diesem Ausführungsbeispiel ist außerdem notwendig, daß die Größe und die Gestalt der Flächen 17' so festgelegt werden, daß sie sich mit den Kontaktflächen 27 vereinigen, wenn die Halterung 40 mit dem Schaltkreisträger 1' zusammengebaut wird. Zu diesem Zweck muß die vertikale Abmessung der Kontaktflächen 17' (siehe Fig.4c) größer sein als der Abstand zwischen den Kontaktflächen 27 und der Kante des Schallkreisträger? 11.
Mit der oben gegebenen Beschreibung der .Schaltkreisträger 11 und der Halterungen ist das Zusammenwirken der Teile des Moduls in Fig. 4e leicht zu verstehen, lcdes Paar von Schallkreisträgern 11 wird durch ein Paar von Halterungen 40 oder 41 mit einem bestimmten gegenseitigen Abstand zusammengebaut. Nach der Herstellung der Schaltkreisträger II und der Halterungen werden diese mit einer Wiederaufschmelz-Löttechnik zusammengefügt, um damit gute elektrische und mechanische Verbindungen herzustellen. Die geeignete Wahl der offenen Löcher 27 und/oder der offenen Löcher 37 ermöglicht es einem gegebenen Verbindungsnetzwerk bei jeder beliebigen gewünschten Schnittstelle zwischen einem Schalikreisträgcr und eiHierzu 5 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt, die an ihrer Peripherie elektrische Kontaktbereiche aufweisen und die senkrecht auf Trägerplatten stehend montiert sind, wobei auf mindestens einer der Trägerplatten zu den Kontaktbereichen entsprechend ausgebildete Kontakte vorgesehen sind, welche mit den Kontaktbereichen der Bauelemente verlötet sind, dadurch gekennzeichnet, daß die Kontaktbereiche (17) mit Lot aufgefüllte Vertiefungen sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich die Kontaktbereiche (17) über die gesamte Dicke des scheibenförmigen Bauelements erstrecken.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kontaktbereiche als buchtfönriige Einkerbungen (!?', F i g. 2c) des Randes ausgestaltet und mit dem Rand formschlüssig mit Lot aufgefüllt sind und daß die Kontakte der Trägerplatte aus Kontaktstiften (22) bestehen, die sich durch die gesamte Dicke der Trägerplatte erstrecken.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Kontaktstifte (22) auf der Sohle (15) von rillenförmigen Vertiefungen (13) der Trägerplatte (10) angeordnet sind und daß die Breite der Rillen etwas größer ist als die Dicke des mikroelektronischen Battlements.
5. Anordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die den Bauelementen gegenüberliegende Fläche a-ts Trägerelements (10) mit Verbindungsleitungen (24) zwischen ausgewählten Kontaktstiften (22) versehen ist.
6. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kontaktbereiche als Löcher (27) ausgestaltet und mit Lot aufgefüllt sind und daß die Trägerplatte (41) an ihrer Schmalseite Kontakte (17', 37, F i g. 4c und d) aufweist, die in die Kontaktbereiche des scheibenförmigen Bauelements eingreifen.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Trägerplatte (41) miteinander verbundene Kontakte zwischen zwei einander gegenüberliegenden Schmalseiten aufweist und als Abstandhalter zwischen den parallel angeordneten scheibenförmigen Bauelementen (11) dient.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die mikro-elektronischen Bauelemente an zwei gegenüberliegenden Kanten mit Trägerplatten (10, 12) an den Kontaktbereichen verlötet sind.
9. Anordnung nach einem der Ansprüche 1 bis 8, wobei die mikro-elektronischen Bauelemente supraleitende Schaltungen enthalten, dadurch gekennzeichnet, daß die Kontaktbereiche aus Materialien bestehen, die bei der Betriebstemperatur der Schaltung supraleitend sind.
10. Verfahren zur Herstellung der Kontaktbereiche in einer Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Kontaktbereiche (17, Fig. 2) vor dem Auftrennen eines gemeinsamen Substrats in einzelne Schaltkreisplättc'nen (11) im Bereich der späteren Schnittlinie jeweils für zwei nebeneinander angeordnete Schaltkreispliittchen gemeinsam hergestellt werden, indem sich über die Schnittlinie erstreckende Vertiefungen im Substrat erzeugt und diese mit Lot aufgefüllt werden.
DE2459532A 1974-05-30 1974-12-17 Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung Expired DE2459532C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/474,639 US3949274A (en) 1974-05-30 1974-05-30 Packaging and interconnection for superconductive circuitry

Publications (2)

Publication Number Publication Date
DE2459532A1 DE2459532A1 (de) 1975-12-11
DE2459532C2 true DE2459532C2 (de) 1985-03-14

Family

ID=23884405

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2459532A Expired DE2459532C2 (de) 1974-05-30 1974-12-17 Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung

Country Status (7)

Country Link
US (1) US3949274A (de)
JP (1) JPS5744035B2 (de)
CA (1) CA1024660A (de)
DE (1) DE2459532C2 (de)
FR (1) FR2273377B1 (de)
GB (1) GB1500313A (de)
IT (1) IT1034377B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216523A (en) * 1977-12-02 1980-08-05 Rca Corporation Modular printed circuit board
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4237522A (en) * 1979-06-29 1980-12-02 International Business Machines Corporation Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
US4502098A (en) * 1981-02-10 1985-02-26 Brown David F Circuit assembly
JPS58129616A (ja) * 1982-01-29 1983-08-02 Hitachi Ltd 低温動作形計算機
DE3321321A1 (de) * 1982-06-19 1983-12-22 Ferranti plc, Gatley, Cheadle, Cheshire Elektrische schaltungsanordnung
GB2123216B (en) * 1982-06-19 1985-12-18 Ferranti Plc Electrical circuit assemblies
US4528530A (en) * 1982-09-24 1985-07-09 International Business Machines Corporation Low temperature electronic package having a superconductive interposer for interconnecting strip type circuits
DE8428437U1 (de) * 1984-09-27 1986-01-30 Robert Bosch Gmbh, 7000 Stuttgart Schaltungshybrid für elektronische Schaltungen
US4922378A (en) * 1986-08-01 1990-05-01 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
DE3640072A1 (de) * 1986-11-24 1988-06-01 Rolf Tiedeken Elektronisches datenspeicherorgan, welches eine anzahl von statischen ram-chips aufweist
DE3703364A1 (de) * 1987-02-04 1988-08-18 Atron Electronic Gmbh Anordnung einer leiterplattenbestueckung
DE3735455A1 (de) * 1987-03-18 1988-09-29 Telefonbau & Normalzeit Gmbh Elektrische bauelemente
GB2211662B (en) * 1988-01-16 1991-01-16 Int Computers Ltd Multichip carriers
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US4992908A (en) * 1989-07-24 1991-02-12 Grumman Aerospace Corporation Integrated circuit module
US5317477A (en) * 1992-06-30 1994-05-31 International Business Machines Corporation High density interconnection assembly
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
EP0586888B1 (de) * 1992-08-05 2001-07-18 Fujitsu Limited Dreidimensionaler Multichipmodul
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5950303A (en) * 1998-04-03 1999-09-14 The United States Of America As Represented By The Secretary Of The Air Force Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US20020085796A1 (en) * 2001-01-04 2002-07-04 Opticnet, Inc. Self-aligned electrical interconnect for two assembled perpendicular semiconductor chips
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
DE10255848B4 (de) * 2002-11-29 2008-04-30 Qimonda Ag Halbleiterbauelement und Verfahren zu seiner Herstellung sowie Hauptplatine mit diesem Halbleiterbauelement
US7005584B2 (en) * 2004-02-13 2006-02-28 Honeywell International Inc. Compact navigation device assembly
US7298625B1 (en) * 2007-01-17 2007-11-20 Inventec Corporation Expansion structure of memory module slot
US8692366B2 (en) 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US10825821B2 (en) 2015-12-18 2020-11-03 International Business Machines Corporation Cooling and power delivery for a wafer level computing board
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
EP3795076B1 (de) 2018-01-31 2023-07-19 Analog Devices, Inc. Elektronische vorrichtungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2904768A (en) * 1955-04-13 1959-09-15 Hughes Aircraft Co Circuit connector for printed circuit boards
US3340440A (en) * 1966-03-15 1967-09-05 Jerry B Minter Multi-circuit separable connector for printed circuit boards and the like
US3406368A (en) * 1966-05-16 1968-10-15 Solitron Devices Interconnection system
US3614541A (en) * 1969-04-08 1971-10-19 North American Rockwell Package for an electronic assembly
US3671812A (en) * 1970-07-01 1972-06-20 Martin Marietta Corp High density packaging of electronic components in three-dimensional modules
DE2330161A1 (de) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg Verbesserte schaltkreise und verfahren zu deren herstellung

Also Published As

Publication number Publication date
JPS5744035B2 (de) 1982-09-18
JPS50159693A (de) 1975-12-24
FR2273377B1 (de) 1978-05-19
US3949274A (en) 1976-04-06
FR2273377A1 (de) 1975-12-26
GB1500313A (en) 1978-02-08
IT1034377B (it) 1979-09-10
CA1024660A (en) 1978-01-17
DE2459532A1 (de) 1975-12-11

Similar Documents

Publication Publication Date Title
DE2459532C2 (de) Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE1298630C2 (de) Integrierte schaltungsanordnung
DE4318241C2 (de) Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
DE2542518C3 (de)
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE4128603A1 (de) Halbleiteranordnung
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE10217565A1 (de) Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE19603444C2 (de) LED-Vorrichtung mit mindestens zwei LEDs
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE2523221C2 (de)
DE2938712A1 (de) Bedruckte schaltungsplatte
DE102008050063A1 (de) Chipinduktionsspule
DE68915885T2 (de) Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben.
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102006042005A1 (de) Eingebetteter Kondensatorkern mit einem Mehrschichtaufbau
DE2728360A1 (de) Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee