DE4134172A1 - Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung - Google Patents

Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE4134172A1
DE4134172A1 DE4134172A DE4134172A DE4134172A1 DE 4134172 A1 DE4134172 A1 DE 4134172A1 DE 4134172 A DE4134172 A DE 4134172A DE 4134172 A DE4134172 A DE 4134172A DE 4134172 A1 DE4134172 A1 DE 4134172A1
Authority
DE
Germany
Prior art keywords
window
voltage level
layer
conductors
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4134172A
Other languages
English (en)
Inventor
Gregory H Nelson
Steven C Lockard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of DE4134172A1 publication Critical patent/DE4134172A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/02—Iron or ferrous alloys
    • B23K2103/04—Steel or steel alloys
    • B23K2103/05—Stainless steel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

In den letzten Jahren hat es einen erhöhten Bedarf an Verbindungsvorrichtung mit einer hohen Zahl von Leitern gegeben, insbesondere an elektrischen Komponenten mit hoher Dichte, wie integrierte Schaltungen, Multichip-Module usw. In den letzten Jahren hat sich das Packen von integrierten Schaltungen (ICs) von konventionellen Vorrichtungen, wie das zweireihige Steckgehäuse (DIP) zu einer Mannigfaltigkeit von Geräten, wie oberflächenseitig montierten ICs, entwickelt. Diese Entwicklung hat dazu geführt, daß Verbindungsvorrichtungen benötigt werden, um die ICs mit anderen Schaltungen zu verbinden. Verschiedenartige Vorrichtungen sind vorgeschlagen und benutzt worden, um eine solche Verbindung herzustellen, wie Drahtbondprodukte und Produkte der TAB-Technik (automatisches Bonden mit Bändern).
Mit der Entwicklung dieses Technologiebereichs sind die Anforderungen an die Leiteranzahl gewachsen, um die IC mit Außenschaltungen zu verbinden, d. h. es gibt zunehmenden Bedarf an Verbindungsvorrichtungen, auf die manchmal als Vorrichtungen mit hoher Leiterzahl Bezug genommen wird. In diesem Bereich besteht Bedarf an hohen Leiterzahlen in der Größenordnung von 300 oder mehr. So wie die Leiterzahlen zunehmen, werden die Anforderungen an die Verbindungsvorrichtung schwieriger. Für eine IC-Vorrichtung bestimmter Größe bedeuten höhere Leiterzahlen für die Verbindungsvorrichtung feinere Leiterbreiten, feinere Abstände zwischen den Leitern und eine bessere Kontrolle der Bahnenbreite. Es besteht Bedarf auf diesem Gebiet an einem Rastermaß von ca. 76 oder sogar ca. 51 µm Abstand, d. h. jeweils ca. 38 oder 25 µm Leiterbreite und ca. 38 oder 25 µm Abstand. Vorrichtungen nach dem Stand der Technik sind nicht geeignet, ein wirtschaftlich erzielbares Produkt herzustellen, das eine solche Leiterzahl und ein solches Rastermaß aufweist. Da die inneren Leiter der Vorrichtung (d. h. die Leiter, die mit der IC zu verbinden sind), vor der Verbindung mit der IC freitragend gehalten sind, stellt eine hohe Zahl von Leitern auch erhöhte Anforderungen an die Aufrechterhalten des Abstands von Mitte zu Mitte zwischen den Leitern, an die Aufrechterhaltung der Deckung mit den gewünschten Kontaktpunkten auf der IC und an die Aufrechterhaltung der Leiterplanarität. Viele ICs mit einer hohen Anzahl Leiter benötigen Verbindungsvorrichtungen mit Impedanzkontrolle, um eine falsch angepaßte Impedanz von Signallinien zu reduzieren. Zusätzlich wird auch bei feinem Rastermaß der Leiter das Signalnebensprechen ein Problem. Ähnlich werden Verbindungsvorrichtungen mit hohen Leiterzahlen für andere elektronische Bauelemente, wie hochdichte Multichip-Module, benötigt, um die elektronischen Bauelemente mit anderen Schaltungselementen, wie gedruckte Leiterplatten, zu verbinden. Bei solchen Verbindungsvorrichtungen mit hoher Leiterzahl können sich Probleme und Anforderungen ergeben, die den vorerwähnten ähnlich sind.
Es besteht auch ein anerkannter Bedarf an solchen Verbindungsvorrichtungen, um Leistungs- und Grundebenen zu haben, wodurch Leistungs- und Grundspannungen wunschgemäß mit verschiedenen Signalleitungen verbunden werden können. Die US-Patentanmeldung 3 52 112 offenbart eine Zweischichtverbindungsvorrichtung mit Signalleitern in einer Schicht und einer Spannungsebene (die entweder eine Grund- oder eine Leistungsebene ist) in der anderen Schicht. Die Grund- oder Leistungsschicht ist mit ausgewählten Leitern in der Leiterschicht über Durchgangsverbindungen verbunden, um den ausgewählten Leitern in der Leiterschicht entweder Grund- oder Leistungsspannung zuzuführen. Es ist als höchst wünschenswert anerkannt worden, eine Verbindungsvorrichtung mit drei leitenden Schichten (eine Leitungsschicht und zwei Spannungsebenen) zu haben, so daß beide, sowohl Leistungs- als auch Grundschicht, mit ausgewählten Leitern in der Leiterschicht verbunden werden könnten. Während jedoch der Bedarf an einer solchen Verbindungsvorrichtung mit drei leitenden Schichten anerkannt worden ist, ist eine solche Vorrichtung bisher nicht verfügbar, da ein entsprechendes Herstellungsverfahren nicht bekannt war.
Die vorliegende Erfindung wird hauptsächlich im Zusammenhang mit einer Verbindungsvorrichtung für eine IC beschrieben, wobei die Verbindung manchmal im Stand der Technik als TAB-Schaltung mit einer hohen Anzahl von Leitern bezeichnet wird. Die Erfindung besitzt jedoch eine allgemeinere Einsatzfähigkeit, insbesondere bei der Herstellung von Verbindungsvorrichtungen mit hoher Leiterzahl für elektronische Bauelemente mit hoher Dichte im allgemeinen.
Die vorliegende Erfindung geht die vorerwähnten Probleme mit einer neuen und verbesserten Verbindungsvorrichtung und einem Verfahren zu ihrer Herstellung an. Während die vorliegende Erfindung besonders für eine Vorrichtung mit einer hohen Leiterzahl (z. B. in der Größenordnung von 300 oder mehr Leitern) geeignet und bestimmt ist und in diesem Zusammenhang beschrieben wird, können die Merkmale und Vorteile sowohl des Verfahrens als auch des Endproduktes der vorliegenden Erfindung ebenfalls bei ähnlichen Verbindungsvorrichtungen angewendet werden, die eine hohe Leiterzahl nicht erfordern, und auch bei anderen Verbindungsvorrichtungen im allgemeinen.
Die erfindungsgemäße Verbindungsvorrichtung besitzt schmale Signalleiterbreiten, einen feinen Abstand zwischen den Leitern und eine enge Kontrolle der Leiterbreite. Der Abstand von Mitte zu Mitte der freitragenden inneren Enden der Leiter wird bis in sehr enge Toleranzen aufrechterhalten, was auch für die Deckung mit den beabsichtigten Kontaktpunkten mit der IC gilt.
Zusätzlich zu der Signaleiterschicht schließt die erfindungsgemäße Verbindungsvorrichtung ebenfalls mindestens zwei andere leitende Schichten oder Spannungsebenen ein, wobei eine eine Grundebene und die andere eine Leistungsebene ist. Grund- oder Leistungsspannungen können den Grund- und Leistungsschichten entweder direkt oder über Durchgangsverbindungen von der Leiterschicht zur Grund- und Leistungsebene zugeführt werden, und die Grund- und Leistungsschichten werden mit den ausgewählten Leitern in der Signalleiterschicht über in der Mehrschichtvorrichtung angebrachte Durchgangsverbindungen verbunden, um Grund- und Leistungsspannungen ausgewählten Leitern zur IC oder den Außenschaltungen, mit denen die IC verbunden ist, zuzuführen. Das Vorhandensein von sowohl Leistungs- als auch Grundebenen in enger Nachbarschaft zueinander schafft eine niedrige Netzanschlußinduktivität, wodurch sich ein reduziertes Schaltgeräusch ergibt, insbesondere wenn die Vorrichtung mit fortschrittlichen ICs verwendet wird. Das Vorhandensein von sowohl Grund- als auch Leistungsebenen in der Vorrichtung, die über Durchgänge mit Leitern in der Leitungsschicht verbunden sind, bewirkt auch, daß die Vorrichtung verbesserte und vielseitigere Signal-, Grund- und Leistungsverteilungsfähigkeiten besitzt. Die Genauigkeit der Linienbreitenkontrolle und des Linienabstands und das Vorhandensein einer Spannungsschicht in enger Nachbarschaft zur Signalschicht bewirken eine Vorrichtung mit verbesserten Impedanzkontrollcharakteristiken und verringertem Signalnebensprechen. Die Technologie der vorliegenden Erfindung hat genügend Auflösungsvermögen, um Signalleiterdichten von nur ca. 25 µm Linienbreite auf ca. 51 µm Zentren zu erlauben. Die fertiggestellte erfindungsgemäße Vorrichtung ist auch ein freitragendes Verbindungsgefüge.
Eine andere Ausführungsform der vorliegenden Erfindung sieht auch den Einschluß eines Entkopplungskondensators zwischen der Grundspannungsebene und der Leistungsspannungsebene vor, um eine hohe Kapazität mit einem Minimum von zusätzlicher Induktivität einzuschließen, wodurch Schaltgeräusche reduziert werden.
Die vorstehend beschriebenen und andere Merkmale und Vorteile der vorliegenden Erfindung werden vom Durchschnittsfachmann anhand der folgenden eingehenden Beschreibung und der Zeichnungen verstanden werden. In den Zeichnungen sind gleiche Elemente mit den gleichen Bezugszahlen versehen.
Es zeigt:
Fig. 1 einen Grundriß einer erfindungsgemäßen Verbindungsvorrichtung, gesehen vom Boden im Herstellungsverfahren (auch der Boden in der Anwendungsposition);
Fig. 2 einen um 180° gedrehten Grundriß der Vorrichtung nach Fig. 1 zur Umkehrung der oberen und unteren Flächen;
Fig. 3-8, 9A-17A Teilschnitte nach der Linie A-A der Fig. 2, jedoch im Zustand der Vorrichtung in verschiedenen Herstellungsstadien;
Fig. 9B-17B Teilschnitte nach der Linie B-B der Fig. 2 im Zustand der Vorrichtung in den verschiedenen, in den Fig. 9A bis 17A dargestellten Herstellungsstadien;
Fig. 9C-17C Teilschnitte nach der Linie C-C der Fig. 2, jedoch im Zustand der Vorrichtung in den verschiedenen, in Fig. 9A bis 17A und 9B bis 17B dargestellten Herstellungsstadien;
Fig. 18 und 19 Schnitte der Vorrichtung entsprechend der Fig. 17C, jedoch in nachfolgenden Herstellungsstadien;
Fig. 20(1) und 20(2) eine Ausführungsform, bei der die Spannungsebene und die Grundebene in Segmente unterteilt sind;
Fig. 21 einen Teilschnitt durch eine Ausführungsform, die einen Entkopplungskondensator einschließt;
Fig. 22 eine Draufsicht auf eine andere, nach der vorliegenden Erfindung hergestellte Verbindungsvorrichtung;
Fig. 23 eine Unteransicht auf die Vorrichtung der Fig. 22;
Fig. 24 einen Teilschnitt nach der Linie 20-20 der Fig. 23;
Fig. 25 ein Blockdiagramm des erfindungsgemäßen Herstellungsverfahrens.
Die Verbindungsvorrichtung und das Verfahren zu ihrer Herstellung gemäß der vorliegenden Erfindung werden in den Zeichnungen dargestellt. Um das Verständnis der Erfindung zu erleichtern, werden sowohl die Vorrichtung als auch ihr Herstellungsverfahren in einer kombinierten Betrachtung der Fig. 1 bis 25 beschrieben.
Zum Zwecke der Erklärung und Veranschaulichung wird die Erfindung im Zusammenhang mit einer Verbindungsvorrichtung des TAB-Typs beschrieben, wie in Fig. 1 und 2 gezeigt. Die Erfindung kann jedoch auch in anderen Verbindungsvorrichtungen eingesetzt werden. Wie im Stand der Technik gebräuchlich, hat die TAB-Vorrichtung eine Vielzahl von Leitern (Bezugsziffer 16 in Fig. 1 und 2), die über die vier Seiten der TAB-Vorrichtung verteilt sind. Diese Leiter erstrecken sich von äußeren Leiterbondenden zur Mitte der Vorrichtung, und sie konvergieren, um in den an den inneren Leiterbondenden zur Verfügung stehenden Raum zu passen. Wegen dieser Konvergenz haben die Leiter an den äußeren Leiterbondenden einen größeren Abstand als an den inneren Leiterbondenden, und die Leiter können an den inneren Leiterbondenden eng zusammengedrängt sein. Die in Fig. 1 und 2 dargestellte TAB-Vorrichtung dient nur zum Zwecke der Veranschaulichung. Es ist kein Versuch gemacht worden, tatsächliche Anordnungen oder Größen von Leiterbahnen zu zeigen.
Beim erfindungsgemäßen Verfahren wird die TAB-Schaltung in einem Herstellungsprozeß gefertigt, durch den eine Vielzahl von TAB-Schaltungen gleichzeitig in einer Schicht auf einer Stütz- oder Tragstruktur gebildet wird. Die TAB-Schaltungen werden am Ende des Herstellungsverfahrens durch Ausschneiden aus dem Film vereinzelt. Fig. 1 und 2 zeigen eine solche Vorrichtung aus einer bei der Herstellung gebildeten Vielzahl, wobei die unregelmäßige Linie um die Vorrichtung bedeutet, daß eine Einheit auf einem Film neben einer Vielzahl solcher Einheiten vorgesehen ist.
Diese Erfindung bezieht sich sowohl auf die Mehrschichtverbindungsvorrichtung als auch auf das Verfahren zu ihrer Herstellung. Um ein besseres Verständnis der Erfindung zu fördern, wird das Herstellungsverfahren zuerst erklärt, und die Konstruktion des Produktes wird mit der Erklärung des Verfahrens offenbart.
Gemäß Fig. 3 und 4 bilden eine Träger- oder Basisplatte 10 aus rostfreiem Stahl und eine Trennschicht 12 die Tragkonstruktion, auf der eine Vielzahl von Verbindungsvorrichtungen während des Herstellungsprozesses gebildet wird. Die Grundplatte 10 kann aus anderen metallischen oder nichtmetallischen Materialien bestehen; sie muß nur flach und formstabil sein und eine hochpolierte leitende Oberfläche haben. Während, wie vorerwähnt, eine Vielzahl von Verbindungsvorrichtungen auf der Trägerplatte 10 gebildet wird, wird nur eine Vorrichtung gezeigt und in dieser Erklärung des Herstellungsprozesses beschrieben. Eine Vielzahl solcher Verbindungsvorrichtungen wird gleichzeitig auf der Oberfläche der Platte 10 gebildet, wobei die hier beschriebenen Verfahrensschritte gleichzeitig für jede Verbindungsvorrichtung durchgeführt werden. Die Platte 10 weist eine ausreichende Dicke auf, um einen starren und sicheren Träger zu bilden und so beim Herstellungsprozeß die genaue Leitersteuerung zu unterstützen, wie nachfolgend beschrieben wird. Die Trennschicht 12 besteht aus einer dünnen, auf die Platte 10 galvanisierten Schicht 12A aus Nickel und einer dickeren, auf die Nickelschicht galvanisierte Schicht 12B aus Kupfer. Da weder das Nickel noch das Kupfer an der Platte aus rostfreiem Stahl fest haften (und somit eine Trennschicht in bezug auf die Platte aus rostfreiem Stahl bilden), werden die Schichten aus Nickel und Kupfer so gebildet, daß sie sich über die ganze Oberfläche der Platte 10 erstrecken (wovon in den Zeichnungen nur ein Teil gezeigt wird) und die Seiten der Platte 10 einfassen und sich zumindest über eine kurze Strecke entlang der rückseitigen (d. h. Boden-) Oberfläche erstrecken. Das dient dazu, die Trennschicht an der Platte aus rostfreiem Stahl zu befestigen, um dem Gefüge aus der Platte aus rostfreiem Stahl und der Trennschicht für den Herstellungsprozeß Formstabilität zu geben, während es die leichte Lösung der Platte 10 aus rostfreiem Stahl von der Trennschicht 12 erlaubt, wenn das gegen Ende des Herstellungsprozesses gewünscht wird. Die Löseschicht ist ca. 25 µm dick. Der Schritt der Bildung der Trennschicht 12 auf der Platte 10 aus rostfreiem Stahl wird als Schritt A in Fig. 25 angegeben. Das Nickel-/Kupfer-Trennschichtkonzept wird in US-PS 41 59 222 und 43 06 925 offenbart. Vor dem Aufbringen des Nickels auf der Platte aus rostfreiem Stahl wird die Platte hochpoliert und auf Ebenheit geprüft und die Oberfläche wird chemisch gereinigt und mit einer alkalischen Elektroreinigungsbehandlung aktiviert, um jeden Oxidaufbau zu entfernen. Diese Bearbeitung der Platte 10, verbunden mit der besonderen Umhüllung, schafft die gewünschte trennbare Schicht, die während des Prozesses anhaftet und am Ende des Prozesses ablösbar ist.
Für den nächsten Schritt im Herstellungsprozeß wird ein Standard-Photoresist-Prozeß angewandt, um Linien auf der Oberfläche der Trennschicht 12 zu definieren, worauf Kupferleiter 16 gebildet werden sollen. Das heißt, daß ein Resistmaterial auf die Oberfläche der Trennschicht 12 aufgebracht und die Resistschicht dann durch geeignete Ätzvorlage belichtet wird, um ein Muster von Bereichen (d. h. über den Oberflächen 14 auf der Schicht 12B) zu definieren, wo unbelichtetes Resist entfernt wird, und der Rest der Oberfläche der Schicht 12 bleibt mit Photoresist bedeckt. Als abschließenden Schritt bei diesem Photoresistmustern wird ein Plasmaätzreinigungsschritt durchgeführt, um die Bereiche zu reinigen, wo das Photoresist entfernt worden ist, um scharfe, saubere, feine Leiter zu erhalten. Das Photoresist mit entfernten Bereichen zur Definition der Oberflächen 14 wird in Fig. 3 dargestellt. Dieser Photoresistmusterschritt wird bei Schritt B in Fig. 25 angegeben.
Signalleiter werden dann durch Galvanisieren auf den Oberflächen 14 gebildet. Eine dreistufige Galvanostegie wird zur Bildung der Leiter 16 eingesetzt, wobei jeder Leiter 16 zuerst durch Aufgalvanisieren einer dünnen Schicht 16A aus Gold auf der Oberfläche 14, durch nachfolgendes Aufgalvanisieren einer Hauptschicht aus Kupfer 16B und das schließliche Aufgalvanisieren einer weiteren dünnen Schicht 16C aus Gold gebildet wird. Vorzugsweise können die Schichten 16A und 16C in Schichten aus Gold und Nickel unterteilt werden, wobei das Nickel zwischen Gold und Kupfer 16B zwischengelegt wird und als Randschicht dient. Andere aufgalvanisierbare Metalle wie Zinn oder Nickel, können auch anstelle der Goldschichten 16A, 16C verwendet werden. Die Gesamtdicke "T" jedes Leiters 16 kann ca. 25 µm betragen, und die Breite "W" jedes Leiters und der Abstand dazwischen können sogar nur ca. 25 bis 51 µm fein sein. Fig. 4 ist eine Teilansicht und zeigt nur zwei der Signalleiter 16 zur Veranschaulichung. Die Gesamtvorrichtung kann etwa 300 oder mehr Leiter haben. Für eine einzelne Vorrichtung, wie in Fig. 1 und 2 gezeigt, die 80 Leiter pro Seite hat, ergäbe sich daher eine Gesamtzahl von 320 Leitern 16. Der Schritt der Mustergalvanisierung von Leitern 16 ist als Schritt C in Fig. 25 angegeben. Das restliche Resistmaterial auf der Oberfläche der Trennschicht 12B wird dann entfernt, um freigelegte Leiter auf der Oberfläche der Schicht 12B zu hinterlassen. Der Schritt der Resistentfernung ist als Schritt D in Fig. 25 angegeben. Fig. 4 zeigt die aufgalvanisierten Leiter 16 mit dem noch vorhandenen Resist, und Fig. 5 zeigt das Herstellungsstadium, bei dem das Resist entfernt worden ist.
Als Bestandteil der Photoresistmusterung des Schritts B und der Galvanisierung des Schritts C wird eine Vielzahl von Bezugsmerkmalen 15 (siehe Fig. 1 und 2) bestimmt und auf der Trennschicht 12 gebildet, um als Markierungen für die genaue Plazierung der Durchgangsverbindungslöcher in einem späteren Stadium des Herstellungsprozesses zu dienen. Eine Anzahl solcher Bezugsmerkmale 15 wird auf der Trennschicht 12 über die ganze Ausdehnung der Platte 10 gebildet, um als Bezugsmarkierungen für alle gleichzeitig während des Herstellungsprozesses gebildeten Verbindungsvorrichtungen zu dienen, aber nur zwei sind in Fig. 1 und 2 gezeigt.
Danach wird ein einzelnes, aus durch ein Bindemittel 20B mit einem Isoliersubstrat 20C gebondetes Überzugslaminat 20 aus Kupfer 20A auf die Leiter 16 aufgebracht. Das Laminat 20 schließt eine äußere Schicht eines Bindemittels 18 ein. Das Bindemittel 18 wird durch Anwendung von Hitze und Druck aktiviert; es kann z. B. ein als 8970 bekanntes, von Rogers Corporation, der Anmelderin, zu beziehendes Phenolbutarylepoxid sein. Anfänglich wird das Laminat 20 mit dem Bindemittel 18 auf den Leitern 16 (wie in Fig. 5A gezeigt) gehalten und umgibt die Leiter, wie in Fig. 6 gezeigt, nicht. Dieser Schritt der Positionierung des Laminats ist als Schritt E in Fig. 25 angegeben. Hitze und Druck werden dann angewendet, um das Laminat 20 mit den Leitern 16 und der Trennschicht 12 zu bonden, wie in Fig. 6 gezeigt. Das Laminat 20 kann z. B. eine Schicht von ca. 14 g. Kupfer 20A sein, das durch eine Schicht Bindemittel 20B (z. B. das vorerwähnte 8970) mit einer Schicht laserätzbaren Polyimids 20C gebondet wird, auf dem das Bindemittel 18 haftet. Andere laserätzbare Dielektrika, wie Fluorpolymer-Mischungen, Fluorimide, Polyamidimide etc., und die Bindemittel können anstelle der beschriebenen Isolierstruktur verwendet werden.
Alternativ könnte ein bindemittelfreies Laminat verwendet werden, wobei Bindemittel 20B nicht verwendet und das Kupfer 20A direkt mit dem Isoliersubstrat 20C gebondet wird. Es ist wichtig, das Laminat 20 so zu positionieren, daß die Kupferschicht 20A von den Leitern 16 abgewandt liegt. Durch die Anwendung von Hitze und Druck fließt die Bindemittelschicht 18 rund um und zwischen die Leiter 16, wie in Fig. 6 gezeigt. Der Schritt des Bondens des Laminats 20 ist als Schritt F in Fig. 25 angegeben. Das Laminat 20 (einschließlich der Bindemittelschicht 18) ist mit vorgestanzten Löchern zur Ausrichtung mit den Bezugsmerkmalen 15 versehen, um die Bezugsmerkmale von der Oberseite des Gefüges zur genauen Positionierung der Durchgangsverbindungen in einem nachfolgenden Schritt im Herstellungsprozeß sichtbar zu lassen.
Nachdem das Laminat 20 mit dem Gefüge gebondet worden ist, wird ein erster Satz Durchgangsverbindungslöcher 22 in dem Gefüge gebildet, damit der elektrische Kontakt mit den Leitern 16 hergestellt werden kann. Fig. 7(1), 7(2) und 7(3) zeigen die Reihenfolge der Bildung dieses ersten Satzes von Durchgangsverbindungslöchern. Die Bildung nur eines Durchgangsverbindungsloches dieses ersten Satzes wird in den Fig. 7(1)-(3) dargestellt, aber es können so viele des ersten Satzes von Durchgangsverbindungslöchern wie gewünscht gebildet werden. Vorzugsweise werden zumindest zwei Durchgangsverbindungen des ersten Satzes zur Verbindung mit jedem Leiter 16 gebildet, der als Grundleiter bei der Endmontage der Verbindungsvorrichtung mit einer IC oder einem anderen elektronischen Bauelement dient.
Um einen ersten Satz von Durchgangsverbindungen zu schaffen, wird eine Photoresistschicht 21 auf der Kupferschicht 20A aufgebracht, und das Photoresist wird photographisch belichtet und entwickelt, um das Photoresist nur an den Stellen 23 zu entfernen, wo die erste Reihe von Durchgangsverbindungen gebildet werden soll (siehe Fig. 7(1)). Die Positionierung der Stellen 23, wo das Photoresist zu entfernen ist, wird genau durch Bezugnahme auf vorher gebildete Bezugsmerkmale 15 bestimmt. Unter Berücksichtigung der dünnen Bahn (ca. 51 µm Breite oder weniger) der Leiter 16 und des geringen Abstands (ca. 51 µm oder weniger) müssen die Durchgangsverbindungslöcher genau positioniert werden, und das Vorhandensein der Bezugsmerkmale 15 ermöglicht dies. Nachdem das Photoresist an den Durchgangsverbindungsstellen entfernt worden ist, wird das Kupfer in der Schicht 20A an den Durchgangsverbindungsstellen durch Ätzen entfernt, um die Bindemittelschicht 20B freizulegen. Das restliche Photoresist wird dann entfernt, um die ganze restliche Kupferoberfläche 20A (siehe Fig. 7(2)) freizulegen. Die Bindemittelschicht 20B, die dielektrische Schicht 20C und die Bindemittelschicht 18 in der Durchgangsverbindungsbahn werden dann durch einen geeigneten, als Bohrer arbeitenden Laserstrahl (z. B. ein CO2- oder UV-Laser) ganz entfernt. Die freigelegte Kupferschicht 20A bildet eine Maske für den Laserbohrer. Der Laser tastet die Oberfläche 20A ohne Wirkung, ausgenommen an den Stellen, ab, wo das Kupfer in der Schicht 20A weggeätzt worden ist, um die Bindemittelschicht freizulegen. An diesen Stellen bohrt (ablatiert) der Laserstrahl durch die dielektrischen Materialien der Schichten 20B, 20C und 18, um die Durchgangsverbindungslöcher 22 zu bilden und die aufgebrachte Oberfläche 16C des Leiters 16 (siehe Fig. 7(3)) freizulegen. Die Durchgangsverbindungslöcher 22 werden dann mittels irgendeiner Standardtechnik (z. B. Plasmareinigung, Dampfhonen etc.) gereinigt, um scharfe und saubere Wände in den Durchgangsverbindungslöchern und eine saubere freigelegte Oberfläche bei Schicht 16C zu definieren. Der Schritt der Bildung der Durchgangsverbindungslöcher ist bei Schritt G in Fig. 25 angegeben und in Fig. 7(1), 7(2) und 7(3) gezeigt.
Gemäß Fig. 8 wird dann Kupfer 24 auf den Leiter 16 entlang der Wände der Durchgangsverbindungslöcher 22 und auf die freiliegende Oberfläche der Kupferschicht 20C aufgebracht, um die Durchgangsverbindung zu vervollständigen und eine elektrische Verbindung vom Leiter 16 zur Kupferschicht 20A zu bilden, die als Grundebene im Endprodukt dient. Die Kupferschicht 24 wird in einem Zweistufenprozeß gebildet, wobei zuerst eine sehr dünne Kupferschicht durch stromlose Aufbringung oder durch Vakuumbedampfung, wie Kathodenzerstäubung, gebildet wird, und dann der Rest der Schicht 24 durch Galvanisierung gebildet wird. Die Gesamtdicke der Schicht 24 beträgt ca. 12 µm. Die Bildung der Schicht 24 zur Verbindung der Leiter mit der Leistungs- oder Grundebene ist bei Schritt H in Fig. 25 angegeben.
Bis zu diesem Punkt ist der Prozeß der gleiche wie der für die Zweischichtverbindungsvorrichtung nach der US-Patentanmeldung Aktz. 352,112 beschriebene, und man ginge zu den Schritten P, Q und R über, wenn die Zweischichtvorrichtung nach jener Anmeldung zu bilden wäre. In dieser Erfindung weicht der Prozeß jedoch jetzt ab, um die erfindungsgemäße Drei-(oder Mehr-)schichtvorrichtung zu bilden.
Gemäß den Fig. 9A, 9B und 9C wird danach eine weitere Schicht Photoresist 100 auf die Kupferschicht 24 aufgebracht, und die Photoresistschicht 100 wird dann belichtet und entwickelt, um Stellen für (1) einen zweiten Satz von Durchgangsverbindungen für die Verbindung zwischen ausgewählten Leitern 16 und der zweiten Spannungs-(Leistungs-)ebene und (2) innere und äußere Fenster oder freie Bereiche 26 bzw. 28 zu definieren, die in der Vorrichtung zu bilden sind (siehe Fig. 1 und 2), und (3) eine pheriphere Begrenzung B′ für die Vorrichtung für die letzte Vereinzelung der Vorrichtung aus der Vielzahl von in einem einzigen Film gebildeten Vorrichtung zu definieren. Das belichtete und entwickelte Resist 100 mit Zurückformung des unbelichteten Resists, um die Stellen 102 für den zweiten Satz Durchgangsverbindungen zu bilden, ist in Fig. 9A und 9B dargestellt. Das zur Bildung der Stellen 106 und 104 für die inneren und äußeren Fenster und die Begrenzung B′ belichtete und entwickelte Resist ist in Fig. 9C dargestellt. Das Mustern für die zweiten Durchgangsverbindungen, Fenster und die Begrenzung B′ ist als Schritt I in Fig. 25 angegeben.
Das Kupfer in den Schichten 24 und 20A wird dann geätzt, um das Kupfer an den in der Photoresistschicht 100 gebildeten Stellen 102, 104, 106 und an der Begrenzung B′ zu entfernen. Fig. 10A und 10B entsprechend jeweils den Fig. 9A und 9B und zeigen das an den Stellen 102 weggeätzte Kupfer in den Schichten 24 und 20A; Fig. 10C entspricht Fig. 9C und zeigt das an den Fensterstellen 104 und 106 und an der Begrenzung B′ in der Schicht 24 und 20A weggeätzte Kupfer. Wie in Fig. 10A gezeigt, um das Verhältnis zwischen den beiden Sätzen von Durchgangsverbindungen zu veranschaulichen, ist eine zweite Durchgangsverbindung gezeigt, die über eine E/A-Bahn 16 nahe einer E/A-Bahn 16 gebildet ist, die durch eine erste Durchgangsverbindung mit der Grundebene 24/20A verbunden ist. Diese Anordnung der mit benachbarten E/A-Bahnen 16 verbundenen Durchgangsverbindungen ist statthaft, jedoch nicht zwingend. Die im Photoresist 100 gebildeten Stellen 102, 104 und 106 und die Position für die Begrenzung B′ und die in den Kupferschichten 24 und 20A weggeätzten Kupferbereiche sind leicht vergrößert relativ zu den tatsächlichen Größen der in der Vorrichtung zu bildenden Durchgänge und Fenster und des Ortes der Begrenzung B (siehe Fig. 17C, 18 und 19), wobei der Zweck dieser Vergrößerung darin besteht, zu gewährleisten, daß das Kupfer in den Schichten 24, 20A nicht als Maske für einen nachfolgenden Laserablationsschritt dient, bei dem das Kupfer in einer dritten leitenden Schicht (d. h. zweite Spannungsebene) als Lasermaske für die Bildung der Fenster und des zweiten Satzes von Durchgangsverbindungen und der Begrenzung B wirkt. Diese Vergrößerung gewährleistet auch die elektrische Isolierung zwischen der zweiten und dritten Ebene während der nachfolgenden Schritte, wobei die Bildung des zweiten Satzes von Durchgangsverbindungen wie nachfolgend beschrieben durchgeführt wird. Nachdem das Kupfer in den Schichten 24 und 20A geätzt ist wird das Photoresist 100 entfernt. Der Ätzschritt zur Bildung des Fensters und der Durchgangsverbindungsstellen in den Kupferschichten 24, 20A und zur Entfernung der Ätzung 100 ist bei Schritt J der Fig. 25 angegeben.
Gemäß den Fig. 11A, 11B und 11C (die den Fig. 10A, 10B bzw. 10C entsprechen) wird danach ein einzelnes, mit einem Isoliersubstrat gebondetes Umhüllungslaminat 110 aus Kupfer auf die Kupferschicht 24 aufgebracht. Das Laminat 110 schließt eine Außenschicht eines Bindemittels 108 ein, das durch Hitze und Druck aktiviert wird. Die Bindemittelschicht 108 besteht vorzugsweise aus dem gleichen Material wie die Bindemittelschicht 18. Dieser Schritt der Positionierung des Laminats 110 ist bei Schritt K der Fig. 25 gezeigt. Hitze und Druck werden dann ausgeübt, um das Laminat 110 mit der Kupferschicht 24 zu bonden, wie in den Fig. 12A, 12B und 12C gezeigt, die jeweils den Fig. 11A, 11B und 11C entsprechen. Das Laminat 110 ist vorzugsweise das gleiche Material wie das Laminat 20, d. h. das Laminat 110 besitzt eine Schicht aus ca. 14 g Kupfer 110A, das durch eine Schicht aus Bindemittel 110B mit einer Schicht aus laserätzbarem Polyimid 110C gebondet ist, an dem das Bindemittel 108 haftet. Wie bei dem Laminat 20 können aber auch andere laserätzbare Dielektrika und Bindemittel verwendet werden, oder es kann ein bindemittelfreies Laminat verwendet werden, wobei das Bindemittel 110B entfernt und das Kupfer 110A direkt mit dem Isoliersubstrat 110C gebondet ist. Das Laminat 110 wird mit von der Kupferschicht 24 abgewandter Kupferschicht 110A und mit der Kupferschicht 24 zugewandter dielektrischer Schicht 100C und Bindemittel 108 aufgebracht. Die Anwendung von Hitze und Druck bewirkt, daß das Bindemittel 108 in das Fenster und die Durchgangsverbindungsstellen in den Kupferschichten 24, 20A fließt und das Laminat 110 mit der Kupferschicht 24 bondet. Das Laminat 110 hat vorgestanzte Löcher zur Ausrichtung mit den Bezugsmerkmalen 15, um die Bezugsmerkmale von der Oberseite des Gefüges für die genaue Positionierung der Durchgangsverbindungen und Fenster in nachfolgenden Herstellungsschritten sichtbar zu lassen. Der Schritt der Positionierung des Laminats 110 und seines Bondens mit der Kupferschicht 24 ist bei Schritt L in Fig. 25 angegeben.
Nachdem das Laminat 110 mit dem Gefüge gebondet ist, wird eine Reihe von zweiten Durchgangsverbindungslöchern 112 in dem Gefüge gebildet, um eine zweite Reihe elektrischer Kontakte mit den Leitern 16C zu ermöglichen. In den Fig. 14A und 14B (die den Fig. 13A und 13B entsprechen und die gebildeten Durchgangsverbindungslöcher zeigen) sind drei dieser zweiten Durchgangsverbindungslöcher 112 gezeigt, wobei so viele der zweiten Reihe von Durchgangsverbindungslöchern wie gewünscht gebildet werden können. Vorzugsweise werden einige der zweiten Durchgangsverbindungen zur Verbindung mit jedem Leiter 16 gebildet, der als Leistungsleiter bei der Fertigmontage der Verbindungsvorrichtung mit einer IC oder einem anderen elektronischen Bauelement dienen wird. Gemäß den Fig. 13A, 13B und 13C, die jeweils den Fig. 12A, 12B und 12C entsprechen, wird eine Photoresistschicht 114 auf die Kupferschicht 110A aufgebracht, und das Photoresist 114 wird belichtet und entwickelt, um das Photoresist nur an den Stellen 115 zu entfernen, wo die zweiten Durchgangsverbindungen gebildet werden sollen. Die Position der Bereiche, wo das Photoresist zu entfernen ist, wird genau unter Bezugnahme auf vorher gebildete Bezugsmerkmale 15 bestimmt. Unter Berücksichtigung der dünnen Bahn (ca. 51 µm Breite oder weniger) und des geringen Abstands (ca. 51 µm oder weniger) müssen die Durchgangsverbindungslöcher 112 genau positioniert werden, und das Vorhandensein der Bezugsmerkmale 15 ermöglicht dies.
Nachdem das Photoresist an den Stellen 115 der zweiten Reihe Durchgangsverbindungen entfernt worden ist, wird das Kupfer in der Schicht 110A an den Durchgangsstellen 115 durch Ätzen entfernt, um die Bindemittelschicht 110B (siehe Fig. 13A und 13B) freizulegen. Das restliche Photoresist 114 wird dann abgestreift, um die ganze restliche Kupferoberfläche 110A freizulegen. Die Bindemittelschicht 110B, die dielektrische Schicht 110C und die Bindemittelschhicht 108, die Bindemittelschicht 20B, das Dielektrikum 20C und das Bindemittel 18 in jeder zweiten Durchgangsverbindungsbahn werden dann durch einen geeigneten, als Bohrer arbeitenden Laserstrahl (z. B. CO2- oder UV-Laser) sämtlich entfernt. Die freigelegte Kupferschicht 110A stellt eine Maske für den Laserbohrer dar. Der Laser tastet die Oberfläche 110 ohne Wirkung, ausgenommen an den Stellen, wo das Kupfer in der Schicht 110A weggeätzt worden ist, ab, um die Bindemittelschicht 110B freizulegen. An diesen Stellen bohrt (ablatiert) der Laserstrahl durch die dielektrischen Materialien der Schichten 110B, 110C, 108, 20B, 20C und 18, um die galvanisierte Oberfläche 16C des Leiters 16 freizulegen. Die Durchgangsverbindungslöcher 112 werden dann durch irgendeine Standardtechnik gereinigt (z. B. Plasmareinigung, Dampfhonen etc.), um scharfe und saubere Wände in den Durchgangsverbindungslöchern und eine saubere freiliegende Oberfläche bei der Schicht 16C zu definieren. An dieser Stelle muß bemerkt werden, daß die Öffnung in der Kupferschicht 110 die Größe der Durchgangsverbindung 112 bestimmt, weil die Durchgangsverbindung durch die vorher gebildeten übergroßen Öffnungen in den Kupferschichten 24 und 20A hindurchgeht, so daß diese letzteren Kupferschichten keine Maskenfunktion für den Laserbohrer ausüben. Da die Grundebene 24/20A von der Durchgangsverbindung 112 zurückgesetzt und durch das Isolierbindemittel 108 umgeben ist, sind die Grundebene und die (nachfolgend zu bildende) Leistungsebene elektrisch isoliert. Der Schritt der Bildung der zweiten Durchgangsverbindungslöcher ist bei Schritt M in Fig. 25 angegeben.
Gemäß den Fig. 15A, 15B und 15C (die jeweils den Fig. 14A, 14B und 14C entsprechen) wird dann eine Kupferschicht 116 auf die Leiter 16, entlang der Wände der Durchgangsverbindungslöcher 112 und auf die freiliegende Oberfläche der Kupferschicht 110A aufgebracht, um die zweiten Durchgangsverbingungen fertigzustellen und eine elektrische Verbindung von ausgewählten Leitern 16 zur Kupferschicht 110A/116, die als Leistungsebene im Endprodukt dient, zu bilden. Die Kupferschicht 116 wird in einem Zweistufenprozeß gebildet, wobei zuerst eine sehr dünne Schicht aus Kupfer durch stromlose Aufbringung oder durch Vakuumbedampfung, wie Kathodenzerstäubung und dann der Rest der Schicht 116 durch Aufgalvanisieren gebildet wird. Die Gesamtdicke der Schicht 116 beträgt ca. 12 µm. Die Bildung der Schicht 116 zur Verbindung der Leiter mit der Leistungsebene ist bei Schritt N in Fig. 15 angegeben.
Gemäß den Fig. 16A, 16B und 16C, die jeweils den Fig. 15A, 15B und 15C entsprechen, wird dann eine weitere Schicht Photoresist 118 auf die Kupferschicht 116 aufgebracht, und das Photoresist wird durch geeignete Ätzvorlage belichtet, um ein Muster von Bereichen oder Stellen 117 und 119 und die Begrenzung B zu definieren (die die äußere Umfangsgrenze jeder Verbindungsvorrichtung in der Anordnung definiert), wo unbelichtetes Resist entfernt wird, um innere und äußere Fenster oder Leerbereiche 26 bzw. 28 zu definieren, die in der Vorrichtung zu bilden sind (siehe Fig. 1 und 2). Das Photoresist wird entfernt, um die Kupferschicht 116 nur in den Bereichen 117 und 119 freizulegen, wo die Fenster 28 bzw. 26 zu bilden sind (siehe Fig. 16C) und wo die tatsächliche Umfangsgrenze B zu bilden ist. Das freigelegte Kupfer in den Schichten 116 und 110A wird dann geätzt, um das Kupfer zu entfernen und die Bindemittelschicht 110B freizulegen, wo die Fenster und die Begrenzung B zu bilden sind. Das belichtete Resist vor dem Ätzen der freigelegten Kupferschicht 116 und der Kupferschicht 110A ist in Fig. 16C gezeigt. Nachdem das Kupfer geätzt ist, wird das Photoresist von dem Rest der Kupferschicht 116 abgestreift.
Gemäß den Fig. 17A, 17B und 17C, die jeweils den Fig. 16A, 16B und 16C entsprechen, kann dann eine Schicht aus Gold oder Nickel oder aus einem anderen laserfesten Material 120 auf die Schicht 116 aufgalvanisiert werden, um die Leistungsebene gegen Oxidation und chemische Beeinflussung während der nachfolgenden Ätzung zur Lösung der Vorrichtung von der Trennschicht zu schützen. Alternativ kann ein flüchtiges Schutzmaterial 28 (das später in dem Prozeß, siehe Fig. 19 und die darauf bezogene Beschreibung) verwendet werden, um einen solchen Schutz zu bewerkstelligen. Das Ätzen zur Bildung der Fensterstellen 117 und 119 und der Begrenzung B und das wahlweise Galvanisieren der Schutzschicht 120 ist bei Schritt O der Fig. 25 gezeigt.
Gemäß Fig. 18, die Fig. 17C entspricht, werden im nächsten Schritt des Prozesses die Schichten des Bindemittels 110B, des Dielektrikums 110C, der Bindemittel 108 und 20B, des Dielektrikums 20C und des Bindemittels 18 an den Fensterstellen 117 und 119 durch den Laser ablatiert, um diese Schichten ganz bis zu den Leitern 16 und zu der Kupfertrennschicht 12B an den Stellen zu entfernen, wo die Leiter 16 nicht vorhanden sind. Die Schicht 120/116 wirkt als Bohrmaske für den Laser für diesen Ablationsschritt. Die Fenster 26, 28 sind aus den Fig. 1, 2 und 18 ersichtlich. Die Bildung der Fenster 26, 28 läßt einen inneren Tragrahmen 30 zum Tragen der Leiter 16 und einen äußeren Tragrahmen 32, auf dem die Leiter enden (siehe Fig. 1 und 2). Die Rahmen 30 und 32 bestehen aus der Laminatstruktur der Schichten 18, 20, 24, 108, 110 und 116. Die Bildung der Fenster 26, 28 und der Rahmen 30, 32 ist bei Schritt P der Fig. 25 angegeben.
Die Fensterstellen 117 und 119 sind relativ zu den vorher gebildeten Fensterstellen in der Grundebene 24/20A unterformatig gebildet, so daß die Größe der Stellen 117 und 119 die Größe der Fenster bestimmt.
Während des Resistmusterns der Leistungsebene, um die Begrenzung B zu bilden, wird die Leistungsebene vorzugsweise resistgemustert, um dünne Metallverbindungstabs zu hinterlassen, die zwischen benachbarten Ecken benachbarter Vorrichtungen verlaufen. Das ergibt dann dünne Verbindungstabs, die aus Metall (von der Leistungsebene) und verschiedenen Schichten Dielektrikum und Bindemittel an diesen Eckstellen bestehen und ein Ausstanzen oder eine andere mechanische Trennung zur endgültigen Vereinzelung der Vorrichtungen erfordern. Dieses Metall, Dielektrikum und Bindemittel sind in Fig. 18 gezeigt, mit der Zufügung eines oberen Strichindexes, z. B. 120′, 116′, 110A′ etc. In Schritt P der Fig. 25 wird die Begrenzung B weiterhin zusammen mit den Fenstern 26 und 28 nach unten bis zur Trennschicht gebildet, ausgenommen an den Stellen, wo die Verbindungstabs 24′/20A′ positioniert sind. Die Begrenzung B überlappt die Begrenzung B′ in der Grundebene.
Nachdem die Fenster 26, 28, die Rahmen 30, 32 und die Begrenzung B gebildet worden sind, können die Fenster und die Grenzräume zwischen der Begrenzung B von benachbarten Vorrichtungen mit einem flüchtigen Schutzmaterial 34 (siehe Fig. 19) gefüllt werden, das die Leistungsebene abdeckt, die Leiter umgibt und sich nach unten zur Trennschicht 12 erstreckt, um die Leiter während der weiteren Bearbeitung und Handhabung zu schützen. Dieses Schutzmaterial, das mechanisches und chemisches Widerstandsvermögen haben sollte, kann z. B. ein Resistmaterial sein, daß entweder wasser- oder lösungsmittellöslich ist. Das Schutzmaterial kann während der Lagerung und/oder des Transports der Vorrichtung an Ort und Stelle bleiben, bis die Vorrichtung verwendet wird (d. h. bis das elektronische Bauelement daran befestigt wird). Die Einführung des Schutzmaterials ist bei Schritt Q in Fig. 25 angegeben. Das lösliche Schutzmaterial trägt auch dazu bei, die einzelnen Teile in einem einzelnen Film zur nachträglichen Vereinzelung zu halten.
Nach dem Schritt Q wird die Trägerplatte 10 durch (a) Brechen der Umhüllung der Trennschicht 12 und (b) Trennung des Trägers 10 von der Löseschicht 12 entfernt. Das kann manuell erfolgen, weil, wie vorstehend beschrieben, die Trennschicht 12 der Platte 10 nicht fest anhaftet. Nach der Entfernung der Platte 10 bleibt die Trennschicht 12 mit den Leitern 16 und der Bindemittelschicht 18 gebondet, so daß es erforderlich bleibt, die Trennschicht 12 zu entfernen. Dies erfolgt durch (a) Wegätzen der ganzen Nickelschicht 12A und danach durch (b) Wegätzen der ganzen Kupferschicht 12B. Dadurch wird die untere Fläche (mit Gold galvanisierte Oberfläche 16A) der Leiter 16A freigelegt. Dieses Ätzen wird durch die Verwendung von zwei Standardätzungen erreicht, wobei die erste speziell für Nickel und die zweite speziell für Kupfer ist. Der Kupferätzschritt ätzt auch das Kupfer 24/20A an der Stelle der Begrenzung B, so daß die einzelnen Vorrichtungen durch die Bindemittelschicht 20B, die dielektrische Schicht 20C und die Bindemittelschicht 18 zusammengehalten bleiben. Die Entfernung der Trägerplatte 10 und der Trennschicht 10 ist bei Schritt R in Fig. 25 angegeben.
Nach Entfernung der Platte 10 und der Trennschicht 12 besteht die sich ergebende Struktur aus einer Vielzahl von miteinander in einer einzelnen filmähnlichen Konstruktion verbundenen Verbindungsvorrichtungen. Die einzelnen Teile werden dann aus der filmartigen Konstruktion durch irgendein beliebiges Mittel, wie Ausstanzen, Laserschneiden etc. ausgeschnitten. Die endgültigen Teile würden dann so aussehen, wie in Fig. 1, 2 an den Begrenzungen B gezeigt, jedoch ohne Träger 10 und Trennschicht 12. Natürlich wird das Schutzmaterial 34 entfernt, bevor das Teil in Gebrauch genommen wird.
Wenn gewünscht, können die Goldschichten 16A und/oder 16C durch selektives Ätzen dort entfernt werden, wo sie freiliegen, und durch andere Metalle, wie Zinn oder Lötmetall, für die wechselweise Abschlußbehandlung ersetzt werden. Eine selektive Metallisierung kann auf jeder freigelegten Metalloberfläche (z. B. 16A, 16C, 120) durchgeführt werden, wobei verschiedene Metalle angewendet werden können, um verschiedenen Zwecken zu dienen, z. B. Gold für Testpads, Zinn oder Lötmetall für Bondstellen etc.
Die Leiter 16 werden durch den Innenrahmen 30 getragen und erstrecken sich in das Fenster 26. Bei der Endverwendung des Produkts wird eine IC oder ein anderes elektronisches Bauelement in das Fenster 26 eingesetzt und mit den innersten Enden der Leiter 16 verbunden. Nachdem das elektronische Bauelement in das Fenster 26 eingesetzt und an den Leitern befestigt ist, werden bei der Endverwendung die Außenenden der Leiter an einer vorbestimmten Stelle zwischen dem Innenrahmen 30 und dem Außenrahmen 32 abgetrennt, und die Außenenden der Leiter 16 werden dann mit den Schaltungen verbunden, mit denen das elektronische Bauelement (im Fenster 26) verbunden und benutzt werden soll.
Grund- und Leistungsspannungen werden an die jeweiligen Kupferschichten 20A, 24, 110A, 116 angelegt, um Grund- und Leistungsspannungen an gewünschte Eingänge der IC oder anderer elektronischer Bauelemente anzulegen. Der Einschluß von Grund- und Leistungsebenen, die über Durchgangsverbindungen mit Leitern 16 verbunden sind, vereinfacht in hohem Maße die Aufgabe, Grund- und Leistungsspannungen an die IC oder ein anderes elektronisches Bauelement anzulegen. Die Grund- und Leistungsspannungspegel werden den Grund- und Leistungsebenen durch ausgewählte Leiterbahnen 16 und Durchgangsverbindungen zugeführt, und die Grund- und Leistungsspannungen werden durch andere Durchgangsverbindungen zurück zu den ausgewählten Leitern 16 geführt, um als Grund- oder Leistungszuleitung zur IC zu dienen. Das heißt, daß Grund- und Leistungsspannung durch die Leiter 16 eingeführt, durch Durchgangsverbindungen auf die jeweiligen Grund- und Leistungsebenen, wo die Spannungspegel mit weniger Widerstand und Induktivität verteilt werden, hochgebracht werden und dann die Grund- und Leistungsspannungen nach unten auf die gleichen Leiter 16, die der IC zuzuführen sind, zurückgebracht werden. Die Leistungs- und/oder Grundspannungen könnten auch an den Stellen der Tabs eingeführt werden.
Die sich ergebende Verbindungsvorrichtung ist ein Produkt, bei dem die folgenden Merkmale und Vorteile erzielt werden können:
  • 1) Verbindungsvorrichtung des Typs Leiterrahmen oder TAB mit sowohl Grund- als auch Leistungsebenen, wodurch sich eine niedrige Induktivitätsleistungverteilung und ein reduziertes Schaltgeräusch, insbesondere bei fortschrittlichen ICs ergeben;
  • 2) Impedanzregelung und niedriges Nebensprechen durch das Vorhandensein einer Grund- oder Leistungsebene in enger Nachbarschaft zur Signalebene;
  • 3) Fähigkeit, eine Vielzahl von Leistungs- und/oder Grundspannungen in die Leistungs- und/oder Grundebenen einzuführen und darin zu verteilen;
  • 4) Dünne Bahnbreite von ca. 51 µm oder weniger;
  • 5) Geringer Abstand zwischen den Leitern - der Abstand beträgt ca. 51 µm oder weniger;
  • 6) Kontrolle Mitte zu Mitte der freitragenden Leiterenden bis ca. 8 µm;
  • 7) Positionierung der freitragenden Enden der Leiter mit einer Toleranz von ca. +/-51 µm zu Bezugsmerkmalen;
  • 8) Leitungsplanarität (d. h. Ausrichtung in einer Ebene mit einer Toleranz von ca. +/-25 µm;
  • 9) Selektive Anwendung von Oberflächenmetallen (Gold, Zinn, Lötmetall etc.), um die Leistung bei verschiedenen Anwendungen (Prüfen, Bonden etc.) zu verbessern.
Natürlich ist es möglich, das erfindungsgemäße Verfahren bei weniger als optimalen Fertigungssteuerungsbedingungen anzuwenden und das erfindungsgemäße Produkt herzustellen, das einige oder alle der vorerwähnten Merkmale und Vorteile nicht aufweist. Ein solches Produkt und ein solches Verfahren würden nichtsdestoweniger im Umfang der vorliegenden Erfindung liegen. Es können auch zusätzliche Spannungsebenenschichten, z. B. drei oder mehr, durch Wiederholung der die zweite Spannungsschicht bildenden Prozeßschritte, wie hierin offenbart, eingeschlossen werden.
Sowohl die Leistungsebene als auch, wenn gewünscht, die Grundebene, kann in verschiedene elektrisch isolierte Segmente unterteilt werden, um verschiedene Leistungs- und Bezugspannungen zu liefern. Fig. 20(1) zeigt eine Leitungsebene, die in vier Leistungssegmente 130A, B, C, D, aufgespalten, die mit einer einzelnen Grundebene verwendet werden. Vier verschiedene Leistungsspannungen werden jedem der Leistungsebenensegmente 130A, B, C, D, zugeführt und eine Grundspannung wird der Grundebene zugeführt. Fig. 20(2) zeigt die in vier Bezugssegmente 132A, B, C und D aufgeteilte Grundebene, die jeweils mit den vorerwähnten Segmenten 130A, B, C, und D zu paaren sind. In dieser Ausführungsform werden den Segmenten 130A-D vier verschiedene Leistungsspannungspegel zugeführt, und den Segmenten 132A-D werden vier verschiedene Bezugsspannungen zugeführt. Das Segmentieren der Leistungsspannungsebene ermöglicht es, Leistungs- und Grundpegel zu paaren und jeden besonders geräuschvollen Leistungspegel vom Rest der Einheit zu isolieren. Wenn die vier Spannungspegel VA-VD mit den vier Bezugspegeln GA-GD gepaart werden und wenn einer der Leistungspegel (z. B. VA) besonders geräuschvoll ist, kann z. B. der geräuschvolle Spannungspegel (z. B. VA-GA) vom Rest der Spannungszuführungen isoliert werden. Obwohl alle Segmentierungen der Spannungsebenen in Quadranten gezeigt worden sind, könnten die Spannungsebenen auch innerhalb jedes Quadranten weiter segmentiert werden oder die Segmentierung könnte in jedes andere gewünschte Muster erfolgen.
Fig. 21 zeigt die erfindungsgemäße Verbindungsvorrichtung mit einem Entkopplungskondensator 124 zwischen den Leistungs- und Grundebenen. Der Kondensator 124 hat leitende Platten 126 und 128, die durch ein geeignetes Dielektrikum getrennt sind. Die Platte 126 ist (entweder durch Löten oder sonstwie) direkt mit der Leistungsebene verbunden, indem sie mit der Goldschicht 120 gebondet ist. (Wenn auf die Goldschicht 120 verzichtet wird, wird die Platte 126 direkt mit der Leistungsebene 116/110A gebondet.) Die andere Platte 128 des Kondensators ist mit einem elektrisch isolierten Segment 122 der Leistungsebene verbunden. Das heißt, daß das Segment 122 ursprünglich als Teil der Leistungsebene 120/116/110A gebildet, jedoch nachträglich von der Leistungsebene durch Photoresist-Maskierung und Ätzung ganz um das Segment 122 herum elektrisch isoliert ist, so daß das Segment 122 elektrisch von der Leistungsebene isoliert ist, obwohl es physikalisch auf dem Niveau der Leistungsebene verbleibt. Dieses Maskieren und Ätzen des elektrisch isolierten Segmentes 122 von der Leistungsebene kann als Teil des Schrittes O oder als separater Schritt zwischen den Schritten P und Q durchgeführt werden. Das Segment 122 ist durch eine Durchgangsverbindung des zweiten Satzes von Durchgangsverbindungen mit einem (gleichzeitig mit den Leitern 16 gebildeten) Entkopplungskondensatorleiter 16′ verbunden, und der Leiter 16′ ist mit der Grundebene 24/20A durch eine Durchgangsverbindung des ersten Satzes von Durchgangsverbindungen verbunden. Die Platte 128 ist daher mit der Grundebene verbunden, und der Kondensator 124 ist zu Entkopplungszwecken über die Leistungs- und Grundebenen verbunden.
Gewisse der Leiter 16 dienen als Grundleiter, um eine IC oder ein anderes elektronisches Bauelement mit dem Grund äußerer Schaltungen zu verbinden, und gewisse der Leiter 16 dienen als Leistungsleiter, um eine IC oder andere elektronische Bauelemente mit der Leistung von äußeren Schaltungen zu verbinden. Jeder solche Grundleiter 16 wird mit der Grundebene 24/20A durch zumindest zwei der ersten Durchgangsverbindungen an im Abstand voneinander liegenden Punkten entlang der Grundleiter 16 verbunden, wobei ein solcher Punkt vorzugsweise dem Außenende des Leiters 16 (d. h. in der Nähe des Fensters 28) benachbart und der andere Punkt an einer geeigneten Stelle innerhalb davon (d. h. gegen das Fenster 26) liegt. Auf diese Weise wird die Grundspannung von den Außenschaltungen der Grundleiter 16 und der Grundebene durch die Außendurchgangsverbindung und von der Grundebene den Leitern 16 durch die Innendurchgangsverbindung zugeführt. In ähnlicher Weise wird jeder Leistungsleiter 16 mit der Leistungsebene 116/110A durch zumindest zwei der zweiten Durchgangsverbindungen an im Abstand voneinander liegenden Punkten entlang eines Leistungsleiters 16 verbunden, wobei ein solcher Punkt vorzugsweise dem Außenende des Leiters 16 benachbart und der andere Punkte an einer geeigneten Stelle innerhalb davon liegt. Auf diese Art und Weise wird die Leistungsspannung von Außenschaltungen dem Leistungsleiter 16 und der Leistungsebene durch die Außendurchgangsverbindung und von der Leistungsebene dem Leiter 16 durch die Innendurchgangsverbindung zugeführt. Wenn gewünscht, brauchen auch einige der Grund- und Leistungsleiter 16 nicht mit den Außenschaltungen verbunden zu werden, sondern können für ihre Verbindung mit der IC auf den gewünschten Leistungs- und Grundniveaus durch eine oder mehrere Durchgangsverbindungen mit der Leistungs- bzw. Grundebene gehalten werden.
In dem vorbeschriebenen Herstellungsprozeß ist es erforderlich, bei gewissen Schritten auf die Bezugsmerkmale 15 hinzuweisen. Um die Sicht auf die Bezugsmerkmale während aller Herstellungsschritte zu erreichen, ist das Resistmaterial durchscheinend, und Löcher sind an geeigneten Stellen in allen Schichten des zum Aufbau des Produktes verwendeten Laminats gebildet.
Fig. 22, 23 und 24 zeigen eine andere gemäß der vorliegenden Erfindung hergestellte Verbindungsvorrichtung. Der Gegenstand der Fig. 22 und 23 ist eine Verbindungsvorrichtung 200 hoher Dichte zum Verbinden eines hochdichten Multichip-Modules mit einer Schaltplatte. Die einzelnen Leiter 202 (die wie die Leiter 16 sind) sind in Fig. 22 auf der Oberfläche der Vorrichtung zu sehen. Gesehen in dem Querschnitt gemäß Fig. 24, hat die Verbindungsvorrichtung 200 ebenfalls eine Grundebene 204 (entsprechend der Schicht 24/20A) und einen ersten Satz von leitenden Durchgangsverbindungen 206 (entsprechend den Durchgangsverbindungen 22), die die Ebene 204 mit ausgewählten Leitern 202 verbindet, und einen zweiten Satz von Durchgangsverbindungen 212 (entsprechend den Durchgangsverbindungen 112), die die Leistungsebene 214 (entsprechend den Schichten 120/116, 110A) mit anderen ausgewählten Leitern 202 verbindet. Eines der Enden 208 der Leiter 202 sind ungestützt (d. h. sie erstrecken sich freitragend von der Verbindungsvorrichtung 200), und diese ungestützten Leiterenden bilden die tatsächlichen Verbindungen zu Kontaktpunkten auf einem hochdichten Multichip-Modul. Die anderen Enden der Leiter (die sich über das Aquivalent des Fensters 28 erstrecken und an irgendeinem Zwischenpunkt für die Verwendung abgetrennt würden) dienen zur Verbindung mit einer Schaltplatte. Andere Teile der Vorrichtung nach den Fig. 22-24 werden mit denselben Bezugszahlen wie die entsprechenden Teile im vorhergehenden Ausführungsbeispiel bezeichnet. Die Vorrichtung nach den Fig. 22-24 wird ebenfalls durch das Verfahren der Schritte A-R der Fig. 25 hergestellt.
Während bevorzugte Ausführungsformen gezeigt und beschrieben worden sind, können verschiedene Änderungen und Ergänzungen dazu ausgeführt werden, ohne den Geist und Umfang der Erfindung zu verlassen. Somit ist die vorliegende Erfindung zum Zwecke der Veranschaulichung und nicht der Beschränkung beschrieben worden.

Claims (40)

1. Verfahren zur Herstellung einer Verbindungsvorrichtung für elektronische Bauelemente, gekennzeichnet durch die Schritte:
  • - Bildung einer Trennschicht auf einer Trägerplatte;
  • - Bildung eines leitenden Musters von Leitern auf der Trennschicht;
  • - Bonden eines ersten Laminats auf das leitende Muster von Leitern, wobei das Laminat einen ersten leitenden Film und einen ersten dielektrischen Film einschließt, wobei der erste dielektrische Film dem leitenden Muster von Leitern zugewandt ist und der zweite leitende Film von dem leitenden Muster von Leitern abgewandt ist;
  • - Bildung einer ersten Vielzahl von Durchgangsverbindungslöchern in dem ersten Laminat in einem vorbestimmten Muster, wobei die Durchgangsverbindungslöcher sich durch den ersten leitenden Film und den ersten dielektrischen Film erstrecken und eine erste Auswahl von Leitern freilegen;
  • - Aufbringen eines ersten leitenden Materials in die ersten Durchgangsverbindungslöcher und auf den ersten leitenden Film des ersten Laminats, um die erste Auswahl von Leitern mit dem ersten leitenden Film zu verbinden, wobei der erste leitende Film und das erste leitende Material darauf eine erste Spannungsebene für die Verbindungsvorrichtung definieren;
  • - Bildung einer Vielzahl von zweiten Durchgangsverbindungsstellen in einem vorbestimmten Muster auf der ersten Spannungsebene;
  • - Bonden eines zweiten Laminats mit der ersten Spannungsebene, wobei das zweite Laminat einen zweiten dielektrische Film, der der ersten Spannungsebene zugewandt ist, und eine zweite leitende Schicht einschließt, die der ersten Spannungsebene abgewandt ist;
  • - Bildung einer zweiten Vielzahl von Durchgangsverbindungslöchern in dem zweiten Laminat und in dem ersten Laminat an der zweiten Vielzahl von Durchgangsverbindungslochstellen, wobei die zweite Vielzahl von Durchgangsverbindungslöchern sich durch den zweiten leitende Film, den zweiten dielektrischen Film, die erste Spannungsebene und den ersten dielektrischen Film erstreckt und eine zweite Auswahl von Leitern freilegt;
  • - Aufbringen eines zweiten leitenden Materials in die zweiten Durchgangsverbindungslöcher und auf den zweiten leitenden Film des zweiten Laminats, um die zweite Auswahl von Leitern mit dem zweiten leitenden Film zu verbinden, wobei der zweite leitende Film und das zweite leitende Material darauf eine zweite Spannungsebene für die Verbindungsvorrichtung definieren; und
  • - Bildung zumindest eines Fensters in der Verbindungsvorrichtung durch Entfernung ausgewählter Teile des ersten und zweiten Laminats und des ersten und zweiten leitenden Materials, wenn sie dort vorhanden sind, wo das Fenster zu bilden ist, wobei das Fenster die Leiter freilegt und eine Stelle zur Positionierung eines mit der Verbindungsvorrichtung zu verbindenden elektronischen Bauelements bildet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zur Bildung einer Vielzahl von Durchgangsverbindungslöchern einschließt:
  • - Entfernen eines zweiten Durchgangsverbindungsbereichs der ersten Spannungsebene an jeder der zweiten Durchgangsverbindungsstellen, wobei der zweite Durchgangsverbindungsbereich der ersten Spannungsebene größer ist als der Querschnittsbereich der zweiten zu bildenden Durchgangsverbindung;
  • - Füllen jedes der zweiten Durchgangsverbindungsbereiche der ersten Spannungsebene mit Isoliermaterial;
  • - Entfernen eines zweiten Durchgangsverbindungsbereichs des zweiten leitenden Films vom zweiten leitenden Film an jeder Stelle, wo eine zweite Durchgangsverbindung zu bilden ist, wobei der zweite entfernte Durchgangsverbindungsbereich des zweiten leitenden Films kleiner im Querschnitt ist als der zweite Durchgangsverbindungsbereich der ersten Spannungsebene, wobei der zweite leitende Film mit seinem zweitem entfernten Durchgangsverbindungsbereich als Maske dient, um den Querschnittsbereich jeder der zweiten Durchgangsverbindungen zu definieren; und
  • - Entfernen eines Teils des zweiten dielektrischen Films, eines Teils des den ersten entfernten Durchgangsverbindungsbereich füllenden Materials und eines Teil des ersten dielektrischen Films an jeder der zweiten Durchgangsstellen, um die zweite Auswahl von Leitern freizulegen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zu Bildung zumindestens eines Fensters einschließt:
  • - Entfernen eines ersten Fensterbereichs der ersten Spannungsebene, der größer ist als der Querschnittsbereich des zu bildenden Fensters;
  • - Füllen des ersten entfernten Fensterbereichs mit einem Isoliermaterial;
  • - Entfernen eines zweiten Fensterbereichs der zweiten Spannungsebene, wobei der zweite entfernte Fensterbereich kleiner ist als der erste entfernte Fensterbereich, wobei die zweite Spannungsebene mit dem zweiten entfernten Fensterbereich als Maske dient, um den Querschnittsbereich des Fensters zu definieren; und
  • - Entfernen eines Teils des zweiten dielektrischen Films, eines Teils des den ersten entfernten Fensterbereich füllenden Materials und eines Teils des ersten dielektrischen Films an der Fensterstelle, um einen Teil der Leiter freizulegen.
4. Verfahren nach Anspruch 1, gekennzeichnet durch den Einschluß der Schritte:
  • - Bildung eines das erste Fenster im Abstand umgebenden zweiten Fensters, um zumindest einen Rahmen zu definieren, der das Fenster in der Vorrichtung umgibt, indem ausgewählte Teile der ersten und zweiten Spannungsebenen und der ersten und zweiten Laminate entfernt werden, wobei das zweite Fenster die Leiter freilegt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt zur Bildung eines Rahmens einschließt:
  • - Entfernen eines zweiten Fensterdefinitionsbereichs der ersten Spannungsebene, der größer ist als der Querschnittsbereich des zweiten zu bildenden Fensters;
  • - Füllen des zweiten Fensterdefinitionsbereichs mit einem Isoliermaterial;
  • - Entfernen eines zweiten Fensterdefinitionsbereichs der zweiten Spannungsebene, wobei der zweite entfernte Fensterdefinitionsbereich der zweiten Spannungsebene kleiner ist als der zweite entfernte Fensterdefinitionsbereich der ersten Spannungsebene, wobei die zweite Spannungsebene mit dem zweiten entfernten Rahmendefinitionsbereich als Maske dient, um den Querschnittsbereich des zweiten Fensters zu definieren; und
  • - Entfernen eines Teils des zweiten dielektrischen Films, eines Teils des den zweiten entfernten Fensterdefinitionsbereich der ersten Spannungsebene füllenden Isoliermaterials und eines Teils des ersten dielektrischen Films an der zweiten Fensterdefinitionsstelle, um einen Teil der Leiter freizulegen.
6. Verfahren nach Anspruch 1, gekennzeichnet durch den weiteren Einschluß des Schrittes der Verbindung eines Entkopplungskondensators zwischen der ersten und der zweiten Spannungsebene.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt zur Verbindung eines Kondensators einschließt:
  • - Bilden einer elektrisch isolierten Insel in der zweiten Leistungsebene;
  • - Verbinden der ersten Leistungsebene mit einem der Leiter durch eine erste Durchgangsverbindung;
  • - Verbinden der Insel mit dem Leiter durch eine zweite Durchgangsverbindung;
  • - Verbinden einer ersten Platte des Kondensators mit der zweiten Spannungsebene und
  • - Verbinden einer zweiten Platte des Kondensators mit der Insel.
8. Verfahren zur Herstellung einer Verbindungsvorrichtung für elektronische Bauelemente, gekennzeichnet durch die Schritte:
  • - Bilden einer Trennschicht auf einer Trägerplatte;
  • - Bilden eines leitenden Musters von Leitern auf der Trennschicht;
  • - Bonden eines erstes Laminats auf das Muster von Leitern, wobei das Laminat einschließt: eine erste, den Leitern benachbarte Bindemittelschicht, einen ersten dielektrischen Film, eine erste Bindemittelzwischenschicht und einen ersten leitenden Film, wobei der erste leitende Film von den Leitern abgewandt ist;
  • - Bilden einer Vielzahl von ersten Durchgangsverbindungslöchern in einem vorbestimmten Muster durch
    • a) das selektive Entfernen erster Durchgangsverbindungslöcherbereiche des ersten leitenden Films und
    • b) das selektive Entfernen der ersten Bindemittelzwischenschicht, des ersten dielektrischen Films und der ersten Bindemittelschicht in den Bereichen ihrer Ausrichtung mit den ersten Durchgangsverbindungslöcherbereichen, um Teile einer ersten Auswahl von Leitern freizulegen:
  • - Aufbringen eines ersten leitenden Materials in jedes der ersten Durchgangsverbindungslöcher und auf den ersten leitenden Film des ersten Laminats, um die erste Auswahl von Leitern mit dem ersten leitenden Film zu verbinden, der als erste Spannungsebene in der Verbindungsvorrichtung dient;
  • - Bilden einer Vielzahl von zweiten Durchgangsverbindungsstellen in einem vorbestimmten Muster und Bilden zumindest einer Fensterstelle durch gleichzeitiges
    • a) selektives Entfernen von zweiten Durchgangsverbindungsstellenbereichen von der ersten Spannungsebene und
    • b) Entfernen zumindest eines Fensterbereichs von der ersten Spannungsebene:
  • - Bonden eines zweiten Laminats mit dem so gebildeten Gefüge, wobei das Laminat eine zweite, der ersten Spannungsebene benachbarte Bindemittelschicht, einen zweiten dielektrischen Film, eine zweite Bindemittelzwischenschicht und einen zweiten leitenden Film einschließt, wobei der zweite leitende Film von der ersten Spannungsebene, der zweiten, die zweiten Durchgangsverbindungsstellenbereiche füllenden Bindemittelschicht und dem ersten Fensterbereich in der ersten Spannungsebene abgewandt ist;
  • - Bilden einer Vielzahl von zweiten Durchgangsverbindungslöchern in einem vorbestimmten Muster in Ausrichtung mit den zweiten Durchgangsverbindungsstellen in der ersten Spannungsebene durch
    • a) selektives Entfernen der zweiten Durchgangsverbindungslöcherbereiche vom zweiten leitenden Film und
    • b) selektives Entfernen der zweiten Bindemittelzwischenschicht, des zweiten dielektrischen Films, eines Teils des die zweiten Durchgangsverbindungsstellenbereiche im ersten leitenden Material füllenden Bindemittels und des ersten leitenden Films, der ersten Bindemittelzwischenschicht, der ersten dielektrischen Schicht und der ersten Bindemittelschicht in ihren Ausrichtungsbereichen mit den zweiten Durchgangsverbindungslöcherbereichen im zweiten leitenden Film, um Teile einer zweiten Auswahl von Leitern freizulegen;
  • - Aufbringen eines zweiten leitenden Materials in die zweiten Durchgangsverbindungslöcher und auf den zweiten leitenden Film des zweiten Laminats, um die zweite Auswahl von Leitern mit dem zweiten leitenden Film zu verbinden, der als zweite Spannungsebene in der Verbindungsvorrichtung dient, und
  • - Bilden zumindest eines Fensters durch
    • a) Entfernen eines zweiten Fensterbereichs von der zweiten Spannungsebene und
    • b) Entfernen der zweiten Bindemittelzwischenschicht, des zweiten dielektrischen Films, eines Teils des den ersten Fensterbereich in dem ersten leitenden Material füllenden Bindemittels und des ersten leitenden Films, der ersten Bindemittelzwischenschicht, der ersten dielektrischen Schicht und der ersten Bindemittelschicht in ihren Bereichen der Ausrichtung mit dem zweiten Fensterbereich, um Teile der Leiter freizulegen;
  • - Entfernen der so gebildeten Verbindungsvorrichtung von der Trägerplatte durch Ablösen der Trennschicht von der Trägerplatte und
  • - Entfernen der Trennschicht von der so gebildeten Verbindungsvorrichtung.
9. Verfahren zur Herstellung einer Verbindungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß:
  • - der Schritt zum Bilden einer Vielzahl von zweiten Durchgangsverbindungsstellen einschließt: Entfernen an jeder der zweiten Durchgangsverbindungsstellen eines zweiten Durchgangsverbindungsbereichs der ersten Spannungsebene mit einem Querschnittsbereich, der größer ist als der Querschnittsbereich der zu bildenden Durchgangsverbindung, und
  • - der Schritt zum Bilden einer Vielzahl von zweiten Durchgangsverbindungslöchern einschließt:
    • a) Entfernen eines zweiten Durchgangsverbindungslochbereichs vom zweiten leitenden Film, dessen Querschnittsbereich kleiner ist als der Querschnittsbereich des zweiten, von der ersten Spannungsebene entfernten Durchgangsbereichs,
    • b) Verwenden der zweiten leitenden Schicht und der zweiten darin gebildeten Durchgangsverbindungslöcherbereiche als Maske und Muster und
    • c) Entfernen eines Teils der zweiten Bindemittelzwischenschicht, des zweiten dielektrischen Films, eines Teils des die zweiten Durchgangsverbindungsstellenbereiche in der ersten Spannungsebene füllenden Bindemittels, der ersten Zwischenschicht aus Klebstoff und des ersten dielektrischen Films an jeder der zweiten Durchgangsverbindungsstellen in einem Querschnittsbereich, der durch den kleineren Querschnittsbereich der im zweiten leitenden Film gebildeten zweiten Durchgangsverbindungslochbereiche bestimmt ist.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zur Bildung eines Fensters einschließt:
  • - Entfernen eines ersten Fensterbereichs von der Fensterstelle in der ersten Spannungsebene, der größer im Querschnitt ist als das zu bildende Fenster;
  • - Entfernen einer zweiten Fensterstelle von der zweiten Spannungsebene, die im Querschnitt kleiner ist als der erste, in der ersten Spannungsebene gebildete Fensterbereich;
  • - Verwenden der zweiten Spannungsebene und der zweiten darin gebildeten Fensterstelle kleineren Querschnitts als Maske und Muster und
  • - Entfernen am zweiten Fensterbereich eines Teils der zweiten Bindemittelzwischenschicht, des zweiten dielektrischen Films, eines Teils des die zweite Fensterstelle in der ersten Spannungsebene füllenden Klebstoffs, der ersten Bindemittelzwischenschicht und des ersten dielektrischen Films in einem Querschnittsbereich, der durch den kleinen Querschnittsbereich der zweiten Fensterstelle bestimmt ist.
11. Verfahren nach Anspruch 8, gekennzeichnet durch den Einschluß des Schrittes des Bildens eines zweiten, das erste Fenster im Abstand umgebenden Fensters, um zumindest einen Rahmen zu definieren, der das Fenster in der Vorrichtung umgibt, indem ausgewählte Teile der ersten und zweiten Spannungsebenen und die ersten und zweiten Laminate entfernt werden, wobei das zweite Fenster die Leiter freilegt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt zur Bildung des Rahmens einschließt:
  • - Entfernen eines zweiten Fensterbereichs der ersten Spannungsebene, der einen größeren Querschnitt hat als der Querschnittsbereich des zweiten zu bildenden Fensterbereichs;
  • - Füllen des zweiten Fensterbereichs der ersten Spannungsebene mit einem Isoliermaterial;
  • - Entfernen eines zweiten Fensterbereich der zweiten Spannungsebene, wobei der zweite Bereich der zweiten Spannungsebene kleiner ist als der zweite Fensterbereich der ersten Spannungsebene, wobei die zweite Spannungsebene mit dem zweiten davon entfernten Fensterbereich als Maske dient, um den Querschnittsbereich des zu bildenden Fensters zu definieren, und
  • - Entfernen eines Teils der zweiten Bindemittelzwischenschicht, eines Teils des zweiten dielektrischen Films, eines Teils des den ersten entfernten Rahmenbereich füllenden Isoliermaterials, eines Teils der ersten Bindemittelzwischenschicht, eines Teils des ersten dielektrischen Films und eines Teils der ersten Bindemittelschicht an der Stelle des zweiten zu bildenden Fensters, um einen Teil der Leiter freizulegen.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Schritte des Bildens eines leitenden Musters von Leitern auf der Trennschicht, des Entfernens des ersten Durchgangsverbindungslöcherbereichs im ersten leitenden Film, des Entfernens der zweiten Durchgangsverbindungsstellenbereiche in der ersten Spannungsebene, des Entfernens eines ersten Fensterbereichs von der ersten Spannungsebene, des Entfernens zweiter Durchgangslöcherbereiche vom zweiten leitenden Film und des Entfernens eines zweiten Fensterbereichs von der zweiten Spannungsebene sämtlich durch Resistformen und Ätzen durchgeführt werden.
14. Verfahren nach Anspruch 13, gekennzeichnet durch den weiteren Einschluß des Schrittes des Aufbringens einer Schicht aus Ätzschutzmaterial auf dem zweiten leitenden Material nach dem Schritt des Aufbringens des zweiten leitenden Materials in den zweiten Durchgangsverbindungslöchern und auf den zweiten leitenden Film.
15. Verfahren nach Anspruch 8, gekennzeichnet durch den Einschluß der Schritte:
  • - Bilden zumindest eines Bezugsmerkmals auf der Trennschicht, wenn das leitende Muster von Leitern gebildet wird, und
  • - Bezugnahme auf die Bezugsmerkmale, um die Positionen der ersten Durchgangsverbindungslöcher, der zweiten Durchgangsverbindungslöcher und des Fensters zu bestimmen.
16. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Schritte des Bildens der ersten Durchgangsverbindungslöcher, der zweiten Durchgangsverbindungslöcher und des Fensters die Entfernung des gesamten nichtleitenden Materials an den Stellen der ersten Durchgangsverbindungslöcher, der zweiten Durchgangsverbindungslöcher und des Fensters durch Laserablation einschließen.
17. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das erste leitende Material der ersten Spannungsebene und das zweite leitende Material der zweiten Spannungsebene durch ein stromloses Auftragsverfahren mit nachfolgender Galvanisierung aufgebracht werden.
18. Verfahren nach Anspruch 8, gekennzeichnet durch die Verwendung einer Trägerplatte aus einem starren Körper, der eine elektrisch leitende Oberfläche aufweist.
19. Verfahren nach Anspruch 18, gekennzeichnet durch die Verwendung einer Trägerplatte aus rostfreiem Stahl.
20. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Trennschicht zumindest eine Schicht aus Metall umfaßt, die auf eine Vorderfläche der Trägerplatte aufgalvanisiert wird.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die Trägerplatte seitliche und eine hintere Fläche aufweist und daß die Trennschicht die Seiten umhüllt und sich über einen Teil der hinteren Fläche erstreckt.
22. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Trennschicht umfaßt:
  • - eine erste, auf die Trägerplatte galvanisierte Nickelschicht und
  • - eine zweite, auf die erste Nickelschicht galvanisierte Kupferschicht.
23. Verfahren nach Anspruch 8, gekennzeichnet durch den weiteren Schritt der Verbindung eines Entkopplungskondensators zwischen der ersten und der zweiten Spannungsebene.
24. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt der Kondensatorverbindung einschließt:
  • - Bilden einer elektrisch isolierten Insel in der zweiten Leistungsebene;
  • - Verbinden der ersten Leistungsebene mit einem der Leiter durch eine erste Durchgangsverbindung;
  • - Verbinden der Insel mit diesem Leiter durch eine zweite Durchgangsverbindung;
  • - Verbinden einer ersten Platte des Kondensators mit der zweiten Spannungsebene und
  • - Verbinden einer zweiten Platte des Kondensators mit der Insel.
25. Verbindungsvorrichtung für elektronische Bauelemente, gebildet durch das Verfahren nach Anspruch 1.
26. Verbindungsvorrichtung für elektronische Bauelemente, gebildet durch das Verfahren nach Anspruch 8.
27. Verbindungsvorrichtung für elektronische Bauelemente, gekennzeichnet durch:
  • - ein leitendes Muster von auf eine Seite eines ersten dielektrischen Films gebondeten Leitern;
  • - einen auf den ersten dielektrischen Film auf der den Leitern gegenüberliegenden Seite gebondeten ersten leitenden Film;
  • - elektrisch leitendes Material, das sich entlang der ersten Durchgangsverbindungslöcher und über den leitenden Film erstreckt und mit dem ersten leitenden Film zusammenwirkt, um eine erste Spannungsebene und Durchgangsverbindungen zu definieren, die die erste Vielzahl von Leitern mit der ersten Spannungsebene elektrisch verbinden;
  • - einen zweiten, auf die erste Spannungsebene gebondeten dielektrische Film;
  • - einen zweiten, auf den zweiten dielektrischen Film gebondeten leitenden Film;
  • - eine Vielzahl von zweiten Durchgangsverbindungslöchern, die sich durch den zweiten leitende Film, den zweiten dielektrischen Film, die erste Spannungsebene und den ersten dielektrischen Film zu einer zweiten Vielzahl von Leitern erstreckt;
  • - elektrisch leitendes Material, das sich entlang der zweiten Durchgangsverbindungslöcher und über den zweiten leitenden Film erstreckt und mit dem zweiten leitenden Film zusammenwirkt, um eine zweite Spannungsebene und Durchgangsverbindungen zu definieren, die die zweite Vielzahl von Leitern mit der zweiten Spannungsebene verbinden, und
  • - das Erstrecken der zweiten Durchgangsverbindungslöcher und des elektrisch leitenden Materials entlang der zweiten Durchgangsverbindungslöcher, die durch eine Öffnung in der ersten Spannungsebene von größerem Querschnitt als die zweiten Durchgangsverbindungslöcher hindurchgehen und durch Isoliermaterial umgeben sind, um den elektrischen Kontakt zwischen dem leitenden Material in den zweiten Durchgangsverbindungslöchern und der ersten Spannungsebene zu verhindern.
28. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 27, gekennzeichnet durch
  • - zumindest ein Fenster durch die zweite Spannungsebene, den zweiten dielektrischen Film, die erste Spannungsebene und den ersten dielektrischen Film, wobei das Fenster die Leiter freilegt;
  • - das Bilden der Durchgangsverbindungen, des Fensters und des Rahmens zumindest teilweise durch Laserätzen, wobei der leitende Film eine Maske für das Laserätzen der Durchgangsverbindungslöcher und die leitende Schicht eine Maske für das Laserätzen des Fensters und des Rahmens bildet.
29. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 28, gekennzeichnet durch ein zweites, das erste Fenster im Abstand umgebendes Fenster, das zumindest einen ersten Rahmen zwischen den ersten und zweiten Fenstern definiert, wobei das zweite Fenster die Leiter freilegt.
30. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 27, dadurch gekennzeichnet, daß mit Bezug auf irgendeine der zweiten Durchgangsverbindungen die Öffnung im zweiten leitenden Filme für das zweite Durchgangsverbindungsloch kleiner im Querschnitt ist als die entsprechende Öffnung für die zweite Durchgangsverbindung in der ersten Spannungsebene, wodurch ein Raum in der ersten Spannungsebene definiert wird, der die zweite Durchgangsverbindung umgibt und von der ersten Spannungsebene in Abstand hält, wo die zweite Durchgangsverbindung durch die erste Spannungsebene hindurchgeht, wobei der Raum mit einem Isoliermaterial gefüllt wird.
31. Verbindungsvorrichtung für elektronische Bauelement nach Anspruch 27, gekennzeichnet durch einen Entkopplungskondensator zwischen der ersten und der zweiten Spannungsebene.
32. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 27, gekennzeichnet durch:
  • - einen Entkopplungskondensator zwischen der ersten und der zweiten Spannungsebene;
  • - eine erste, direkt mit der zweiten Spannungsebene verbundene Platte des Entkopplungskondensators und
  • - eine zweite Platte des Entkopplungskondensators, die mit der ersten Spannungsebene durch eine erste Durchgangsverbindung, die von der ersten Spannungsebene mit einem der Leiter verbunden ist, und durch eine zweite Durchgangsverbindung, die von der zweiten Platte mit einem Leiter verbunden ist.
33. Verbindungsvorrichtung nach Anspruch 32, dadurch gekennzeichnet, daß die zweite Platte und die zweite Durchgangsverbindung jeweils mit einem Teil der zweiten Spannungsebene verbunden ist, die elektrisch von dem Rest der zweiten Spannungsebene isoliert ist.
34. Verbindungsvorrichtung für elektronische Bauelemente, gekennzeichnet durch:
  • - ein erstes Laminat einer ersten, auf eine erste leitende Schicht gebondeten dielektrischen Schicht;
  • - eine Vielzahl von auf die erste dielektrische Schicht gebondeten Leitern;
  • - eine Vielzahl von ersten Durchgangsverbindungen, die sich von der ersten leitenden Schicht zu einer ersten Vielzahl von Leitern erstreckt, wobei die ersten Durchgangsverbindungen eine erste Schicht leitenden Materials einschließen, das sich über die erste leitende Schicht erstreckt;
  • - die erste leitende Schicht und das sich darüber erstreckende leitende Material eine erste Spannungsebene definieren:
  • - ein zweites Laminat mit einer zweiten, auf eine zweite leitende Schicht gebondeten dielektrischen Schicht, wobei die zweite dielektrische Schicht auf die erste Spannungsebene gebondet wird;
  • - eine Vielzahl von zweiten Durchgangsverbindungen, die sich von der zweiten leitenden Schicht zu einer zweiten Vielzahl von Leitern erstreckt, wobei die zweiten Durchgangsverbindungen eine zweite Schicht leitenden Materials einschließen, die sich über die zweite leitende Schicht erstreckt;
  • - die zweite leitende Schicht und das zweite, sich darüber erstreckende leitende Material eine zweite Spannungsebene definieren und
  • - die zweiten Durchgangsverbindungen und das elektrisch leitende Material der zweiten Durchgangsverbindungen durch eine Öffnung in der ersten Spannungsebene von größerem Querschnitt als dem der zweiten Durchgangsverbindungen hindurchgehen und von Isoliermaterial umgeben sind, um den elektrischen Kontakt zwischen dem leitenden Material in den zweiten Durchgangsverbindungen und der ersten Spannungsebene zu verhindern.
35. Verbindungsvorrichtung für elektronische Bauelemente, gekennzeichnet durch:
  • - zumindest ein Fenster durch die zweite Spannungsebene, den zweiten dielektrischen Film, die erste Spannungsebene und den ersten dielektrischen Film, wobei das Fenster die Leiter freilegt;
  • - die Bildung der Durchgangsverbindungen, des Fensters und des Rahmens zumindest teilweise durch Laserätzen, wobei der leitende Film eine Maske für das Laserätzen der Durchgangsverbindungslöcher bildet und die leitende Schicht eine Maske für das Laserätzen des Fensters und des Rahmens bildet.
36. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 35, gekennzeichnet durch ein zweites, das erste Fenster im Abstand umgebendes Fenster, das zumindest einen ersten Rahmen zwischen dem ersten und zweiten Fenster definiert, wobei das zweite Fenster die Leiter freilegt.
37. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 34, dadurch gekennzeichnet, daß mit Bezug auf irgendeine der zweiten Durchgangsverbindungen die Öffnung im zweiten leitenden Film für das zweite Durchgangsverbindungsloch kleiner im Querschnitt ist als die entsprechende Öffnung für die zweite Durchgangsverbindung in der ersten Spannungsebene, wodurch ein Raum in der ersten Spannungsebene definiert wird, der die zweite Durchgangsverbindung umgibt und von der ersten Spannungsebene im Abstand hält, wo die zweite Durchgangsverbindung durch die erste Spannungsebene hindurchgeht, wobei der Raum mit einem Isoliermaterial gefüllt wird.
38. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 34, gekennzeichnet durch einen Entkopplungskondensator zwischen der ersten und der zweiten Spannungsebene.
39. Verbindungsvorrichtung für elektronische Bauelemente nach Anspruch 34, gekennzeichnet durch:
  • - einen Entkopplungskondensator zwischen der ersten und zweiten Spannungsebene;
  • - die Verbindung einer ersten Platte des Entkopplungskondensators mit der ersten Spannungsebene durch eine erste Durchgangsverbindung, die von der ersten Spannungsebene mit einem der Leiter verbunden ist, und durch eine zweite Durchgangsverbindung, die von der zweiten Platte mit dem Leiter verbunden ist.
40. Verbindungsvorrichtung nach Anspruch 39, dadurch gekennzeichnet, daß die zweite Platte und die zweite Durchgangsverbindung jeweils mit einem Teil der zweiten Spannungsebene verbunden sind, die elektrisch von dem Rest der zweiten Spannungsebene isoliert ist.
DE4134172A 1990-10-23 1991-10-16 Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung Withdrawn DE4134172A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/601,927 US5053921A (en) 1989-05-15 1990-10-23 Multilayer interconnect device and method of manufacture thereof

Publications (1)

Publication Number Publication Date
DE4134172A1 true DE4134172A1 (de) 1992-04-30

Family

ID=24409305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4134172A Withdrawn DE4134172A1 (de) 1990-10-23 1991-10-16 Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung

Country Status (3)

Country Link
US (1) US5053921A (de)
JP (1) JPH04282843A (de)
DE (1) DE4134172A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020534A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration
EP0989610A2 (de) 1998-09-25 2000-03-29 Nec Corporation Mehrlagenverdrahtungsstruktur und ihre Herstellung
DE102011106104A1 (de) * 2011-06-09 2012-12-13 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen von Leiterplatten und Leiterplattengesamtnutzen

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677515A (en) * 1991-10-18 1997-10-14 Trw Inc. Shielded multilayer printed wiring board, high frequency, high isolation
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US6099677A (en) * 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
AU2001264968A1 (en) 2000-05-31 2001-12-11 Honeywell International, Inc. Filling device
DE10196262T1 (de) 2000-05-31 2003-05-15 Honeywell Int Inc Füllsystem
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US7315054B1 (en) * 2005-07-05 2008-01-01 Advanced Micro Devices, Inc. Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit
WO2010088642A2 (en) * 2009-02-02 2010-08-05 Klaus Bollmann Method of manufacturing a high density capacitor or other microscopic layered mechanical device
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
TWI616120B (zh) * 2014-06-09 2018-02-21 結合載板的可撓性電路板結構及其製造方法
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
EP0120500B1 (de) * 1983-03-29 1989-08-16 Nec Corporation LSI Verpackung hoher Dichte für logische Schaltungen
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
JP2601867B2 (ja) * 1988-03-31 1997-04-16 株式会社東芝 半導体集積回路実装基板、その製造方法および半導体集積回路装置
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020534A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration
US6130015A (en) * 1996-11-08 2000-10-10 W. L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration during manufacture of laminated circuit
EP0989610A2 (de) 1998-09-25 2000-03-29 Nec Corporation Mehrlagenverdrahtungsstruktur und ihre Herstellung
EP0989610A3 (de) * 1998-09-25 2003-11-12 NEC Compound Semiconductor Devices, Ltd. Mehrlagenverdrahtungsstruktur und ihre Herstellung
DE102011106104A1 (de) * 2011-06-09 2012-12-13 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen von Leiterplatten und Leiterplattengesamtnutzen
DE102011106104B4 (de) * 2011-06-09 2014-04-10 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen bestückter Leiterplatten
EP2719264A2 (de) * 2011-06-09 2014-04-16 Otto Bock Healthcare Products GmbH Verfahren zum herstellen von leiterplatten und leiterplattengesamtnutzen
US9386710B2 (en) 2011-06-09 2016-07-05 Otto Bock Healthcare Products Gmbh Method for producing circuit boards and complete circuit board panels
EP2719264B1 (de) * 2011-06-09 2016-08-17 Otto Bock Healthcare Products GmbH Verfahren zum herstellen von leiterplatten und leiterplattengesamtnutzen

Also Published As

Publication number Publication date
JPH04282843A (ja) 1992-10-07
US5053921A (en) 1991-10-01

Similar Documents

Publication Publication Date Title
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102014119230B4 (de) Gerät mit vorstehenden kontakthöckerpads für bond-auf-leitungs-prozessierung und verfahren
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE1614872A1 (de) Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise
DE102008050063B4 (de) Chipinduktionsspule und verfahren zum herstellen einer halbleiterchipinduktionsspule
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
EP0451541A1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE2728360A1 (de) Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander
DE102015109965A1 (de) Eingebettete Chipverpackungstechnologie
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee