DE102015109965A1 - Eingebettete Chipverpackungstechnologie - Google Patents

Eingebettete Chipverpackungstechnologie Download PDF

Info

Publication number
DE102015109965A1
DE102015109965A1 DE102015109965.9A DE102015109965A DE102015109965A1 DE 102015109965 A1 DE102015109965 A1 DE 102015109965A1 DE 102015109965 A DE102015109965 A DE 102015109965A DE 102015109965 A1 DE102015109965 A1 DE 102015109965A1
Authority
DE
Germany
Prior art keywords
dies
die
insulating
layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015109965.9A
Other languages
English (en)
Other versions
DE102015109965B4 (de
Inventor
Andrew Roberts
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015109965A1 publication Critical patent/DE102015109965A1/de
Application granted granted Critical
Publication of DE102015109965B4 publication Critical patent/DE102015109965B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Abstract

Repräsentative Realisierungen von Vorrichtungen und Techniken sehen ein Halbleiter-Package mit einem Laminatsubstrat vor. Das Laminatsubstrat weist wenigstens eine leitende Schicht auf, die auf eine Fläche eines isolierenden Kerns laminiert ist. Das Laminatsubstrat weist auch eine oder mehrere Die-Öffnungen auf, worin sich ein oder mehrere Halbleiter-Dies befinden.

Description

  • Halbleiterbauelemente werden bei vielen elektronischen und anderen Anwendungen verwendet. Halbleiterbauelemente weisen integrierte Schaltungen (IC) oder diskrete Vorrichtungen auf, die durch Abscheiden vieler Arten von Dünnfilmen aus einem Material über Halbleiterwafern auf den Halbleiterwafern gebildet werden. Halbleiterbauelemente werden unter Verwendung verschiedener Verpackungstechnologien (engl.: packaging technologies) verpackt, die umfassen: überformte Durchgangslochanordnungen (engl.: over-molded through hole devices) oder oberflächenmontierte Anordnungen, ein Ball Grid Array (BGA), ein Plastic Ball Grid Array (PBGA), ein Flip-Chip Chip Scale Package (CSP) (FCBGA) usw.
  • Verpackte Halbleiterbauelemente können auf Trägern in der Art gedruckter Leiterplatten montiert werden, um sie in elektronischen Anwendungen zu verwenden. Herkömmliche gedruckte Leiterplatten können aus einem Kernelement oder einer Kernschicht – allgemein als PCB-Kernlaminatschicht bezeichnet – bestehen und eine oder mehrere auf die Kernschicht laminierte zusätzliche Schichten aufweisen. Beispielsweise kann eine PCB mehrere sandwichförmig angeordnete leitende und isolierende Schichten aufweisen. Hier als Zwischenverbindungen oder Durchgangs-Vias bezeichnete Öffnungen können durch eine oder mehrere der sandwichförmig angeordneten Schichten gebohrt oder gestanzt werden, um einen leitenden Weg zwischen bestimmten Leiterbahnen auf verschiedenen Schichten bereitzustellen.
  • Typischerweise wird eine gedruckte Leiterplatte (PCB) nach der Herstellung mit Komponenten versehen, und diese werden im Fall von Halbleiterbauelementen als verpackte Vorrichtungen zur Montage auf der PCB bereitgestellt. Es ist für Halbleiter-Packages wünschenswert, leistungsfähigkeits- und skalierungseffiziente Herstellungsverfahren bereitzustellen, um Kostenverringerungen zu erreichen.
  • Die detaillierte Beschreibung wird mit Bezug auf die anliegenden Figuren gegeben. In den Figuren identifiziert die am weitesten links gelegene Stelle (identifizieren die am weitesten links gelegenen Stellen) einer Bezugszahl die Figur, in der die Bezugszahl zuerst auftritt. Die Verwendung der gleichen Bezugszahlen in verschiedenen Figuren gibt ähnliche oder identische Gegenstände an.
  • Für diese Erörterung werden die in den Figuren dargestellten Vorrichtungen und Systeme als mehrere Komponenten aufweisend dargestellt. Verschiedene Realisierungen von Vorrichtungen und/oder Systemen, wie hier beschrieben, können weniger Komponenten aufweisen und innerhalb des Schutzumfangs der Offenbarung bleiben. Alternativ können andere Realisierungen von Vorrichtungen und/oder Systemen zusätzliche Komponenten oder verschiedene Kombinationen der beschriebenen Komponenten aufweisen und innerhalb des Schutzumfangs der Offenbarung bleiben.
  • 1 zeigt ein als Beispiel dienendes Laminatsubstrat mit einer oder mehreren Öffnungen gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 2 zeigt ein als Beispiel dienendes Laminatsubstrat nach einer ersten Ätzung gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 3 zeigt ein als Beispiel dienendes Laminatsubstrat nach einer Die-Anordnung gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 4 zeigt ein als Beispiel dienendes Laminatsubstrat mit einem aufgebrachten Dielektrikum gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 5 zeigt ein als Beispiel dienendes Laminatsubstrat mit einer Musterplattierung gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 6 zeigt ein als Beispiel dienendes Laminatsubstrat mit einer Lötmaske gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 7 zeigt ein als Beispiel dienendes Laminatsubstrat mit einer Kontaktplattierung gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind bei (a) bzw. (b) dargestellt.
  • 8 zeigt ein als Beispiel dienendes Flussdiagramm eines Verfahrens oder Prozesses zur Verpackung eines oder mehrerer Dies gemäß einer Realisierung.
  • Bei Halbleitertechnologien wurden die FoM (Figure of Merit, Gütezahl) und die Schaltungseffizienz durch Skalieren von einer Technologie zur anderen kontinuierlich verbessert, während die Kosten pro Transistor verringert wurden. Verbindungsbereiche werden während der Vorrichtungsskalierung auch skaliert, wodurch die Leistungsdichte für einen gegebenen Bereich erhöht wird. Verbesserungen hinsichtlich des Verpackens sind erwünscht, um zu verhindern, dass parasitäre Elemente des Package die Verbesserungen innerhalb des Halbleiter-Dies zunichtemachen. Daher werden Verbindungen, welche die verfügbare Fläche des Dies am besten verwenden, mit dem Halbleiterbauelement gebildet. Diese Verbindungen enden im Allgemeinen in Kontaktbereichen und Abständen, die mit herkömmlichen elektronischen Montageverfahren kompatibel sind, die vom Komponentenbenutzer verwendet werden, wie Oberflächenmontagetechnologien.
  • Herkömmliche Halbleiterverpackungstechnologien verwenden Lot, leitenden Klebstoff und andere Verfahren zur Befestigung eines Dies (Chips) an Leitern, was zu Verbindungswegen mit einem verhältnismäßig hohen Verlust führen kann. Selbst mit den besten Praktiken kann das Ergebnis des "Lötens" die Bildung intermetallischer Verbindungen mit einer verhältnismäßig hohen Impedanz sein.
  • Die herkömmlich auf der Vorderseite des Dies (Chips) verwenden Verbindungsverfahren können sogar noch schlechter sein. Drahtbonden, Bandbonden und Klemmenbonden können zu Leitungswegen mit einer verhältnismäßig kleinen Querschnittsfläche führen. Wenn die Chips kleiner werden, nehmen die Probleme zu, weil die physikalische Verbindungsfläche abnimmt und Verfahren, wie Drahtbonden und Klemmenbonden, schwer zu implementieren werden. In jüngerer Zeit haben Hersteller begonnen, semi-eingebettete und eingebettete Technologien zu verwenden. Diese Technologien verwenden jedoch häufig Mikro-Via-Technologien mit Einschränkungen für die Verbindungs-Querschnittsabmessung und den Via-Abstand (den Abstand zwischen benachbarten Vias), was zu einer erhöhten Stromdichte und thermischen Leitfähigkeiten mit einer weiteren Skalierung führen kann.
  • Repräsentative Realisierungen von Vorrichtungen und Techniken, die hier offenbart werden, sehen ein Halbleiter-Package (engl.: semiconductor package) vor, die ein Laminatsubstrat aufweist, welches die Kontaktfläche und die Qualität des Kontakts auf beiden Seiten des Halbleiter-Dies innerhalb solcher Packages erhöht. Bei einer Realisierung kann ein Halbleiterbauelement in der Art einer integrierten Schaltung (IC), einer diskreten Halbleiterkomponente oder dergleichen (hier als "Die" bezeichnet) in eine Öffnung des Laminatsubstrats eingebettet sein, um ein Package für den Die zu bilden.
  • Bei einer Realisierung weist das Laminatsubstrat wenigstens eine leitende Schicht in der Art einer Kupferfolie oder dergleichen auf, die auf eine Fläche eines isolierenden Kerns (beispielsweise aus Glasfaser usw.) laminiert ist. Die leitende Schicht kann geätzt oder auf andere Weise verarbeitet werden, um Leiterbahnen zu bilden. Bei einigen Beispielen weist das Laminatsubstrat eine erste und eine zweite leitende Schicht auf, die auf jede Seite (beispielsweise die Vorder- und die Rückseite) des Kerns laminiert sind. Bei verschiedenen Realisierungen weist das Laminatsubstrat auch eine oder mehrere Die-Öffnungslöcher (d.h. Öffnungen) auf, in denen sich ein oder mehrere Halbleiter-Dies befinden. Beispielsweise können ein, zwei oder mehr Dies innerhalb einer einzigen Die-Öffnung angeordnet werden. Ferner kann ein Laminatsubstrat mehrere Die-Öffnungen aufweisen, worin sich jeweils ein oder mehrere Dies befinden können.
  • Bei einigen Aspekten kann das Laminat-Package eine isolierende Aufnahme aufweisen, die um einen oder mehrere der Dies innerhalb der Die-Öffnungen angeordnet ist. Beispielsweise kann die isolierende Aufnahme dafür eingerichtet sein, den einen oder die mehreren Dies innerhalb der Die-Öffnungen aufzunehmen und die Dies voneinander getrennt zu halten. Bei einigen Realisierungen kann die isolierende Aufnahme eine Isolierschicht aufweisen, die über der oberen und/oder der unteren Fläche des Dies angeordnet ist, wobei sie den Die teilweise oder vollständig innerhalb der Die-Öffnung einschließt. Löcher können in der Isolierschicht ausgebildet sein, um Verbindungen zu Die-Anschlüssen zu ermöglichen. Beispielsweise kann die isolierende Aufnahme und/oder die Isolierschicht aus einem dielektrischen Photoabbildungs-Polymermaterial bestehen.
  • Bei verschiedenen Realisierungen weist das Laminat-Package eine Teil-Metallisierungsschicht auf, die hauptsächlich über dem Die angeordnet ist und einen Teil des Laminatsubstrats aufweist. Bei einem Beispiel bildet die Teil-Metallisierungsschicht feine Leiterbahnen, welche die Anschlüsse des einen oder der mehreren Dies elektrisch mit groben Leiterbahnen koppeln, die durch die eine oder die mehreren leitenden Schichten des Laminatsubstrats gebildet sind. Auf diese Weise können die Leiterbahnen, die sich vom Halbleiter-Die zum Laminat-Package erstrecken, optimiert werden.
  • Verschiedene Realisierungen und Techniken für die Verpackung von Halbleiter-Dies werden in dieser Offenbarung erörtert. Techniken und Vorrichtungen werden mit Bezug auf als Beispiel dienende Vorrichtungen, Schaltungen und Systeme erörtert, die in den Figuren dargestellt sind und welche Chips, Dies oder ähnliche Komponenten verwenden. Dies ist jedoch nicht als einschränkend zu verstehen und dient lediglich der Erleichterung der Erörterung und veranschaulichenden Zwecken. Der hier verwendete Begriff "Die" soll für alle verschiedenen aktiven und passiven Komponenten, Schaltungen, Systeme und dergleichen gelten, die innerhalb eines laminierten Substrats verpackt werden können.
  • Verschiedene hier beschriebene Aspekte erreichen viele Vorteile durch die Verwendung eines Kernlaminats, dessen Dicke jener des Dies ähnelt. Das Kernlaminat wirkt als ein Strukturfundament für alle nachfolgenden Baustufen, die auf sequenziellen Aufbautechnologien beruhen. Dieser Ansatz bringt während des Montageprozesses zahlreiche Vorteile mit sich. Der erste der Vorteile besteht darin, dass die gesamte Technologie sehr kostengünstige Materialien verwendet und einen sehr geringen Ausschuss und eine geringe Anzahl von Verarbeitungsstufen aufweist, was zu einem einfachen und kostengünstigen Endprodukt führt. Das sequenzielle Aufbauverfahren bedeutet, dass die Öffnungen für die Dies unter Verwendung eines Photoabbildungs-Dielektrikums gebildet werden können. Dies ermöglicht es, großflächige Verbindungen in einer beliebigen Gestalt oder Form zu bilden, wie es für das Package- und Schaltungslayout erforderlich ist. Dies wird vorteilhaft ohne komplexe Verarbeitungen und Technologien erreicht.
  • Nachstehend werden Realisierungen in weiteren Einzelheiten unter Verwendung mehrerer Beispiele erklärt. Die erörterten spezifischen Realisierungen dienen lediglich der Erläuterung einiger Wege zur Herstellung und Verwendung des Package und sollen den Schutzumfang der Offenbarung nicht einschränken. Wenngleich verschiedene Realisierungen und Beispiele hier und nachstehend erörtert werden, können auch weitere Realisierungen und Beispiele durch Kombinieren der Merkmale und Elemente individueller Realisierungen und Beispiele möglich sein.
  • 1 zeigt ein als Beispiel dienendes Laminatsubstrat 102, das für die Bildung eines Halbleiter-Die-Package 100 gemäß einer Realisierung verwendet werden kann. Eine Draufsicht des Substrats 102 und eine vergrößerte Schnittansicht des Substrats 102 sind bei (a) bzw. (b) dargestellt. Bei einer Realisierung ist das Laminatsubstrat 102 so gebildet, dass es eine erste leitende Schicht 104 aufweist, die auf eine erste Seite einer isolierenden Kernschicht ("Kern") 106 laminiert ist, und es kann bei einigen Beispielen auch eine zweite leitende Schicht 108 aufweisen, die auf eine zweite Seite des Kerns 106 laminiert ist.
  • Die Kernschicht 106 kann ein glasfaserverstärktes Epoxid oder dergleichen aufweisen. Beispiele von Materialien, die als Kernschicht 106 verwendet werden können, umfassen FR4-Materialien (Epoxid-Phenolmaterialien oder Epoxid-Novolacmaterialien), Bimaleimid-(BT)-Materialien, Polyimid, Cyanatester, Keramik, mineralbasierte Laminate und glasartige amorphe Materialien. Die Kernschicht 106 kann mit Glasgeweben, Papier, Fasern oder Füllstoffen verstärkt sein, insbesondere wenn das Material der Kernschicht 106 ein organisches Material ist.
  • Zusätzlich können die erste und die zweite leitende Schicht (104 und 108) Kupfer beispielsweise in der Art einer Kupferfolie oder ein anderes metallisches oder auf andere Weise leitendes Material aufweisen. Bei einer oder mehreren Realisierungen werden die erste leitende Schicht 104 und/oder die zweite leitende Schicht 108 auf die obere und die untere Fläche der Kernschicht 106 vorlaminiert. Mit anderen Worten umfasst das Laminatsubstrat 102 ein kupferbeschichtetes Substrat.
  • Bei verschiedenen Realisierungen kann das Metall in der ersten und der zweiten leitenden Schicht (104 und 108) vor der Lamination auf die Kernschicht 106, die auf organischer Basis sein kann, vorbehandelt und aufgeraut werden. Daher haben die erste und die zweite leitende Schicht (104 und 108) vorteilhafterweise eine hohe Abziehstärke. Dagegen sind bei einer herkömmlichen Verarbeitung Metallschichten mit einer hohen Abziehstärke nicht erreichbar, wenn Metallschichten während einer nachfolgenden Verarbeitung (beispielsweise während der Bildung von Umverteilungsleitungen) über nicht metallischen Materialien abgeschieden werden.
  • Bei verschiedenen Realisierungen ist die Dicke des Laminatsubstrats 102 in etwa die gleiche wie jene des darin aufzunehmenden Dies. Wenn die Dicke des aufzunehmenden Dies beispielsweise etwa 100 µm beträgt, kann die Dicke der Kernschicht 106 etwa 80 µm betragen, während die erste und die zweite leitende Schicht (104 und 108) jeweils etwa 10 µm dick sein können, so dass die Gesamtdicke des Laminatsubstrats 102 auch etwa 100 µm beträgt. Bei verschiedenen Realisierungen können die Dickenverhältnisse zwischen der Kernschicht 106 und der ersten und der zweiten leitenden Schicht (104 und 108) variiert werden, um in etwa die gleiche Gesamtdicke zu erzeugen. Bei verschiedenen Realisierungen beträgt die Dicke der Kernschicht 106 etwa 70 % bis etwa 90 % der Dicke des zu verpackenden Dies. Die Dicke des Package 100, einschließlich des Dies, kann bei einer alternativen Realisierung etwa 200 µm bis etwa 300 µm betragen.
  • Wie in 1 dargestellt ist, weist das Substrat 102 eine oder mehrere Öffnungen (beispielsweise Die-Öffnungen) 110 zur Aufnahme eines Dies auf. Bei verschiedenen Realisierungen werden die Öffnungen 110 unter Verwendung einer Vielzahl von Technologien (beispielsweise Bohren, Fräsen, Stanzen, chemische Bearbeitung, Laserablation, Laserschneiden, Plasmaätzen, Wasserstrahlschneiden usw.) in das vorlaminierte Substrat 102 eingebracht. Mit anderen Worten weist das Substrat 102 die erste leitende Schicht 104 (und die zweite leitende Schicht 108, falls anwendbar) vor der Bildung der Öffnungen 110 auf. Bei verschiedenen Realisierungen können die Öffnungen 110 an dieser Verarbeitungsstufe oder anschließend gebildet werden, was von den verfügbaren Prozessauswahlen abhängt.
  • Bei verschiedenen Realisierungen wird eine Die-Öffnung 110 ausgeschnitten, so dass sie etwas größer ist als der anzuordnende Die, so dass der Die leicht in die Die-Öffnung 110 passt, und um eine gewisse Ungenauigkeit während der Die-Anordnung zu ermöglichen. Beispielsweise kann die Differenz zwischen der Breite der Die-Öffnung 110 und der Breite des anzuordnenden Dies etwa 50 µm pro Seite betragen und bei verschiedenen Realisierungen etwa 20 µm bis etwa 100 µm pro Seite betragen. Dieser Zwischenraum kann von verschiedenen Faktoren in der Art der Schneidgenauigkeit, der Stabilität des Laminatmaterials und der Genauigkeit der Die-Anordnung abhängen.
  • Zusätzlich weist das Substrat 102 bei einer Realisierung eine oder mehrere Zwischenverbindungen oder Durchgangs-Vias ("Vias") 112 auf, die dafür eingerichtet sind, zumindest einen Teil der zweiten leitenden Schicht 108 elektrisch mit einem Teil der ersten leitenden Schicht 104 zu koppeln. Beispielsweise können Leiterbahnen auf jeder Schicht (104 und 108) unter Verwendung eines oder mehrerer Vias 112 gekoppelt werden.
  • 2 zeigt ein als Beispiel dienendes Laminatsubstrat 102 nach der Entfernung eines Teils der ersten leitenden Schicht 104 zur Bildung mehrerer grober Leiterbahnen 202 (beispielsweise von Leiterbahnen mit einer verhältnismäßig großen Breite) gemäß einer Realisierung. Eine Draufsicht des Substrats und eine vergrößerte Schnittansicht des Substrats sind in 2 bei (a) bzw. (b) dargestellt. Beispielsweise kann die erste leitende Schicht 104 geätzt werden, um verschiedene grobe Leiterbahnen 202 für die Verbindung von Dies mit Kontakten des Package 100 zu bilden.
  • Bei einigen Realisierungen wird ein Teil der ersten und/oder der zweiten leitenden Schicht (104 und 108) um die Ränder der Die-Öffnungen 110 entfernt. Beispielsweise kann das leitende Material entfernt werden, um metallische Kurzschlüsse zu vermeiden. Bei verschiedenen Realisierungen werden die Randabschnitte der ersten und der zweiten leitenden Schicht (104 und 108) unter Verwendung eines Ätzprozesses oder dergleichen entfernt, um Rückätzgebiete zu bilden. Bei einigen Realisierungen kann die Reihenfolge des Schneidens des Laminatsubstrats 102 und des Ätzens der leitenden Schichten (104 und 108) abhängig von den verwendeten Prozessen getauscht werden.
  • 3 zeigt ein als Beispiel dienendes Package 100 nach der Anordnung des Dies 302 gemäß einer Realisierung. Eine Draufsicht des Package 100 und eine vergrößerte Schnittansicht des Package 100 sind in 3 bei (a) bzw. (b) dargestellt.
  • Bei einer Realisierung kann das Laminatsubstrat 102 während der Anordnung des Dies 302 auf einem Träger (nicht dargestellt) montiert werden. Beispielsweise kann der Träger einen starren Träger oder ein Band oder dergleichen umfassen. Bei einigen Beispielen kann eine obere Schicht des Trägers eine Haftschicht zum Halten des Laminatsubstrats 102 während der Verarbeitung aufweisen.
  • Bei verschiedenen Realisierungen werden die Dies 302 in den Die-Öffnungen 110 angeordnet. Bei alternativen Realisierungen kann der Die 302 auf beide Arten nach oben weisend angeordnet werden. Beispielsweise können die Gate- und die Source-Elektrode im Fall herkömmlicher vertikaler Feldeffekttransistor-(FET)-Vorrichtungen entweder nach oben oder nach unten weisen. Die Konfiguration des Dies 302 innerhalb des Package 100 hängt von der Schaltungskonfiguration und vom bevorzugten Layout ab.
  • Bei einer Realisierung, wie in 3 dargestellt ist, kann mehr als ein Die 302 innerhalb einer Die-Öffnung 110 angeordnet werden. Beispielsweise ist in 3 bei (a) angegeben, dass zwei Dies 302 angrenzend aneinander in der Die-Öffnung 110 angeordnet sind. Bei einer Realisierung kann es einen Spalt oder Zwischenraum (nicht dargestellt) zwischen den mehreren Dies 302 geben, die sich innerhalb derselben Die-Öffnung 110 befinden. Bei einem Beispiel koppelt wenigstens ein Teil der zweiten leitenden Schicht 108 wenigstens einen Anschluss des ersten Dies 302, der sich innerhalb einer der Die-Öffnungen 110 befindet, elektrisch mit wenigstens einem Anschluss eines zweiten Dies 302, der sich innerhalb derselben Die-Öffnung 110 befindet.
  • 4 zeigt ein als Beispiel dienendes Package 100 mit einem aufgebrachten Dielektrikum gemäß einer Realisierung. Eine Draufsicht des Package 100 und eine vergrößerte Schnittansicht des Package 100 sind in 4 bei (a) bzw. (b) dargestellt. Nach der Anordnung des Dies 302 innerhalb der Die-Öffnungen 110 wird eine isolierende Aufnahme 402 (d.h. eine isolierende oder dielektrische Schicht) um den einen oder die mehreren Dies 302 innerhalb einer oder mehrerer der Die-Öffnungen 110 angeordnet. Bei einer Realisierung ist die isolierende Aufnahme 402 dafür eingerichtet, den einen oder die mehreren Dies 302 innerhalb einer oder mehrerer der Die-Öffnungen 110 zu halten. Beispielsweise wird die isolierende Aufnahme 402 entlang dem Umkreis des Dies 302 gebildet. Bei einer Realisierung wird die isolierende Aufnahme 402 zwischen mehreren Dies 302, die sich innerhalb einer einzigen Die-Öffnung 110 befinden, angeordnet, wodurch die mehreren Dies 302 getrennt werden.
  • Bei einer Realisierung erstreckt sich die isolierende Aufnahme 402 auch über der oberen Fläche eines oder mehrerer der Dies 302. Beispielsweise wird die isolierende Aufnahme 402 über einer oberen Fläche und/oder einer unteren Fläche des einen oder der mehreren Dies 302 angeordnet, wobei die obere Fläche und/oder die untere Fläche des einen oder der mehreren Dies 302 zumindest teilweise abgedeckt werden. Bei einem Beispiel deckt die isolierende Aufnahme 402 die untere Fläche eines oder mehrerer Dies 302 vollständig ab.
  • Bei einem anderen Beispiel wird eine Öffnung 404 im isolierenden Material 402 (an der oberen und/oder unteren Fläche des Package 100) gebildet, um mit einem Anschluss des Dies 302 zu verbinden. Beim Beispiel kann die Öffnung 404 gebildet werden, wenn die Isolierschicht 402 gebildet wird, oder die Öffnung 404 kann durch Entfernen eines Teils des isolierenden Materials (durch Photoabbildung, Lithographie usw.) nach der Bildung der Isolierschicht 402 gebildet werden. Beispielsweise wird bei einer Realisierung die gesamte obere Fläche eines Dies 302 mit einem isolierenden Material beschichtet, wobei eine oder mehrere Öffnungen 404 ausgenommen werden, um Zugang zu Anschlüssen des Dies 302 bereitzustellen.
  • Die isolierende Aufnahme 402 wird in einem Zwischenraum zwischen dem Die 302 und dem Laminatsubstrat 102 angeordnet. Beispielsweise wird die isolierende Aufnahme in einem Raum zwischen einem Innenrand der einen oder der mehreren Die-Öffnungen 110 und einem Außenrand des einen oder der mehreren Dies 302, die sich innerhalb der einen oder den mehreren Die-Öffnungen 110 befinden, gebildet. Bei verschiedenen Realisierungen wird die isolierende Aufnahme 402 auch über einem Teil des Dies 302 angeordnet, wodurch der Die 302 mechanisch gehalten oder befestigt wird. Beispielsweise kann die isolierende Aufnahme 402 eine Querschnittsform eines "I" oder eines gedrehten "H" aufweisen. Andere Formen, welche die obere Fläche und die untere Fläche des Dies 302 bedecken, können bei verschiedenen Realisierungen verwendet werden. Die isolierende Aufnahme 402 hält den Die 302 vorteilhafterweise während der Verarbeitung und anschließend während der Produktlebensdauer innerhalb des Laminatsubstrats 102.
  • Beispielsweise hält die isolierende Aufnahme 402 den Die 302 an seinem Ort, wenn das Laminatsubstrat 102 umgekehrt wird. Die isolierende Aufnahme 402 schützt auch den Rand des Dies 302 und kann auch als ein Dielektrikum für die Strukturierung der Kontakte für den Die 302 wirken. Die isolierende Aufnahme 402 kann auch direkt verwendet werden, um die dielektrische Schicht für das Strukturieren von Kontakten des Dies 302 zu bilden. Die isolierende Aufnahme 402 kann auch verwendet werden, um existierende dielektrische Schichten zu komplementieren, die bereits auf der Ebene des Dies 302 abgeschieden wurden. Alternativ kann eine zusätzliche dielektrische Schicht über der isolierenden Aufnahme 402 gedruckt werden, um die Kontakte des Dies 302 zu strukturieren.
  • Demgemäß kann die Abscheidung dielektrischen Materials für die isolierende Aufnahme 402 effektiv mehrere Aufgaben erfüllen: eine Randisolation des Dies 302, eine Trennung von Anschlüssen und Kontaktstellen, eine dielektrische Beschichtung von Oberflächen, das Halten des Dies 302 innerhalb einer Öffnung 110 durch Erzeugung eines gebildeten Querschnitts und eine Fläche, die metallisiert werden kann, um Leiterbahnen zu erzeugen, sowie andere Aufgaben.
  • Die isolierende Aufnahme 402 kann bei verschiedenen Realisierungen auf verschiedene Arten gebildet oder abgeschieden werden, einschließlich einer Verwendung eines Siebdrucks, eines Tauchbeschichtens, eines Vorhangbeschichtens, einer Sprühabscheidung usw. Das Material der isolierenden Aufnahme 402 kann bei einer Realisierung zur Vereinfachung der Verarbeitung und zum Verbessern der Strukturierungsgenauigkeit ein Photoabbildungs- oder Photostrukturierungsmaterial sein. Bei einer anderen Realisierung wird ein Mustersiebdruckprozess zusammen mit einer Photoabbildung verwendet, um das Material genau zu strukturieren.
  • Bei verschiedenen Realisierungen kann die isolierende Aufnahme 402 in wenigstens zwei Schritten erzeugt werden und sowohl auf der oberen als auch auf der unteren Fläche angeordnet werden. In einem Fall könnte die isolierende Aufnahme 402 als eine strukturierte Struktur unter Verwendung eines Gitter-Siebdruckprozesses mit einer Schablone (manchmal als Seiden-Siebdruck bezeichnet) aufgebracht werden. Alternativ kann bei einer Realisierung die isolierende Aufnahme 402 unter Verwendung eines Metallschablonendrucks aufgebracht werden. Ferner kann das Material der isolierenden Aufnahme 402 mit einem Lithographieprozess (Photoabbildung) verarbeitet werden, und überschüssiges Material würde dann durch Entwickeln entfernt werden, so dass die Form der isolierenden Aufnahme 402 verbleibt. Bei einigen Realisierungen wird ein thermischer Prozess nach dem Aufbringen des Materials der isolierenden Aufnahme 402 ausgeführt. Der thermische Prozess härtet das isolierende Material, um die isolierende Aufnahme 402 zu bilden.
  • 5 zeigt ein als Beispiel dienendes Package 100 mit einer Musterplattierung gemäß einer Realisierung. Eine Draufsicht des Package 100 und eine vergrößerte Schnittansicht des Package 100 sind in 5 bei (a) bzw. (b) dargestellt.
  • Bei einer Realisierung werden ein Bereich oberhalb eines oder mehrerer Dies 302 und ein Teil des Laminatsubstrats 402, der den einen oder die mehreren Dies 302 umgibt, zumindest teilweise metallisiert, um den Die 302 elektrisch mit der ersten leitenden Schicht 104 zu koppeln. Bei der Realisierung wird in einem Bereich oberhalb des einen oder der mehreren Dies 302 eine Teil-Metallisierungsschicht 502 (im Gegensatz zur Bildung einer Metallisierungsschicht über einem größeren Teil der Gesamtfläche) des Laminatsubstrats 102 gebildet. Bei einer Realisierung weist die Teil-Metallisierungsschicht 502 eine über der Isolierschicht (beispielsweise der isolierenden Aufnahme) 402 über dem Die 302 und in den unmittelbar angrenzenden Bereichen gebildete Musterplattierung auf. Bei einem Beispiel kann ein Teil der Isolierschicht (d.h. der isolierenden Aufnahme 402) von einem Bereich eines oder mehrerer der Halbleiter-Chip-Dies 302 entfernt werden, um Anschlussverbindungen unter Verwendung der feinen Leiterbahnen der Teil-Metallisierungsschicht 502 zu ermöglichen.
  • Bei einer Realisierung werden Leiterbahnen mit einer Mischung einer groben Geometrie und einer feinen Geometrie auf des Package 100 gebildet. Beispielsweise können durch Konzentrieren der Teilmetallisierung in einem Bereich, der vorherrschend über dem Die 302 liegt, kostengünstig und wirksam feine geometrische Leiterbahnen 502 (beispielsweise durch Musterplattierung) gebildet werden, um Anschlüsse des Dies 302 mit Leiterbahnen 202 grober Geometrie zu koppeln, die aus der ersten leitenden Schicht 104 gebildet werden (durch Entfernen eines Abschnitts der ersten leitenden Schicht 102 beispielsweise durch Ätzen).
  • Bei verschiedenen Beispielen beträgt das Verhältnis zwischen der Breite der feinen Leiterbahnen 502 (beispielsweise Musterplattierung) und der Breite der groben Leiterbahnen 202, die aus der ersten leitenden Schicht gebildet werden, etwa 15:1 bis etwa 30:1. Beispielsweise erfordern Verbindungen zu einem Die 302 hoher Dichte eine feine Spurbreite und ausreichende Zwischenräume, die mit sehr feinen Leiterbahnen erreicht werden können. Diese feinen Leiterbahnen können Beschränkungen in Bezug auf parasitäre Verluste haben, wenn ein Signal über eine große Entfernung übertragen wird. Die Mehrzahl der Leiterbahnen (außerhalb des Bereichs des Dies 302) kann aus einem verhältnismäßig breiten Metall, das aus der ersten leitenden Schicht 104 gebildet wird, erzeugt werden.
  • Bei einem Beispiel ist ein Die 302, wie in 5 dargestellt, ein IC-Treiber. Bei dem Beispiel sind die Metallisierungsleiterbahnen 502 20 µm breit. Die Spuren 502 werden mit Spuren 202 verbunden, die aus der ersten leitenden Schicht 104 erzeugt werden, welche auch mit einer Breite von 20 µm beginnen und zu den Außenbereichen des Package 100 hin 40 µm breit werden. Bei einem anderen Beispiel sind die feinen Leiterbahnen 502 5–10 µm breit, wodurch sehr aggressive Spur- und Zwischenraumverhältnisse ermöglicht werden. Die Spuren 202, mit denen die Leiterbahnen 502 verbunden sind, sind 40 µm breit und haben daher einen geringeren Verlust.
  • Aus der Teil-Metallisierungsschicht 502 gebildete Leiterbahnen können strukturiert und gebildet werden, um Anschlüsse benachbarter Dies 302 in derselben oder in anderen Die-Öffnungen 110 zu koppeln. Bei einer Realisierung koppelt wenigstens ein Teil der Teil-Metallisierungsschicht 502 wenigstens einen Anschluss des ersten Dies 302, der sich innerhalb einer einzigen Die-Öffnung 110 befindet, elektrisch mit wenigstens einem Anschluss eines zweiten Dies 302, der sich innerhalb derselben Die-Öffnung 110 befindet.
  • Bei einer anderen Realisierung werden die Durchgangs-Vias 112 auch plattiert, um zumindest einen Teil der zweiten leitenden Schicht 108 an der Unterseite des Package 100 elektrisch mit einem oder mehreren Knoten der ersten leitenden Schicht 104 an der Oberseite (beispielsweise der ersten Seite) der isolierenden Kernschicht 106 zu koppeln. Zusätzlich werden die Öffnungen 404 in der isolierenden Aufnahme 402 plattiert oder gefüllt, um die Anschlüsse des Dies 302 elektrisch mit den Leiterbahnen 502 zu koppeln. Bei einem Beispiel werden die Vias 112 und/oder die Öffnungen 404 unter Verwendung desselben Prozesses (und zur gleichen Zeit) wie bei der Bildung der feinen Leiterbahnen 502 während des Musterplattierens plattiert.
  • Bei verschiedenen Realisierungen kann eine strukturierte Lackschicht (nicht dargestellt), welche ein Schaltungs-Layout für das Package 100 repräsentiert, für die Bildung der Teil-Metallisierungsschicht 502, einschließlich der feinen Leiterbahnen und/oder der Füllung für die Vias 112, verwendet werden. Bei den Realisierungen kann die Strukturierung unter Verwendung herkömmlicher Lithographieprozesse, durch Ätzen und dergleichen erreicht werden. Alternativ kann bei einer anderen Realisierung ein Laserablationsprozess für die Strukturierung der strukturierten Plattierung der Teilmetallisierung 502 verwendet werden, insbesondere wenn die dünnen Metallschichten strukturiert werden.
  • 6 zeigt ein als Beispiel dienendes Package 100 mit einer aufgebrachten Lötmaske 603 gemäß einer Realisierung. Eine Draufsicht des Package 100 und eine vergrößerte Schnittansicht des Package 100 sind in 6 bei (a) bzw. (b) dargestellt.
  • Bei einer Realisierung wird eine Lötmaske 602 gebildet, um einen oder mehrere Abschnitte des Halbleiter-Package 100 zu bedecken, wie in 6 dargestellt ist. Bei der Realisierung kann eine Lötmaske 602 (beispielsweise eine dielektrische Schicht) über (und manchmal auch unter) dem Laminatsubstrat 102 gebildet werden. Die Lötmaske 602 kann verwendet werden, um die Schaltungsverbindbarkeit weiter zu definieren oder einen oder mehrere Knoten der Schaltung des Package 100 mit verschiedenen Potentialen zu schützen.
  • Die dielektrische Schicht kann bei einer Realisierung aus einem organischen Material bestehen. Die Lötmaske 602 kann aus einem Polymer wie Poly (p-Xylylen) (Parylen), Photolackmaterial, Imid, Epoxid, Epoxidharz, Duroplast, Silikon oder Keramik in der Art von Materialien, die Kohlenstoff und Silikon aufweisen, oder dergleichen hergestellt werden. Bei verschiedenen Realisierungen kann die Lötmaske 602 unter Verwendung von Siebdruck, Vorhangbeschichtung, Tauchbeschichtung, Sprühen usw. oder unter Verwendung eines Trockenfilmlaminats oder einer Trockenfilmlage als eine Flüssigkeit oder eine Paste aufgebracht werden. Die Lötmaske 602 kann aus einer Gasphase oder aus einer Lösung aufgebracht werden, oder sie kann bei einigen Realisierungen gedruckt oder laminiert werden.
  • 7 zeigt ein als Beispiel dienendes Package 100 mit einer Kontaktplattierung gemäß einer Realisierung. Eine Draufsicht des Package 100 und eine vergrößerte Schnittansicht des Package 100 sind in 7 bei (a) bzw. (b) dargestellt.
  • Bei einer Realisierung werden Kontakte 702 während eines Kontaktplattierungsprozesses auf dem Laminatsubstrat 102 gebildet. Bei der Realisierung wird zumindest ein Teil der Kontakte 702 elektrisch mit Anschlüssen auf der Vorderseite und/oder der Rückseite eines oder mehrerer Dies 302 gekoppelt. Beispielsweise können die Kontakte 702 mit einem oder mehreren Durchgangs-Vias 112 gekoppelt werden, wie in 7 dargestellt ist. Bei dem Beispiel können die Durchgangs-Vias 112 mit einem oder mehreren Anschlüssen des Dies 302 durch die erste leitende Schicht (104) und/oder die zweite leitende Schicht (108) gekoppelt werden.
  • Verschiedene Realisierungen verwenden vorteilhaft eine stromlose Plattierungstechnologie, um beide Seiten des Laminatsubstrats 102 gleichzeitig zu verarbeiten. Während des stromlosen Plattierens wird das Laminatsubstrat 102, einschließlich des Dies 302, in ein Plattierungsbad eingetaucht. Auf diese Weise werden beide Seiten dem Plattierungsbad ausgesetzt und daher auf einmal verarbeitet. Bei einer oder mehreren Realisierungen können auch die Durchgangs-Vias 112 gleichzeitig während des stromlosen Aufbringungsprozesses gefüllt werden. Alternativ kann ein stromloser Prozess verwendet werden, um eine oder beide Seiten des Laminatsubstrats 102 zu verarbeiten.
  • Bei verschiedenen Realisierungen kann das Package, die das Laminatsubstrat 102 aufweist, zur Bildung einzelner Halbleiter-Packages 100 vereinzelt werden. Das so gebildete Halbleiter-Package 100 kann individuell angewendet werden oder in verschiedenen Konfigurationen in einen mehrschichtigen Stapel einer gedruckten Leiterplatte (PCB) integriert werden. Das Halbleiter-Package 100 kann als eine Ganzschaltungsstufe, beispielsweise als eine "Tochterplatine" oder "Piggy-back-Platine", verwendet werden, welche eine Erweiterungsplatine oder "Tochter" einer Hauptplatine oder einer Karte ist.
  • Realisierungen hier beschriebener Packages 100 verwenden vorteilhafterweise sequenzielle Aufbautechnologien und Prozessschritte (beispielsweise Verfahrensschritte). Hierdurch werden Abfallprodukte während der Verpackung auf Waferebene verringert. Beispielsweise werden Metallisierungsschichten nur dort aufgebracht, wo dies vorgeschrieben wird. Materialien brauchen nicht mit kostspieligen und schwierigen Verarbeitungstechnologien entfernt oder maschinell bearbeitet zu werden. Ferner werden bei verschiedenen Realisierungen viele der Prozesse als doppelseitige Arbeitsgänge ausgeführt. Beispielsweise können das Plattieren, die Photolackentwicklung, das Ätzen und die Lötmaskenentwicklung zusammen ausgeführt werden, um Prozessschritte zu verringern. 8 zeigt einen als Beispiel dienenden Prozess 800, wie hier offenbart. Die beschriebenen Prozessschritte brauchen jedoch nicht in der hier angegebenen Reihenfolge ausgeführt zu werden. Ferner können verschiedene Prozessschritte kombiniert oder auf andere Weise modifiziert werden (beispielsweise können einige Schritte fortgelassen oder geändert werden) und dabei innerhalb des Schutzumfangs der Offenbarung bleiben.
  • Realisierungen verwenden Photoabbildungs-Dielektrika, woraus sich ein Prozess ergibt, der eine große Flexibilität in der Form, der Fläche und der Mischung von Öffnungsgröße und -form ermöglicht. Dieser Photoabbildungsprozess erzeugt eine sehr dünne (beispielsweise etwa 6 µm bis etwa 40 µm aufweisende) dielektrische Schicht. Der Photoabbildungsprozess erzeugt praktisch keine Oberflächentopologie, weshalb es möglich ist, eine sehr kleine Verbindung und auch sehr große zu öffnen. So kann beispielsweise eine kleine Öffnung 110 neben einer sehr großen Öffnung 110 angeordnet werden. Beispielsweise kann eine 25 µm messende runde Öffnung 110 neben einer quadratischen Öffnung 110 mit 100 mm2 hergestellt werden. Die anschließende Plattierungstechnologie ist wegen der flachen Topologie auch sehr einfach, und es werden daher Komplexitäten einer Blind-Via-Plattierung vermieden.
  • Vorteilhafterweise bleiben bei verschiedenen Realisierungen die Dies 302 über einen großen Teil der frühen Verarbeitung sichtbar. Daher werden komplizierte Prozeduren in Bezug auf das Finden des Dies 302 oder eine blinde Verarbeitung bei Verwendung verschiedener Realisierungen vermieden.

Claims (24)

  1. Verfahren, das aufweist: Herstellen eines Laminatsubstrats, das das Laminierens einer ersten leitenden Schicht auf eine erste Seite einer isolierenden Kernschicht umfasst; Herstellen einer oder mehrerer Die-Öffnungen auf dem Laminatsubstrat; Anordnen eines oder mehrerer Dies innerhalb einer oder mehrerer der Die-Öffnungen; Herstellen einer isolierenden Aufnahme um den einen oder die mehreren Dies innerhalb der einen oder der mehreren Die-Öffnungen, die dazu ausgebildet ist, den einen oder die mehreren Dies innerhalb der einen oder der mehreren Die-Öffnungen aufzunehmen; und Herstellen einer Teil-Metallisierungsschicht über dem einen oder den mehreren Dies.
  2. Verfahren nach Anspruch 1, das weiterhin das Laminieren einer zweiten leitenden Schicht auf eine zweite entgegengesetzte Seite der isolierenden Kernschicht aufweist.
  3. Verfahren nach Anspruch 2, das weiterhin das elektrische Koppeln wenigstens eines Teil der zweiten leitenden Schicht unter Verwendung eines oder mehrerer Durchgangs-Vias mit einem Knoten der ersten Seite der isolierenden Kernschicht aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, das weiterhin das Herstellen von Kontakten auf dem Laminatsubstrat aufweist, wobei zumindest ein Teil der Kontakte elektrisch mit Anschlüssen auf der Vorderseite und/oder der Rückseite des einen oder der mehreren Dies gekoppelt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das weiterhin das Herstellen der Aufnahme in einem Raum zwischen einem Innenrand der einen oder der mehreren Die-Öffnungen und einem Außenrand des einen oder der mehreren Dies, der/die innerhalb der einen oder der mehreren Die-Öffnungen angeordnet ist/sind.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem das Herstellen der isolierenden Aufnahme aufweist: Verwenden eines Druckprozesses, bei dem ein isolierendes Material in einem ersten Gebiet um einen Umkreis jedes Dies von dem einen oder den mehreren Dies aufgebracht wird, und Verwenden eines Photoabbildungsprozesses, bei dem ein Teil des isolierenden Materials von dem ersten Gebiet entfernt wird, um die isolierende Aufnahme zu bilden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem weiterhin mehrere der Dies innerhalb einer einzigen Die-Öffnung von der Aufnahme getrennt und/oder aufgenommen werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, das weiterhin das Beschichten der gesamten oberen Fläche des Dies mit einem isolierenden Material aufweist, wobei eine oder mehrere Öffnungen ausgenommen werden, um Zugang zu Anschlüssen des Dies bereitzustellen.
  9. Verfahren nach einem der Ansprüche 1 bis 8, das weiterhin das Beschichten der gesamten unteren Fläche des Dies mit einem isolierenden Material aufweist.
  10. Verfahren nach Anspruch 9, das weiterhin das Herstellen einer Öffnung in dem isolierenden Material aufweist, zum Anschließen an einen Anschluss des Dies.
  11. Verfahren nach einem der Ansprüche 1 bis 10, das weiterhin das Metallisieren oberhalb des einen oder der mehreren Dies und eines Teil des den einen oder die mehreren Dies umgebenden Laminatsubstrats aufweist, um den einen oder die mehreren Dies elektrisch mit der ersten leitenden Schicht zu koppeln.
  12. Verfahren nach einem der Ansprüche 1 bis 11, das weiterhin das Herstellen von Leiterbahnen mit einer Mischung einer groben Geometrie und einer feinen Geometrie aufweist, was aufweist: Entfernen eines Teils der ersten leitenden Schicht zur Bildung einer ersten Anzahl von Leiterbahnen mit der groben Geometrie und Bilden einer zweiten Anzahl von Leiterbahnen mit der feinen Geometrie über die Teil-Metallisierungsschicht, um den einen oder die mehreren Dies mit der ersten Anzahl von Leiterbahnen zu koppeln.
  13. Verfahren nach einem der Ansprüche 1 bis 12, das weiterhin das Vereinzeln des Laminatsubstrats aufweist, um einzelne Packages zu bilden.
  14. Verfahren zur Herstellung eines Halbleiter-Package, das aufweist: Herstellen einer oder mehrerer Die-Öffnungen auf einem kupferbeschichteten Laminatsubstrat, wobei das Laminatsubstrat eine auf eine erste Seite eines isolierenden Kerns laminierte erste Kupferschicht und eine auf eine zweite Seite des isolierenden Kerns laminierte zweite Kupferschicht aufweist, Herstellen eines oder mehrerer Durchgangs-Vias auf dem Laminatsubstrat, die dazu ausgebildet sind, wenigstens einen Teil der zweiten Kupferschicht elektrisch mit einem oder mehreren Knoten an der ersten Kupferschicht zu koppeln, Entfernen eines Teils der ersten Kupferschicht, um mehrere grobe Leiterbahnen zu bilden, Anordnen mehrerer Halbleiterchip-Dies innerhalb einer oder mehrerer der Die-Öffnungen, Bilden einer isolierenden Aufnahme um jeden Die von den mehreren Halbleiterchip-Dies innerhalb der einen oder der mehreren Die-Öffnungen, wobei die Aufnahme dazu ausgebildet ist, die mehreren Halbleiterchip-Dies innerhalb der einen oder der mehreren Die-Öffnungen aufzunehmen und zu trennen, zumindest teilweises Beschichten der mehreren Halbleiterchip-Dies mit einer Isolierschicht, Bilden mehrerer feiner Leiterbahnen durch eine Teilmetallisierung auf der Isolierschicht über den mehreren Halbleiterchip-Dies, wobei die feinen Leiterbahnen elektrisch mit den mehreren Halbleiterchip-Dies und mit den mehreren groben Leiterbahnen gekoppelt werden, und Bilden mehrerer Kontakte durch Plattieren, wobei die Kontakte elektrisch mit den groben Leiterbahnen gekoppelt werden.
  15. Verfahren nach Anspruch 14, das weiterhin das Entfernen eines Teils der Isolierschicht von den mehreren Halbleiterchip-Dies aufweist, um Anschlussverbindungen über die feinen Leiterbahnen zu erzeugen.
  16. Verfahren nach einem der Ansprüche 14 bis 15, das weiterhin das Plattieren der Durchgangs-Vias aufweist, um wenigstens den Teil der zweiten Kupferschicht elektrisch mit dem einen oder den mehreren Knoten an der ersten Kupferschicht zu koppeln.
  17. Verfahren nach einem der Ansprüche 14 bis 16, das weiterhin das Herstellen einer Lötmaske aufweist, die einen oder mehrere Teile des Halbleiter-Package bedeckt.
  18. Verfahren nach einem der Ansprüche 14 bis 17, bei dem das Verhältnis zwischen der Breite der feinen Leiterbahnen und der Breite der groben Leiterbahnen etwa 15:1 bis etwa 30:1 beträgt.
  19. Halbleiter-Package, das aufweist: ein Laminatsubstrat mit einer ersten leitenden Schicht, die auf eine erste Seite einer isolierenden Kernschicht laminiert ist, wobei das Laminatsubstrat eine oder mehrere Die-Öffnungen aufweist, einen oder mehrere Dies, die sich innerhalb einer oder mehrerer der Die-Öffnungen befinden, eine isolierende Aufnahme, die um den einen oder die mehreren Dies innerhalb einer oder mehrerer der Die-Öffnungen angeordnet ist und dazu ausgebildet ist, den einen oder die mehreren Dies innerhalb der einen oder der mehreren Die-Öffnungen aufzunehmen, und eine Teil-Metallisierungsschicht, die über dem einen oder den mehreren Dies ausgebildet ist und dazu ausgebildet ist, den einen oder die mehreren Dies mit Leiterbahnen zu koppeln, die aus wenigstens einem Teil der ersten leitenden Schicht gebildet sind.
  20. Halbleiter-Package nach Anspruch 19, das weiterhin aufweist: zweite leitende Schicht, die auf eine zweite Seite der isolierenden Kernschicht laminiert ist, eine oder mehrere Durchgangs-Vias, die dazu ausgebildet sind, wenigstens einen Teil der zweiten leitenden Schicht elektrisch mit einem Teil der ersten leitenden Schicht zu koppeln.
  21. Halbleiter-Package nach Anspruch 20, bei dem wenigstens ein Teil der zweiten leitenden Schicht wenigstens einen Anschluss eines ersten Dies, der sich innerhalb einer von der einen oder den mehreren Die-Öffnungen befindet, elektrisch mit wenigstens einem Anschluss eines zweiten Dies, der sich innerhalb der einen von der einen oder den mehreren Die-Öffnungen befindet, koppelt.
  22. Halbleiter-Package nach einem der Ansprüche 19 bis 21, bei dem die isolierende Aufnahme zwischen mehreren Dies angeordnet ist, die sich innerhalb einer einzigen Die-Öffnung befinden, wodurch die mehreren Dies getrennt sind.
  23. Halbleiter-Package nach Anspruch 22, bei dem wenigstens ein Teil der Teil-Metallisierungsschicht wenigstens einen Anschluss eines ersten Dies, der sich innerhalb der einzigen Die-Öffnung befindet, elektrisch mit wenigstens einem Anschluss eines zweiten Dies, der sich innerhalb der einzigen Die-Öffnung befindet, koppelt.
  24. Halbleiter-Package nach einem der Ansprüche 19 bis 23, bei dem die isolierende Aufnahme über einer oberen Fläche und/oder einer unteren Fläche des einen oder der mehreren Dies angeordnet ist, wodurch die obere Fläche und/oder die untere Fläche des einen oder der mehreren Dies zumindest teilweise bedeckt sind, und wobei die Teil-Metallisierungsschicht eine über der isolierenden Aufnahme gebildete Musterplattierung aufweist.
DE102015109965.9A 2014-06-23 2015-06-22 Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie Active DE102015109965B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/311,431 US9653322B2 (en) 2014-06-23 2014-06-23 Method for fabricating a semiconductor package
US14/311,431 2014-06-23

Publications (2)

Publication Number Publication Date
DE102015109965A1 true DE102015109965A1 (de) 2016-01-07
DE102015109965B4 DE102015109965B4 (de) 2023-08-10

Family

ID=54866328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015109965.9A Active DE102015109965B4 (de) 2014-06-23 2015-06-22 Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie

Country Status (3)

Country Link
US (1) US9653322B2 (de)
CN (1) CN105321896B (de)
DE (1) DE102015109965B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934095B (zh) * 2016-06-28 2019-02-05 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN110323214A (zh) * 2019-07-10 2019-10-11 深圳摩特智能控制有限公司 光电传感器控制系统及其封装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204071A (ja) 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4198566B2 (ja) * 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
US9633951B2 (en) * 2005-11-10 2017-04-25 Infineon Technologies Americas Corp. Semiconductor package including a semiconductor die having redistributed pads
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
WO2010038489A1 (ja) 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8970032B2 (en) * 2011-09-21 2015-03-03 Infineon Technologies Ag Chip module and method for fabricating a chip module
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US8803310B1 (en) * 2013-02-08 2014-08-12 Unimicron Technology Corp. Embedded electronic device package structure

Also Published As

Publication number Publication date
US9653322B2 (en) 2017-05-16
DE102015109965B4 (de) 2023-08-10
CN105321896A (zh) 2016-02-10
CN105321896B (zh) 2018-05-22
US20150371935A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
DE102017223561B4 (de) Hochfrequenzbauelement-Packages und Verfahren zum Bilden derselben
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE102009032998B4 (de) Bauelement mit Kontaktelementen und Verfahren zur Herstellung desselben
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
US20140104798A1 (en) Hybrid lamination substrate, manufacturing method thereof and package substrate
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
EP2415332B1 (de) Leiterstrukturelement und verfahren zum herstellen eines leiterstrukturelements
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102016102522A1 (de) Verbindungsstruktur und Verfahren zu Ihrer Herstellung
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE102020120758A1 (de) Bauteilträger, Verfahren zum Herstellen desselben und Verfahren zum Abschirmen eines strukturellen Merkmals in einem Bauteilträger
DE102015109965B4 (de) Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102019103281B4 (de) Verfahren zum bilden eines die-gehäuses
DE102022129321A1 (de) Mehrschichtiges glassubstrat
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE102020102423A1 (de) Bauteilträger mit geringem Überhang und mit Durchgangsbohrung mit unterschiedlichen Größen der Vorder- und Rückseitenfenster
EP3843136A1 (de) Mehrlagiges 3d-folienpackage
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017482

Country of ref document: DE