DE102013203919B4 - Halbleitergehäuse und Verfahren zu ihrer Herstellung - Google Patents

Halbleitergehäuse und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102013203919B4
DE102013203919B4 DE102013203919.0A DE102013203919A DE102013203919B4 DE 102013203919 B4 DE102013203919 B4 DE 102013203919B4 DE 102013203919 A DE102013203919 A DE 102013203919A DE 102013203919 B4 DE102013203919 B4 DE 102013203919B4
Authority
DE
Germany
Prior art keywords
chip
laminate substrate
spacer
chips
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013203919.0A
Other languages
English (en)
Other versions
DE102013203919A1 (de
Inventor
Martin Standing
Andrew Roberts
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013203919A1 publication Critical patent/DE102013203919A1/de
Application granted granted Critical
Publication of DE102013203919B4 publication Critical patent/DE102013203919B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren umfasst:Ausbilden mehrerer erster Chipöffnungen (20) auf einem Laminatsubstrat (10), wobei das Laminatsubstrat (10) eine Vorderseite (11) und eine gegenüberliegende Rückseite (12) aufweist;Anordnen mehrerer erster Chips (110) in den mehreren ersten Chipöffnungen (20);Ausbilden eines integrierten Abstandshalters (220) um jeden Chip der mehreren ersten Chips (110), wobei der integrierte Abstandshalter (220) die Querschnittsform eines gedrehten „H“ aufweist und in Lücken (Wg) zwischen dem Laminatsubstrat (10) und einer äußeren Seitenwand jedes Chips der mehreren ersten Chips (110) angeordnet wird, wobei der integrierte Abstandshalter (220) den Chip innerhalb des Laminatsubstrats (10) hält, indem er sich teilweise über einen Teil einer Oberseite jedes Chips der mehreren ersten Chips (110) erstreckt; undAusbilden vorderseitiger Kontakte (125) über der Vorderseite (11) des Laminatsubstrats (10).

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleitergehäuse und insbesondere Halbleitergehäuse und Verfahren zu ihrer Herstellung.
  • Halbleiterbauelemente werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleiterbauelemente umfassen integrierte Schaltkreise oder diskrete Bauelemente, die auf Halbleiterwafern durch Abscheiden vieler Arten von Dünnfilmen aus einem Material auf den Halbleiterwafern ausgebildet werden.
  • Halbleiterbauelemente werden mittels verschiedener Packungstechnologien gehäust. Herkömmliche Leiterplatten (engl. printed circuit board) bestehen aus einem Kernelement oder einer Kernschicht - allgemein als eine Leiterplatten-Kernlaminatschicht bezeichnet - und einer oder mehreren zusätzlichen Schichten, die auf beiden Seiten der Kernschicht laminiert sind. Eine Leiterplatte kann mehrere leitfähige und isolierende Schichten enthalten, die in Sandwichbauweise zusammengefügt sind. Die isolierenden Schichten können aus einer Glasfaserlage oder einem anderen dielektrischen Material bestehen, um die leitfähigen Schichten elektrisch zu isolieren und den Montagekomponenten strukturelle Festigkeit zu verleihen. Die Glasfaserlage kann mit Harz oder Epoxid imprägniert sein, bei dem es sich um eine Familie aus wärmehärtenden Harzen handelt, die dafür verwendet werden, eine Bindung mit dem Metall herzustellen. Die leitfähigen Schichten werden in der Regel aus Kupferfolie hergestellt, die mittels Wärme und Druck an die Isolierschicht laminiert werden. Die Kupferfolie wird geätzt, um Signalleiterbahnen zu bilden, die die leitfähigen Pfade für die elektrischen Signale bereitstellen. In der Regel werden Löcher oder verbindende Durchkontaktierungen gebohrt oder gestanzt, um einen leitfähigen Pfad zwischen bestimmten Leiterbahnen auf verschiedenen Schichten zu bilden. In der Regel wird eine Leiterplatte nach der Herstellung mit Komponenten bestückt, und im Fall der Halbleiterbauelemente werden diese als gehäuste Bauelemente geliefert. Diese gehäusten Bauelemente können viele Formen haben, einschließlich umspritzte durchgangsloch- oder oberflächenmontierte Bauelemente oder Ball-Grid-Array (BGA), Plastic-Ball-Grid-Array (PBGA) und Flipchip-Chip Scale Package (CSP) (FCBGA).
  • Aus der Druckschrift US 7 294 529 B2 ist ein Verfahren bekannt, bei dem Halbleiterbauelemente während der Herstellung eines Trägers in den Träger eingebettet werden. Die Druckschrift US 6 038 133 A offenbart ein in eine Schaltungskomponente eingebautes Modul. Die Druckschrift US 2008 / 0 115 349 A1 A4 offenbart ein Verfahren zur Herstellung einer in Komponenten eingebetteten Leiterplattenkomponente.
  • Halbleiterbausteine müssen eine überragende Leistung ohne steigende Kosten bieten. Die Konstrukteure müssen weiterhin die Leistungsgrenzen nach oben verschieben und effizientere Herstellungsverfahren nutzen, um Kostensenkungen zu erreichen.
  • Aufgabe der vorliegenden Erfindung ist es, diese und andere Probleme zu lösen oder zu verhindern und eine verbesserte Lösung bereitzustellen. Diese Aufgabe wird durch die Verfahren der Ansprüche 1 und 13 und das Halbleitergehäuse gemäß Anspruch 20 gelöst. Weitere Ausgestaltungen sind Gegenstand abhängiger Ansprüche.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen eines Halbleitergehäuses das Ausbilden mehrerer erster Chipöffnungen auf einem Laminatsubstrat. Das Laminatsubstrat hat eine Vorderseite und eine gegenüberliegende Rückseite. Die mehreren ersten Chips werden in den mehreren ersten Chipöffnungen angeordnet. Ein integrierter Abstandshalter wird um jeden Chip der mehreren ersten Chips herum gebildet. Der integrierte Abstandshalter weist die Querschnittsform eines gedrehten „H“ auf und wird in Lücken zwischen dem Laminatsubstrat und einer äußeren Seitenwand jedes Chips der mehreren ersten Chips angeordnet. Der integrierte Abstandshalter hält oder sichert den Chip innerhalb des Laminatsubstrats, indem er sich teilweise über einen Teil einer Oberseite jedes Chips der mehreren ersten Chips erstreckt. Vorderseitenkontakte werden über der Vorderseite des Laminatsubstrats ausgebildet.
  • Ein Verfahren zum Herstellen eines Halbleitergehäuses umfasst das Ausbilden mehrerer erster Chipöffnungen und mehrerer Durchgangsöffnungen auf einem Laminatsubstrat. Mehrere erste Chips werden in den mehreren ersten Chipöffnungen angeordnet. Ein integrierter Abstandshalter wird um jeden Chip der mehreren ersten Chips herum gebildet. Der integrierte Abstandshalter wird in Lücken zwischen dem Laminatsubstrat und einer äußeren Seitenwand jedes Chips der mehreren ersten Chips angeordnet. Der integrierte Abstandshalter hält den Chip innerhalb des Laminatsubstrats, indem er sich teilweise über einen Teil einer Oberseite jedes Chips der mehreren ersten Chips erstreckt. Die mehreren Durchgangsöffnungen werden mit einem leitfähigen Material ausgefüllt. Kontakte werden über dem Laminatsubstrat ausgebildet. Mindestens einige der Kontakte werden mit rückseitigen Kontakten unter den mehreren ersten Chips gekoppelt.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleitergehäuse ein Laminatsubstrat mit einer ersten Chipöffnung, einen ersten Chip, der in der ersten Chipöffnung angeordnet ist, und einen ersten Abstandshalter, der innerhalb einer ersten Lücke zwischen dem Laminatsubstrat und dem ersten Chip angeordnet ist. Der erste Abstandshalter wird um einen Umfangsrand des ersten Chips angeordnet. Der erste Abstandshalter bedeckt einen Teil einer Oberseite des ersten Chips und einen Teil einer gegenüberliegenden Unterseite des ersten Chips sowie eine Ober- und eine Unterseite des Laminatsubstrates derart, dass die Querschnittsform eines gedrehten „H“ entsteht.
  • Im Vorangegangenen wurden grob die Merkmale einer Ausführungsform der vorliegenden Erfindung dargelegt, damit die folgende detaillierte Beschreibung der Erfindung besser verstanden werden kann. Weitere Merkmale und Vorteile von Ausführungsformen der Erfindung, die den Gegenstand der Ansprüche der Erfindung bilden, werden im Folgenden beschrieben. Dem Fachmann ist klar, dass die offenbarte Idee und die konkret offenbarten Ausführungsformen ohne Weiteres als Grundlage für die Modifizierung oder Entwicklung anderer Strukturen oder Prozesse zum Erfüllen der gleichen Zwecke der vorliegenden Erfindung verwendet werden können. Der Fachmann erkennt des Weiteren, dass solche äquivalenten Konstruktionen nicht vom Geist und Geltungsbereich der Erfindung, wie in den beiliegenden Ansprüchen dargelegt, abweichen.
  • Beispiele der Erfindung werden nachfolgend anhand der Figuren näher erläutert. Die Figuren dienen lediglich dazu, das generelle Prinzip darzustellen, weswegen lediglich Aspekte gezeigt sind, die notwendig sind um das generelle Prinzip darzustellen. Die Figuren sind nicht maßstabsgetreu. In den Figuren sind gleiche oder ähnliche Elemente mit denselben Bezugszeichen versehen.
    • 1 , welche die 1A-1C enthält, veranschaulicht ein Halbleitergehäuse, das gemäß Ausführungsformen der vorliegenden Erfindung hergestellt wurde, wobei 1A eine Draufsicht veranschaulicht und die 1B und 1C verschiedene Querschnittsansichten veranschaulichen;
    • 2 veranschaulicht ein Laminatsubstrat, das in verschiedenen Ausführungsformen der Erfindung verwendet wird, wobei 2A eine Draufsicht und 2B eine vergrößerte Querschnittsansicht veranschaulicht;
    • 3 veranschaulicht ein Laminatsubstrat nach dem Entfernen eines Teils der Metallschichten in verschiedenen Ausführungsformen der Erfindung, wobei 3A eine Draufsicht und 3B eine vergrößerte Querschnittsansicht veranschaulicht;
    • 4 veranschaulicht ein Laminatsubstrat nach dem Montieren des Laminatsubstrats auf einem Träger und dem Anordnen von Chips in den Öffnungen in verschiedenen Ausführungsformen der Erfindung, wobei 4A eine Draufsicht und 4B eine vergrößerte Querschnittsansicht veranschaulicht;
    • 5 , welche die 5A-5D enthält, veranschaulicht ein Laminatsubstrat nach dem Herstellen einer teilweisen Abstandshalterstruktur gemäß einer Ausführungsform der Erfindung, wobei 5A eine Draufsicht und 5B eine vergrößerte Querschnittsansicht veranschaulicht;
    • 6 veranschaulicht eine Querschnittsansicht eines Laminatsubstrats nach dem Herstellen einer integrierten Abstandshalterstruktur gemäß einer Ausführungsform der Erfindung;
    • 7 veranschaulicht ein Laminatsubstrat nach dem Plattieren beider Seiten des Laminatsubstrats gemäß einer Ausführungsform der Erfindung, wobei 7A eine Draufsicht und 7B eine vergrößerte Querschnittsansicht veranschaulicht;
    • 8 veranschaulicht eine Querschnittsansicht des hergestellten Halbleitergehäuses nach dem Ausbilden einer strukturierten Resistschicht über dem Laminatsubstrat gemäß einer Ausführungsform der Erfindung;
    • 9 , welche die 9A und 9B enthält, veranschaulicht das hergestellte Halbleitergehäuse nach dem Ausbilden des Schaltkreises, der die Chips miteinander verbindet, gemäß einer Ausführungsform der Erfindung, wobei 9A eine Draufsicht und 9B eine Querschnittsansicht veranschaulicht;
    • 10 , welche die 10A und 10B enthält, veranschaulicht das hergestellte Halbleitergehäuse nach dem Ausbilden einer Lötmaske gemäß einer Ausführungsform der Erfindung, wobei 10A eine Draufsicht und 10B eine Querschnittsansicht veranschaulicht;
    • 11 veranschaulicht eine Querschnittsansicht des Halbleitergehäuses nach dem Ausbilden des Schaltkreis-Layouts und der Lötmaske gemäß den Ausführungsformen der Erfindung;
    • 12 , welche die 12A und 12B enthält, veranschaulicht ein Halbleitergehäuse nach dem Vereinzeln gemäß den Ausführungsformen der Erfindung, wobei 12A die Oberseite und 12B die Rückseite veranschaulicht; und
    • 13 veranschaulicht ein Halbleitergehäuse mit einer zusätzlichen sekundären Laminierung gemäß einer Ausführungsform der Erfindung.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen, die einen Bestandteil davon bilden und in welchen zur Veranschaulichung spezielle Ausführungsformen gezeigt sind, in welchen die Erfindung ausgeführt werden kann.
  • In der Halbleitertechnologie sind die FoM (Figure of Merit) und die Schaltkreiseffizienz durch Skalieren von einem Technologieknoten zum nächsten kontinuierlich verbessert worden, während die Kosten pro Transistor gesunken sind. Die Verbindungsbereiche werden während der Skalierung des Bauelements ebenfalls skaliert, wodurch die Leistungsdichte pro Flächeneinheit steigt. Es sind Verbesserungen beim Packaging erforderlich, um zu verhindern, dass parasitäre Elemente des Gehäuses die Verbesserungen zunichte machen, die innerhalb des Halbleiterchips realisiert wurden. Darum müssen Verbindungen zu dem Halbleiterbauelement hergestellt werden, die die verfügbare Chipfläche optimal ausnutzen. Diese Verbindungen müssen in Kontaktbereichen und Mittenabständen (engl. Pitch) terminieren, die mit herkömmlichen elektronischen Montageverfahren, die durch den Nutzer der Komponente verwendet werden, wie zum Beispiel Oberflächenmontagetechnologien, kompatibel sind.
  • Herkömmliche Halbleiter-Gehäusetechnologien verwenden Lot, leitfähigen Klebstoff und andere Methoden zum Befestigen des Chips an Leitern, die Verbindungspfade mit relativ hohen Verlusten zur Folge haben. Selbst mit den bewährtesten Produktionsmethoden haben alle Lötarbeiten intermetallische Formationen mit relativ hoher Impedanz zur Folge.
  • Die Verbindungsverfahren, die herkömmlicherweise auf der Vorderseite des Chips verwendet werden, sind noch schlechter. Drahtbondung, Bandbondung und Klammerbondung haben Leitungspfade mit relativ kleiner Querschnittsfläche zur Folge. Je kleiner die Chips werden, desto größer werden die Probleme, weil die physische Verbindungsfläche kleiner wird und Verfahren wie zum Beispiel Drahtbondung oder Klammerbondung nur noch schwierig zu implementieren sind. Seit kurzem werden halb-eingebettete und eingebettete Technologien verwendet. Jedoch kommen dabei Mikrodurchkontakt-Techniken zum Einsatz, was mit Einschränkungen bei der Größe der Verbindungsquerschnitte und dem Mittenabstand von Durchkontakt zu Durchkontakt (d. h. die Distanz zwischen benachbarten Durchkontakten) einhergeht. Das hat bei weiterem Skalieren zunehmende Stromdichten und thermische Leitfähigkeiten zur Folge.
  • In verschiedenen Ausführungsformen lehrt die vorliegende Erfindung verschiedene Verfahren zum Vergrößern der Kontaktfläche und zum Erhöhen der Qualität des Kontakts zu beiden Seiten der Halbleiter-Chips und solchen Gehäusen.
  • Verschiedene Ausführungsformen der vorliegenden Erfindung realisieren viele Vorteile durch Verwendung eines Kernlaminats mit einer Dicke ähnlich der der Chips. Das Kernlaminat fungiert als ein strukturelles Fundament für alle anschließenden Aufbaustufen, die auf Techniken eines sequenziellen Aufbaus basieren. Diese Verfahrensweise bringt zahlreiche Vorteile während des gesamten Montageprozesses. Der erste dieser Vorteile ist, dass die gesamte Technologie mit überaus preisgünstigen Materialien arbeitet, nur sehr wenig Abfall produziert und nur wenige Verarbeitungsstufen hat, was zu einem einfachen und kostengünstigen Endprodukt führt. „Verfahren des sequenziellen Aufbaus“ bedeutet, dass die Öffnungen zu dem Chip mittels eines Fotoabbildungs-Dielektrikums ausgebildet werden können. Dies ermöglicht die Ausbildung großflächiger Verbindungen in jeder Gestalt oder Form, die durch die Packung und das Schaltkreislayout verlangt werden. Vorteilhafterweise wird dies ohne komplexe Verarbeitung und komplizierte Techniken erreicht.
  • 1, welche die 1A-1C enthält, veranschaulicht ein Halbleitergehäuse, das gemäß den Ausführungsformen der vorliegenden Erfindung hergestellt wurde, wobei 1A eine Draufsicht und die 1B und 1C verschiedene Querschnittsansichten veranschaulichen.
  • Bezugnehmend auf 1A, umfasst das Halbleitergehäuse mehrere Chips, die in ein Laminatsubstrat 10 eingebettet sind (siehe auch die Querschnittsansichten der 1B und 1C). Zum Beispiel enthält das Gehäuse einen ersten Chip 110 und einen zweiten Chip 120. Der erste und der zweite Chip 110 und 120 haben mehrere Kontakte 125 oder Kontaktstellen zum Herstellen eines externen Kontakts, wie Eingang/Ausgang (Input/Output) und anderen. Zum Beispiel enthalten die mehreren Kontakte 125 einen ersten Gate-Kontakt 121, der mit der Gate-Elektrode des ersten Chips 110 gekoppelt ist, einen ersten Source-Kontakt 131, der mit der Source-Elektrode des ersten Chips 110 gekoppelt ist, und einen gemeinsamen Source/Drain-Kontakt 141, der mit der Drain-Elektrode des ersten Chips 110 gekoppelt ist. Gleichermaßen enthalten die mehreren Kontakte 125 einen zweiten Gate-Kontakt 151, der mit der Gate-Elektrode des zweiten Chips 120 gekoppelt ist, und einen zweiten Drain-Kontakt, der mit der Drain-Elektrode des zweiten Chips 120 gekoppelt ist. In verschiedenen Ausführungsformen können je nach Art der Chips mehr oder weniger Kontaktstellen vorhanden sein. Das obige Beispiel veranschaulicht eine konkrete Art und Weise des Packagings und des Verbindens diskreter Transistor-Chips. Wie veranschaulicht, sind die Kontaktregionen von einer dielektrischen Schicht 90 umgeben.
  • Bezugnehmend auf 1B, sind die Chips in einem Laminatsubstrat 10 angeordnet. Jeder der Chips ist durch eine Region des Laminatsubstrats 10 getrennt, wie durch einen Teil 10A (1C) des Laminatsubstrats 10 verdeutlicht, der den ersten Chip 110 von dem zweiten Chip 120 trennt.
  • Ein integrierter Abstandshalter 220 ist in einer Lücke zwischen dem Chip und dem Laminatsubstrat 10 angeordnet. In verschiedenen Ausführungsformen ist der integrierte Abstandshalter 220 auch über einem Teil des Chips angeordnet, wodurch die Chips mechanisch gehalten oder gesichert werden. Zum Beispiel hat der integrierte Abstandshalter 220 in der veranschaulichten Ausführungsform die Querschnittsform eines „I“ oder eines gedrehten „H“. In verschiedenen Ausführungsformen können andere Formen verwendet werden, die die Oberseite und die Unterseite der Chips bedecken. Der integrierte Abstandshalter 220 hält die Chips vorteilhafterweise während der Verarbeitung und anschließend während der gesamten Lebensdauer des Produkts innerhalb des Laminatsubstrats 10. In verschiedenen Ausführungsformen hat mindestens ein Teil des Umfangsrandes des Chips ein „I“-Profil. In einigen Ausführungsformen hat ein Teil des Umfangsrandes, aber nicht der gesamte Umfangsrand, des Chips ein „I“ Profil.
  • Die rückseitigen Kontakte, sofern vorhanden, können mit der Vorderseite mittels Durchkontaktierungen 31 und rückseitigen und vorderseitigen Umverteilungsleiterbahnen gekoppelt sein. Zur Veranschaulichung hat die zweite Drain-Kontaktregion 160 auf dem zweiten Chip 120 eine dicke leitfähige Kontaktinselregion (der zweite Drain-Kontakt 161). Die zweite Gate-Kontaktregion 150 ist mit dem zweiten Gate-Kontakt 151 auf der Vorderseite 11 mittels Durchkontaktierungen 31 und dem rückseitigen Gate-Elektrodenleiter 152 gekoppelt.
  • Gleichermaßen ist, wie in 1C gezeigt, die rückseitige Kontaktregion (die zweite Source-Kontaktregion 170) durch den zweiten Source-Kontaktleiter 171 mit dem ersten Drain-Kontaktleiter 142 unter der ersten Drain-Kontaktregion 140 gekoppelt, die mit dem gemeinsamen Source/Drain-Kontakt 141 gekoppelt ist (1A).
  • Die oben konkret veranschaulichten Schaltungen sind ein Beispiel, und in verschiedenen Ausführungsformen kann jeder erforderliche Schaltkreis verwendet werden. Der oben veranschaulichte Schaltkreis ist ein einfaches High-Side/Low-Side-Halbbrücken-Layout, das in einer synchronen Kompensationsanwendung verwendet werden kann. Der Schaltkreis ist eine mögliche Anwendung für einen vertikalen Leitungsschaltkreis, der in anderen Ausführungsformen in Verbindung mit passiven Komponenten verwendet werden kann. In den in der vorliegenden Erfindung beschriebenen Ausführungsformen ist das Laminatsubstrat 10 recht dünn. Jedoch können Ausführungsformen der Erfindung auch dafür verwendet werden, Chips in gedruckte Mehrschichtleiterplatten einzubetten.
  • In einer oder mehreren Ausführungsformen lehrt die vorliegende Erfindung den Aufbau eines ultra-dünnen Packages mit einer Gesamtdicke von weniger als etwa 100 µm und etwa 50 µm bis etwa 100 µm, obgleich die Packungsdicke in einer alternativen Ausführungsform auch 200 µm bis etwa 300 µm betragen kann.
  • Die 2-12 veranschaulichen ein Halbleitergehäuse in verschiedenen Fertigungsstufen gemäß den Ausführungsformen der Erfindung.
  • Obgleich die folgende Prozessbeschreibung das Ausbilden eines Gehäuses mit vertikalen Halbleiter-Chips lehrt, d. h. von Chips mit Kontakten auf beiden Flächen, sind der Technologie keine Grenzen gesetzt, die die Fertigung von Schaltungen verhindern oder behindern würde, bei denen sich alle Knoten auf einer einzigen Fläche, d. h. der Ober- oder der Unterseite, befinden.
  • 2 veranschaulicht ein Laminatsubstrat 10, das in verschiedenen Ausführungsformen der Erfindung verwendet wird, wobei 2A eine Draufsicht und 2B eine vergrößerte Querschnittsansicht veranschaulicht. Das Laminatsubstrat 10 hat eine Kernmaterialschicht 15, die auf der Ober- und der Unterseite mit einer oberen Metallschicht 40 und einer unteren Metallschicht 50 überzogen ist, wie in der Querschnittsansicht von 2B dargestellt. Die Kernmaterialschicht 15 kann in einer Ausführungsform ein glasfaserverstärktes Epoxid umfassen. In verschiedenen Ausführungsformen umfassen die obere und die untere Metallschicht 40 bzw. 50 Kupfer. In einer oder mehreren Ausführungsformen sind die obere und die untere Metallschicht 40 bzw. 50 auf die Ober- und die Unterseite der Kernmaterialschicht 15 vorlaminiert. Dieses Laminatsubstrat 10 mit einer solchen Struktur kann auf dem Gebiet der Herstellung von Leiterplatten (PCBs) als ein Kernlaminat bezeichnet werden.
  • In verschiedenen Ausführungsformen wird das Metall in der oberen und der unteren Metallschicht 40 bzw. 50 vor der Laminierung auf die Kernmaterialschicht 15, die normalerweise, wenn auch nicht ausschließlich, eine organische Basis hat, vorbehandelt und aufgeraut. Darum haben die obere und die untere Metallschicht 40 bzw. 50 vorteilhafterweise eine sehr hohe Haftfestigkeit. Im Gegensatz dazu sind bei der herkömmlichen Verarbeitung Metallschichten mit hoher Haftfestigkeit nicht erreichbar, wenn Metallschichten während der anschließenden Verarbeitung, z. B. während der Ausbildung von Umverteilungsleitungen, über nicht-metallischen Materialien abgeschieden werden.
  • Zu Beispielen von Materialien, die als Kernmaterialschicht 15 verwendet werden können, gehören FR4-Materialien (Epoxidphenol- oder Epoxidnovolac-Materialien), Bimaleimid (BT)-Materialien, Polyimid, Cyanatester, Keramik, mineralische Laminate, Glas oder amorphe Materialien. Die Kernmaterialschicht 15 kann mit Glasgewebe, Papier, Fasern oder Füllmaterialien verstärkt werden, insbesondere, wenn das Material der Kernmaterialschicht 15 ein organisches Material ist.
  • In verschiedenen Ausführungsformen entspricht die Dicke des Laminatsubstrats 10 ungefähr der Dicke des Chips, der in das Substrat gepackt werden soll. Wenn zum Beispiel eine Dicke des anzuordnenden Chips etwa 100 µm beträgt, dann kann eine Dicke der Kernmaterialschicht 15 etwa 80 µm betragen, während die obere und die untere Metallschicht 40 bzw. 50 jeweils etwa 10 µm dick sein können, so dass die Gesamtdicke des Laminatsubstrats 10 auch etwa 100 µm beträgt. In verschiedenen Ausführungsformen können die Dickenverhältnisse zwischen der Kernmaterialschicht 15 und der oberen und der unteren Metallschicht 40 bzw. 50 so variiert werden, dass ungefähr die gleiche Gesamtdicke entsteht. In verschiedenen Ausführungsformen beträgt die Dicke der Kernmaterialschicht etwa 70 % bis etwa 90 % der Dicke des zu packenden Chips.
  • Wie in den 2A und 2B veranschaulicht, sind mehrere Öffnungen in dem Laminatsubstrat 10 ausgebildet. In verschiedenen Ausführungsformen können die mehreren Öffnungen auf dieser Stufe der Verarbeitung oder später - je nach den verfügbaren Prozessoptionen - ausgebildet werden.
  • In verschiedenen Ausführungsformen können die mehreren Öffnungen mittels einer Vielzahl von Techniken ausgebildet werden, wie zum Beispiel Bohren, Hobeln, Stanzen, chemische Bearbeitung, Laserablation, Laserschneiden, Plasmaätzen, Wasserstrahlschneiden usw.
  • Die mehreren Öffnungen enthalten eine Chipöffnung 20, in denen die Chips angeordnet werden, und eine Durchgangsöffnung 30 zum elektrischen Verbinden des rückseitigen Kontakts der Chips (sofern vorhanden) mit der Vorderseite. In verschiedenen Ausführungsformen wird die Chipöffnung 20 so geschnitten, dass sie geringfügig größer ist als der anzuordnende Chip, so dass der Chip leicht in die Chipöffnung 20 passt, und um eine gewisse Ungenauigkeit während des Anordnens des Chips auszugleichen. In einer oder mehreren Ausführungsformen beträgt die Differenz zwischen der Breite der Chipöffnung 20 und der Breite des anzuordnenden Chips etwa 50 µm pro Seite, und in verschiedenen Ausführungsformen etwa 20 µm bis etwa 100 µm pro Seite (siehe 4B, wo die Breite der Lücke Wg zu sehen ist). Diese Lücke kann von verschiedenen Faktoren abhängen, wie zum Beispiel der Schneidgenauigkeit, der Stabilität des Laminatmaterials und der Platzierungsgenauigkeit. Wie veranschaulicht, können die Chipöffnungen 20 zusätzliche Formen oder Strukturen in den Ecken haben, um die mechanische Stabilität beim Halten der Chips zu erhöhen.
  • 3 veranschaulicht ein Laminatsubstrat nach dem Entfernen eines Teils der Metallschichten in verschiedenen Ausführungsformen der Erfindung, wobei 3A eine Draufsicht und 3B eine vergrößerte Querschnittsansicht veranschaulicht.
  • Bezugnehmend auf 3A, werden die obere und die untere Metallschicht 40 bzw. 50 um den Rand der Chipöffnung 20 herum entfernt. Das metallische Material wird entfernt, um metallische Kurzschlüsse zu vermeiden. Darum werden die Metallschichten sowohl von der Oberseite als auch von der Unterseite des Laminatsubstrats 10 entfernt. In verschiedenen Ausführungsformen werden die obere und die untere Metallschicht 40 bzw. 50 mittels eines Ätzprozesses entfernt, um zurückgeätzte Regionen 60 zu bilden, wie in 3B veranschaulicht ist. Der Rückätzprozess kann ausgeführt werden, nachdem ein Resist ausgebildet wurde, der die Regionen des Metalls schützt, die nicht zu ätzen sind.
  • In einer oder mehreren Ausführungsformen werden die obere und die untere Metallschicht 40 bzw. 50 ungefähr um eine Rückätzdistanz EB entfernt. Die Rückätzdistanz EB kann in verschiedenen Ausführungsformen von den Optionen der anschließenden Verarbeitung abhängen. In einer oder mehreren Ausführungsformen beträgt die Rückätzdistanz EB etwa 100 µm bis etwa 500 µm. Diese wird in einer Ausführungsform mit einem Metallätzprozess entfernt. Wie oben mit Bezug auf 2 erwähnt, kann in einigen Ausführungsformen die Reihenfolge des Schneidens des Laminatsubstrats 10 und des Ätzens der Metallschichten je nach den verwendeten Prozessen getauscht werden.
  • 4 veranschaulicht ein Laminatsubstrat nach dem Montieren des Laminatsubstrats auf einem Träger und dem Anordnen von Chips in den Chipöffnungen in verschiedenen Ausführungsformen der Erfindung, wobei 4A eine Draufsicht und 4B eine vergrößerte Querschnittsansicht veranschaulicht.
  • Bezugnehmend auf 4B, ist das Laminatsubstrat 10 auf einem Träger 51 montiert. Somit bleibt die Vorderseite 11 des Laminatsubstrats 10 exponiert, während die Rückseite 12 auf dem Träger 51 gestützt wird. Der Träger 51 kann einen starren Träger umfassen oder kann ein Tape sein. Im Fall eines starren Substrats kann eine oberste Schicht des Trägers 51 eine Klebeschicht enthalten, um das Laminatsubstrat 10 während der Verarbeitung zu halten.
  • Die Chips werden dann in die Chipöffnungen 20 eingesetzt. In verschiedenen Ausführungsformen können die Chips mit der einen oder der anderen Seite nach oben angeordnet werden. Zum Beispiel können bei herkömmlichen vertikalen Feldeffekttransistor (FET)-Bauelementen die Gate-Elektrode und die Source-Elektrode nach oben oder nach unten weisen. Die Konfiguration der Chips innerhalb der Baugruppe richtet sich nach der Schaltkreiskonfiguration und kann von einem beliebigen Layout sein.
  • 4B veranschaulicht außerdem die zuvor beschriebene Rückätzdistanz EB und die Breite der Lücke Wg zwischen den Chips (z. B. dem ersten Chip 110) und dem Laminatsubstrat 10.
  • Zur Veranschaulichung zeigt 4A eine Oberseite des ersten Chips 110 mit einer ersten Gate-Kontaktregion 115 und einer ersten Source-Kontaktregion 130, der in einer ersten Chipöffnung angeordnet ist. Der erste Chip 110 enthält außerdem eine erste Drain-Kontaktregion 140 auf der Unterseite. Ein zweiter Chip 120 mit einer zweiten Drain-Kontaktregion 160 auf einer Fläche wird in eine benachbarte zweite Chipöffnung 20 eingesetzt, die in 3B gezeigt ist. Der zweite Chip 120 hat eine zweite Gate-Kontaktregion 150 und eine zweite Drain-Kontaktregion 170 auf einer gegenüberliegenden Seite. Die Kontaktregionen des ersten Chips 110 und des zweiten Chip 120 umfassen ein leitfähiges Material 41, das in einer Ausführungsform Kupfer oder Aluminium umfassen kann.
  • Vorteilhafterweise können die Halbleiter-Chips in verschiedenen Ausführungsformen auf einfache Weise mit der einen oder der anderen Seite nach oben in das Laminatsubstrat 10 eingesetzt werden.
  • 5, welche die 5A-5D enthält, veranschaulicht ein Laminatsubstrat nach dem Ausbilden einer teilweisen Abstandshalterstruktur gemäß einer Ausführungsform der Erfindung, wobei 5A eine Draufsicht und 5B eine vergrößerte Querschnittsansicht veranschaulicht.
  • Nach dem Anordnen der Chips in den Chipöffnungen 20 wird ein teilweiser Abstandshalter 200 von der Vorderseite 11 des Laminatsubstrats 10 her abgeschieden. Somit wird der teilweise Abstandshalter 200 entlang des Umfangsrandes des ersten und des zweiten Chips 110 und 120 ausgebildet (5A). Der teilweise Abstandshalter 200 erstreckt sich auch über die Oberseite des ersten Chips 110 und des zweiten Chips 120.
  • Der teilweise Abstandshalter 200 hält die Chips an ihrem Platz, wenn das Laminatsubstrat 10 umgedreht wird. Der teilweise Abstandshalter 200 schützt auch den Rand des Chips und kann auch als ein Dielektrikum für die Strukturierung der Kontakte zum Chip fungieren. Der teilweise Abstandshalter 200 kann auch direkt zum Ausbilden der dielektrischen Schicht zum Strukturieren der Chipkontakte verwendet werden. Der teilweise Abstandshalter 200 kann zum Ergänzen vorhandener dielektrischer Schichten verwendet werden, die bereits auf der Chip-Ebene abgeschieden wurden. Alternativ kann eine zusätzliche dielektrische Schicht über den teilweisen Abstandshalter 200 gedruckt werden, um die Kontakte zu strukturieren.
  • Der teilweise Abstandshalter 200 kann in verschiedenen Ausführungsformen auf verschiedene Weise abgeschieden werden, einschließlich Siebdruck, Tauchbeschichtung, Vorhangbeschichtung (curtain coating), Aufsprühen usw. Das Material des teilweisen Abstandshalters 200 kann in einer Ausführungsform ein Fotoabbildungs- oder Fotostrukturierungsmaterial zur Vereinfachung der Verarbeitung und der Erhöhung der Strukturierungsgenauigkeit sein. In einer Ausführungsform wird ein Struktursiebdruckprozess zusammen mit Fotoabbildung verwendet, um das Material präzise zu strukturieren. Dieses weiter unten noch ausführlicher beschriebene System reduziert den Abfall und nutzt die Stärken beider Prozesse.
  • In verschiedenen Ausführungsformen kann die Abstandshalterstruktur in mindestens zwei Schritten hergestellt und sowohl von der Ober- als auch von der Unterseite her abgeschieden werden. In einem Fall könnte die Abstandshalterstruktur als eine strukturierte Struktur mittels eines Maschensiebprozesses mit einer Schablone abgeschieden werden (mitunter als Seidendruck bezeichnet, was ein Prozess ist, der nach wie vor in der Leiterplattenfertigung verwendet wird). Alternativ kann in einer Ausführungsform die Abstandshalterstruktur mittels Metallschablonendruck abgeschieden werden. Jedoch sind für sehr feine Geometrien, wie sie in Ausführungsformen der Erfindung verwendet werden können, diese Techniken, die eher für größere Strukturelemente ausgelegt sind, nicht unbedingt optimal.
  • Gemäß verschiedenen Ausführungsformen der Erfindung wird die Abstandshalterstruktur mittels eines Druckprozesses ausgebildet, wie zum Beispiel mittels eines Siebdruckprozesses, aber unter Verwendung einer Schablone zum Drucken nur eines relativ kleinen Bereichs, der dann mittels eines lithographischen Prozesses (Fotoabbildung) verarbeitet werden würde, und überschüssiges Material würde dann wegentwickelt werden.
  • Wie in 5C veranschaulicht, kann zum Beispiel ein Umfangsschablonendruck 201 um den Rand des ersten Chips 110 herum mittels eines Siebdruckprozesses abgeschieden werden. Die Dicke des Umfangsschablonendrucks kann wenige Millimeter betragen, z. B. 2 mm, so wie die Prozessbeschränkungen es zulassen. In verschiedenen Ausführungsformen kann das Abstandshaltermaterial als eine Flüssigkeit oder eine Paste aufgedruckt werden.
  • Als Nächstes kann der Umfangsschablonendruck 201, wie in 5D veranschaulicht, mittels eines lithographischen Prozesses exponiert und das überschüssige Material wegentwickelt werden. Zum Beispiel kann die Dicke des Umfangsschablonendrucks von wenigen Millimetern, z. B. 2 mm, auf wenige hundert Mikrometer, z. B. 200 µm, reduziert werden, wodurch der teilweise Abstandshalter 200 entsteht. Das Abstandshaltermaterial füllt die Lücken zwischen dem ersten Chip 100 und dem Laminatsubstrat 10. Die Struktur nach dem Abscheiden des Abstandshaltermaterials ist in 5B veranschaulicht.
  • Zusätzlich kann die Technologie in vielen Fällen verlangen, dass eine dielektrische Schicht die Kontaktbereiche des Chips definiert und eventuell trennt. So kann zum Beispiel das Design einen Treiber-IC mit nahe beieinanderliegenden Kontaktstellen vorsehen. Alternativ kann eine dielektrische Schicht erforderlich sein, weil möglicherweise ein größerer Abstand zwischen der Gate- und Source-Elektrodenregion (Emitter und Basis auf einem IGBT) in einem Leistungs-Chip hergestellt werden muss. Wenn das Abstandshaltermaterial das gleiche ist wie die dielektrische Schicht, dann kann die dielektrische Schicht als Teil des Schrittes des Ausbildens des Abstandshalters ausgebildet werden, z. B. durch Siebdruck und Fotoabbildung. In anderen Ausführungsformen kann das Abstandshaltermaterial von dem für die dielektrische Schicht verwendeten Material verschieden sein.
  • In alternativen Ausführungsformen können die Materialien zum Ausbilden der Abstandshalterstruktur und der dielektrischen Schicht durch Aufsprühen, Vorhangbeschichtung (curtain coating), Tauchbeschichtung, Dispensieren und sonstige dem Durchschnittsfachmann bekannte Prozesse abgeschieden werden. Jedoch überziehen diese alternativen Prozesse das gesamte Laminatsubstrat mit Material, so dass der größte Teil des Materials im anschließenden Fotoabbildungs- oder Entwicklungsprozess entfernt werden müsste. Vorteilhafterweise reduziert die Verwendung von Sieb- oder Schablonendruck, wie oben beschrieben, den Materialabfall und senkt die Kosten durch Reduzieren der Menge des Materials, das während des Entwicklungsprozesses entfernt werden muss.
  • In einer oder mehreren Ausführungsformen sind die Abstandshaltermaterialien, die zum Bilden der Abstandshalterstruktur 200 und des integrierten Abstandshalters 220 verwendet werden, Fotoabbildungsmaterialien, so dass sie fotoabgebildet werden können, wie oben beschrieben wurde.
  • Fotoabbildungsmaterialien gibt es für viele Anwendungen, wie zum Beispiel Dielektrika und Lötmasken. Fotoabbildungsmaterialien basieren oft auf Epoxidsystemen und können Fotoresists sein. Das Abstandshaltermaterial kann auf einer Reihe potenzieller chemischer Polymerzusammensetzungen basieren, einschließlich Epoxidharzen, Acrylatsystemen, Cyanatestern usw.
  • In alternativen Ausführungsformen kann ein selektiver Ultraviolett (UV)-Aushärtungsprozess anstelle der Fotoabbildung verwendet werden. Dementsprechend kann das Abstandshaltermaterial ebenfalls ein UVaushärtendes Material sein. Nachdem diese selektiv UV-ausgehärtet wurden, kann überschüssiges Material in einer ähnlichen Weise wie bei einem Fotoabbildungsentwicklungsprozess entfernt, z. B. abgewaschen, werden.
  • In einigen Ausführungsformen wird, während sich das Laminatsubstrat 10 auf dem Träger 51 befindet, nach dem Abscheiden des Materials des Abstandshalters 300 ein thermischer Prozess ausgeführt. Der thermische Prozess härtet das Abstandshaltermaterial aus, um den teilweisen Abstandshalter 200 zu bilden. Nach dem thermischen Prozess wird das Laminatsubstrat 10 vom Träger 51 entfernt. Der teilweise Abstandshalter 200 hält die Chips und verhindert, dass die Chips aus dem Laminatsubstrat 10 fallen.
  • 6 veranschaulicht eine Querschnittsansicht eines Laminatsubstrats nach dem Ausbilden einer Abstandshalterstruktur gemäß einer Ausführungsform der Erfindung.
  • Bezugnehmend auf 6, wird das Laminatsubstrat 10 vom Träger 51 entfernt und die Vorderseite 11 auf einem Träger 51 angeordnet. In einigen Ausführungsformen kann eventuell auf einen zusätzlichen Träger verzichtet werden, da der teilweise Abstandshalter 200 die Chips stützen kann. Das Abstandshaltermaterial wird von der Rückseite 12 des Laminatsubstrats 10 her abgeschieden. Das Abstandshaltermaterial kann in einer Ausführungsform das gleiche Material wie oben beschrieben sein. In alternativen Ausführungsformen kann das auf der Rückseite 12 abgeschiedene Abstandshaltermaterial von dem auf der Vorderseite 11 abgeschieden Abstandshaltermaterial verschieden sein.
  • Nachdem das Abstandshaltermaterial abgeschieden ist, kann ein weiteres thermisches Aushärten ausgeführt werden, um den integrierten Abstandshalter 220 zu bilden. Der integrierte Abstandshalter 220 bildet eine einzelne Struktur, die das Abstandshaltermaterial umfasst, das von der Vorderseite 11 und der Rückseite 12 her abgeschieden und ausgehärtet wurde. Der integrierte Abstandshalter 220 hat die Querschnittsform eines gedrehten „H“ dergestalt, dass mindestens ein Teil des integrierten Abstandshalters 220 die Oberseite des Laminatsubstrats 10 und die Oberseite der Chips bedeckt. Gleichermaßen bedeckt ein Teil des integrierten Abstandshalters 220 die Unterseite des Laminatsubstrats 10 und die Unterseite der Chips.
  • Somit lehrt die vorliegende Erfindung in einer oder mehreren Ausführungsformen Verfahren zum Halten von Chips innerhalb eines Kernlaminats, wie zum Beispiel des Laminatsubstrats 10, während der Verarbeitung. In einer Ausführungsform wird ein Fotoabbildungs- oder Ultraviolett-aushärtendes Abstandshaltermaterial verwendet, um den Chip zu halten. Der integrierte Abstandshalter 220 wird um den Umfangsrand des Halbleiterchips und um den Rand der Chipöffnungen 20 in dem Laminatsubstrat 10 herum gebildet. Der fertige Abstandshalter, bei dem es sich um ein hochentwickeltes Polymermaterial handelt, bildet die Querschnittsform eines gedrehten „H“, die sich auf die Oberfläche des Halbleiterbauelements und die Oberfläche des Laminatsubstrats 10 erstreckt. Eine solche Abstandshalterstruktur hält, schützt und bildet einen festen strukturellen Teil der Gehäusearchitektur.
  • 7 veranschaulicht ein Laminatsubstrat nach dem Ausbilden einer teilweisen Abstandshalterstruktur gemäß einer Ausführungsform der Erfindung, wobei 7A eine Draufsicht und 7B eine vergrößerte Querschnittsansicht veranschaulicht.
  • Nachdem der integrierte Abstandshalter 220 ausgebildet wurde, kann das Laminatsubstrat 10 von einem beliebigen stützenden Träger 51 entfernt werden. Das Laminatsubstrat 10 wird einem Metallisierungsprozess unterzogen. Vorteilhafterweise erfordert die Technologie der Chipbefestigung keine anschließende Verarbeitung, um Überreste von der Abstandshalter- oder Strukturierungsverarbeitung zu entfernen. Jedoch kann in einigen Ausführungsformen eine Oberflächenvorbereitung oder -aktivierung der metallischen und nicht-metallischen Flächen vor der Metallisierung erforderlich sein. In verschiedenen Ausführungsformen können Oberflächenvorbereitungstechniken, wie zum Beispiel Säure- oder Alkaliwäschen, sanfte Oberflächenabrasion, Plasma- und Sauerstoffwäschen vor dieser Prozessstufe angewendet werden.
  • Ausführungsformen der Erfindung verwenden vorteilhafterweise eine chemische Plattierungstechnik zur gleichzeitigen Verarbeitung beider Seiten des Laminatsubstrats 10. Während des chemischen Plattierens wird das Laminatsubstrat 10 einschließlich der Chips in ein Plattierungsbad getaucht. So werden beide Seiten dem Plattierungsbad ausgesetzt und darum gleichzeitig bearbeitet. In einer oder mehreren Ausführungsformen können die Durchkontaktierungen 31 auch gleichzeitig während des chemischen Abscheidungsprozesses gefüllt werden.
  • So, wie die für die Leiterplattenherstellung verwendeten Plattierungsprozesse in einer sich gegenseitig unterstützenden Weise genutzt werden können, können auch anschließende Prozesse so weit wie möglich kombiniert werden. So wird zum Beispiel die strukturierte Resistschicht 75 abgeschieden (8), indem beide Seiten des Laminatsubstrats 10 nacheinander beschichtet werden und dann die Seiten nacheinander exponiert werden. Jedoch kann das Entwickeln und Ätzen vorteilhafterweise für beide Seiten gleichzeitig ausgeführt werden, indem das Laminatsubstrat 10 in einen geeigneten Entwickler oder ein geeignetes Ätzmittel getaucht wird.
  • Alternativ kann in einer Ausführungsform ein Elektroplattierungsprozess verwendet werden. In einer solchen Ausführungsform wird optional eine Keimschicht 55 über der Oberseite und der gegenüberliegenden Unterseite des Laminatsubstrats 10 ausgebildet. Die Keimschicht 55 ist optional, weil die obere Metallschicht 40 über dem Laminatsubstrat 10 als eine Keimschicht verwendet werden kann. Die Keimschicht 55 kann mittels eines Metallabscheidungsprozesses ausgebildet werden, wie zum Beispiel Sputtern oder Aufdampfen, wie zum Beispiel chemisches Aufdampfen (CVD) oder Plasma-Aufdampfen (PVD). Die Keimschicht 55, falls sie ausgebildet wird, wird bedeckt. Die Keimschicht 55 kann über der gesamten Oberfläche als eine Deckschicht ausgebildet werden, einschließlich über den nicht-metallischen Bereichen des Laminatsubstrats 10.
  • Eine dicke Metallschicht 65 wird über der Keimschicht 55 über der Oberseite und der gegenüberliegenden Unterseite des Laminatsubstrats 10 gebildet. In verschiedenen Ausführungsformen kann die dicke Metallschicht 65 mittels eines Elektroabscheidungsprozesses, wie zum Beispiel Elektroplattierung, über der Keimschicht 55 ausgebildet werden. In einer alternativen Ausführungsform werden die Vorderseite 11 und die Rückseite 12 des Laminatsubstrats 10 einem chemischen Abscheidungsprozess unterzogen. Die dicke Metallschicht 65 kann als eine Deckschicht abgeschieden werden, woraufhin in einer Ausführungsform die Metallschicht 65 strukturiert werden kann, wie in 7 veranschaulicht.
  • Die Keimschicht 55 und die dicke Metallschicht 65 können über der Vorderseite 11 ausgebildet werden, und dann kann das Laminatsubstrat 10 über einem weiteren Träger angeordnet werden. Die Keimschicht 55 und die dicke Metallschicht 65 können über der Rückseite 12 ausgebildet werden. Die Keimschicht 55 und die dicke Metallschicht 65 können auch die Durchgangsöffnungen 30 so ausfüllen, um Durchkontakte 31 zu bilden.
  • In einer alternativen Ausführungsform wird eine Resistschicht über der Keimschicht 55 gebildet. Die Resistschicht wird so strukturiert, dass nur Regionen der Keimschicht 55, über denen die dicke Metallschicht 65 auszubilden ist, exponiert werden. Somit wird die dicke Metallschicht 65 während der Abscheidung wie in einem Damastprozess strukturiert. Die Resistschicht kann nach dem Abscheiden der dicken Metallschicht 65 entfernt werden.
  • 8 veranschaulicht eine Querschnittsansicht des hergestellten Halbleiterbausteins nach dem Ausbilden einer strukturierten Schicht über dem Laminatsubstrat gemäß einer Ausführungsform der Erfindung.
  • Bezugnehmend auf 8, wird eine strukturierte Resistschicht 75 über der dicken Metallschicht 65 gebildet. Die strukturierte Resistschicht 75 schützt die Regionen der dicken Metallschicht 65, die nicht entfernt werden sollen. Oder anders ausgedrückt: Die strukturierte Resistschicht 75 stellt das Schaltkreis-Layout des Packages dar. Die strukturierte Resistschicht 75 kann durch Abscheiden eines Fotoresistmaterials und Strukturierung mittels herkömmlicher Lithographieprozesse ausgebildet werden. Das Fotoresistmaterial kann über das Laminatsubstrat 10 beschichtet oder alternativ als ein Trockenfilm oder eine Trockenschicht aufgebracht werden. Die strukturierte Resistschicht 75 kann in einer Ausführungsform ein organisches Material umfassen, wie zum Beispiel einen Fotoresist.
  • In einer alternativen Ausführungsform umfasst die strukturierte Resistschicht 75 eine Metallschicht. Die Metallschicht kann mittels eines organischen Resists auf eine Strukturplatte aufgebracht werden. In der Leiterplattenfertigung wird das Kupfer oft mittels Eisen(III)chlorid-, Kupfer(II)-Chlorid-, Schwefel(VI)-Peroxid- oder ammoniakalischem Ätzen entfernt. Das verwendete Ätzmittel bestimmt weitgehend das Material der strukturierten Resistschicht 75. Zum Beispiel sind metallische Resists nicht optimal zur Verwendung mit Kupfer(II)-Chlorid, während ammoniakalische Ätzmittel zur Verwendung mit den meisten Resists geeignet sind. Schwefel(VI)-Peroxid ist ebenfalls mit metallischen Resists kompatibel.
  • Für eine Feindefinitionsverarbeitung kann ein Plattierungsresist als ein Negativ (d. h. über dem zu entfernenden Kupfer) ausgebildet werden, und eine Hartätzmaske wird mittels Metallen, wie zum Beispiel Zinn, Zinn-Blei, Gold und anderen, hergestellt. Als Nächstes kann das Resistmetall, wie zum Beispiel Zinn, plattiert werden. Der Plattierungsresist wird dann entfernt, wodurch das plattierte Resistmetall, das die strukturierte Resistschicht 75 bildet, zurückbleibt.
  • Der Vorteil dieses Prozesses liegt darin, dass das Metall, wie zum Beispiel Zinn, viel besser an der Oberfläche haftet als ein organischer Resist, so dass das Abheben, Ablösen und Unterätzen von Resist reduziert werden. Es erlaubt auch die Ausbildung feinerer Geometrien, wodurch eine höhere Zuverlässigkeit während des Ätzens erreicht wird.
  • Alternativ kann in einer weiteren Ausführungsform ein Laserablationsprozess für die Strukturierung verwendet werden, besonders beim Strukturieren sehr dünner Metallschichten. Die gesamte Oberfläche der Metallschicht 65 kann mit Zinn beschichtet und dann mit einem Laser strukturiert werden. Das Ergebnis ist das Gleiche wie beim Herstellen des Zinns als eine Strukturplatte.
  • 9, welche die 9A und 9B enthält, veranschaulicht das hergestellte Halbleitergehäuse nach dem Ausbilden des Schaltkreises, der die Chips miteinander verbindet, gemäß einer Ausführungsform der Erfindung.
  • Wie als Nächstes in 9 veranschaulicht, wird unter Verwendung der strukturierten Resistschicht 75 als eine Ätzmaske das Schaltkreis-Layout durch Ätzen der exponierten dicken Metallschicht 65 und erforderlichenfalls der Keimschicht 55 definiert. Jede exponierte Metallschicht unter der dicken Metallschicht 65 kann entfernt werden. Zum Beispiel kann die obere Metallschicht 40 auf der Oberseite des Laminatsubstrats 10 geätzt und entfernt werden, um Kurzschlüsse zu vermeiden. Die strukturierte Resistschicht 75 wird nach dem Ätzen der exponierten dicken Metallschicht 65 und der Keimschicht 55 entfernt. Nach dem Ätzen der exponierten dicken Metallschicht 65 wird das Metall, wie zum Beispiel Zinn, das die strukturierte Resistschicht 75 bildet, in einem selektiven Zinn-Ätzprozess entfernt.
  • Somit sind nach der Strukturierung der dicken Metallschicht 65 und der Keimschicht 55 mehrere Kontaktstellen 125 über dem Laminatsubstrat 10 ausgebildet. Die mehreren Kontaktstellen 125 können mit den Kontaktbereichen auf den Chips durch Umverteilungsleitungen 135 verbunden werden.
  • Die mehreren Kontaktstellen 125 enthalten einen ersten Gate-Kontakt 121, der durch Umverteilungsleitungen 135 mit der ersten Gate-Kontaktregion 115 gekoppelt ist. Die mehreren Kontaktstellen 125 enthalten einen ersten Source-Kontakt 131, der mit der ersten Source-Kontaktregion 130 gekoppelt und über der ersten Source-Kontaktregion 130 angeordnet ist.
  • Die mehreren Kontaktstellen 125 können einen zweiten Drain-Kontakt 161 enthalten, der über der zweiten Drain-Kontaktregion 160 angeordnet und mit der zweiten Drain-Kontaktregion 160 gekoppelt ist. Die mehreren Kontaktstellen 125 enthalten einen zweiten Gate-Kontakt 151, der durch rückseitige Umverteilungsleitungen und Durchkontakte 31 mit der zweiten Gate-Kontaktregion 150 gekoppelt ist. Gleichermaßen ist ein gemeinsamer Source/Drain-Kontakt 141 mittels rückseitiger Umverteilungsleitungen und Durchkontaktierungen 31 mit der ersten Drain-Kontaktregion 140 und der zweiten Source-Kontaktregion 170 gekoppelt.
  • 10, welche die 10A und 10B enthält, veranschaulicht den hergestellten Halbleiterbaustein nach dem Ausbilden einer Lötmaske gemäß einer Ausführungsform der Erfindung, wobei 10A eine Draufsicht und 10B eine Querschnittsansicht veranschaulicht.
  • Weiter bezugnehmend auf 10, kann eine dielektrische Schicht 90 (Lötmaske) über und unter dem Laminatsubstrat 10 ausgebildet werden. Die dielektrische Schicht 90 kann in einer Ausführungsform ein organisches Material sein. Die dielektrische Schicht 90 kann aus einem Polymer, wie zum Beispiel Poly(p-xylylen)-(parylen), Fotoresistmaterial, Imid, Epoxid, Epoxidharz, Duroplast, Silikon oder Keramik, wie zum Beispiel Materialien, die Kohlenstoff und Silikon umfassen, hergestellt werden. In verschiedenen Ausführungsformen kann die dielektrische Schicht 90 als eine Flüssigkeit oder Paste mittels Siebdruck, Vorhangbeschichtung, Tauchbeschichtung, Aufsprühen usw. oder unter Verwendung eines Trockenfilmlaminats oder einer Trockenfilmschicht abgeschieden werden. Die dielektrische Schicht 90 kann in einigen Ausführungsformen aus einer Gasphase oder einer Lösung abgeschieden werden oder kann gedruckt oder laminiert werden. Die dielektrische Schicht 90 kann dafür verwendet werden, die Schaltkreiskonnektivität weiter zu definieren oder einen oder mehrere Knoten des Schaltkreises mit anderen Potenzialen zu schützen.
  • 11 veranschaulicht eine Querschnittsansicht des Halbleitergehäuses nach dem Ausbilden des Schaltkreis-Layouts und der Lötmaske über der Vorderseite und der Rückseite gemäß Ausführungsformen der Erfindung.
  • Wie oben beschrieben, können die Prozessschritte (7-10) in verschiedenen Ausführungsformen nacheinander zuerst auf der Vorderseite 11 ausgeführt werden, und dann können die Prozessschritte auf der Rückseite 12 wiederholt werden. Alternativ kann in einigen Ausführungsformen ein Prozessschritt zuerst auf einer Seite und dann unmittelbar auf der anderen Seite ausgeführt werden.
  • Bezugnehmend auf 11, ist das Laminatsubstrat 10 so über einem Träger 51 angeordnet, dass sich die Vorderseite 11 darunter und die Rückseite 12 darüber befindet. Die Kontakte auf der Rückseite 12 wurden in einer Ausführungsform wie oben in den 7-10 beschrieben hergestellt.
  • Die zweite Source-Kontaktregion 170 auf der Rückseite des zweiten Chips 120 ist mit dem zweiten Source-Kontaktleiter 171 gekoppelt und mit dem gemeinsamen Source/Drain-Kontakt 141 durch die rückseitigen Umverteilungsleitungen (ähnlich den vorderseitigen Umverteilungsleitungen 135) und einen Durchkontakt 31 gekoppelt. Die zweite Gate-Kontaktregion 150 ist mit dem zweiten Gate-Kontakt auf der Vorderseite 11 durch eine Durchkontaktierung 31 und rückseitige Gate-Elektrodenleiter 152 gekoppelt.
  • 12, welche die 12A und 12B enthält, veranschaulicht ein Halbleitergehäuse nach dem Vereinzeln gemäß Ausführungsformen der Erfindung, wobei 12A die Oberseite und 12B die Rückseite veranschaulicht.
  • Das Laminatsubstrat 10 kann, wie in 12 veranschaulicht, zu Halbleitergehäusen vereinzelt werden. 12A veranschaulicht die Kontaktstellen 125 über der Vorderseite 11 des Laminatsubstrats 10, während 12B den rückseitigen Leiter unter der Rückseite 12 des Laminatsubstrats 10 zeigt.
  • 13 veranschaulicht ein Halbleitergehäuse mit einer zusätzlichen sekundären Laminierung gemäß einer Ausführungsform der Erfindung.
  • In einigen Ausführungsformen ist ein aus diskreten oder mehreren Chips bestehendes oberflächenmontiertes Bauteil (SMD) derart gehäust, dass die Kontakte auf einer Fläche zum Verbinden mit einer Leiterplatte ausgebildet werden. In einigen dieser Ausführungsformen kann ein ultra-dünnes Gehäuse, das gemäß oben beschriebenen Ausführungsformen gebildet wird, Probleme wie zum Beispiel im Hinblick auf die mechanische Stabilität haben. Diese Ausführungsform kann dafür verwendet werden, solche Beschränkungen zu beseitigen. In einer oder mehreren Ausführungsformen kann der Schaltkreis an eine Stabilisierungsschicht, wie zum Beispiel eine Metallplatte, gebondet werden. In einer Ausführungsform kann die Stabilisierungsschicht mittels eines Laminierungsprozesses ähnlich einem Leiterplattenlaminierungs-Herstellungsprozess hinzugefügt werden. Dieser Prozess kann als sekundäre Laminierung bezeichnet werden.
  • Bezugnehmend auf 13, sind mehrere Kontakte 125 auf einer Oberfläche ausgebildet, wodurch ein SMD (surface mounted device) entsteht. In einer Ausführungsform der Erfindung wird anstelle einer Metallplatte eine Verbundschicht 235 auf die Rückseite der Packung laminiert. Die sekundäre Laminierung an einen Träger hat vorteilhafterweise insofern weitere klare Nutzeffekte, als eine dicke Metallschicht vollständig isoliert werden kann oder der Knoten, mit dem sie verbunden wird, ausgewählt werden kann. Das ist besonders für Anwendungen von Vorteil, die eine Wärmesenke verwenden, da die Verbindung der Wärmesenke nicht die zusätzliche Komplexität einer elektrischen Isolierung erfordert.
  • In verschiedenen Ausführungsformen können auch andere Arten von Packungen mittels Ausführungsformen der Erfindung hergestellt werden. Zum Beispiel enthalten die Ausführungsformen der Erfindung auch die Fertigung von Bauelementen.
  • Das auf diese Weise hergestellte Halbleitergehäuse kann in verschiedenen Konfigurationen in einen mehrschichtigen gedruckten Leiterplattenstapel integriert werden. Das Halbleitergehäuse kann als eine Vollschaltkreisstufe verwendet werden, zum Beispiel als ein „Daughterboard“ oder „Piggy-back Board“, bei der es sich um eine Erweiterungsplatine oder „Tochter“ eines Motherboard oder einer Karte handelt.
  • Ausführungsformen der vorliegenden Erfindung verwenden vorteilhafterweise sequenzielle Aufbautechniken. Dadurch reduziert sich die Abfallentstehung während der Verkapselung auf Wafer-Ebene. Zum Beispiel werden dicke Metallschichten nur dort abgeschieden, wo sie erforderlich sind. Materialien brauchen nicht mit teuren und komplizierten Verarbeitungstechniken entfernt oder maschinell bearbeitet zu werden. Des Weiteren werden in verschiedenen Ausführungsformen viele der Prozesse als doppelseitige Arbeitsschritte ausgeführt. Zum Beispiel werden Plattieren, Fotoresist-Entwicklung, Ätzen und Lötmaskenentwicklung zusammen ausgeführt, um die Prozessschritte zu reduzieren.
  • Ausführungsformen der Erfindung verwenden Fotobildgabe-Dielektrika, die zu einem Prozess führen, der einen hohen Grad an Flexibilität in Form, Fläche und Kombination von Öffnungsgröße und -form erlaubt. Dieser Fotoabbildungsprozess erzeugt eine sehr dünne, z. B. etwa 6 µm bis etwa 40 µm dicke dielektrische Schicht. Der Fotoabbildungsprozess erzeugt praktisch keine Oberflächentopologie; darum ist es möglich, sehr kleine, wie auch sehr große Verbindungen zu öffnen. So kann zum Beispiel eine kleine Öffnung neben einer sehr großen Öffnung angeordnet werden. Zum Beispiel kann eine 25 µm große runde Öffnung neben einer quadratischen Öffnung von 100 mm2 ausgebildet werden. Die anschließende Plattierungstechnik ist dank der flachen Topologie ebenfalls sehr einfach, wodurch komplizierte Details wie die Plattierung von Blind-Durchkontaktierungen vermieden werden.
  • Vorteilhafterweise bleiben in verschiedenen Ausführungsformen die Chips durch viele der frühen Verarbeitungsphasen hindurch sichtbar. Darum werden mittels Ausführungsformen der Erfindung komplizierte Verfahren im Zusammenhang mit dem Finden des Chips oder der Blindverarbeitung vermieden. Die folgenden Absätze beschreiben die Prozesse des Aufbaus einer eingebetteten Halbleitergehäusestruktur.
  • Obgleich diese Erfindung mit Bezug auf veranschaulichende Ausführungsformen beschrieben wurde, darf diese Beschreibung nicht in einem einschränkenden Sinn ausgelegt werden. Verschiedene Modifizierungen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden für den Fachmann beim Lesen der Beschreibung erkennbar. Beispielsweise können die in 1 beschriebenen Ausführungsformen mit den in 13 beschriebenen Ausführungsformen kombiniert werden. Gleichermaßen können die Ausführungsformen der vorliegenden Erfindung mit anderen Ausführungsformen derart kombiniert werden, sodass elektronische Module mit einer passiven Komponente gebildet werden. Es ist darum beabsichtigt, dass die beiliegenden Ansprüche alle derartigen Modifizierungen oder Ausführungsformen umfassen.

Claims (21)

  1. Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren umfasst: Ausbilden mehrerer erster Chipöffnungen (20) auf einem Laminatsubstrat (10), wobei das Laminatsubstrat (10) eine Vorderseite (11) und eine gegenüberliegende Rückseite (12) aufweist; Anordnen mehrerer erster Chips (110) in den mehreren ersten Chipöffnungen (20); Ausbilden eines integrierten Abstandshalters (220) um jeden Chip der mehreren ersten Chips (110), wobei der integrierte Abstandshalter (220) die Querschnittsform eines gedrehten „H“ aufweist und in Lücken (Wg) zwischen dem Laminatsubstrat (10) und einer äußeren Seitenwand jedes Chips der mehreren ersten Chips (110) angeordnet wird, wobei der integrierte Abstandshalter (220) den Chip innerhalb des Laminatsubstrats (10) hält, indem er sich teilweise über einen Teil einer Oberseite jedes Chips der mehreren ersten Chips (110) erstreckt; und Ausbilden vorderseitiger Kontakte (125) über der Vorderseite (11) des Laminatsubstrats (10).
  2. Verfahren nach Anspruch 1, wobei das Laminatsubstrat (10) eine obere leitfähige Schicht (40) über der Vorderseite (11) des Laminatsubstrats (10) und eine untere leitfähige Schicht (50) unter der Rückseite (12) des Laminatsubstrats (10) aufweist, wobei das Verfahren des Weiteren das Entfernen eines Teils der oberen und der unteren leitfähigen Schichten (40, 50) von der Vorderseite (11) und der Rückseite (12) um die mehreren ersten Chipöffnungen (20) herum umfasst.
  3. Verfahren nach Anspruch 1 oder 2, das des Weiteren umfasst: Anordnen des Laminatsubstrats (10) auf einem Träger (51) vor dem Anordnen der mehreren ersten Chips (110) in den mehreren ersten Chipöffnungen (20).
  4. Verfahren nach Anspruch 1, 2 oder 3, wobei das Ausbilden des integrierten Abstandshalters (220) umfasst: mittels eines Druckprozesses, Abscheiden eines Abstandshaltermaterials in einer ersten Region um einen Umfangsrand jedes Chips der mehreren ersten Chips (110); und mittels eines Fotoabbildungsprozesses, Entfernen eines Teils des Abstandshaltermaterials von der ersten Region, um den integrierten Abstandshalter (220) zu bilden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das weiterhin umfasst: Ausbilden mehrerer zweiter Chipöffnungen (20) auf einem Laminatsubstrat (10); Anordnen mehrerer passiver Bauelemente innerhalb der mehreren zweiten Chipöffnungen (20); und Ausbilden eines integrierten Abstandshalters (220) um jedes der mehreren passiven Bauelemente, wobei der integrierte Abstandshalter (220) die mehreren passiven Bauelemente innerhalb des Laminatsubstrats (10) hält.
  6. Verfahren nach einem der Ansprüche 1 bis 4, das weiterhin umfasst: Ausbilden mehrerer zweiter Chipöffnungen (20) auf einem Laminatsubstrat (10); Anordnen mehrerer zweiter Chips (120) innerhalb der mehreren zweiten Chipöffnungen (20); und Ausbilden eines integrierten Abstandshalters (220) um jeden der mehreren zweiten Chips (120), wobei der integrierte Abstandshalter (220) die mehreren zweiten Chips (120) innerhalb des Laminatsubstrats (10) hält.
  7. Verfahren nach einem der Ansprüche 1 bis 6, das weiterhin umfasst: Auftragen eines Metallmaterials (55) derart, dass die Vorderseite (11) des Laminatsubstrats (10), eine Oberseite des integrierten Abstandshalters (220) und die Oberseite jedes Chips der mehreren ersten Chips (110) bedeckt werden; Ausbilden eines Schaltkreis-Layouts, das die Metallmaterialbeschichtung (55) und eine dicke leitfähige Schicht (65) umfasst, die über der Metallmaterialbeschichtung (55) ausgebildet ist; und Ausbilden einer Lötmaske (90), die Teile des Schaltkreis-Layouts bedeckt.
  8. Verfahren nach Anspruch 7, wobei das Metallmaterial (55) und die dicke leitfähige Schicht (65) Kupfer umfassen.
  9. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin umfasst: Ausbilden einer Durchgangsöffnung (30) auf dem Laminatsubstrat (10) während des Ausbildens der mehreren ersten Chipöffnungen (20); und Ausbilden einer Durchkontaktierung (31) mit einem Metall durch Ausfüllen der Durchgangsöffnung (30) nach dem Ausbilden des integrierten Abstandshalters (220).
  10. Verfahren nach Anspruch 9, wobei das Ausbilden der Durchgangsöffnung (30) umfasst: Ausbilden einer Resistschicht (75) über dem Laminatsubstrat (10); Strukturieren der Resistschicht (75) mittels Lithographie; und Ätzen des Laminatsubstrats (10) unter Verwendung der Resistschicht (75) als eine Ätzmaske.
  11. Verfahren nach Anspruch 9 oder 10, wobei ein Verhältnis einer Breite der Durchgangsöffnung (30) zu einer Breite jeder Öffnung der mehreren ersten Chipöffnungen (20) etwa 1:200 bis etwa 1:500 beträgt.
  12. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin das Vereinzeln des Laminatsubstrats (10) zu einzelnen Bausteinen umfasst.
  13. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren umfasst: Ausbilden mehrerer Durchgangsöffnungen (30) auf dem Laminatsubstrat (10); Ausfüllen der mehreren Durchgangsöffnungen (30) mit einem leitfähigen Material; und Koppeln mindestens einiger der Kontakte (125) mit rückseitigen Kontakten unter den mehreren ersten Chips (110).
  14. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin umfasst: Entfernen des Trägers (51) nach dem Ausbilden des integrierten Abstandshalters (220).
  15. Halbleitergehäuse umfassend: ein Laminatsubstrat (10) mit einer ersten Chipöffnung (20); einen ersten Chip (110), der in der ersten Chipöffnung (20) angeordnet ist; und einen ersten Abstandshalter (220), der innerhalb einer ersten Lücke (Wg) zwischen dem Laminatsubstrat (10) und dem ersten Chip (110) angeordnet ist, wobei der erste Abstandshalter (220) um einen Umfangsrand des ersten Chips (110) angeordnet wird, wobei der erste Abstandshalter (220) einen Teil einer Oberseite (11) des ersten Chips (110) und einen Teil einer gegenüberliegenden Unterseite (12) des ersten Chips (110) und eine Ober- und eine Unterseite (11, 12) des Laminatsubstrats (10) so bedeckt, dass die Querschnittsform eines gedrehten „H“ entsteht.
  16. Gehäuse nach Anspruch 15, wobei der Abstandshalter (220) ein isolierendes Material umfasst.
  17. Gehäuse nach einem der Ansprüche 15 bis 16, das weiterhin eine Durchkontaktierung (31) umfasst, die innerhalb des Laminatsubstrats (10) angeordnet ist, wobei die Durchkontaktierung (31) eine leitfähige Region unter dem ersten Chip (110) mit einem Kontakt (125) über dem ersten Chip koppelt.
  18. Gehäuse nach einem der Ansprüche 15 bis 17, das weiterhin Umverteilungsleitungen umfasst, die über dem Laminatsubstrat (10) angeordnet sind.
  19. Gehäuse nach einem der Ansprüche 15 bis 18, das weiterhin umfasst: einen zweiten Chip (120), der innerhalb einer zweiten Chipöffnung (20) innerhalb des Laminatsubstrats (10) angeordnet ist, wobei der erste Chip (110) von dem zweiten Chip (120) durch einen Abschnitt des Laminatsubstrats (10) isoliert ist; und einen zweiten Abstandshalter (220), der innerhalb einer zweiten Lücke (Wg) zwischen dem Laminatsubstrat (10) und dem zweiten Chip (120) angeordnet ist, wobei der zweite Abstandshalter (220) um einen Umfangsrand des zweiten Chips (120) angeordnet ist und die Querschnittsform eines gedrehten „H“ aufweist.
  20. Gehäuse nach Anspruch 19, wobei der zweite Chip (120) ein passives Bauelement ist.
  21. Gehäuse nach einem der Ansprüche 15 bis 20, wobei der erste Chip (110) und das Laminatsubstrat (10) ungefähr die gleiche Dicke haben.
DE102013203919.0A 2012-03-08 2013-03-07 Halbleitergehäuse und Verfahren zu ihrer Herstellung Active DE102013203919B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/415,556 2012-03-08
US13/415,556 US9281260B2 (en) 2012-03-08 2012-03-08 Semiconductor packages and methods of forming the same

Publications (2)

Publication Number Publication Date
DE102013203919A1 DE102013203919A1 (de) 2013-09-12
DE102013203919B4 true DE102013203919B4 (de) 2021-03-11

Family

ID=49029776

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013203919.0A Active DE102013203919B4 (de) 2012-03-08 2013-03-07 Halbleitergehäuse und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US9281260B2 (de)
CN (1) CN103311134B (de)
DE (1) DE102013203919B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
US9941229B2 (en) * 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
US9653322B2 (en) * 2014-06-23 2017-05-16 Infineon Technologies Austria Ag Method for fabricating a semiconductor package
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US9961758B1 (en) 2016-10-10 2018-05-01 Nidec Motor Corporation Packaging a printed circuit board having a plurality of semiconductors in an inverter
DE102019103281B4 (de) * 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US7294529B2 (en) * 2002-01-31 2007-11-13 Imbera Electronics Oy Method for embedding a component in a base
US20080115349A1 (en) * 2006-11-21 2008-05-22 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded printed circuit board

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5886398A (en) 1997-09-26 1999-03-23 Lsi Logic Corporation Molded laminate package with integral mold gate
US20020030257A1 (en) 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
US6238954B1 (en) 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US6737301B2 (en) 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US6396135B1 (en) 2000-12-21 2002-05-28 National Semiconductor Corporation Substrate for use in semiconductor packaging
US6917461B2 (en) 2000-12-29 2005-07-12 Texas Instruments Incorporated Laminated package
US20030031830A1 (en) 2001-08-13 2003-02-13 Ming Sun Printed circuit boards and printed circuit board based substrates structures with multiple core layers
JP2003209259A (ja) 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び半導体チップ
US6747341B2 (en) 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US6713317B2 (en) 2002-08-12 2004-03-30 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP2006351565A (ja) 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
US7472360B2 (en) 2006-06-14 2008-12-30 International Business Machines Corporation Method for implementing enhanced wiring capability for electronic laminate packages
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
SG146460A1 (en) 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP4970388B2 (ja) * 2008-09-03 2012-07-04 株式会社東芝 半導体装置及び半導体装置の製造方法
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
WO2010038489A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
JP2011211077A (ja) 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 半導体積層パッケージ及びその製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US8736046B2 (en) * 2011-10-18 2014-05-27 Stmicroelectronics Asia Pacific Pte Ltd. Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture
US9590402B2 (en) * 2014-09-12 2017-03-07 Ppc Broadband, Inc. Universal mounting clip for signal-carrying cables

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US7294529B2 (en) * 2002-01-31 2007-11-13 Imbera Electronics Oy Method for embedding a component in a base
US20080115349A1 (en) * 2006-11-21 2008-05-22 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded printed circuit board

Also Published As

Publication number Publication date
CN103311134A (zh) 2013-09-18
DE102013203919A1 (de) 2013-09-12
US20130234283A1 (en) 2013-09-12
US20160293550A1 (en) 2016-10-06
US9824977B2 (en) 2017-11-21
US9281260B2 (en) 2016-03-08
CN103311134B (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102014115509B4 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE69838849T2 (de) Mehrchip-Modulstruktur und deren Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE102014111195B4 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE102007063301A1 (de) RF-Modulpackage
DE102017220175A1 (de) Platinentechnologie für leistungselektronische Schaltungen
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102014115750A1 (de) Vorrichtung mit Halbleiter-Chips und Verfahren zur Herstellung einer solchen Vorrichtung
DE102008000842A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE112017001101T5 (de) Halbleitervorrichtung, elektronisches Modul, elektronische Einrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102009060480A1 (de) Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102020120758A1 (de) Bauteilträger, Verfahren zum Herstellen desselben und Verfahren zum Abschirmen eines strukturellen Merkmals in einem Bauteilträger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative