CN103311134A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103311134A
CN103311134A CN2013100740660A CN201310074066A CN103311134A CN 103311134 A CN103311134 A CN 103311134A CN 2013100740660 A CN2013100740660 A CN 2013100740660A CN 201310074066 A CN201310074066 A CN 201310074066A CN 103311134 A CN103311134 A CN 103311134A
Authority
CN
China
Prior art keywords
wafer
laminated substrates
distance piece
opening
integral type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100740660A
Other languages
English (en)
Other versions
CN103311134B (zh
Inventor
马丁·斯坦丁
安德鲁·罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103311134A publication Critical patent/CN103311134A/zh
Application granted granted Critical
Publication of CN103311134B publication Critical patent/CN103311134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了半导体封装件和制造半导体封装件的方法。在一个实施例中，制造半导体封装件的方法包括，在层压衬底上形成多个第一晶圆开口。所述层压衬底具有正面和相反的背面。多个第一晶圆放置在所述多个第一晶圆开口内。在所述多个第一晶圆中的每个晶圆周围形成整体式间隔件。所述整体式间隔件设置在层压衬底和多个第一晶圆中的每个晶圆的外侧壁之间的间隙内。所述整体式间隔件通过在所述多个第一晶圆中的每个晶圆的顶表面的一部分上部分地延伸而将晶圆保持在层压衬底内。在层压衬底的正面上形成正面触点。

Description

半导体封装件及其制造方法
技术领域
本发明总体涉及半导体器件，并且更具体而言，涉及半导体封装件及其制造方法。
背景技术
半导体器件用于多种电子和其他应用中。半导体器件包括集成电路或分立器件，通过在半导体晶片上沉积多种薄膜材料，从而在半导体晶片上形成这种集成电路或分立器件。
使用各种封装技术来封装半导体器件。普通印刷电路板包括芯部件或层（其通常称为PCB芯层压层）以及在芯层的任一侧上层压的一个或多个额外层。PCB可包括夹在一起的多个导电层和绝缘层。绝缘层可为玻璃纤维片或其他介电材料，用于电隔离导电层并且用于为安装元件提供结构强度。玻璃纤维片可浸渍树脂或环氧，其为用于与金属形成粘合的热固性树脂的一族。导电层通常由铜箔制成，使用热和压力将导电层层压到绝缘层。蚀刻铜箔，以便形成为电信号提供导电路径的信号迹线。通常钻取或冲出孔或互连过孔，以便在不同层上的某些迹线之间提供导电路径。通常，制造后，将印刷电路板（PCB）填充元件，并且在半导体器件的情况中，这些元件作为封装器件而提供。这些封装器件可具有多种形式，包括超模制通孔或表面安装器件或球形栅格阵列（BGA）、塑料球形栅格阵列（PBGA）、倒装芯片式芯片级封装件（CSP）（FCBGA）。
半导体封装件必须提供优异的性能，而不提高成本。设计必须继续推动性能界限并且利用更有效的制造方法减低成本。
发明内容
通过本发明的说明性实施例，通常解决或避开这些和其他问题，并且通常实现技术优势。
根据本发明的一个实施例，一种制造半导体封装件的方法包括，在层压衬底上形成多个第一晶圆开口。所述层压衬底具有正面和相反的背面。多个第一晶圆位于所述多个第一晶圆开口内。在所述多个第一晶圆中的每个晶圆周围形成整体式间隔件。所述整体式间隔件设置在层压衬底和多个第一晶圆的每个晶圆的外侧壁之间的间隙内。通过在所述多个第一晶圆的每个晶圆的顶表面的一部分上部分地延伸，所述整体式间隔件将晶圆保持或固定在层压衬底内。在层压衬底的正面上形成正面触点。
根据本发明的一个替换实施例，一种制造半导体封装件的方法包括，在层压衬底上形成多个第一晶圆开口和多个贯穿开口。将多个第一晶圆放置在所述多个第一晶圆开口内。在所述多个第一晶圆的每个晶圆周围形成整体式间隔件。所述整体式间隔件设置在层压衬底和多个第一晶圆的每个晶圆的外侧壁之间的间隙内。通过在所述多个第一晶圆的每个晶圆的一部分顶表面上部分地延伸，所述整体式间隔件将晶圆保持在层压衬底内。将多个贯穿开口装满导电材料。在层压衬底上形成触点。至少一些触点与多个第一晶圆之下的背面触点耦接。
根据本发明的一个替换实施例，一种半导体封装件包括：层压衬底，其具有第一晶圆开口；第一晶圆，其设置在所述第一晶圆开口内；以及第一间隔件，其设置在层压衬底和第一晶圆之间的第一间隙内。所述第一间隔件设置在第一晶圆的周边。所述第一间隔件覆盖第一晶圆的一部分顶表面以及第一晶圆的相反的底表面的一部分。
上文中已经相当广泛地概述了本发明的实施例的特征，从而可更好地理解本发明的以下详细描述。后文中会描述本发明的实施例的其他特征和优点，这些特征和优点构成本发明的权利要求书的主题。本领域的技术人员应理解的是，所公开的概念和特定实施例可容易地用作修改或设计执行本发明的相同目标的其他结构或工艺的基础。本领域的技术人员还应认识到，这种等效的结构不背离所附权利要求书中所提出的本发明的精神和范围。
附图说明
为了更完整地理解本发明及其优点，现在接合附图，参看以下描述，其中：
图1包括图1A-1C，其示出了根据本发明的实施例制造的半导体封装件，其中，图1A为顶视图而图1B和1C为不同的剖视图；
图2示出了本发明的各种实施例中所使用的层压衬底，其中，图2A为顶视图，并且图2B为放大的剖视图；
图3示出了在本发明的各种实施例中移除一部分金属层之后的层压衬底，其中，图3A为顶视图，并且图3B为放大的剖视图；
图4示出了在本发明的各种实施例中将层压衬底安装在载体上并且将晶圆放置在晶圆开口内之后的层压衬底，其中，图4A为顶视图，并且图4B为放大的剖视图；
图5包括图5A-5D，其示出了根据本发明的一个实施例的形成了部分间隔件结构之后的层压衬底，其中，图5A为顶视图，并且图5B为放大的剖视图；
图6为根据本发明的一个实施例的形成了整体式间隔件结构之后的层压衬底的剖视图；
图7示出了根据本发明的一个实施例的将层压衬底的两侧电镀之后的层压衬底，其中，图7A为顶视图，并且图7B为放大的剖视图；
图8为根据本发明的一个实施例的在层压衬底上形成图案化抗蚀层之后制造的半导体封装件的剖视图；
图9包括图9A和9B，其示出了根据本发明的一个实施例的形成了与晶圆互连的电路之后制造的半导体封装件，其中，图9A为顶视图，并且图9B为剖视图；
图10包括图10A和10B，其示出了根据本发明的一个实施例的形成焊接掩模之后制造的半导体封装件，其中，图10A为顶视图，并且图10B为剖视图；
图11为根据本发明的实施例的形成电路布置图和焊接掩模之后的半导体封装件的剖视图；
图12包括图12A和12B，其示出了根据本发明的实施例的进行切割（singulation，单个化）之后的半导体封装件，其中，图12A显示了顶面，并且图12B显示了背面；以及
图13示出了根据本发明的一个实施例的具有一个额外二次层压的半导体封装件。
除非另有说明，不同的图中，相应的标记和符号通常表示相应的部件。绘制视图，以便清晰地显示实施例的相关方面，并且这些视图无需按比例绘制。
具体实施方式
下面详细讨论各种实施例的制造和使用。然而，应理解的是，本发明提供多个适用的发明概念，可在很多特定的背景中体现这些概念。所讨论的特定实施例仅仅说明了制造和使用本发明的具体方式，并不限制本发明的范围。
在半导体技术内，通过从一个技术节点扩展到另一个技术节点，已经连续提高了FoM（品质因数）和电路效率，同时降低了每个晶体管的成本。在装置扩展的同时，连接区域也在扩展，这就增大了每个规定区域的功率密度。需要改进封装，以便防止寄生元件封装超过半导体晶圆内进行的改进。因此，必须与半导体器件进行连接，这种连接最佳地使用晶圆的可用区域。这些连接必须在与元件用户所使用的普通电子组装方法兼容的接触区域和间距内终止，比如，表面安装技术。
普通半导体封装件技术使用焊料、导电胶和其他方法，将晶圆（芯片）连接到导体，这就产生了损耗较高的连接路径。甚至在最佳实践的情况下，所有“焊接”操作的行为产生阻抗较高的金属间形成物。
晶圆（芯片）的正面上通常使用的连接方法甚至更差。引线接合法、带线接合法（ribbon-bonding）以及芯片接合法产生横截面积较小的导电路径。由于芯片变小，所以当物理连接面积减小并且难以执行引线接合法、芯片接合法等方法时，问题就增多。最近，技术方面，已经开始利用半嵌入式和嵌入式技术。然而，这些技术所使用的微孔技术在连接横截面尺寸和过孔间距（相邻的过孔之间的距离）方面具有限制，其更大程度地增大了电流密度以及热导率。
在各种实施例中，本发明讲授了各种方法，其提高接触区域和到半导体晶圆的两侧和这种封装件的接触质量。
通过使用其厚度与晶圆相似的芯层压层，本发明的各种实施例实现了多种优点。芯层压层用作所有后续建立阶段的结构基础，这些建立阶段基于顺序建立技术。在整个组装工艺中，这种方法具有多个优点。第一个优点在于，整个技术使用非常廉价的材料，很少造成浪费，并且具有更少的处理阶段，这就产生了简单便宜的最终产品。顺序建立方法表示，使用光成像电介质可形成晶圆的开口。这就实现了封装和电路布置图所需的形成具有任何形状或形式的大面积的连接。有利地，无需复杂处理和技术，就实现了这个目的。
图1包括图1A-1C，其示出了根据本发明的实施例制造的半导体封装件，其中，图1A为顶视图并且图1B和1C为不同的剖视图。
参看图1A，半导体封装件包括多个晶圆，其嵌入层压衬底10内（也见图1B和1C的剖视图）。例如，封装件包括第一晶圆110和第二晶圆120。第一晶圆和第二晶圆110和120具有多个触点125或接触焊盘，用于进行外部连接、输入/输出等等。作为一个实例，多个触点125包括与第一晶圆110的栅极耦接的第一栅极触点121、与第一晶圆110的源极耦接的第一源极触点131、以及与第一晶圆110的漏极耦接的共同的源极/漏极触点141。同样，多个触点125包括与第二晶圆120的栅极耦接的第二栅极触点151以及与第二晶圆120的漏极耦接的第二漏极触点。在各种实施例中，根据晶圆的类型，可具有相应数量的接触焊盘。以上实例阐述了封装和连接分立式晶体管晶圆的一种方法。如图所示，接触区域由介电层90包围。
参看图1B，晶圆设置在层压衬底10内。根据将第一晶圆110与第二晶圆120分开的层压衬底10的一部分10A（图1C），每个晶圆被层压衬底10的区域分开。
整体式间隔件220设置在晶圆和层压衬底10之间的间隙内。在各种实施例中，整体式间隔件220也设置在晶圆的一部分之上，从而机械保持或固定晶圆。例如，在所显示的实施例中，整体式间隔件220的横截面形状为“I”或旋转的“H”形。在各种实施例中，可使用覆盖晶圆的顶表面和底表面的其他形状。在处理过程中，并且随后在产品的使用期限内，整体式间隔件220有利地将晶圆保持在层压衬底10内。在各种实施例中，晶圆的至少一部分周边具有“I”形剖面。在某些实施例中，晶圆的某部分周边（而非整个周边）具有“I”形剖面。
若有的话，那么背面触点可与使用通孔31的正面、背面以及正面再分配迹线或迹线耦接。作为一个实例，第二晶圆120上的第二漏极接触区域160具有较厚的导电焊盘区域（第二漏极触点161）。第二栅极接触区域150与使用通孔31的正面11上的第二栅极触点151和背面栅极导体152耦接。
同样，参看图1C，背面接触区域（第二源极接触区域170）通过第二源极接触导体171与第一漏极接触区域140之下的第一漏极接触导体142耦接，其与共同的源极/漏极触点141耦接（图1A）。
上述实际电路为一个实例，并且在各种实施例中，可使用任何需要的电路。上述电路为简单的高端/低端半桥布置图，其可用于同步降压应用中。电路为一个可能的应用，用于垂直导电电路，其可与其他实施例中的无源元件一起使用，在2011年9月14日提交的申请序号为13/232,803的共同待审的申请中，更详细地进行描述，该申请通过引用并入本文中。在本发明中所描述的所述实施例中，层板衬底10相当薄。然而，本发明的实施例也可用于将晶圆进一步嵌入多层印刷电路板内。
在一个或多个实施例中，本发明讲授了构造超薄封装件，虽然在一个替换的实施例中，封装件厚度可为大约200μm到大约300μm，但是，该超薄封装的总厚度小于大约100μm、以及为大约50μm到大约100μm。
图2-图12示出了根据本发明的实施例在不同的制造阶段的半导体封装件。
以下工艺描述讲授了通过垂直半导体晶圆（即，在两个表面上具有触点的晶圆）形成封装件时，没有限制妨碍或阻止本技术制造所有节点位于一个表面（上表面或下表面）上的电路。
图2示出了本发明的各种实施例中所使用的层压衬底10，其中，图2A为顶视图，并且图2B为放大的剖视图。层压衬底10具有芯材料层15，所述芯材料层在顶部和底部上覆盖着上金属层40和下金属层50，如图2B的剖视图中所示。在一个实施例中，芯材料层15可包括玻璃纤维增强环氧树脂。在各种实施例中，上金属层40和下金属层50包括铜。在一个或多个实施例中，将上金属层和下金属层40和50预先层压到芯材料层15的顶表面和底表面中。在印刷电路板（PCB）制造的领域中，具有这种结构的这个层压衬底10可称为芯层压板。
在各种实施例中，在层压到芯材料层15中之前，预先处理上金属层和下金属层40和50内的金属并且将其粗糙化，其通常（虽然并非仅仅）以有机为基础。因此，上金属层和下金属层40和50有利地具有非常高的剥离强度。相反，在进行普通处理时，不能获得剥离强度较高的金属层，其中，在随后的处理过程中，例如，在形成再分配线路的过程中，在非金属材料上沉积金属层。
可用作芯材料层15的材料的实例包括FR4材料（环氧醛或环氧酚醛材料）、双马来酰亚胺（BT）材料、聚酰亚胺、氰酸酯、陶瓷、基于矿物质的层压层、玻璃状非晶材料。尤其在芯材料层15的材料为有机材料时，可由玻璃织物、纸、纤维或填料来加强该芯材料层15。
在各种实施例中，层压衬底10的厚度与其内封装的晶圆大致相同。例如，要放置的晶圆的厚度为大约100μm时，芯材料层15的厚度可大约为80μm，而上金属层和下金属层40和50的厚度均可为大约10μm，从而层压衬底10的总厚度也大约为100μm。在各种实施例中，芯材料层15和上金属层和下金属层40和50之间的厚度比率可变化，从而生成大致相同的总厚度。在各种实施例中，芯材料层的厚度为要封装的晶圆的厚度的大约70%到大约90%。
如图2A和2B中所示，在层压衬底10内形成多个开口。在各种实施例中，在这个处理阶段或者随后根据可用的工艺选择，可形成多个开口。
在各种实施例中，使用各种技术，诸如，钻孔、通路（routing）、冲孔、化学加工、激光消融、激光切割、等离子刻蚀、水注切割等等，可形成多个开口。
多个开口包括用于放置晶圆的晶圆开口20以及用于电连接晶圆（若有的话）的背面触点和正面的贯穿开口30。在各种实施例中，将晶圆开口20切割成略微大于要放置的晶圆，从而晶圆轻易地装入晶圆开口20内，并且在晶圆安放的过程中，允许具有某种不准确性。在一个或多个实施例中，晶圆开口20的宽度和要放置的晶圆的宽度之间的差异为每侧大约50μm，并且在各种实施例中，每侧为大约20μm到大约100μm（见图4B，其显示了间隙的宽度Wg）。这个间隙可取决于几个因素，诸如，切割精度、层压材料的稳定性以及晶圆放置精度。如图所示，晶圆开口20在转角处可具有其他的形状/结构，以便增强保持晶圆的机械稳定性。
图3示出了在本发明的各种实施例中移除一部分金属层之后的层压衬底，其中，图3A为顶视图，并且图3B为放大的剖视图。
参看图3A，从晶圆开口20的边缘周围移除上金属层和下金属层40和50。移除金属材料，以便避免发生金属短路。因此，从层压衬底10的顶部和底部移除金属层。在各种实施例中，使用蚀刻工艺，移除上金属层和下金属层40和50，以便形成蚀刻背面区域60，如图3B中所示。形成保护不被蚀刻的金属区域的抗蚀剂之后，可执行蚀刻背面过程。
在一个或多个实施例中，将上金属层和下金属层40和50移除大约蚀刻背面距离EB。在各种实施例中，蚀刻背面距离EB可取决于随后的处理能力。在一个或多个实施例中，蚀刻背面距离EB为大约100μm到大约500μm。在一个实施例中，通过金属蚀刻工艺，进行移除。如上面参照图2所述，在某些实施例中，根据所使用的工艺，切割层压衬底10和蚀刻金属层的顺序可交换。
图4示出了在本发明的各种实施例中将层压衬底安装在载体上并且将晶圆放置在晶圆开口内之后的层压衬底，其中，图4A为顶视图，并且图4B为放大的剖视图。
参看图4B，将层压衬底10安装在载体50上。因此，依然露出层压衬底10的正面11，而在载体50上支撑背面12。载体50可包括刚性载体或者可为胶带（tape）。在刚性衬底的情况下，载体50的顶层可包括粘合层，用于在处理的过程中保持层压衬底10。
然后，将晶圆放入晶圆开口20内。在各种实施例中，可通过两种方法向上放置晶圆。例如，通过普通的垂直场效应晶体管（FET）装置，栅极和源极可朝上或朝下。组件内晶圆的配置取决于电路配置并且可为任何布置图。
图4B也示出了上述蚀刻背面距离EB、以及晶圆（例如，第一晶圆110）和层压衬底10之间的间隙Wg的宽度。
作为一个实例，图4A显示了第一晶圆110的顶表面，第一晶圆具有位于第一晶圆开口内的第一栅极接触区域115和第一源极接触区域130。第一晶圆110在底部也包括第一漏极接触区域140。在一个表面上具有第二漏极接触区域160的第二晶圆120位于相邻的第二晶圆开口20内，在图3B中进行了显示。第二晶圆120在相反侧上具有第二栅极接触区域150和第二源极接触区域170。第一晶圆110和第二晶圆120的接触区域包括导电材料41，在一个实施例中，该导电材料可包括铜或铝。
有利地，在各种实施例中，半导体晶圆/芯片可通过任何一种方式轻易地向上放置在层压衬底10内。
图5包括图5A-5D，其示出了根据本发明的一个实施例的形成部分间隔件结构之后的层压衬底，其中，图5A为顶视图，并且图5B为放大的剖视图。
在将晶圆放置在晶圆开口20内之后，从层压衬底10的正面11沉积该部分间隔件200。因此，沿着第一晶圆和第二晶圆110和120的周边，形成部分间隔件200（图5A）。部分间隔件200也在第一晶圆110和第二晶圆120的顶表面上延伸。
当层压衬底10倒转时，该部分间隔件200将晶圆保持在位。该部分间隔件200也保护晶圆的边缘并且也可用作电介质，用于图案化晶圆的触点。该部分间隔件200也可直接用于形成介电层，以便将晶圆触点图案化。部分间隔件200也用于补充已经在晶圆高度处沉积的现有介电层。或者，在部分间隔件200上可印制一个额外的介电层，以便图案化晶圆触点。
在各种实施例中，可通过几种方式沉积该部分间隔件200，包括使用丝网印刷、覆墨、幕式涂敷法、喷射沉积等等。部分间隔件200的材料在一个实施例中可为光成像或光图案化材料，以便于进行处理并且提高图案化精度。在一个实施例中，图案丝网印刷工艺与光成像一起用于将材料精确地图案化。下面进一步进行描述的这种系统减少了材料浪费，并且利用这两种工艺的强项（strength）。
在各种实施例中，可在至少两个步骤中产生间隔件结构，并且可从顶表面和底表面沉积间隔件结构。在一种情况下，可使用通过模板进行的网筛工艺（有时，称为丝网印刷，其为PCB制造时依然使用的一种工艺），将间隔件结构沉积，作为图案化结构。或者，在一个实施例中，可使用金属孔版印刷，沉积间隔件结构。然而，对于本发明的实施例中可使用的非常精细的几何形状而言，更擅长用于更大特征的这些技术并非最佳技术。
根据本发明的各种实施例，使用印刷工艺（诸如，丝网印刷工艺），形成间隔件结构，但是使用模板（stencil）仅仅印刷较小的区域，然后通过平板印刷术工艺（光成像）进行处理，并且然后将剩余材料转移走（developed away）。
如图5C中所示，例如，使用丝网印刷工艺，可在第一晶圆110的晶圆边缘周围，沉积周边孔版印刷体201。周边孔版印刷体的厚度可大约为该工艺限制所允许的几毫米（mm），例如，2mm。在各种实施例中，可将间隔件材料作为液体或浆糊进行印制。
接下来，如图5D中所示，可使用平板印刷术工艺，将周边孔版印刷体201曝光，并且将剩余材料转移走。例如，周边孔版印刷体的厚度可从大约几毫米（mm）（例如，2mm）减小为几百微米（例如，200μm），从而形成部分间隔件200。间隔件材料填充第一晶圆110和层压衬底10之间的间隙。图5B中显示了沉积间隔件材料之后的结构。
此外，在多种情况下，该技术可要求介电层，以限定或者可能分离晶圆的接触区域。因此，例如，该设计可包括驱动器IC，其具有间隔紧密的排列在一起的焊盘。或者，由于需要在功率晶圆内的栅极到源极区域（IGBT上的发射极到基极）之间产生更大的距离，所以需要介电层。当间隔件材料与介电层相同时，可产生介电层，作为间隔件生成步骤的一部分，例如，通过丝网印刷和光成像。在其他实施例中，间隔件材料可与介电层材料不同。
在替换的实施例中，通过喷射、幕式涂敷、浸涂、滴涂、以及本领域的技术人员了解的其他工艺，可沉积用于形成间隔件结构和介电层的材料。然而，这些替换的工艺使用材料覆盖整个层压衬底，从而在随后的光成像/显影过程中，必须移除大部分材料。有利地，使用上述丝网/孔版印刷，在显影过程中减少了要移除的材料量，从而减少了材料浪费，并且降低了成本。
在一个或多个实施例中，用于形成间隔件结构200和整体式间隔件220的间隔件材料为光成像材料，从而如上所述，可将这些材料进行光成像。光成像材料可用于多个应用中，诸如，电介质和焊接掩模。光成像材料通常基于环氧系统，并且可为光阻剂。间隔件材料可基于多个潜在的聚合物化学品，包括环氧树脂、丙烯酸盐族（system）、氰酸酯等等。
在替换实施例中，可使用选择性的紫外线（UV）固化工艺，代替光成像。因此，间隔件材料也可为UV固化材料。一旦这些材料被选择性UV固化，就可移除（例如，冲洗掉）剩余材料，其方式与光成像显影工艺的方式相似。
在某些实施例中，在层压衬底10位于载体50上时，在沉积间隔件300的材料之后，执行热处理。热处理将间隔件材料固化，以便形成该部分间隔件200。执行热处理之后，从载体50移除层压衬底10。该部分间隔件200保持晶圆并且防止晶圆从层压衬底10掉出。
图6为根据本发明的一个实施例的形成了间隔件结构之后的层压衬底的剖视图。
参看图6，从载体50移除层压衬底10，并且将正面11放置在载体51上。在某些实施例中，由于部分间隔件200可支撑晶圆，所以不需要一个额外的载体。从层压衬底10的背面12沉积间隔件材料。在一个实施例中，间隔件材料可为与上述材料相同的材料。在替换的实施例中，沉积在背面12上的间隔件材料可与沉积在正面11上的间隔件材料不同。
沉积间隔件材料之后，可进行另一种热固化，以便形成整体式间隔件220。整体式间隔件220形成单个结构，其包括从正面11和背面12沉积和固化的间隔件材料。整体式间隔件220具有“I”形状，从而至少一部分整体式间隔件220覆盖层压衬底10的顶表面和晶圆的顶表面。同样，一部分整体式间隔件220覆盖层压衬底10的底表面和晶圆的底表面。
因此，在一个或多个实施例中，本发明讲授了将晶圆保存或保持在芯层压板（诸如，层压衬底10）内的方法，例如，在处理的过程中。光成像或紫外线固化间隔件材料用于在一个实施例中保持晶圆。在半导体晶圆/芯片的周边以及层压衬底10内的晶圆开口20的边缘周围，形成整体式间隔件220。制成的间隔件为精心设计的聚合物材料，形成“I”形剖面结构，该结构在半导体器件表面和层压衬底10的表面上延伸。这种间隔件结构保持、保护以及形成封装结构的牢固结构部件。
图7示出了根据本发明的一个实施例的形成了部分间隔件结构的之后的层压衬底，其中，图7A为顶视图，并且图7B为放大的剖视图。
已经形成整体式间隔件220之后，可从任何支撑载体50移除层压衬底10。对层压衬底10进行金属化处理。有利地，芯片贴装技术不需要进行从间隔件中清理残余物的随后处理或者图案化处理。然而，在某些实施例中，在金属化之前，金属和非金属表面需要进行表面制备/活化。在各种实施例中，在这个工艺阶段之前，可使用表面制备技术（诸如，酸或碱漂洗、轻度表面腐蚀、等离子体和氧气清洗）。
本发明的实施例有利地使用化学电镀技术，同时处理层压衬底10的两侧。在化学电镀的过程中，将包括晶圆的层压衬底10浸入电镀槽内。因此，将两侧暴露到电镀槽内，并且因此立即进行处理。在一个或多个实施例中，在化学沉积工艺中，也可同时填充通孔31。
利用PCB型电镀工艺时，也可尽可能多地结合随后的工艺。因此，例如，通过按照顺序在层压衬底10的任一侧上进行涂覆，然后按照顺序一次露出一侧，从而沉积图案化的抗蚀层75（图8）。然而，通过将层压衬底10浸入合适的显影剂或蚀刻剂内，可同时为两侧有利地进行显影和蚀刻。
或者，在一个实施例中，可使用电镀工艺。在这种实施例中，在层压衬底10的顶表面和相反的底表面上可选地形成种子层55。由于层压衬底10上的上金属层40可用作种子层，所以种子层55是可选的。使用金属沉积工艺（诸如，溅射）、气相沉积工艺（包括化学气相沉积（CVD）、等离子体气相沉积（PVD）），可形成种子层55。如果形成种子层的话，那么可覆盖种子层55。可在作为覆盖层的整个表面上形成种子层55，包括在层压衬底10的非金属区域上。
在层压衬底10的顶表面和相反的底表面上的种子层55上，形成厚金属层65。在各种实施例中，使用电沉积工艺（诸如，电镀），可在种子层55上形成厚金属层65。在一个替换的实施例中，层压衬底10的正面11和背面12进行化学沉积工艺。厚金属层65可沉积为覆盖层（blanket layer），随后，如图7中所示，在一个实施例中，可将金属层65图案化。
可在正面11上形成种子层55和厚金属层65，并且然后，可将层压衬底10放置在另一个载体上。种子层55和厚金属层65可形成在背面12上。种子层55和厚金属层65也可填充贯穿开口30，以便形成通孔31。
在一个替换的实施例中，在种子层55上形成抗蚀层。将抗蚀层图案化，从而仅仅露出种子层55的某些区域，要在该区域上形成厚金属层65。因此，与镶嵌（damascene）工艺中一样，在沉积的过程中，将厚金属层65结构化。沉积厚金属层65之后，可移除抗蚀层。
图8为根据本发明的一个实施例的在层压结构上形成图案化的层之后制造的半导体封装件的剖视图。
参看图8，在厚金属层65上形成图案化的抗蚀层75。图案化的抗蚀层75保护厚金属层65的不被移除的区域。换言之，图案化的抗蚀层75表示封装件的电路布置图。通过沉积光阻材料，并且使用普通平板印刷术工艺进行图案化，可形成图案化的抗蚀层75。可在层压衬底10上涂覆光阻材料，或者，可将光阻材料用作干膜或干片。在一个实施例中，图案化的抗蚀层75可包括有机材料，诸如，光阻剂。
在一个替换的实施例中，图案化的抗蚀层75包括金属层。利用针对图案板的有机抗蚀剂，可应用金属层。在PCB制造时，通常使用氯化铁、氯化铜、过氧化硫或氨蚀刻，移除铜。主要使用的蚀刻剂确定图案化抗蚀层75的材料。例如，金属抗蚀剂并非最佳地供氯化铜使用，而氨蚀刻剂适用于大部分抗蚀剂中。过氧化硫也与金属抗蚀剂相容。
对于高清晰度处理而言，可产生电镀抗蚀剂，作为底片（negative）（即，在要移除的铜上），并且使用锡、锡铅、金等金属，制造硬蚀刻掩膜。接下来，可电镀抗蚀剂金属，诸如，锡。然后，移除电镀抗蚀剂，留下电镀抗蚀剂金属，其构成图案化抗蚀层75。
这个工艺的优点在于，与有机抗蚀剂相比，金属（诸如，锡）更好地与表面连接，从而减少了抗蚀剂提升、剥离以及蚀刻不足。这也允许在蚀刻过程中形成更精细的几何形状，从而实现更高的可靠性。
或者，在另一个实施例中，激光消融工艺可用于结构化，尤其在将非常薄的金属层图案化时。金属层65的整个表面可涂覆锡，并且然后通过激光进行结构化。该结果与将锡制成图案板时一样。
图9包括图9A和9B，其示出了根据本发明的一个实施例的形成与晶圆互连的电路之后制造的半导体封装件。
如下面图9中所示，将图案化的抗蚀层75用作蚀刻掩膜时，通过蚀刻露出的厚金属层65，并且如果必要的话，蚀刻种子层55，从而限定电路布置图。可移除厚金属层65之下的任何露出的金属层。例如，可蚀刻和移除层压衬底10的顶表面上的上金属层40，以避免发生短路。蚀刻露出的厚金属层65以及种子层55之后，移除图案化的抗蚀层75。蚀刻露出的厚金属层65之后，在选择性的锡蚀刻工艺中，移除形成图案化的抗蚀层75的金属（诸如，锡）。
因此，将厚金属层65和种子层55图案化之后，在层压衬底10上形成多个接触焊盘125。多个接触焊盘125可通过再分配线路135与晶圆上的接触区域连接.
多个接触焊盘125包括通过再分配线路135与第一栅极接触区域115耦接的第一栅极触点121。多个接触焊盘125包括在第一源极接触区域130上耦接和设置的第一源极触点131。
多个接触焊盘125可包括第二漏极触点161，其设置在第二漏极接触区域160之上并且与其耦接。多个接触焊盘125包括第二栅极触点151，其通过背面再分配线路以及通孔31与第二栅极接触区域150耦接。同样，共同的源极/漏极触点141使用背面再分配线路和通孔31与第一漏极接触区域140和第二源极接触区域170耦接。
图10包括图10A和10B，其示出了根据本发明的一个实施例的形成焊接掩模之后制造的半导体封装件，其中，图10A为顶视图，并且图10B为剖视图。
接下来，参看图10，可在层压衬底10之上和之下形成介电层90（焊接掩模）。在一个实施例中，介电层90可为有机材料。介电层90可由聚合物制成，诸如，聚乙烯（对苯二甲）（聚对二甲苯）、光阻材料、酰亚胺、环氧、环氧树脂、热固性塑料、硅酮或陶瓷，诸如，包括碳和硅酮的材料。在各种实施例中，使用丝网印刷、幕式涂敷、覆墨、喷射等等，或者使用干膜层压板或片，介电层90可作为液体或浆糊进行沉积。可通过气相、或通过溶液，沉积介电层90，或者在某些实施例中，可印刷或层压介电层。介电层90可用于进一步限定电路连接性或保护电路的具有不同电位的一个或多个节点。
图11为根据本发明的实施例的在正面和背面上形成电路布置图和焊接掩模之后的半导体封装件的剖视图。
如上所述，在各种实施例中，可首先在正面11上，循序执行工序步骤（图7-10），并且然后，可在背面12上重复这些工序步骤。或者，在某些实施例中，可首先在一侧上，然后立即在另一侧上，执行一个工序步骤。
参看图11，层压衬底10位于载体51之上，从而正面11位于下面，并且背面12位于上面。如上面图7-10中所示，在一个实施例中，已经制造背面12上的触点。
通过背面再分配线路（与正面再分配线路135相似）和通孔31，第二晶圆120的背面上的第二源极接触区域170与第二源极接触导体171耦接并且与共同的源极/漏极触点141耦接。第二栅极接触区域150通过通孔31和背面栅极导体152与正面11上的第二栅极触点耦接。
图12包括图12A和12B，其示出了根据本发明的实施例的进行切割之后的半导体封装件，其中，图12A显示了顶面，并且图12B显示了背面。
层压衬底10可切割成半导体封装件，如图12中所示。图12A示出了层压衬底10的正面11之上的接触焊盘125，而图12B显示了层压衬底10的背面12之下的背面导体。
图13示出了根据本发明的一个实施例的具有一个额外的二次层压的半导体封装件。
在某些实施例中，提供了一个分立式或多芯片表面安装装置（SMD）封装件，从而在一个表面上形成触点，用于与印刷电路板（PCB）连接。在这些实施例的某些中，根据上述实施例形成的超薄封装件可具有诸如机械稳定性引起的问题。这个实施例可用于克服任何这种限制。在一个或多个实施例中，电路可与稳定层（诸如，金属板）接合。在一个实施例中，使用与PCB层压制造工艺相似的层压工艺，可添加稳定层。这个工艺可称为二次层压。
参看图13，多个触点125形成在形成SMD的一个表面上。在本发明的一个实施例中，将复合层235层压在封装件的背面上而非金属板。载体的二次层压有利地具有其他明显的优势，这些优势在于，可完全隔离厚金属层或者可选择与其连接的节点。由于散热器的连接不需要增加电隔离的复杂性，所以这对于具有散热的应用而言非常有利。
在各种实施例中，使用本发明的实施例，也可制造其他类型的封装件。例如，本发明的实施例也包括装置的制造，在2011年12月7日提交的申请序号为13/180,630的代理人案号2010P51338US中阐述了这种装置的制造，该申请通过引用并入本文中。
在各种配置中，这样形成的半导体封装件可整合到多层印刷电路板（PCB）堆栈内。半导体封装件可用作全电路阶段，例如，用作“子板”或“背载板（piggy-back board）”，其为扩展式电路板或主板的“子板”或卡。
本发明的实施例有利地使用顺序建立技术。这在晶片级封装的过程中，减少了产品浪费。例如，仅仅在需要的地方沉积厚金属层。不需要通过昂贵并且困难的处理技术移除或加工材料。而且，在各种实施例中，完成多种工艺，作为双向（double sided）操作。例如，可一起进行电镀、光阻显影、蚀刻、以及焊接掩模显影，以便减少工序步骤。
本发明的实施例使用光成像电介质，所产生的工艺允许形状、面积以及孔径尺寸和形式的混合具有较大的灵活性。这个光成像工艺产生非常薄的介电层，例如，大约6μm到大约40μm。光成像工艺实际上未产生任何表面拓扑，因此，能够打开一个非常小的连接以及一些非常大的连接。因此，例如，小孔可与非常大的孔相邻。比如，在100mm2的方形孔的旁边，可产生25μm的圆孔。由于平面拓扑，随后的电镀技术也非常简单，并且因此避免了盲孔电镀的复杂性。
有利地，在各种实施例中，通过大量早期处理，晶圆依然可见。因此，使用本发明的实施例，避免了与发现晶圆或盲处理相关的复杂程序。以下段落描述建立嵌入式半导体封装件结构的过程。
虽然参看说明性实施例描述本发明，但本描述并不表示在限制性的意义中进行理解。参考描述时，对于本领域的技术人员，说明性实施例以及本发明的其他实施例的各种修改和组合是显而易见的。作为一个实例，图1中所描述的实施例可与图13中所描述的实施例相结合。同样，本发明的实施例可与2011年9月14日提交的申请序号为13/232,803的共同待审的申请中所描述的实施例相结合，该申请通过引用并入本文，从而形成具有无源元件的电子模块。因此，其目的在于，所附权利要求书包含任何这种修改或实施例。
虽然已经参看说明性实施例描述本发明，但本描述并不表示在限制性的意义中进行理解。参考描述时，对于本领域的技术人员而言，说明性实施例以及本发明的其他实施例的各种修改和组合是显而易见的。因此，其目的在于，所附权利要求书包含任何这种修改或实施例。
虽然已经详细地描述本发明及其优点，但是应理解的是，在不背离所附权利要求书所限定的本发明的精神和范围的情况下，在本文中可进行各种变化、替换和变更。例如，本领域的技术人员容易理解的是，本文中所描述的多个特征、功能、过程和材料可变化，同时保持在本发明的范围内。
而且，本发明的范围并不表示限于本说明书内所描述的工艺、机器、产品、物质组成、装置、方法和步骤的特定实施例。通过本发明的公开内容，本领域的技术人员容易理解的是，根据本发明，可利用目前存在的或后来形成的与本文中所描述的相应实施例执行大致相同的功能或实现大致相同的结果的工艺、机器、产品、物质组成、装置、方法或步骤。因此，所附权利要求书表示在其范围内包括这种工艺、机器、产品、物质组成、装置、方法或步骤。

Claims (27)

1.一种制造半导体封装件的方法，所述方法包括：
在层压衬底上形成多个第一晶圆开口，所述层压衬底具有正面和相反的背面；
将多个第一晶圆放置在所述多个第一晶圆开口内；
在所述多个第一晶圆中的每个晶圆周围形成整体式间隔件，所述整体式间隔件设置在所述层压衬底与所述多个第一晶圆中的每个晶圆的外侧壁之间的间隙内，所述整体式间隔件通过在所述多个第一晶圆中的每个晶圆的顶表面的一部分上部分地延伸而将所述晶圆保持在所述层压衬底内；以及
在所述层压衬底的所述正面上形成正面触点。
2.根据权利要求1所述的方法，其中，所述层压衬底在所述层压衬底的所述正面之上具有上导电层并且在所述层压衬底的所述背面之下具有下导电层，所述方法进一步包括在所述多个第一晶圆开口的周围，从所述正面和所述背面移除所述上导电层和所述下导电层的一部分。
3.根据权利要求1所述的方法，进一步包括，在将所述多个第一晶圆放置在所述多个第一晶圆开口内之前，将所述层压衬底放置在载体上。
4.根据权利要求1所述的方法，其中，形成所述整体式间隔件包括：
使用印刷工艺，在所述多个第一晶圆中的每个晶圆的周边周围的第一区域内沉积间隔件材料；以及
使用光成像工艺，从所述第一区域移除所述间隔件材料的一部分，以形成所述整体式间隔件。
5.根据权利要求1所述的方法，进一步包括：
在层压衬底上形成多个第二晶圆开口；
将多个无源元件放置在所述多个第二晶圆开口内；以及
在所述多个无源元件中的每个元件周围，形成整体式间隔件，所述整体式间隔件将所述多个无源元件保持在所述层压衬底内。
6.根据权利要求1所述的方法，进一步包括：
在层压衬底上形成多个第二晶圆开口；
将多个第二晶圆放置在所述多个第二晶圆开口内；以及
在所述多个第二晶圆中的每个元件周围，形成整体式间隔件，所述整体式间隔件将所述多个第二晶圆保持在所述层压衬底内。
7.根据权利要求1所述的方法，进一步包括：
涂覆金属材料，以覆盖所述层压衬底的所述正面、所述整体式间隔件的顶表面以及所述多个第一晶圆中的每个晶圆的所述顶表面；
形成电路布置图，所述电路布置图包括金属材料涂层以及在所述金属材料涂层上形成的厚导电层；以及
形成覆盖所述电路布置图的一些部分的焊接掩模。
8.根据权利要求7所述的方法，其中，所述金属材料和所述厚导电层包括铜。
9.根据权利要求1所述的方法，进一步包括：
在形成所述多个第一晶圆开口的同时，在所述层压衬底上形成贯穿开口；以及
在形成所述整体式间隔件之后，通过填充所述贯穿开口，利用金属形成通孔。
10.根据权利要求9所述的方法，其中，形成所述贯穿开口包括：
在所述层压衬底之上形成抗蚀层；
使用平板印刷术将所述抗蚀层图案化；以及
将所述抗蚀层用作蚀刻掩膜，蚀刻所述层压衬底。
11.根据权利要求9所述的方法，其中，所述贯穿开口的宽度与所述多个第一晶圆开口中的每个开口的宽度的比率为大约1:200到大约1:500。
12.根据权利要求1所述的方法，进一步包括切割所述层压衬底，以形成多个独立的封装件。
13.一种制造半导体封装件的方法，所述方法包括：
在层压衬底上形成多个第一晶圆开口和多个贯穿开口；
将多个第一晶圆放置在所述多个第一晶圆开口内；
在所述多个第一晶圆中的每个晶圆周围形成整体式间隔件，所述整体式间隔件设置在所述层压衬底与所述多个第一晶圆中的每个晶圆的外侧壁之间的间隙内，所述整体式间隔件通过在所述多个第一晶圆中的每个晶圆的顶表面的一部分上部分地延伸而将所述晶圆保持在所述层压衬底内；
对所述多个贯穿开口填装导电材料；以及
在所述层压衬底上形成触点，所述触点中的至少一些与位于所述多个第一晶圆之下的背面触点耦接。
14.根据权利要求13所述的方法，其中，所述层压衬底在所述层压衬底的正面之上具有上导电层并且在所述层压衬底的相反的背面之下具有下导电层，其中，在形成所述整体式间隔件之前，移除所述上导电层和所述下导电层的位于所述多个第一晶圆开口周围的部分。
15.根据权利要求13所述的方法，其中，形成所述整体式间隔件包括：
使用印刷工艺，在所述多个第一晶圆中的每个晶圆的周边周围的第一区域内沉积间隔件材料；以及
使用光成像工艺，从所述第一区域移除所述间隔件材料的一部分，以形成所述整体式间隔件。
16.根据权利要求13所述的方法，进一步包括，在将所述多个第一晶圆放置在所述多个第一晶圆开口内之前，将所述层压衬底放置在载体上；以及在形成所述整体式间隔件之后，移除所述载体。
17.根据权利要求13所述的方法，进一步包括切割所述层压衬底，以形成多个独立的封装件。
18.根据权利要求13所述的方法，其中，形成所述多个贯穿开口包括：
在所述层压衬底之上形成抗蚀层；
使用平板印刷术将所述抗蚀层图案化；以及
将所述抗蚀层用作蚀刻掩膜，蚀刻所述层压衬底的材料。
19.根据权利要求18所述的方法，其中，所述多个贯穿开口中的每个贯穿开口的宽度与所述多个第一晶圆开口中的每个晶圆开口的宽度的比率为大约1:200到大约1:500。
20.一种半导体封装件，包括：
层压衬底，具有第一晶圆开口；
第一晶圆，设置在所述第一晶圆开口内；以及
第一间隔件，设置在所述层压衬底与所述第一晶圆之间的第一间隙内，所述第一间隔件设置在所述第一晶圆的周边的周围，其中，所述第一间隔件覆盖所述第一晶圆的顶表面的一部分以及所述第一晶圆的相反的底表面的一部分。
21.根据权利要求20所述的封装件，其中，所述封装件覆盖所述层压衬底的顶表面和底表面，以形成“I”形结构。
22.根据权利要求21所述的封装件，其中，所述间隔件包括绝缘材料。
23.根据权利要求20所述的封装件，进一步包括设置在所述层压衬底内的通孔，所述通孔将所述第一晶圆之下的导电区域与所述第一晶圆之上的触点耦接。
24.根据权利要求20所述的封装件，进一步包括设置在所述层压衬底之上的再分配线路。
25.根据权利要求20所述的封装件，进一步包括：
第二晶圆，设置在所述层压衬底内的第二晶圆开口内，所述第一晶圆通过所述层压衬底的一部分与所述第二晶圆隔离；以及
第二间隔件，设置在所述层压衬底与所述第二晶圆之间的第二间隙内，所述第二间隔件设置在所述第二晶圆的周边的周围并且具有“I”形结构。
26.根据权利要求25所述的封装件，其中，所述第二晶圆为无源元件。
27.根据权利要求20所述的封装件，其中，所述第一晶圆和所述层压衬底具有大约相同的厚度。
CN201310074066.0A 2012-03-08 2013-03-08 半导体封装件及其制造方法 Active CN103311134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/415,556 2012-03-08
US13/415,556 US9281260B2 (en) 2012-03-08 2012-03-08 Semiconductor packages and methods of forming the same

Publications (2)

Publication Number Publication Date
CN103311134A true CN103311134A (zh) 2013-09-18
CN103311134B CN103311134B (zh) 2016-06-22

Family

ID=49029776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310074066.0A Active CN103311134B (zh) 2012-03-08 2013-03-08 半导体封装件及其制造方法

Country Status (3)

Country Link
US (2) US9281260B2 (zh)
CN (1) CN103311134B (zh)
DE (1) DE102013203919B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599984A (zh) * 2013-10-31 2015-05-06 英飞凌科技股份有限公司 含有半导体芯片的装置及生产这种装置的方法
CN105321896A (zh) * 2014-06-23 2016-02-10 英飞凌科技奥地利有限公司 嵌入式芯片封装技术

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US9961758B1 (en) 2016-10-10 2018-05-01 Nidec Motor Corporation Packaging a printed circuit board having a plurality of semiconductors in an inverter
DE102019103281B4 (de) * 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080041619A1 (en) * 2006-08-17 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Component-embedded multilayer printed wiring board and manufacturing method thereof
US20100078205A1 (en) * 2008-09-30 2010-04-01 Ibiden, Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102215637A (zh) * 2010-04-02 2011-10-12 株式会社电装 嵌有半导体芯片的布线基片的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5886398A (en) 1997-09-26 1999-03-23 Lsi Logic Corporation Molded laminate package with integral mold gate
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US20020030257A1 (en) 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
US6238954B1 (en) 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US6710441B2 (en) 2000-07-13 2004-03-23 Isothermal Research Systems, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US6396135B1 (en) 2000-12-21 2002-05-28 National Semiconductor Corporation Substrate for use in semiconductor packaging
US6917461B2 (en) 2000-12-29 2005-07-12 Texas Instruments Incorporated Laminated package
US20030031830A1 (en) 2001-08-13 2003-02-13 Ming Sun Printed circuit boards and printed circuit board based substrates structures with multiple core layers
JP2003209259A (ja) 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び半導体チップ
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6747341B2 (en) 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US6713317B2 (en) 2002-08-12 2004-03-30 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP2006351565A (ja) 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
US7472360B2 (en) 2006-06-14 2008-12-30 International Business Machines Corporation Method for implementing enhanced wiring capability for electronic laminate packages
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
SG146460A1 (en) 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP4970388B2 (ja) * 2008-09-03 2012-07-04 株式会社東芝 半導体装置及び半導体装置の製造方法
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
JP2011211077A (ja) 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 半導体積層パッケージ及びその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US8736046B2 (en) * 2011-10-18 2014-05-27 Stmicroelectronics Asia Pacific Pte Ltd. Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture
US9590402B2 (en) * 2014-09-12 2017-03-07 Ppc Broadband, Inc. Universal mounting clip for signal-carrying cables

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080041619A1 (en) * 2006-08-17 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Component-embedded multilayer printed wiring board and manufacturing method thereof
US20100078205A1 (en) * 2008-09-30 2010-04-01 Ibiden, Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102215637A (zh) * 2010-04-02 2011-10-12 株式会社电装 嵌有半导体芯片的布线基片的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599984A (zh) * 2013-10-31 2015-05-06 英飞凌科技股份有限公司 含有半导体芯片的装置及生产这种装置的方法
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
CN105321896A (zh) * 2014-06-23 2016-02-10 英飞凌科技奥地利有限公司 嵌入式芯片封装技术
CN105321896B (zh) * 2014-06-23 2018-05-22 英飞凌科技奥地利有限公司 嵌入式芯片封装技术

Also Published As

Publication number Publication date
CN103311134B (zh) 2016-06-22
DE102013203919B4 (de) 2021-03-11
US9281260B2 (en) 2016-03-08
DE102013203919A1 (de) 2013-09-12
US9824977B2 (en) 2017-11-21
US20160293550A1 (en) 2016-10-06
US20130234283A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
CN103311134B (zh) 半导体封装件及其制造方法
RU2327311C2 (ru) Способ встраивания компонента в основание
US10020245B2 (en) Laminate electronic device
KR20220026487A (ko) 회로 사전 배치 방열 내장형 패키지 구조 및 이의 제조 방법
CN101192542A (zh) 电路板结构及其制造方法
JP2004179578A (ja) 配線基板及びその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
JP2022176172A (ja) 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
JP2015159153A (ja) 電子部品内蔵多層配線板
US20120152606A1 (en) Printed wiring board
CN211150550U (zh) 基于刚性框架的tmv扇出型封装结构
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
CN105321896B (zh) 嵌入式芯片封装技术
CN102881605B (zh) 用于制造半导体封装的方法
CN115763416A (zh) 一种金属框架封装基板及其制造方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
CN105895536B (zh) 电子元件的封装方法
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
KR20130117667A (ko) 전기 회로 기판의 비어 홀 구조
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
KR101765906B1 (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR20140039921A (ko) 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant