CN111106090A - 基于刚性框架的tmv扇出型封装结构及其制备方法 - Google Patents

基于刚性框架的tmv扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN111106090A
CN111106090A CN202010007837.4A CN202010007837A CN111106090A CN 111106090 A CN111106090 A CN 111106090A CN 202010007837 A CN202010007837 A CN 202010007837A CN 111106090 A CN111106090 A CN 111106090A
Authority
CN
China
Prior art keywords
layer
connection structure
electrical connection
metal frame
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010007837.4A
Other languages
English (en)
Inventor
林挺宇
杜毅嵩
杨斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co Ltd
Guangdong Fozhixin Microelectronics Technology Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co Ltd, Guangdong Fozhixin Microelectronics Technology Research Co Ltd filed Critical Guangdong Xinhua Microelectronics Technology Co Ltd
Priority to CN202010007837.4A priority Critical patent/CN111106090A/zh
Publication of CN111106090A publication Critical patent/CN111106090A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种基于刚性框架的TMV扇出型封装结构，包括：具有矩形结构的金属框架和位于金属框架的矩形框内的芯片组；塑封层，包覆金属框架和芯片组，塑封层沿其厚度方向具有背向设置的第一面和第二面；位于塑封层的第一面的第一电连接结构和与第一电连接结构电气连接的第一金属凸块；位于塑封层的第二面的第二电连接结构和与第二电连接结构电气连接的第二金属凸块；芯片组的I/O接口与第一电连接结构或第二电连接结构电气连接，金属框架的一端面与第一电连接结构电气连接，另一端面与第二电连接结构电气连接。本发明可大幅降低扇出型封装结构的翘曲，提高芯片散热效果，并能简化上下层电气导通工艺，降低生产成本。

Description

基于刚性框架的TMV扇出型封装结构及其制备方法
技术领域
本发明涉及先进电子封装技术领域，具体涉及一种基于刚性框架的TMV扇出型封装结构及其制备方法。
背景技术
现如今，智能系统集成对电子元器件产品在单位面积下的功能和性能要求在不断地提高，同时，相应的产品尺寸也在不断地减小，如何在一个非常细小的空间内集成不同功能模块的元器件，并实现便携式产品的基本功能，是当前需要解决的一大关键问题。在摩尔定律的延伸受到物理极限、巨额资金投入、产品尺寸不断缩小等多重压力，通过扇出集成先进封装技术，实现高密度集成、多元嵌入式集成、体积微型化和更低的成本，成为半导体技术发展的迫切需要。
而针对芯片高密度集成、多元嵌入式集成、体积微型化和更低的成本等问题，大板扇出型封装无疑是一个出色的解决方案。而在大板扇出型封装产品生产的工艺过程中，板的翘曲是一个亟待解决的重要工艺难题。另外在实现集成型大板扇出型封装时，上下板面的电气导通通常采用的方法为：在包覆芯片的塑封层上开孔，然后通过电镀、沉积填孔，形成TMV(Through Molding Via)结构，再在上下板面制作线路层，使上下板面的线路层分别与该TMV结构的两端电连接。这种传统的填孔方式通常会存在TMV结构中存在间隙、空洞以及填充不均匀的问题。
发明内容
本发明的目的在于提供一种基于刚性框架的TMV扇出型封装结构及其制备方法，可以大幅降低扇出型封装结构的翘曲、提高芯片散热效果，并能简化上下层电气导通工艺，降低生产成本。
为达此目的，本发明采用以下技术方案：
一方面，提供一种基于刚性框架的TMV扇出型封装结构，包括：
具有矩形结构的金属框架和位于所述金属框架的矩形框内的芯片组；
塑封层，包覆所述金属框架和所述芯片组，所述塑封层沿其厚度方向具有背向设置的第一面和第二面；
位于所述塑封层的第一面的第一电连接结构和与所述第一电连接结构电气连接的第一金属凸块；
位于所述塑封层的第二面的第二电连接结构和与所述第二电连接结构电气连接的第二金属凸块；
所述芯片组的I/O接口与所述第一电连接结构或所述第二电连接结构电气连接，所述金属框架的一端面与所述第一电连接结构电气连接，另一端面与所述第二电连接结构电气连接。
作为基于刚性框架的TMV扇出型封装结构的一种优选方案，所述芯片组的I/O接口邻近所述第一面，且所述芯片组的I/O接口与所述第一电连接结构电气连接，所述第一电连接结构包括：
覆盖所述塑封层第一面的介电层，所述介电层具有使所述芯片组的I/O接口和所述金属框架的第一端面外露的第一孔位；
第一种子层，覆盖所述介电层和所述第一孔位的表面；
第一重布线层，位于所述第一种子层上，所述第一种子层和所述第一重布线层具有使部分所述介电层外露的第一图形窗口；
所述第一金属凸块与所述第一重布线层的焊盘区焊接；
优选地，所述第一重布线层为一层、两层或两层以上的多层结构。
作为基于刚性框架的TMV扇出型封装结构的一种优选方案，还包括第一阻焊层，所述第一阻焊层覆盖所述第一重布线层的非焊盘区和外露于所述第一图形窗口的介电层表面。
作为基于刚性框架的TMV扇出型封装结构的一种优选方案，所述塑封层的厚度大于所述芯片组的厚度，所述塑封层的第二面开设有供所述金属框架的部分第二端面外露的第二孔位，所述第二电连接结构延伸至所述第二孔位内与所述金属框架连接。
作为基于刚性框架的TMV扇出型封装结构的一种优选方案，所述第二电连接结构包括：
第二种子层，覆盖所述塑封层的第二面和所述第二孔位的表面；
第二重布线层，位于所述第二种子层上，所述第二种子层和所述第二重布线层具有使部分所述塑封层的第二面外露的第二图形窗口；
所述第二金属凸块与所述第二重布线层的焊盘区焊接；
优选地，所述第二重布线层为一层、两层或两层以上的多层结构。
作为基于刚性框架的TMV扇出型封装结构的一种优选方案，还包括第二阻焊层，所述第二阻焊层覆盖所述第二重布线层的非焊盘区和外露于所述第二图形窗口的所述塑封层的第二面。
作为基于刚性框架的TMV扇出型封装结构的一种优选方案，所述金属框架由两个横向金属网板和两个纵向金属网板组成。
另一方面，提供一种所述的基于刚性框架的TMV扇出型封装结构的制备方法，包括以下步骤：
S10、提供载板，在所述载板上贴装若干芯片组和具有若干矩形框的金属框架，并使每一所述芯片组位于一个所述矩形框内；
S20、对所述载板进行塑封形成覆盖所述芯片组和所述金属框架的塑封层，拆除所述载板，在所述塑封层的第一面制作与所述芯片组的I/O接口和所述金属框架的第一端面连接的第一电连接结构以及在所述塑封层背对所述第一面的第二面制作与所述金属框架的第二端面连接的第二电连接结构；
S30、在所述第一电连接结构上焊接第一金属凸块，以及在所述第二电连接结构上焊接第二金属凸块。
作为基于刚性框架的TMV扇出型封装结构的制备方法的一种优选方案，步骤S20具体包括以下步骤：
S20a、对所述载板进行塑封形成覆盖所述芯片组和所述金属框架的塑封层；
S20b、拆除所述载板，在所述塑封层的第一面贴装介电层；
S20c、在所述介电层对应所述芯片组的I/O接口和所述金属框架的部分第一端面的位置开设第一孔位，以及在所述塑封层的第二面对应所述金属框架的部分第二端面的位置开设第二孔位；
S20d、在所述介电层和所述第一孔位的表面依次制作第一种子层和第一重布线层，以及在所述塑封层的第二面和所述第二孔位的表面依次制作第二种子层和第二重布线层，所述介电层、所述第一种子层和所述第一重布线层形成所述第一电连接结构，所述第二种子层和所述第二重布线层形成所述第二电连接结构。
作为基于刚性框架的TMV扇出型封装结构的制备方法的一种优选方案，步骤S20d之后还包括步骤：
S20e：在所述第一重布线层上制作第一阻焊层以及在所述第二重布线层上制作第二阻焊层，并分别对所述第一阻焊层和所述第二阻焊层开孔处理，使所述第一重布线层和所述第二重布线层的焊盘区外露；
将所述第一金属凸块焊接植入所述第一重布线层的焊盘区，以及将所述第二金属凸块焊接植入所述第二重布线层的焊盘区。
本发明的有益效果：本发明将金属框架埋设在芯片组的外周并进行塑封，并以金属框架作为TMV结构对塑封层上下两层的电气进行导通，不但简化了工艺，降低了生产成本，还改善了传统制作TMV结构的方法中存在的缝隙、空洞和填充不均匀等问题，而且还起到了大幅降低扇出型封装结构的翘曲和增强散热的作用。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例所述的若干芯片组贴于载板上的俯视图。
图2是本发明一实施例所述的芯片组和金属框架贴于载板上的俯视图。
图3是本发明一实施例所述的载板的剖视示意图。
图4是本发明一实施例所述的临时键合胶贴于载板后的中间产品的剖视示意图。
图5是本发明一实施例所述的芯片组和金属框架贴于载板后的中间产品的剖视示意图。
图6是本发明一实施例所述的载板上制作塑封层后的中间产品的剖视示意图。
图7是本发明一实施例所述的拆除载板后的中间产品的剖视示意图。
图8是本发明一实施例所述的塑封层第一面贴装介电层后的中间产品的剖视示意图。
图9是本发明一实施例所述的介电层和塑封层第二面开孔后的中间产品的剖视示意图。
图10是本发明一实施例所述的制作第一电连接结构和第二电连接结构后的中间产品的剖视示意图。
图11是本发明一实施例所述的制作第一阻焊层和第二阻焊层后的中间产片的剖视示意图。
图12是本发明一实施例所述的基于刚性框架的TMV扇出型封装结构的剖视示意图。
图13是本发明一实施例所述的基于刚性框架的TMV扇出型封装结构的制备方法的流程图。
图14是本发明一实施例所述的步骤S20的具体流程图。
图中：
1、金属框架；2、芯片组；21、第一芯片；22、第二芯片；3、塑封层；41、第一电连接结构；411、介电层；412、第一种子层；413、第一重布线层；42、第一金属凸块；51、第二电连接结构；511、第二种子层；512、第二重布线层；52、第二金属凸块；61、第一阻焊层；62、第二阻焊层；7、载板；8、临时键合胶。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图12所示，本实施例中，基于刚性框架的TMV扇出型封装结构包括：
具有矩形结构的金属框架1和位于金属框架1的矩形框内的芯片组2；
塑封层3，包覆金属框架1和芯片组2，塑封层3沿其厚度方向具有背向设置的第一面和第二面；
位于塑封层3的第一面的第一电连接结构41和与第一电连接结构41连接的第一金属凸块42；
位于塑封层3的第二面的第二电连接结构51和与第二电连接结构51连接的第二金属凸块52；
芯片组2的I/O接口与第一电连接结构41或第二电连接结构51电气连接，金属框架1的一端面与第一电连接结构41电气连接，另一端面与第二电连接结构51电气连接。
本实施例中，芯片组2包含的芯片的数量不限，可以为一个、两个或者两个以上，具体数量依据实际需求而定。具体地，如图2所示，芯片组2包括间隔设置的第一芯片21和第二芯片22，第一芯片21和第二芯片22的正面以及金属框架1的第一端面平齐。
本实施例中的金属框架1不仅可以作为散热器对工作中的芯片组2起到散热作用，且由于金属框架1与、塑封层3和芯片组2的热膨胀系数不一致，还能有效降低扇出型封装结构的翘曲；以双面结构引出芯片组2的I/O接口，并以金属框架1连接取代了电镀、沉积填孔等传统制作TMV的方法实现上下层电气导通，进一步缩小了封装尺寸，实现了小尺寸多引脚输出的封装，不但简化了工艺，降低了生产成本，还改善了传统制作TMV结构的方法中存在的缝隙、空洞和填充不均匀等现象。
可选地，塑封层3为聚酰亚胺、硅胶和EMC(Epoxy Molding Compound，环氧塑封料)材质中的任一种，本实施例优选为EMC。
可选地，第一金属凸块42和第二金属凸块52均为锡焊料、银焊料或者金锡合金焊料，本实施例的第一金属凸块42和第二金属凸块52为金属球结构。
本实施例中，芯片组2的I/O接口邻近第一面，且芯片组2的I/O接口与第一电连接结构41电气连接，第一电连接结构41包括：
覆盖塑封层3第一面的介电层411，介电层411具有使芯片组2的I/O接口和金属框架1的第一端面外露的第一孔位；
第一种子层412，覆盖介电层411和第一孔位的表面；
第一重布线层413，位于第一种子层412上，第一种子层412和第一重布线层413具有使部分介电层411外露的第一图形窗口；
第一金属凸块42与第一重布线层413的焊盘区焊接。
芯片组2的I/O接口通过第一电连接结构41与第一金属凸块42实现电气连接，且芯片组2的I/O接口还通过金属框架1与塑封层3第二面的第二电连接结构51和第二金属凸块52实现电气连接。
可选地，介电层411为ABF(Ajinomoto Build-up Film)、PI、EMC、光阻或PP(Polypropylene，聚丙烯)材质，贴附于塑封层3的第一面，起到绝缘的作用。本实施例可采用激光钻孔方式对介电层411进行钻孔，形成让芯片组2的I/O接口和金属框架1的部分第一端面外露的一孔位，并在第一孔位的表面和介电层411的表面溅射第一种子层412，随后镀铜，在第一孔位内形成导电柱(铜柱)以及在塑封层3的表面分别形成第一重布线层413，从而使芯片组2的I/O接口经导电柱连接到第一重布线层413和金属框架1。其中，介电层411的第一孔位表面的第一种子层412在图中未示出。
具体地，第一种子层412包括位于介电层411远离芯片塑封层3一侧的钛金属层和位于钛金属层上的铜金属层。其中，钛金属层的附着力高、电导率优良且厚度均匀，通过钛金属层可以将铜金属层稳定附着在介电层411上，以提高第一重布线层413的结合力。
当然，本实施例的第一种子层412不限于两层结构(钛金属层、铜金属层)，也可以为单层、两层或者两层以上的多层结构。第一种子层412的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料，能够实现第一重布线层413稳定附着于介电层411上即可，具体不再赘述。
具体地，本实施例中的基于刚性框架的TMV扇出型封装结构还包括第一阻焊层61，第一阻焊层61覆盖第一重布线层413的非焊盘区和外露于第一图形窗口的介电层411表面。
可选地，根据需要，第一重布线层413可以为一层、两层或两层以上的多层结构。
塑封层3的厚度大于芯片组2的厚度，具体地，塑封层3的厚度大于芯片组2中厚度最厚的芯片的厚度，塑封层3的第二面开设有供金属框架1的部分第二端面外露的第二孔位，第二电连接结构51延伸至第二孔位内与金属框架1连接。
其中，第二电连接结构51包括：
第二种子层511，覆盖塑封层3的第二面和第二孔位的表面；
第二重布线层512，位于第二种子层511上，第二种子层511和第二重布线层512具有使部分塑封层3的第二面外露的第二图形窗口；
第二金属凸块52与第二重布线层512的焊盘区焊接。
第二种子层511的结构、材料可与第一种子层412相同，具体不再赘述。
可选地，根据需要，第二重布线层512为一层、两层或两层以上的多层结构，第二重布线层512的结构、材料可与第一重布线层413相同。
具体地，本实施例中的基于刚性框架的TMV扇出型封装结构还包括第二阻焊层62，第二阻焊层62覆盖第二重布线层512的非焊盘区和外露于第二图形窗口的塑封层3的第二面。
本实施例中，金属框架1由两个横向金属网板和两个纵向金属网板组成。金属框架1的高度可略大于芯片组2中最厚的芯片的厚度。
本实施例还提供一种的基于刚性框架的TMV扇出型封装结构的制备方法，如图1和图2所示，提供一载板7，将芯片组2和金属框架1贴于载板7上，然后制作电连接结构，将芯片组2的I/O接口通过金属框架实现双面电气导通。
接下来以一个封装单元(一个芯片组2的封装)为例，对本实施例的基于刚性框架的TMV扇出型封装结构的制备方法进行详细说明。
如图13所示，本实施例还提供一种的基于刚性框架的TMV扇出型封装结构的制备方法，包括以下步骤：
S10、提供载板7(图3)，在载板7上贴装若干芯片组2和具有若干矩形框的金属框架1，并使每一芯片组2位于一个矩形框内；具体地，先将临时键合胶8贴于载板7上(图4)，然后再贴装芯片组2和金属框架1(图5)；
S20、对载板7进行塑封形成覆盖芯片组2和金属框架1的塑封层3(图6)，拆除载板7(图7)，在塑封层3的第一面制作与芯片组2的I/O接口和金属框架1的第一端面连接的第一电连接结构41以及在塑封层3背对第一面的第二面制作与金属框架1的第二端面连接的第二电连接结构51(图10)；
S30、在第一电连接结构41上焊接第一金属凸块42，以及在第二电连接结构51上焊接第二金属凸块52(图12)。
进一步地，如图14所示，步骤S20具体包括以下步骤：
S20a、对载板7进行塑封形成覆盖芯片组2和金属框架1的塑封层3；
S20b、拆除载板7，在塑封层3的第一面贴装介电层411(图8)；
S20c、在介电层411对应芯片组2的I/O接口和金属框架1的部分第一端面的位置开设第一孔位以及在塑封层3的第二面对应金属框架1的部分第二端面的位置开设第二孔位(图9)；
S20d、在介电层411和第一孔位的表面依次制作第一种子层412和第一重布线层413，以及在塑封层3的第二面和第二孔位的表面依次制作第二种子层511和第二重布线层512；介电层411、第一种子层412和第一重布线层413形成第一电连接结构41，第二种子层511和第二重布线层512形成第二电连接结构51(图10)；其中，通过真空溅射在介电层411和第一瞳孔的表面制作第一种子层412，然后通过电镀沉铜在第一孔位内形成导电柱以及在第一种子层412的表面形成与该导电柱连接的镀铜层，随后对该镀铜层和第一种子层412进行图形化处理，图形化处理后的镀铜层即形成第一重布线层413；第二种子层511与第一种子层412的制作方法相同，第二重布线层512与第一重布线层413的制作方法相同，具体不再赘述。
本实施例中，第一重布线层413的制作方法属于现有技术，采用半加成法、加成法、减成法、半导体制成法中的任一种方法均可，具体不受限制，且在此不再对每一种制作方法进行赘述。
其中，步骤S20d之后还包括步骤：
S20e：在第一重布线层413上制作第一阻焊层61以及在第二重布线层512上制作第二阻焊层62(图11)，并分别对第一阻焊层61和第二阻焊层62开孔处理，使第一重布线层413和第二重布线层512的焊盘区外露；具体地，在第一重布线层413上涂覆感光油墨，，经过曝光、显影、固化后形成第一阻焊层61，并使第一重布线层413的焊盘区外露；第二阻焊层62与第一阻焊层61的制作方法相同，具体不再赘述。
将第一金属凸块42焊接植入第一重布线层413的焊盘区，以及将第二金属凸块52焊接植入第二重布线层512的焊盘区(图12)。
在本发明的另一实施例中，其与上述实施例基本相同，区别在于：
S20c、在介电层411对应芯片组2的I/O接口和金属框架1的部分第一端面的位置开设第一孔位，并在介电层411和第一孔位的表面依次制作第一种子层412和第一重布线层413，介电层411、第一种子层412和第一重布线层413形成第一电连接结构41；其中，通过真空溅射在介电层411和第一瞳孔的表面制作第一种子层412，然后通过电镀沉铜在第一孔位内形成导电柱以及在第一种子层412的表面形成与该导电柱连接的镀铜层，随后对该镀铜层和第一种子层412进行图形化处理，图形化处理后的镀铜层即形成第一重布线层413；
S20d、然后在塑封层3的第二面对应金属框架1的部分第二端面的位置开设第二孔位，并在塑封层3的第二面和第二孔位的表面依次制作第二种子层511和第二重布线层512，第二种子层511和第二重布线层512形成第二电连接结构51；其中，第二种子层511与第一种子层412的制作方法相同，第二重布线层512与第一重布线层413的制作方法相同，具体不再赘述。
更具体地，本实施例中的用于制备上述实施例中的基于刚性框架的TMV扇出型封装结构的制备方法包括以下步骤：
L10、取晶圆级或板级载板7，其中，载板7材质可以是玻璃或金属或有机物；
L20、在载板7表面贴临时键合胶8；
L30、在贴有临时键合胶8的载板7上进行芯片组2的贴装，每组芯片组中的芯片数量可以是一颗或者多颗，在贴好芯片组2的载板7上固定金属框架1，每个矩形框内为一个芯片组2，矩形框的大小与结构根据芯片设计而定；
L40、采用塑封料对载板7进行塑封处理，制得覆盖金属框架1和芯片组2的塑封层3；
L50、拆除载板7，去除临时键合胶8；
L60、在前述键合面制作介电层411；
L70、在介电层411对应芯片组2的I/O接口和金属框架1的部分第一端面的位置开适当大小的第一孔位，使芯片组2的I/O接口和金属框架1的部分第一端面露出；然后在塑封层3的第二面对应金属框架1的部分第二端面的位置开适当大小的第二孔位，使金属框架1的部分第二端面露出；
L80、在介电层411和第一孔位内溅射第一种子层412，后通过电镀沉铜做出第一重布线层413和连接第一重布线层413和金属框架1以及连接第一重布线层413和芯片组2的I/O接口的导电柱；然后在塑封层3的第二面和第二孔位内溅射第二种子层511，后通过电镀沉铜做出第二重布线层512和连接第二重布线层512和金属框架1的导电柱；
L90、在第一重布线层413上贴装第一阻焊层61以及在第二重布线层512上贴装第二阻焊层62，并在第一阻焊层61、第二阻焊层62对应位置开孔，使第一重布线层413、第二重布线层512的焊盘区外露，在第一重布线层413外露的焊盘区位置植入第一金属凸块42(锡球)以及在第二重布线层512外露的焊盘区位置植入第二金属凸块52(锡球)，锡球可大可小，不做固定尺寸要求，具体可以根据设计选择大小；
L100、切割，制得如图12所示的基于刚性框架的TMV扇出型封装结构。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (10)

1.一种基于刚性框架的TMV扇出型封装结构，其特征在于，包括：
塑封层，包覆所述金属框架和所述芯片组，所述塑封层沿其厚度方向具有背向设置的第一面和第二面；
位于所述塑封层的第一面的第一电连接结构和与所述第一电连接结构电气连接的第一金属凸块；
位于所述塑封层的第二面的第二电连接结构和与所述第二电连接结构电气连接的第二金属凸块；
所述芯片组的I/O接口与所述第一电连接结构或所述第二电连接结构电气连接，所述金属框架的一端面与所述第一电连接结构电气连接，另一端面与所述第二电连接结构电气连接。
2.根据权利要求1所述的基于刚性框架的TMV扇出型封装结构，其特征在于，所述芯片组的I/O接口邻近所述第一面，且所述芯片组的I/O接口与所述第一电连接结构电气连接，所述第一电连接结构包括：
覆盖所述塑封层第一面的介电层，所述介电层具有使所述芯片组的I/O接口和所述金属框架的第一端面外露的第一孔位；
第一种子层，覆盖所述介电层和所述第一孔位的表面；
第一重布线层，位于所述第一种子层上，所述第一种子层和所述第一重布线层具有使部分所述介电层外露的第一图形窗口；
所述第一金属凸块与所述第一重布线层的焊盘区焊接；
优选地，所述第一重布线层为一层、两层或两层以上的多层结构。
3.根据权利要求2所述的基于刚性框架的TMV扇出型封装结构，其特征在于，还包括第一阻焊层，所述第一阻焊层覆盖所述第一重布线层的非焊盘区和外露于所述第一图形窗口的介电层表面。
4.根据权利要求2所述的基于刚性框架的TMV扇出型封装结构，其特征在于，所述塑封层的厚度大于所述芯片组的厚度，所述塑封层的第二面开设有供所述金属框架的部分第二端面外露的第二孔位，所述第二电连接结构延伸至所述第二孔位内与所述金属框架连接。
5.根据权利要求4所述的基于刚性框架的TMV扇出型封装结构，其特征在于，所述第二电连接结构包括：
第二种子层，覆盖所述塑封层的第二面和所述第二孔位的表面；
第二重布线层，位于所述第二种子层上，所述第二种子层和所述第二重布线层具有使部分所述塑封层的第二面外露的第二图形窗口；
所述第二金属凸块与所述第二重布线层的焊盘区焊接；
优选地，所述第二重布线层为一层、两层或两层以上的多层结构。
6.根据权利要求5所述的基于刚性框架的TMV扇出型封装结构，其特征在于，还包括第二阻焊层，所述第二阻焊层覆盖所述第二重布线层的非焊盘区和外露于所述第二图形窗口的所述塑封层的第二面。
7.根据权利要求1所述的基于刚性框架的TMV扇出型封装结构，其特征在于，所述金属框架由两个横向金属网板和两个纵向金属网板组成。
8.一种权利要求1至7任一项所述的基于刚性框架的TMV扇出型封装结构的制备方法，其特征在于，包括以下步骤：
S10、提供载板，在所述载板上贴装若干芯片组和具有若干矩形框的金属框架，并使每一所述芯片组位于一个所述矩形框内；
S20、对所述载板进行塑封形成覆盖所述芯片组和所述金属框架的塑封层，拆除所述载板后，在所述塑封层的第一面制作与所述芯片组的I/O接口和所述金属框架的第一端面连接的第一电连接结构以及在所述塑封层背对所述第一面的第二面制作与所述金属框架的第二端面连接的第二电连接结构；
S30、在所述第一电连接结构上焊接第一金属凸块，以及在所述第二电连接结构上焊接第二金属凸块。
9.根据权利要求8所述的基于刚性框架的TMV扇出型封装结构的制备方法，其特征在于，步骤S20具体包括以下步骤：
S20a、对所述载板进行塑封形成覆盖所述芯片组和所述金属框架的塑封层；
S20b、拆除所述载板，在所述塑封层的第一面贴装介电层；
S20c、在所述介电层对应所述芯片组的I/O接口和所述金属框架的部分第一端面的位置开设第一孔位，以及在所述塑封层的第二面对应所述金属框架的部分第二端面的位置开设第二孔位；
S20d、在所述介电层和所述第一孔位的表面依次制作第一种子层和第一重布线层，以及在所述塑封层的第二面和所述第二孔位的表面依次制作第二种子层和第二重布线层，所述介电层、所述第一种子层和所述第一重布线层形成所述第一电连接结构，所述第二种子层和所述第二重布线层形成所述第二电连接结构。
10.根据权利要求9所述的基于刚性框架的TMV扇出型封装结构的制备方法，其特征在于，步骤S20d之后还包括步骤：
S20e：在所述第一重布线层上制作第一阻焊层以及在所述第二重布线层上制作第二阻焊层，并分别对所述第一阻焊层和所述第二阻焊层开孔处理，使所述第一重布线层和所述第二重布线层的焊盘区外露；
将所述第一金属凸块焊接植入所述第一重布线层的焊盘区，以及将所述第二金属凸块焊接植入所述第二重布线层的焊盘区。
CN202010007837.4A 2020-01-06 2020-01-06 基于刚性框架的tmv扇出型封装结构及其制备方法 Pending CN111106090A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010007837.4A CN111106090A (zh) 2020-01-06 2020-01-06 基于刚性框架的tmv扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010007837.4A CN111106090A (zh) 2020-01-06 2020-01-06 基于刚性框架的tmv扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111106090A true CN111106090A (zh) 2020-05-05

Family

ID=70425369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010007837.4A Pending CN111106090A (zh) 2020-01-06 2020-01-06 基于刚性框架的tmv扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111106090A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668106A (zh) * 2020-05-08 2020-09-15 上海兆芯集成电路有限公司 芯片封装方法
CN113299569A (zh) * 2021-06-11 2021-08-24 广东佛智芯微电子技术研究有限公司 大板级扇出基板倒装芯片封装结构的制备方法
WO2022012498A1 (zh) * 2020-07-13 2022-01-20 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668106A (zh) * 2020-05-08 2020-09-15 上海兆芯集成电路有限公司 芯片封装方法
CN111668106B (zh) * 2020-05-08 2022-05-03 上海兆芯集成电路有限公司 芯片封装方法
WO2022012498A1 (zh) * 2020-07-13 2022-01-20 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113299569A (zh) * 2021-06-11 2021-08-24 广东佛智芯微电子技术研究有限公司 大板级扇出基板倒装芯片封装结构的制备方法

Similar Documents

Publication Publication Date Title
KR100591216B1 (ko) 집적 장치를 갖는 마이크로 전자 기판
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN100527394C (zh) 芯片内置基板和芯片内置基板的制造方法
TW201436164A (zh) 用於半導體封裝之基體及其形成方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
US9824977B2 (en) Semiconductor packages and methods of forming the same
CN102693955B (zh) 封装载板及其制造方法
JP2022176172A (ja) 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
CN211150550U (zh) 基于刚性框架的tmv扇出型封装结构
CN112820713B (zh) 一种金属框架封装基板及其制造方法
TW202236910A (zh) 中介基板及其製法
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
TWI819506B (zh) 一種嵌埋封裝結構及其製造方法
TWI790880B (zh) 一種封裝機構及其製備方法
CN210575899U (zh) 嵌入式多芯片及元件sip扇出型封装结构
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN111341681A (zh) 一种低厚度3d堆叠封装结构及其制备方法
CN210575902U (zh) 一种高散热扇出型三维异构双面塑封结构
JP7236549B2 (ja) 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法
JP7257463B2 (ja) 埋め込み構造およびその作製方法ならびに基板
CN211150542U (zh) 一种大板扇出型高散热igbt模块及电子装置
CN212113625U (zh) 一种低rdson三维堆叠集成封装结构
TW202410221A (zh) 一種器件嵌埋封裝結構的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230323

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Applicant before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

TA01 Transfer of patent application right