CN210575899U - 嵌入式多芯片及元件sip扇出型封装结构 - Google Patents

嵌入式多芯片及元件sip扇出型封装结构 Download PDF

Info

Publication number
CN210575899U
CN210575899U CN201921705539.1U CN201921705539U CN210575899U CN 210575899 U CN210575899 U CN 210575899U CN 201921705539 U CN201921705539 U CN 201921705539U CN 210575899 U CN210575899 U CN 210575899U
Authority
CN
China
Prior art keywords
layer
chip
fan
passive
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921705539.1U
Other languages
English (en)
Inventor
林挺宇
杜毅嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co Ltd
Guangdong Fozhixin Microelectronics Technology Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co Ltd, Guangdong Fozhixin Microelectronics Technology Research Co Ltd filed Critical Guangdong Xinhua Microelectronics Technology Co Ltd
Priority to CN201921705539.1U priority Critical patent/CN210575899U/zh
Application granted granted Critical
Publication of CN210575899U publication Critical patent/CN210575899U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型公开一种嵌入式多芯片及元件SIP扇出型封装结构，包括：塑封层，沿其厚度方向开设有安装孔，塑封层沿其厚度方向具有第一侧面和第二侧面；若干第一芯片及若干第一被动元件，位于安装孔内，第一芯片、第一被动元件与安装孔的侧壁之间填充有复合层，复合层包括填充树脂和均匀分布于填充树脂中的无机物颗粒；重布线层，位于塑封层的第一侧面，并与第一芯片和第一被动元件电连接；金属凸块，与重布线层的焊盘区焊接。本实用新型可达到对抗封装结构翘曲和变形的效果，同时能提高芯片和被动元件的散热效率，并能增加芯片封装的集成程度，能在更小的体积下实现微系统的集成。

Description

嵌入式多芯片及元件SIP扇出型封装结构
技术领域
本实用新型涉及先进电子封装技术领域，具体涉及一种嵌入式多芯片及元件SIP扇出型封装结构。
背景技术
现如今，智能系统集成对电子元器件产品在单位面积下的功能和性能要求不断地提高，同时，产品尺寸也在不断地减小，如何在一个非常细小的空间内集成不同功能模块的元器件，并实现便携式产品的基本功能，是当前需要解决的一大关键问题。在摩尔定律的延伸受到物理极限、巨额资金投入、产品尺寸不断缩小等多重压力下，通过扇出集成先进封装技术，实现高密度集成、多元嵌入式集成、体积微型化和更低的成本，成为半导体技术发展的迫切需要。
目前，对于扇出型芯片封装结构而言，主要存在以下两个技术问题：
(一)、被封装的芯片、被动元件与塑封料之间的热膨胀系数(CTE)差异较大，在塑封时易出现翘曲问题；
(二)、芯片及被动元件散热效果差，需要在芯片的背面增设其他的散热结构来提高其散热效果，由此又会增大扇出型芯片封装结构的产品尺寸。
实用新型内容
本实用新型的目的在于提供一种嵌入式多芯片及元件SIP扇出型封装结构，可达到对抗封装结构翘曲和变形的效果，同时能提高芯片和被动元件的散热效率，并能增加芯片封装的集成程度，能在更小的体积下实现微系统的集成。
为达此目的，本实用新型采用以下技术方案：
提供一种嵌入式多芯片及元件SIP扇出型封装结构，包括：
塑封层，沿其厚度方向开设有安装孔，所述塑封层沿其厚度方向具有第一侧面和第二侧面；
若干第一芯片及若干第一被动元件，位于所述安装孔内，所述第一芯片和所述第一被动元件的正面朝向所述第一侧面，且所述第一芯片、所述第一被动元件以及所述安装孔的侧壁之间填充有复合层，所述复合层包括填充树脂和均匀分布于所述填充树脂中的无机物颗粒；
重布线层，位于所述传输层上，并与所述第一芯片和所述第一被动元件电连接，所述重布线层具有焊盘区和非焊盘区；
金属凸块，与所述重布线层的焊盘区焊接。
作为嵌入式多芯片及元件SIP扇出型封装结构的一种优选方案，所述填充树脂为环氧树脂。
作为嵌入式多芯片及元件SIP扇出型封装结构的一种优选方案，所述塑封层为EMC。
作为嵌入式多芯片及元件SIP扇出型封装结构的一种优选方案，还包括：
介电层，位于所述塑封层的第一侧面，且所述介电层上开设有使所述第一芯片和所述第一被动元件的电信号连接处外露的通孔；
种子层，覆盖所述介电层和所述通孔的内壁，所述重布线层位于所述种子层上，且所述种子层和所述重布线层具有使部分所述介电层外露的图形化孔；
电连接柱，填充于所述通孔内并连接所述种子层和所述重布线层。
作为嵌入式多芯片及元件SIP扇出型封装结构的一种优选方案，还包括阻焊层，所述阻焊层覆盖所述图形化孔和所述重布线层的非焊盘区。
作为嵌入式多芯片及元件SIP扇出型封装结构的一种优选方案，还包括位于所述阻焊层远离所述塑封层一侧的若干第二芯片或第二被动元件，所述金属凸块包括第一金属凸块和尺寸小于所述第一金属凸块的第二金属凸块，所述第二芯片或第二被动元件与所述第二金属凸块焊接。
作为嵌入式多芯片及元件SIP扇出型封装结构的一种优选方案，所述重布线层为一层或多层。
本实用新型的有益效果：
(1)、通过在塑封层的安装孔处添加掺杂有无机物颗粒的复合材料，以达到对抗塑封板翘曲和变形的效果；
(2)、第一芯片和第一被动元件被包覆于复合材料的内部，掺杂的无机物颗粒可以提高第一芯片和第一被动元件的散热效率；
(3)、在预塑封的条件下，可以增加芯片封装的集成程度，能在更小的体积下实现微系统的集成，进一步缩小异质集成微系统的体积和传输距离，降低封装成本、提高传输效率。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一实施例所述的板级载板的剖视图。
图2是本实用新型一实施例所述的临时键合胶贴于载板上制得的中间产品的剖视图。
图3是本实用新型一实施例所述的于载板上制作塑封层后制得的中间产品的剖视图。
图4是本实用新型一实施例所述的塑封层开有安装孔后制得的剖视图。
图5是本实用新型一实施例所述的第一芯片和第一被动元件贴于安装孔内制得的中间产品的剖视图。
图6是本实用新型一实施例所述的复合层填充于安装孔后制得的中间产品的剖视图。
图7是本实用新型一实施例所述的拆除载板和临时键合胶贴后制得的中间产品的剖视图。
图8是本实用新型一实施例所述的介电层制作于塑封层后制得的中间产品的剖视图。
图9是本实用新型一实施例所述的介电层开孔处理后制得的中间产品的剖视图。
图10是本实用新型一实施例所述的在介电层上制作重布线层后制得的中间产品的剖视图。
图11是本实用新型一实施例所述的在重布线层上制作阻焊层后制得的中间产品的剖视图。
图12是本实用新型一实施例所述的金属凸块焊接于重布线层的焊盘区后制得的中间产品的剖视图。
图13是本实用新型一实施例所述的贴装第二芯片或第二被动元件后制得的产品的剖视图。
图14是本实用新型一实施例所述的板级封装结构的俯视图。
图15是本实用新型另一实施例所述的晶圆级封装结构的俯视图。
图中：
1、载板；
2、临时键合胶；
3、塑封层；31、安装孔；
41、第一芯片；42、第一被动元件；43、第二芯片或第二被动元件；
5、复合层；
6、介电层；61、通孔；
7、重布线层；
8、阻焊层；
9、金属凸块。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本实用新型的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或被动元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本实用新型的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
如无具体说明，本实用新型的嵌入式多芯片及元件SIP扇出型封装结构的制作方法中所使用的各种原料均可市售购得，或根据本技术领域的常规方法制备得到。
如图13所示，本实用新型的实施例提供一种嵌入式多芯片及元件SIP扇出型封装结构，包括：
塑封层3，沿其厚度方向开设有安装孔31，塑封层3沿其厚度方向具有第一侧面和第二侧面；
若干第一芯片41及若干第一被动元件42，位于安装孔31内，第一芯片41和第一被动元件42的正面朝向第一侧面，且第一芯片41、第一被动元件42与安装孔31的侧壁之间填充有复合层5，复合层5包括填充树脂和均匀分布于填充树脂中的无机物颗粒；
重布线层7，位于塑封层3的第一侧面，并与第一芯片41和第一被动元件42电连接，重布线层7具有焊盘区和非焊盘区；
金属凸块9，与重布线层7的焊盘区焊接。
本实施例中，安装孔31的开孔位置可以布局于塑封层3的中心位置，也可以是塑封层3的边缘位置，具体根据封装结构的设计需求而定。
如图13所示，安装孔31内集成有两个第一芯片41和一个第一被动元件42，两个第一芯片41位于第一被动元件42的两侧；本实施例中的第一芯片41和第一被动元件42的数量和类型不受限制，具体根据产品需求而定。
现有技术中，由于芯片、被动元件与塑封层之间的热膨胀系数存在差异，导致塑封结构容易出现翘曲问题。鉴于此，本实施例采用预塑封的方式先制得塑封层3，然后对塑封层3进行开孔处理，在安装孔31处安装第一芯片41和第一被动元件42，并采用掺杂有无机物颗粒的复合层5将第一芯片41和第一被动元件42固定在安装孔31内，通过掺杂有无机物颗粒的复合层5将第一芯片41和第一被动元件42固定在塑封层3的安装孔31内，可以平衡第一芯片41、第一被动元件42和塑封层3之间的热膨胀系数，有效对抗芯片和被动元件封装后出现的翘曲和变形现象；同时，掺杂有无机物颗粒的复合层5包覆在第一芯片41和第一被动元件42的外部，复合层5中的无机物颗粒对于第一芯片41和第一被动元件42具有良好的散热效果；本实施例中的第一芯片41和第一被动元件42安装在塑封层3的内部，与现有的芯片安装在塑封层3的表面相比，可以增加芯片封装的集成程度，能够在更小的体积下实现微系统的集成，进一步缩小异质集成微系统的体积和传输距离，降低封装成本、提高传输效率。
可选地，金属凸块9为锡焊料、银焊料或者金锡合金焊料，本实施例的金属凸块9为金属球结构，金属球焊接植入焊盘区，以实现重布线层7的电性引出。
可选地，本实施例中的无机物颗粒包括二氧化硅，但不限于此，对于其他可调整填充树脂热膨胀系数的无机物颗粒均适用，在此不再一一罗列。
可选地，本实施例中的填充树脂为环氧树脂，环氧树脂包括聚酰亚胺、氰酸酯型环氧树脂材质，但不限于此，对于其他可通过掺杂上述无机物颗粒以调整其热膨胀系数的树脂材料均适用；
可选地，塑封层3为聚酰亚胺、硅胶和EMC(Epoxy Molding Compound，环氧塑封料)材质中的任一种，本实施例优选为EMC。
本实施例中，嵌入式多芯片及元件SIP扇出型封装结构还包括：
介电层6，位于塑封层3的第一侧面，且介电层6上开设有使第一芯片41和第一被动元件42的电信号连接处外露的通孔61；
种子层，覆盖介电层6和通孔61的内壁，重布线层7位于种子层上，且种子层和重布线层7具有使部分介电层6外露的图形化孔；其中，种子层在图中未示出；
电连接柱，填充于通孔61内并连接种子层和重布线层7。
其中，介电层6为ABF(Ajinomoto Build-up Film)或PP(Polypropylene，聚丙烯)材质，贴附于塑封层3上，起到绝缘的作用。本实施例可采用激光钻孔方式对介电层6进行钻孔，形成让第一芯片41和第一被动元件42的电信号连接处外露的通孔61，并在通孔61内壁和介电层6的表面溅射种子层，随后镀铜，在通孔61内形成电连接柱(铜柱)，从而使第一芯片41和第一被动元件42的电信号经铜柱连接到重布线层7。
进一步地，种子层包括位于介电层6远离载板1一侧的钛金属层和位于钛金属层上的铜金属层。其中，钛金属层的附着力高、电导率优良且厚度均匀，通过钛金属层可以将铜金属层稳定附着在介电层6上。
当然，本实施例的种子层不限于两层结构(钛金属层、铜金属层)，也可以为单层、两层或者两层以上的多层结构。种子层的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料，能够实现重布线层7稳定附着于封装结构上即可，具体不再赘述。
本实施例的嵌入式多芯片及元件SIP扇出型封装结构还包括阻焊层8，阻焊层8覆盖图形化孔和重布线层7的非焊盘区。其中，阻焊层8为感光油墨层。采用感光油墨作为阻焊层8，既可以起到重布线层7的作用，又能通过曝光、显影、蚀刻去除部分种子层，简化了工艺。
进一步地，本实施例的嵌入式多芯片及元件SIP扇出型封装结构还包括位于阻焊层8远离塑封层3一侧的若干第二芯片或第二被动元件43，金属凸块9包括第一金属凸块和尺寸小于第一金属凸块的第二金属凸块，第二芯片或第二被动元件43与第二金属凸块焊接。通过贴装与前述第一芯片41和第一被动元件42不同种类的第二芯片或第二被动元件43，可以在一个细小的空间内集成更多不同功能的元器件，进一步提高了元器件的集成程度。
可选地，重布线层7为一层或多层，即可以根据产品需求将重布线层7设计为一层、两层或者两层以上的多层结构。
本实用新型的实施例还提供一种嵌入式多芯片及元件SIP扇出型封装结构的制作方法，包括以下步骤：
S10、参考图1至图4，采用塑封料制作塑封层3，并在塑封层3上开设安装孔31；
S20、提供若干第一芯片41和若干第一被动元件42，将第一芯片41和第一被动元件42置于安装孔31内，并采用由填充树脂和无机物颗粒复合而成的复合材料对第一芯片41、第一被动元件42和安装孔31之间的间隙进行填充；
S30、制作重布线层7，将第一芯片41和第一被动元件42的电信号引出与重布线层7电连接；
S40、提供金属凸块9，将金属凸块9与重布线层7的焊盘区焊接。
本实施例采用预塑封的方式先制作塑封层3，然后对塑封层3进行开孔处理，形成安装孔31，并将第一芯片41和第一被动元件42通过掺杂有无机物颗粒的复合材料填充固定于安装孔31内，以有效对抗元器件封装后产生的翘曲和变形，并能提高元器件(第一芯片41和第一被动元件42)的散热效率，可以增加元器件封装的集成程度，能够在更小的体积下实现微系统的集成。
进一步地，步骤S10具体包括以下步骤：
S10a、提供载板1(图1)和临时键合胶2，将临时键合胶2贴于载板1沿其厚度方向的一侧面，参考图2；
S10b、提供塑封料，在载板1贴有临时键合胶2的一侧面进行塑封，塑封料固化后形成塑封层3，参考图3；
S10c、在塑封层3沿其厚度方向开设安装孔31，参考图4。
其中，载板1为板级载板，载板1为不锈钢、玻璃或者有机基材等，塑封层3开设安装孔31之后，使部分临时键合胶2外露，便于后续第一芯片41和第一被动元件42的快速、稳定贴装。
进一步地，步骤S20具体包括以下步骤：
S20a、进行多芯片、多元件异质集成布局；具体地，提供若干第一芯片41和若干第一被动元件42，将第一芯片41和第一被动元件42正面贴于安装孔31内的临时键合胶2上，参考图5，提供了两种不同类型的第一芯片41和一种第一被动元件42；实际贴装时，第一芯片41和第一被动元件42的数量和类型可以根据实际需求进行设计而定，具体不受限制。
S20b、提供由环氧树脂和无机物颗粒复合而成的复合材料，将复合材料填充于第一芯片41、第一被动元件42和安装孔31之间的间隙中，复合材料固化后形成复合层5，参考图6；本实用新型基于无机物颗粒可调整环氧树脂的热膨胀系数，将该复合材料应用于塑封层3的安装孔31处，对第一芯片41、第一被动元件42和安装孔31的内壁之间的间隙进行填充，可以有效平衡第一芯片41、第一被动元件42和塑封层3之间的热膨胀系数，复合材料固化后可有效减小拆去载板1后产品的翘曲量，进一步降低封装结构的翘曲和变形；
本实施例中，无机物颗粒包括二氧化硅，但不限于此，对于其他可调整环氧树脂热膨胀系数的无机物颗粒均适用，在此不再一一例举；环氧树脂为聚酰亚胺、氰酸酯型环氧树脂材质，但不限于此，对于其他可通过掺杂上述无机物颗粒以调整其热膨胀系数的树脂材料均适用；无机物颗粒的掺杂量根据实际封装的芯片和被动元件的类型而定。
S20c、拆除载板1、去除临时键合胶2，参考图7。
进一步地，步骤S30具体包括以下步骤：
S30a、在塑封层3的键合面(通过临时键合胶2与载板1贴合的一侧面)制作介电层6，参考图8；具体地，介电层6为ABF(Ajinomoto Build-up Film)或PP(Polypropylene，聚丙烯)材质，但不限于此，介电层6贴附于塑封层3上，起到绝缘的作用；
S30b、在介电层6对应第一芯片41和第一被动元件42的电信号连接处的位置开设通孔61，使第一芯片41和第一被动元件42的电信号连接处外露，参考图9；
S30c、在介电层6表面及通孔61的内壁溅射种子层，其中，种子层在图中未示出；
S30d、通过电镀沉铜在通孔61内形成电连接柱以及在种子层的表面形成与电连接柱连接的镀铜层；
S30e、对镀铜层和种子层进行图形化处理，图形化处理后的镀铜层即形成重布线层7，参考图10；
本实施例中，重布线层7的制作方法属于现有技术，具体可采用半加成法、加成法、减成法、半导体制成法中的任一种，具体不受限制，且在此不再赘述。
进一步地，步骤S40具体包括以下步骤：
S40a、在重布线层7上涂覆感光油墨，经过曝光、显影、固化后形成阻焊层8，并使重布线层7的焊盘区外露，参考图11；
S40b、提供金属凸块9，将金属凸块9焊接于重布线层7的焊盘区，参考图12。
进一步地，如图13所示，步骤S40之后还包括步骤S50：提供若干第二芯片或第二被动元件43，将第二芯片或第二被动元件43与部分金属凸块9焊接。与第二芯片或第二被动元件43焊接的金属凸块9的尺寸小于其他的金属凸块9。
采用本实施例的制作方法制得的嵌入式多芯片及元件SIP扇出型封装结构为板级封装结构，其俯视图如图14所示。
在本实用新型的另一实施例中，采用晶圆级载板制得的嵌入式多芯片及元件SIP扇出型封装结构为晶圆级封装结构，其俯视图如图15所示。该晶圆级封装结构及其制作方法与上述实施例基本相同，区别在于载板1为晶圆级载板，具体不再赘述。
与现有技术相比，本实用新型的嵌入式多芯片及元件SIP扇出型封装结构及其制作方法具有以下优点：
(1)、通过在塑封层的安装孔处添加掺杂有无机物颗粒的复合材料，以达到对抗塑封板翘曲和变形的效果；
(2)、第一芯片和第一被动元件被包覆于复合材料的内部，掺杂的无机物颗粒可以提高第一芯片和第一被动元件的散热效率；
(3)、在预塑封的条件下，可以增加芯片封装的集成程度，能在更小的体积下实现微系统的集成，进一步缩小异质集成微系统的体积和传输距离，降低封装成本、提高传输效率。
需要声明的是，上述具体实施方式仅仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本实用新型做各种修改、等同替换、变化等等。但是，这些变换只要未背离本实用新型的精神，都应在本实用新型的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (7)

1.一种嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，包括：
塑封层，沿其厚度方向开设有安装孔，所述塑封层沿其厚度方向具有第一侧面和第二侧面；
若干第一芯片及若干第一被动元件，位于所述安装孔内，所述第一芯片和所述第一被动元件的正面朝向所述第一侧面，且所述第一芯片、所述第一被动元件与所述安装孔的侧壁之间填充有复合层，所述复合层包括填充树脂和均匀分布于所述填充树脂中的无机物颗粒；
重布线层，位于所述塑封层的第一侧面，并与所述第一芯片和所述第一被动元件电连接，所述重布线层具有焊盘区和非焊盘区；
金属凸块，与所述重布线层的焊盘区焊接。
2.根据权利要求1所述的嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，所述填充树脂为环氧树脂。
3.根据权利要求1所述的嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，所述塑封层为EMC。
4.根据权利要求1所述的嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，还包括：
介电层，位于所述塑封层的第一侧面，且所述介电层上开设有使所述第一芯片和所述第一被动元件的电信号连接处外露的通孔；
种子层，覆盖所述介电层和所述通孔的内壁，所述重布线层位于所述种子层上，且所述种子层和所述重布线层具有使部分所述介电层外露的图形化孔；
电连接柱，填充于所述通孔内并连接所述种子层和所述重布线层。
5.根据权利要求4所述的嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，还包括阻焊层，所述阻焊层覆盖所述图形化孔和所述重布线层的非焊盘区。
6.根据权利要求5所述的嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，还包括位于所述阻焊层远离所述塑封层一侧的若干第二芯片或第二被动元件，所述金属凸块包括第一金属凸块和尺寸小于所述第一金属凸块的第二金属凸块，所述第二芯片或第二被动元件与所述第二金属凸块焊接。
7.根据权利要求1所述的嵌入式多芯片及元件SIP扇出型封装结构，其特征在于，所述重布线层为一层或多层。
CN201921705539.1U 2019-10-12 2019-10-12 嵌入式多芯片及元件sip扇出型封装结构 Active CN210575899U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921705539.1U CN210575899U (zh) 2019-10-12 2019-10-12 嵌入式多芯片及元件sip扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921705539.1U CN210575899U (zh) 2019-10-12 2019-10-12 嵌入式多芯片及元件sip扇出型封装结构

Publications (1)

Publication Number Publication Date
CN210575899U true CN210575899U (zh) 2020-05-19

Family

ID=70661413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921705539.1U Active CN210575899U (zh) 2019-10-12 2019-10-12 嵌入式多芯片及元件sip扇出型封装结构

Country Status (1)

Country Link
CN (1) CN210575899U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600438A (zh) * 2019-10-12 2019-12-20 广东佛智芯微电子技术研究有限公司 嵌入式多芯片及元件sip扇出型封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600438A (zh) * 2019-10-12 2019-12-20 广东佛智芯微电子技术研究有限公司 嵌入式多芯片及元件sip扇出型封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN102479762B (zh) 散热增益型半导体组件
EP2798675B1 (en) Method for a substrate core layer
EP3288077B1 (en) Microelectronic package having a bumpless laminated interconnection layer
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6701614B2 (en) Method for making a build-up package of a semiconductor
US5744758A (en) Multilayer circuit board and process of production thereof
KR101690549B1 (ko) 내장 칩 패키지
TWI426587B (zh) 晶片尺寸封裝件及其製法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TWI559443B (zh) 具有柱型互連接件之積體電路封裝系統及其製造方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
US20080284017A1 (en) Methods of fabricating circuit board and semiconductor package, and circuit board and semiconductor package fabricated using the methods
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
EP2243161B1 (en) Semiconductor package and its manufacture
CN102693955B (zh) 封装载板及其制造方法
US8017503B2 (en) Manufacturing method of semiconductor package
CN110571201A (zh) 一种高散热扇出型三维异构双面塑封结构及其制备方法
US10290570B2 (en) Wiring substrate
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
CN210575899U (zh) 嵌入式多芯片及元件sip扇出型封装结构
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
CN211150550U (zh) 基于刚性框架的tmv扇出型封装结构
WO2024016517A1 (zh) 立体封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: Embedded multi chip and component SIP fan out packaging structure

Effective date of registration: 20201224

Granted publication date: 20200519

Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd.

Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd.

Registration number: Y2020980009995

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20200519

Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd.

Pledgor: Guangdong Xinhua Microelectronics Technology Co.,Ltd.|Guangdong fozhixin microelectronics technology research Co.,Ltd.

Registration number: Y2020980009995

PC01 Cancellation of the registration of the contract for pledge of patent right
TR01 Transfer of patent right

Effective date of registration: 20240318

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Country or region after: China

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Country or region before: China

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

TR01 Transfer of patent right