JP7236549B2 - 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法 - Google Patents

放熱兼電磁シールドの埋め込みパッケージ構造の製造方法 Download PDF

Info

Publication number
JP7236549B2
JP7236549B2 JP2021545754A JP2021545754A JP7236549B2 JP 7236549 B2 JP7236549 B2 JP 7236549B2 JP 2021545754 A JP2021545754 A JP 2021545754A JP 2021545754 A JP2021545754 A JP 2021545754A JP 7236549 B2 JP7236549 B2 JP 7236549B2
Authority
JP
Japan
Prior art keywords
layer
metal
shield
electronic component
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021545754A
Other languages
English (en)
Other versions
JP2022542332A (ja
Inventor
先 明 陳
炳 森 謝
本 霞 黄
磊 馮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010546032.7A external-priority patent/CN111863775B/zh
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2022542332A publication Critical patent/JP2022542332A/ja
Application granted granted Critical
Publication of JP7236549B2 publication Critical patent/JP7236549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本出願は半導体パッケージ技術分野に関し、特に放熱兼電磁シールドの埋め込みパッケージ構造の製造方法に関する。
電子製品の体積が日に日に軽く且つ薄くなり、集積度が日増しに高くなり、埋め込みパッケージ技術もますます人気になってきているが、集積度の増加や、演算能力の向上につれて、パッケージの放熱性、電磁干渉耐性への要件も次第に高くなっている。
現在の市場では、放熱性は電子部品の１つの表面において接続銅柱によって実現され、電磁干渉耐性は基板の外部において金属パッケージハウジングを用いて実現されることが多く、従来のパッケージ技術では、放熱と抗電磁干渉の機能を両立させて設計することができない。
本出願は関連技術における技術的課題の１つを少なくともある程度を解決することを目的とする。このために、本出願は放熱兼電磁シールドの埋め込みパッケージ構造及びその製造方法並びに基板を提供し、以下は本明細書で詳しく説明された主題の概要である。本概要は特許請求の範囲を限定するためのものではない。前記技術的解決手段は以下のとおりである。
第１の態様によれば、本出願の実施例は、
上面及び下面を備え、内部に少なくとも１つのキャビティユニットが設けられる誘電体層と、
前記キャビティユニット内に設けられる絶縁層であって、前記キャビティユニットが前記絶縁層により部分的に充填される、絶縁層と、
一端が前記絶縁層に埋め込まれ、他端が前記キャビティユニット内に露出し、端子を含む電子部品と、
前記誘電体層の上面及び下面を貫通し、前記端子に連通するスルーホールと、
前記誘電体層の６つの表面及び前記スルーホール内を被覆し、それぞれシールド層及び回路層を形成するための金属層であって、前記シールド層は前記電子部品の露出した一端を被覆し、前記シールド層と前記回路層は前記誘電体層によって隔てられる、金属層と、を備える放熱兼電磁シールドの埋め込みパッケージ構造を提供する。
本出願の第１の態様の実施例に係る放熱兼電磁シールドの埋め込みパッケージ構造は、少なくとも以下の有益な効果を奏する。一方では、誘電体層の６つの表面にシールド層を形成することで、電磁放射から全方位的に保護する効果を達成する。他方では、スルーホールが電子部品の端子に連通し且つ上下面の回路層まで引き出すことで効率的な放熱を実現する。なお、電子部品の端子の裏面に位置するシールド層は電磁シールド機能を実現できるだけではなく、放熱機能も備える。
任意選択で、本出願の１つの実施例では、前記誘電体層は少なくとも１層を備え、各層の前記誘電体層の表面に回路層が設けられる。
任意選択で、本出願の１つの実施例では、前記電子部品の露出した一端を被覆するシールド層及び前記誘電体層表面のシールド層はさらにスルーホールを介して連通することができる。
任意選択で、本出願の１つの実施例では、前記金属層はシード層及び被覆層を備え、前記シード層は前記被覆層の底部に設けられる。
任意選択で、本出願の１つの実施例では、前記絶縁層は高温で硬化可能な液体感光性誘電体材料である。
第２の態様によれば、本出願の実施例は、
スルーホール及びキャビティユニットを備える第１の誘電体層を提供するステップであって、前記第１の誘電体層の周面及び前記スルーホール内は金属層で被覆されているステップと、
キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップであって、前記電子部品の上端は前記絶縁層から露出するステップと、
前記第１の誘電体層の上面及び下面に第１の金属層を形成し、前記第１の金属層に対してフォトリソグラフィを行って第１の回路層及び第１のシールド層を形成するステップであって、前記第１の回路層は前記端子及び前記スルーホールに連通し、前記第１のシールド層は前記第１の誘電体層の周面の金属層に連通するステップと、を含む放熱兼電磁シールドの埋め込みパッケージ構造の製造方法を提供する。
本出願の第２の態様の実施例に係る放熱兼電磁シールドの埋め込みパッケージ構造の製造方法は、少なくとも以下の有益な効果を奏する。一方では、誘電体層の６つの表面にシールド層を形成することで、電磁放射から全方位的に保護する効果を達成する。他方では、電子部品の端子を上下面の回路層に接続することによって効率的な放熱を実現する。なお、電子部品の端子の裏面に位置するシールド層は電磁シールド機能を実現できるだけではなく、放熱機能も備える。
任意選択で、本出願の１つの実施例では、キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップは、
前記第１の誘電体層の下面にテープを積層するステップと、
一定量の感光性液体誘電体材料をキャビティユニットに充填して絶縁層を形成するステップと、
電子部品を前記絶縁層の底部に実装するステップと、
前記絶縁層を半硬化させるステップと、
前記テープを取り外すステップと、
前記絶縁層を高温で硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップと、をさらに含む。
任意選択で、本出願の１つの実施例では、前記第１の金属層を形成するステップは、
金属及び／又は金属合金材料であるシード層を前記第１の誘電体層の上面に形成するステップと、
一定の厚さの金属材料である被覆層を前記シード層の表面に形成するステップと、を含む。
任意選択で、本出願の１つの実施例では、
前記第Ｎの金属層の表面に第Ｎ＋１の誘電体層を形成し、前記第Ｎ＋１の誘電体層に対してフォトリソグラフィ及びコーティングを行って第Ｎ＋１の金属層を形成するステップと、
前記第Ｎ＋１の金属層に対してフォトリソグラフィを行って第Ｎ＋１の回路層及び第Ｎ＋１のシールド層を形成するステップであって、前記第１の回路層、……前記第Ｎ＋１の回路層は前記スルーホールに連通し、前記第１のシールド層、……前記第Ｎ＋１のシールド層は前記誘電体層の周面の金属層に連通する（Ｎ≧１）ステップと、をさらに含む。
任意選択で、本出願の１つの実施例では、前記第１のシールド層は前記第Ｎ＋１のシールド層及び前記誘電体層の周面の金属層に連通し、前記第１のシールド層と前記第Ｎ＋１のシールド層との連通方式は、
前記キャビティユニットの上面に位置する対応する第Ｎ＋１の誘電体層を完全にエッチ除去し、金属を充填することで前記第１のシールド層及び前記第Ｎ＋１のシールド層を金属によってシームレスに接続する方式、
前記キャビティユニットの上面に位置する対応する第Ｎ＋１の誘電体層を部分的にエッチ除去してスルーホールウィンドウを形成し、金属を充填することで前記第１のシールド層及び前記Ｎ＋１のシールド層をスルーホールによって連通させる方式、のうちの少なくとも１つを含む。
第３の態様によれば、本出願の実施例は、上記第１の態様に記載の放熱兼電磁シールド埋め込みパッケージを備える基板を提供する。
本出願の第３の態様の実施例に係る基板は、少なくとも以下の有益な効果を奏する。一方では、基板の６つの表面にシールド層を形成することで、電磁放射から全方位的に保護する効果を達成する。他方では、基板内部のスルーホールが電子部品の端子に連通し且つ上下面の回路層まで引き出すことで効率的な放熱を実現する。なお、電子部品の端子の裏面に位置するシールド層は電磁シールド機能を実現できるだけではなく、放熱機能も備える。
本出願の他の特徴及び利点は以下の明細書で説明され、その一部は明細書によって明らかになり、或いは本出願を実施することで分かるようになる。本出願の目的及びその他の利点は、明細書、特許請求の範囲及び図面において特別に指摘された構造で実現し且つ取得する。
図面は本出願の技術的解決手段をさらに理解するためのものでありながら、明細書の一部となり、本出願の実施例とともに本出願の技術的解決手段を説明することに用いられ、本出願の技術的解決手段を限定するものではない。
本出願の一実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法のフローチャートである。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップＳ１００に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップＳ２００に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップＳ２００に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップＳ３００に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップＳ３００に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。 本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。
本出願の目的、技術的解決手段及び利点をより明確にするために、以下は図面及び実施例に合わせて、本出願をさらに詳しく説明する。なお、ここで説明された具体的な実施例は本出願を説明するためのものに過ぎず、本出願を限定するものではないため、技術上の実質的な意味を持たず、いかなる構造の修飾、比例関係の変更又は大きさの調整は、本出願が達成可能な効果及び達成可能な目的に影響を及ぼさない限り、本出願で開示された技術内容の範囲内にあるべきだということを理解されたい。
この部分は本出願の具体的な実施例を説明し、本出願の好ましい実施例は図面に示され、図面は、本出願の各構成要素及び全体の技術的解決手段が直観的且つ具体的に理解されるように、明細書の文字部分の説明を図形で補足するものであり、しかし、それを本出願の保護範囲を限定するものとして理解すべきではない。
明細書において、「若干」の意味は１つ又は複数であり、「複数」の意味は２つ及び２つ以上であり、「より大きい」「より小さい」「超える」などはその数を含まないと理解され、「以上」「以下」「以内」などはその数を含むと理解される。「第１」「第２」という記述があれば、それは構成要素を区別することだけを目的とし、相対的な重要性を指示もしくは示唆する、又は、示された構成要素の数もしくは示された構成要素の順番を暗黙的に示すものではないと理解すべきである。
図１を参照すると、本出願は、上面及び下面を備え、内部には少なくとも１つのキャビティユニット１３０が設けられる誘電体層１００と、前記キャビティユニット１３０内に設けられる絶縁層２００であって、前記キャビティユニット１３０が前記絶縁層２００により部分的に充填される、絶縁層２００と、一端が前記絶縁層２００に埋め込まれ、他端が前記キャビティユニット１３０内に露出し、端子３１０を含む電子部品３００と、前記誘電体層１００の上面及び下面を貫通し、前記端子３１０に連通するスルーホール４００と、前記誘電体層１００の６つの表面及び前記スルーホール４００内を被覆し、それぞれシールド層５１０及び回路層５２０を形成するための金属層５００であって、前記シールド層５１０は前記電子部品３００の露出した一端を被覆し、前記シールド層５１０と前記回路層５２０は前記誘電体層１００によって隔てられる、金属層５００と、を備える放熱兼電磁シールドの埋め込みパッケージ構造を提供する。
一実施例において、誘電体層１００の内部には１つ又は複数のキャビティユニット１３０が設けられ、キャビティユニット１３０は、必要とされる電子部品３００の数に応じて配置され、アレイ配列であっても、非アレイ配列であってもよく、キャビティユニット１３０が形成された後に絶縁層２００を充填し、絶縁層２００はキャビティユニット１３０を完全に満たすのではなく、電子部品３００を配置し且つ金属で被覆するための一定の空間が予め確保される。電子部品３００は接続端子３１０があるか否かによって正面と裏面に分けられ、正面には、絶縁層２００の底部に設けられ且つキャビティユニット１３０の下面に近い接続端子３１０が設けられ、裏面は絶縁層２００の上に露出する。金属層５００はシールド層５１０及び回路層５２０を備え、シールド層５１０は誘電体層１００の周囲及び上下の６つの表面を被覆するだけではなく、さらに電子部品３００の裏面の上部を被覆する。シールド層５１０を配置することによって電磁放射から全方位的に保護する効果を達成することができる。また、誘電体層１００の内部にはスルーホール４００が設けられ、スルーホール４００は電子部品３００の接続端子３１０に連通し、かつ誘電体層１００の上面及び下面の回路層５２０まで延在する。電子部品３００の片面放熱技術に対して、スルーホール４００が誘電体層１００の上面及び下面の回路層５２０に連通するという放熱方式によって電子部品３００の放熱面積を増加させ、放熱効率を向上させ、そして、電子部品３００の裏面を被覆するシールド層５１０は同様に放熱機能を備えるため、電子部品３００の放熱効率をさらに向上させる。さらに、絶縁層２００材料を用いてキャビティユニット１３０に予め充填し、実装した後の積層後薄化プロセスを必要とされず、生産サイクルを大幅に短縮し、生産コストを削減するとともに材料の使用量を減らし、環境への汚染を軽減する。
なお、電子部品３００はデバイスやチップを含むが、これらに限定されず、アクティブデバイスであってもパッシブデバイスであってもよく、独立したチップやデバイスであっても複数のチップやデバイスの組み合わせであってもよい。用途別に分類すると、異なる電源デバイスであってもよいし、無線周波数チップ又はロジックチップであってもよい。チップ又はデバイスの種類及び数は、実際の需要に応じた、３Ｄ背合わせ積み重ね式複数のチップの組み合わせ、あるいは上下左右にある単層のアレイ組み合わせによって設計することができる。電子部品３００は正面を下に向けてキャビティユニット１３０内に取り付けることができ、下面回路層５２０と連通することで電気伝導と放熱を行い、また、裏面を下に向けてキャビティユニット１３０内に取り付けてもよく、この場合、端子３１０は上に向かって上面に設けられる回路層５２０に連通して電気伝導と放熱を行うことができる。電子部品３１０の具体的な取付方向は設計の需要に応じて設定することができ、いずれも本出願の保護範囲内にある。
図１４を参照すると、本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記誘電体層１００は少なくとも１層を備え、各層の前記誘電体層１００の表面にも回路層５２０が設けられる。
一実施例において、誘電体層１００は、単層電子部品３００の埋め込みパッケージを実現する単層であってもよく、積層電子部品３００の埋め込みパッケージを実現する複数層であってもよく、各層誘電体層１００の表面にも回路層５２０が設けられ、各層誘電体層１００の間の回路層５２０はスルーホール４００を介して連通し、最終的には最外層の誘電体層１００の上面又は下面及び周面にシールド層５１０及び回路層５２０を形成し、シールド、放熱及び電気的インターフェース引出という機能を実現する。
本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記電子部品３００の露出した一端を被覆するシールド層５１０及び前記誘電体層１００表面のシールド層５１０はさらにスルーホールを介して連通することができる。
図１０及び図１３を参照すると、一実施例において、前記電子部品３００の露出した一端を被覆するシールド層５１０及び誘電体層１００表面のシールド層５１０は一体の金属層５００であってもよく、金属層５００の中間には誘電体層１００を挟むように誘電体層１００を充填して、元々一体に接続されていた金属層５００の中間に金属スルーホール４００を形成して連通させてもよく、いずれもシールド及び放熱の機能を達成することができ、また、離間して誘電体層１００を充填する方式は、金属及び電子部品３００の表面の熱膨張率の相違による応力ダメージを軽減することができる。
図６～図１３を参照すると、本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記金属層５００はシード層５３０及び被覆層５４０を備え、前記シード層５３０は前記被覆層５４０の底部に設けられる。
一実施例において、金属層５００は比較的に薄いシード層５３０及び比較的に厚い被覆層５４０で構成され、シード層５３０は被覆層５４０の底部に設けられ、シード層５３０は被覆層５４０のために良好な被覆基盤を提供して、被覆層５４０の品質を向上させることができる。シード層５３０はチタン、銅、チタンタングステン合金などの金属材料であってもよいが、これらに限定されない。被覆層５４０は金属の銅であってもよいが、これに限定されない。
図１を参照すると、本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記絶縁層２００は高温で硬化可能な液体感光性誘電体材料である。
一実施例において、絶縁層２００は液体感光性誘電体材料であり、ディスペンス、印刷などの方式で充填することができる。液体感光性誘電体材料は高温硬化の性能を備え、液体状態では電子部品３００の実装位置及び露出高さを容易に調整し、調整した後に硬化させて電子部品３００をより正確に取り付けることができる。絶縁層２００の材料はインクであってもよいが、インクに限定されない。また、液体感光性誘電体材料を用いてキャビティユニットに予め充填し、実装した後の積層後薄化プロセスを必要とされず、生産サイクルを大幅に短縮し、生産コストを削減するとともに材料の使用量を減らし、環境への汚染を軽減する。
上記放熱兼電磁シールドの埋め込みパッケージ構造に基づいて、本出願の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の各実施例を提供する。
図２を参照すると、本出願のもう１つの実施例は放熱兼電磁シールドの埋め込みパッケージ構造の製造方法のフローチャートをさらに提供し、当該方法は以下のステップを含むが、これらのステップに限定されない。
Ｓ１００では、スルーホール４００及びキャビティユニット１３０を備える第１の誘電体層１１０を提供し、前記第１の誘電体層１１０の周面及び前記スルーホール４００内は金属層５００で被覆されている。
図３に示すように、第１の誘電体層１１０を用いて有機フレームを作製し、フレームは内部の少なくとも１つのスルーホール４００及び少なくとも１つのキャビティユニット１３０を備え、キャビティユニット１３０の体積及び数は、埋め込む必要のある電子部品３００のサイズと設計要件に応じて設定し、スルーホール４００の数及び位置は電子部品の位置及び放熱量に基づいて設定することができる。
Ｓ２００では、キャビティユニット１３０内に絶縁層２００を設け、電子部品３００を前記絶縁層２００の底部に実装し、前記絶縁層２００を硬化させ且つそれにフォトリソグラフィを行って電子部品３００の端子３１０を露出させ、前記電子部品３００の上端は前記絶縁層２００から露出する。ステップＳ２００をさらに細分化すると、当該ステップＳ２００は、
前記第１の誘電体層１１０の下面にテープ６００を積層するステップＳ２１０と、
一定量の感光性液体誘電体材料をキャビティユニット１３０に充填して絶縁層２００を形成するステップＳ２２０と、
電子部品３００を前記絶縁層２００の底部に実装するステップＳ２３０と、
前記絶縁層２００を半硬化させるステップＳ２４０と、
前記テープ６００を取り外すステップＳ２５０と、
前記絶縁層２００を高温で硬化させ且つそれにフォトリソグラフィを行って電子部品３００の端子３１０を露出させるステップＳ２６０と、を含むが、これらに限定されない。
図４～図５に示すように、図４では、第１の誘電体層１１０の下面にテープ６００を積層して、キャビティユニット１３０の底部を封止し、液体感光性誘電体材料からなる絶縁層２００を充填し、液体材料を充填することは絶縁層２００の充填量および充填高さを制御するのに役立ち、電子部品３００の実装を容易にするだけではなく、電子部品３００を実装した後の積層後薄化プロセスを必要とせず、生産サイクルを大幅に短縮し、コストを削減する。最後に電子部品３００を絶縁層２００の底部に実装し、電子部品３００の端子３１０は下を向き、第１の誘電体層１１０の下面に近く、電子部品３００の頂部は絶縁層２００より高く、この後に金属層５００に接続して放熱およびシールドを行うことを容易にする。図５では、液体の絶縁層２００を凝固させて、テープ６００を取り外すのを容易にするために、充填が済んだ絶縁層２００を半硬化させる。半硬化温度はテープ６００に損傷を与えることがなく、テープ６００を取り外した後に絶縁層２００を高温で硬化させ、さらに硬化後の絶縁層２００の表面においてフォトリソグラフィを行って電子部品の端子３１０を露出させる。
なお、テープ６００は支持の役割を果たし、高温硬化処理が必要とされないため、支持テープ６００に対する高い性能要件を低減し、生産コストを削減できる。それに、支持テープ６００を高温で処理する必要がないため、支持テープ６００の複数回の再利用を実現することができ、従来において電子部品３００と支持テープ６００とが直接接触して高温で硬化し、テープ６００を除去する際に電子部品３００の表面に一定の割合の接着剤が残留して不良になるのと異なって、この方法は高温硬化時にテープ６００と直接接触する必要がないため、電子部品３００に接着剤が残留するリスクを無くし、製品の歩留まりを向上させる。
Ｓ３００では、前記第１の誘電体層１１０の上面及び下面に第１の金属層５０１を形成し、前記第１の金属層５０１に対してフォトリソグラフィを行って第１の回路層５２１及び第１のシールド層５１１を形成し、前記第１の回路層５２１は前記端子３１０及び前記スルーホール４００に連通し、前記第１のシールド層５１１は前記第１の誘電体層１１０の周面の金属層５００に連通する。
図６に示すように、一実施例において、前記第１の金属層５０１を形成するステップは、
金属及び／又は金属合金材料であるシード層５３０を前記第１の誘電体層１１０の上面に形成するステップと、
一定の厚さの金属材料である被覆層５４０を前記シード層５３０の表面に形成するステップと、を含む。
図６に示すように、ステップＳ２００をもとに、無電解銅メッキ又はスパッタリングの方法を用いて、第１の誘電体層１１０の上面及び下面全体に薄い金属シード層５３０を形成し、よく用いられるシード層５３０金属はチタン、銅、チタンタングステン合金であるが、上記金属に限定されない。さらに、金属シード層５３０に金属被覆層５４０のめっきを施し、金属の良好な電気及び熱伝導率を考慮すると、銅という金属を用いて電気めっきを行い、電子部品３００の裏面及び絶縁層２００の上方の側壁部をすべて金属で被覆するために、穴埋め電気めっきプロセスによってキャビティユニット１３０及びすべての金属シード層５３０に一定の厚さの銅という金属を形成し、且つ電子部品３００を周面の金属層５００に接続することで、パッケージの外面まで熱をより良好に伝達して、部品の動作温度を効果的に低下させることができる。
本出願のいくつかの実施例では、シード層５３０は被覆層５４０のために良好な被覆基盤を提供して、被覆層５４０の品質を向上させることができるため、本出願の１つの実施例では、好ましくは、シード層５３０の厚さは１０００ナノメートルであり、被覆層５４０の厚さは８０００ナノメートルである。シード層５３０及び被覆層５４０の厚さは相対的設計され、設計の具体的な厚さパラメータは実際のプロセス及び設計要件を満たせばよく、いずれも本出願の請求範囲内である。
図７に示すように、第１の金属層５０１に対してフォトリソグラフィを行って第１の回路層５２１及び第１のシールド層５１１を形成し、第１の金属層５０１の表面にフォトレジスト又は感光性ドライフィルムを貼り付け、フォトレジスト又は感光性ドライフィルムを露光、現像する方式によって回路パターンを形成し、エッチングの方式でパターンに対応する部分の被覆層５４０及びシード層５３０を除去し、第１の回路層５２１及び第１のシールド層５１１を形成する。第１の回路層は電子部品の端子３１０に連通し且つ第１の誘電体層１１０の両端の表面に位置し、電子部品３００の電気ピンの外部への引出を実現でき、その後に電子部品３００に電気を導通させ又はテストすることを容易にする。第１のシールド層５１１は第１の誘電体層の周面の金属層５００に直接連通し、抗電磁干渉及び放熱の役割を実現する。最後に、フィルム剥離という方式でフォトレジスト又は感光性ドライフィルムを除去する。
図８～図１０を参照すると、本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法は以下のステップをさらに含んでも良い。
前記第１の金属層５０１の表面に第２の誘電体層１２０を形成し、前記第２の誘電体層１２０に対してフォトリソグラフィコーティングを行って第２の金属層５０２を形成する。図８では、ステップＳ３００に基づく第２の誘電体層１２０は上下２つの部分を有し、上下２つの部分を有する第２の誘電体層１２０の外側の表面にフォトレジスト又は感光性ドライフィルムを貼り付け、フォトレジスト又は感光性ドライフィルムに対してフォトリソグラフィを行って金属スルーホール４００を形成し、さらに電気めっきを施して金属柱及び周面金属層５００を形成する。まず第２の誘電体層１２０材料を圧着して接続をより強固にして、次にプラズマエッチング又はつや出しなどのプロセスを用いて第２の誘電体層１２０材料を薄くして、金属柱の上下面及び誘電体材料の上下面を露出させる。図９では、化学めっき又は物理的スパッタリングの方式によって第２の誘電体層１２０材料の周囲及び上下面に第２の金属層５０２を形成し、第２の金属層５０２は金属シード層５３０及び被覆層５４０を備え、さらにパターン電気めっき又はネガティブエッチングの方式によって前記第２の金属層５０２に対してフォトリソグラフィを行って第２の回路層５２２及び第２のシールド層５１２を形成する。前記第１の回路層５２１及び前記第２の回路層５２２は前記スルーホール４００に連通し、前記第１のシールド層５１１及び前記第２のシールド層５１２は前記第１の誘電体層１１０の周面の金属に連通する。図１０に示すように、外層の両面に非導電性の誘電体材料であるソルダーレジストを塗布又は圧着し、露光及び現像によってソルダーレジストに特定のソルダーレジスト開口部７００を空ける。回路層５２０は電子部品３００と連通し、ソルダーレジスト開口部７００を介して回路層５２０とシールド層５１０を隔離し、内部の電子素子の電気ピンと周面シールド層との間の電気的隔離を実現でき、それによって、内部電子素子のレイアウトとテストを行う。
図１４を参照すると、本出願の１つの実施例では、多層パッケージ構造として構成することもでき、即ち、前記第Ｎの金属層５００の表面に第Ｎ＋１の誘電体層１００を形成し、前記第Ｎ＋１の誘電体層１００に対してフォトリソグラフィコーティングを行って第Ｎ＋１の金属層５００を形成する。
前記第Ｎ＋１の金属層５００に対してフォトリソグラフィを行って第Ｎ＋１の回路層５２０及び第Ｎ＋１のシールド層５１０を形成し、前記第１の回路層５２１、……前記第Ｎ＋１の回路層５２０は前記スルーホール４００に連通し、前記第１のシールド層５１１、……前記第Ｎ＋１のシールド層５１０は前記第の誘電体層１１０の周面の金属に連通する（Ｎ≧１）。本出願の放熱兼電磁シールドの埋め込みパッケージ構造の層数は基盤レイアウト及び配線層数の需要に応じて複数層を設けてもよく、内部回路層５２０の間は内部スルーホール４００を介して最終的に外層誘電体層１００の表面に連通し、シールド層５１０は各誘電体層１００の周面の金属層５００及び内部スルーホール４００を介して連通する。
図８～図１３を参考すると、本出願のもう１つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法であって、前記第１のシールド層５１１及び前記第２のシールド層５１２は前記第１の誘電体層１１０の周面の金属に連通し、前記第１のシールド層５１１と前記第２のシールド層５１２との連通方式は以下のうちの少なくとも１つを含む。
前記キャビティユニット１３０の上面に位置する対応する第２の誘電体１２０を完全にエッチ除去し、上記実施例で説明された図８～図１０に示すように、前記第１のシールド層５１１及び前記第２のシールド層５１２をシームレスに接続する。
一実施例において、前記第１のシールド層５１１と前記第２のシールド層５１２との連通方式はさらに以下のとおりであってもよい。前記キャビティユニット１３０の上面に位置する対応する第２の誘電体層１２０を部分的にエッチ除去して、前記第１のシールド層５１１及び前記第２のシールド層５１２に第２の誘電体１２０を充填し、図１１に示すように、ステップＳ３００に基づく第２の誘電体層１２０の上下面にフォトレジスト又は感光性ドライフィルムを貼り付け、フォトレジスト又は感光性ドライフィルムに対してフォトリソグラフィを行って金属スルーホール４００を形成する。前記金属スルーホール４００は回路層５２０に接続される金属スルーホール４００を含むだけではなく、キャビティユニット１３０上面の金属層５００に位置する金属スルーホール４００も含む。さらに、電気めっきを行って金属柱と周面の金属層５００を形成し、第２の誘電体層１２０材料を圧着し、プラズマエッチング又はつや出しなどのプロセスを用いて第２の誘電体層１２０材料を薄くし、金属スルーホール４００の上面又は下面及び第２の誘電体層１２０の上面と下面を露出させる。図１２に示すように、化学めっき又は物理的スパッタリングの方式によって第２の誘電体層１２０材料の表面に金属シード層５３０及び被覆層５４０を備える第２の金属層５０２を形成し、さらにパターン電気めっき又はネガティブエッチングの方式によって第２の回路層５２２及び第２のシールド層５１２を形成する。なお、キャビティユニット１３０の上面に位置する第２のシールド層５１２は、金属をスルーホール４００に充填する方式によって垂直方向の第１のシールド層５１１に連通する。金属スルーホール４００及び誘電体を離間して設置する連通関係は電子部品３００の表面応力の均一な拡散に役立ち、パッケージ構造全体の応力効果を向上させる。図１３に示すように、外層の両面に、非導電性の誘電体材料であるソルダーレジストを塗布又は圧着し、露光及び現像によってソルダーレジストに特定のソルダーレジスト開口部７００を空ける。回路層５２０は電子部品３００と連通し、ソルダーレジスト開口部７００を介して回路層５２０及びシールド層５１０を隔離し、内部電子素子の電気ピンと周面シールド層との間の電気的隔離を実現でき、それによって、内部電子素子のレイアウトとテストを行う。
本出願のもう１つの実施例は、上記いずれかの実施例に係る放熱兼電磁シールドの埋め込みパッケージ構造を備える基板をさらに提供する。
以上は本出願の好ましい実施例を詳しく説明したが、本出願は上記実施形態に限定されず、当業者であれば、本出願の趣旨から逸脱しない限り、様々な同等の変形又は置換を行うことができ、これらの同等の変形又は置換はいずれも本出願の特許請求の範囲により限定される範囲内に含まれる。
１００ 誘電体層
１１０ 第１の誘電体層
１２０ 第２の誘電体層
１３０ キャビティユニット
２００ 絶縁層
３００ 電子部品
３１０ 端子
４００ スルーホール
５００ 金属層
５０１ 第１の金属層
５０２ 第２の金属層
５１０ シールド層
５１１ 第１のシールド層
５１２ 第２のシールド層
５２０ 回路層
５２１ 第１の回路層
５２２ 第２の回路層
５３０ シード層
５４０ 被覆層
６００ テープ
７００ ソルダーレジスト開口部

Claims (4)

  1. 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法であって、
    スルーホール及びキャビティユニットを備える第１の誘電体層を提供するステップであって、前記第１の誘電体層の周面及び前記スルーホール内は金属層で被覆されているステップと、
    キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップであって、前記電子部品の上端は前記絶縁層から露出するステップと、
    前記第１の誘電体層の上面及び下面に第１の金属層を形成し、前記第１の金属層に対してフォトリソグラフィを行って第１の回路層及び第１のシールド層を形成するステップであって、前記第１の回路層は前記端子及び前記スルーホールに連通し、前記第１のシールド層は前記第１の誘電体層の周面の金属層に連通するステップと、を含み、
    キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップは、
    前記第１の誘電体層の下面にテープを積層するステップと、
    一定量の感光性液体誘電体材料をキャビティユニットに充填して絶縁層を形成するステップと、
    電子部品を前記絶縁層の底部に実装するステップと、
    前記絶縁層を半硬化させるステップと、
    前記テープを取り外すステップと、
    前記絶縁層を高温で硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップと、を含むことを特徴とする放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。
  2. 前記第１の金属層を形成するステップは、
    金属及び／又は金属合金材料であるシード層を前記第１の誘電体層の上面に形成するステップと、
    一定の厚さの金属材料である被覆層を前記シード層の表面に形成するステップと、を含むことを特徴とする請求項１に記載の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。
  3. 前記金属層の数がＮであり、第Ｎの金属層の表面に第Ｎ＋１の誘電体層を形成し、前記第Ｎ＋１の誘電体層に対してフォトリソグラフィ及びコーティングを行って第Ｎ＋１の金属層を形成するステップと、
    前記第Ｎ＋１の金属層に対してフォトリソグラフィを行って第Ｎ＋１の回路層及び第Ｎ＋１のシールド層を形成するステップであって、前記第１の回路層、……前記第Ｎ＋１の回路層は前記スルーホールに連通し、前記第１のシールド層、……前記第Ｎ＋１のシールド層は前記誘電体層の周面の金属層に連通する（Ｎ≧１）ステップと、をさらに含むことを特徴とする請求項１又は２に記載の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。
  4. 前記第１のシールド層は前記第Ｎ＋１のシールド層及び前記誘電体層の周面の金属層に連通し、前記第１のシールド層と前記第Ｎ＋１のシールド層との連通方式は、
    前記キャビティユニットの上面に位置する対応する第Ｎ＋１の誘電体層を完全にエッチ除去し、金属を充填することで前記第１のシールド層及び前記第Ｎ＋１のシールド層を金属によってシームレスに接続する方式、
    前記キャビティユニットの上面に位置する対応する第Ｎ＋１の誘電体層を部分的にエッチ除去してスルーホールウィンドウを形成し、金属を充填することで前記第１のシールド層及び前記Ｎ＋１のシールド層をスルーホールによって連通させる方式、のうちの少なくとも１つを含むことを特徴とする請求項３に記載の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。
JP2021545754A 2020-06-16 2020-07-24 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法 Active JP7236549B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010546032.7A CN111863775B (zh) 2020-06-16 2020-06-16 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
CN202010546032.7 2020-06-16
PCT/CN2020/104571 WO2021253573A1 (zh) 2020-06-16 2020-07-24 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板

Publications (2)

Publication Number Publication Date
JP2022542332A JP2022542332A (ja) 2022-10-03
JP7236549B2 true JP7236549B2 (ja) 2023-03-09

Family

ID=79178433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545754A Active JP7236549B2 (ja) 2020-06-16 2020-07-24 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法

Country Status (3)

Country Link
US (1) US20220310529A1 (ja)
JP (1) JP7236549B2 (ja)
KR (1) KR102566363B1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077394A1 (en) 2012-09-20 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Embedded Heat Spreader
JP2015198246A (ja) 2014-04-01 2015-11-09 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド 埋め込みチップ
CN106057745A (zh) 2015-04-01 2016-10-26 钰桥半导体股份有限公司 设有加强层及整合双路由电路的半导体组件及制作方法
US20170162556A1 (en) 2015-04-01 2017-06-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN106997870A (zh) 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
US20170309571A1 (en) 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180053732A1 (en) 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20190051612A1 (en) 2017-08-08 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor packages
CN111029332A (zh) 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法
US20200144192A1 (en) 2018-11-06 2020-05-07 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
CN111372369B (zh) * 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
KR20210096497A (ko) * 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077394A1 (en) 2012-09-20 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Embedded Heat Spreader
JP2015198246A (ja) 2014-04-01 2015-11-09 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド 埋め込みチップ
CN106057745A (zh) 2015-04-01 2016-10-26 钰桥半导体股份有限公司 设有加强层及整合双路由电路的半导体组件及制作方法
US20170162556A1 (en) 2015-04-01 2017-06-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN106997870A (zh) 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
US20170309571A1 (en) 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180053732A1 (en) 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20190051612A1 (en) 2017-08-08 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor packages
US20200144192A1 (en) 2018-11-06 2020-05-07 Samsung Electronics Co., Ltd. Semiconductor package
CN111029332A (zh) 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
US20220310529A1 (en) 2022-09-29
JP2022542332A (ja) 2022-10-03
KR20210157393A (ko) 2021-12-28
KR102566363B1 (ko) 2023-08-10

Similar Documents

Publication Publication Date Title
CN111863775B (zh) 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
US7648858B2 (en) Methods and apparatus for EMI shielding in multi-chip modules
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
KR20220026487A (ko) 회로 사전 배치 방열 내장형 패키지 구조 및 이의 제조 방법
KR20030060914A (ko) 집적 장치를 갖는 마이크로 전자 기판
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
JP2002026187A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
CN112820713B (zh) 一种金属框架封装基板及其制造方法
CN211150550U (zh) 基于刚性框架的tmv扇出型封装结构
JP7236549B2 (ja) 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法
CN210245482U (zh) 大板扇出型双面天线封装结构
CN210575902U (zh) 一种高散热扇出型三维异构双面塑封结构
JP2023541730A (ja) パッケージング構造及びその製造方法
KR20110010014A (ko) 반도체 패키지의 제조 방법
CN107527824B (zh) 具有散热片的封装载板及其制备方法
TW200941680A (en) Package substrate with high heat dissipation capability and method of fabricating the same
TW201029122A (en) Electronic component for wiring and method for manufacturing same, and electronic device package with built-in electronic component for wiring and method for manufacturing same
JP2001102480A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7236549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150