CN111029332A - 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法 - Google Patents

具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN111029332A
CN111029332A CN201911373185.XA CN201911373185A CN111029332A CN 111029332 A CN111029332 A CN 111029332A CN 201911373185 A CN201911373185 A CN 201911373185A CN 111029332 A CN111029332 A CN 111029332A
Authority
CN
China
Prior art keywords
heat dissipation
chip
layer
dielectric layer
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911373185.XA
Other languages
English (en)
Inventor
刘春平
崔锐斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co Ltd
Guangdong Fozhixin Microelectronics Technology Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co Ltd, Guangdong Fozhixin Microelectronics Technology Research Co Ltd filed Critical Guangdong Xinhua Microelectronics Technology Co Ltd
Priority to CN201911373185.XA priority Critical patent/CN111029332A/zh
Publication of CN111029332A publication Critical patent/CN111029332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法，其中，该制备方法包括以下步骤：将芯片贴装于载板上；提供金属材质的散热屏蔽结构，具有背向设置的凹槽和栅格，将散热屏蔽结构贴装于载板上，使芯片位于凹槽内并通过散热胶与凹槽连接；采用塑封料对散热屏蔽结构进行选择性塑封，形成覆盖散热屏蔽结构的外周并使栅格外露的塑封件；移除载板，翻转塑封件，依次制作种子层和重布线层，并在重布线层的焊盘区植入金属凸块。本发明可以有效屏蔽外部的电磁干扰，保证芯片工作的稳定性和可靠性，芯片工作时产生的热量通过具有较大表面积的栅格进行快速散热，同时还能防止重布线层与芯片的I/O接口之间的结合力受到影响。

Description

具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种具有高散热和电磁屏蔽性的扇出型封装结构的制备方法及采用该制备方法制得的具有高散热和电磁屏蔽性的扇出型封装结构。
背景技术
随着微电子技术的飞速发展，芯片的尺寸越来越小，同时运算速度越来越快，发热量也就越来越大，如英特尔处理器3.6G奔腾4终极版运行时产生的热量最大可达115w，这就对芯片的散热性能提出更高的要求。任何芯片的正常工作都必须满足一个温度范围，这个温度是指硅片上的温度，通常称之为结温。如果要维持芯片的结温在正常的温度范围以内，就需要采取一定的技术手段使芯片产生的热量迅速发散到环境中去。具体地，芯片产生的热量主要传给芯片封装外壳，由芯片封装外壳直接散布到环境中去。
除此之外，芯片所处的电磁环境对芯片的稳定性和可靠性具有很大的影响，如果电磁干扰过大，则会增大芯片出错的几率，甚至破坏芯片。
发明内容
本发明的一个目的在于提供一种具有高散热和电磁屏蔽性的扇出型封装结构的制备方法及采用该制备方法制得的具有高散热和电磁屏蔽性的扇出型封装结构，通过该制备方法可以提高扇出型封装结构的散热性和电磁屏蔽性能，同时还能防止重布线层与芯片的I/O接口之间的结合力受到影响。
本发明的另一个目的在于提供一种具有高散热和电磁屏蔽性的扇出型封装结构的制备方法及采用该制备方法制得的具有高散热和电磁屏蔽性的扇出型封装结构，通过该制备方法可以提高扇出型封装结构的散热性和电磁屏蔽性能，同时还能防止重布线层与芯片的I/O接口之间的结合力受到影响，并能使芯片的部分I/O接口接地以提高芯片工作稳定性。
为达此目的，本发明采用以下技术方案：
一方面，提供一种具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，包括以下步骤：
S10、提供载板和芯片，将所述芯片贴装于所述载板上，并使所述芯片的正面朝向所述载板；
S20、提供金属材质的散热屏蔽结构，所述散热屏蔽结构具有背向设置的凹槽和栅格，将所述散热屏蔽结构贴装于所述载板上，使所述芯片位于所述凹槽内并通过散热胶与所述凹槽连接；
S30、采用塑封料对所述散热屏蔽结构进行选择性塑封，形成覆盖所述散热屏蔽结构的外周并使所述栅格外露的塑封件；
S40、移除所述载板，然后翻转所述塑封件并固定，在所述塑封件靠近所述芯片正面的一侧以及所述芯片的正面依次制作种子层和重布线层，并在所述重布线层的焊盘区植入金属凸块。
作为具有高散热和电磁屏蔽性的扇出型封装结构的制备方法的优选方案，步骤S40具体包括以下步骤：
S40A、移除所述载板，然后翻转所述塑封件并通过另一临时键合胶贴装于另一载板上；
S40B、在所述塑封件靠近所述芯片正面的一侧以及所述芯片的正面贴装介电层，对所述介电层进行开孔处理，形成使所述芯片的I/O接口外露的通孔，所述介电层覆盖所述散热屏蔽结构远离所述栅格的一端面；
S40C、在所述介电层和所述通孔的表面依次制作所述种子层和重布线层；
S40D、在所述重布线层上制作使所述重布线层的焊盘区外露的阻焊层；
S40E、提供所述金属凸块，将所述金属凸块焊接植入所述焊盘区。
作为具有高散热和电磁屏蔽性的扇出型封装结构的制备方法的另一优选方案，步骤S40具体包括以下步骤：
S40a、移除所述载板，然后翻转所述塑封件并通过另一临时键合胶贴装于另一载板上；
S40b、在所述塑封件靠近所述芯片正面的一侧以及所述芯片的正面贴装介电层，对所述介电层进行开孔处理，形成使所述芯片的I/O接口外露的第一通孔和使所述散热屏蔽结构的部分端面外露的第二通孔；
S40c、在所述介电层、所述第一通孔和所述第二通孔的表面依次制作所述种子层和重布线层，使所述芯片的部分I/O接口通过所述重布线层和所述种子层与所述散热屏蔽结构连接以实现接地；
S40d、在所述重布线层上制作使所述重布线层的焊盘区外露的阻焊层；
S40e、提供所述金属凸块，将所述金属凸块焊接植入所述焊盘区。
作为具有高散热和电磁屏蔽性的扇出型封装结构的制备方法的优选方案，所述栅格包括2～50个间隔设置的栅格齿。
作为具有高散热和电磁屏蔽性的扇出型封装结构的制备方法的优选方案，所述栅格齿的高度为1～10毫米。
作为具有高散热和电磁屏蔽性的扇出型封装结构的制备方法的优选方案，所述散热屏蔽结构的材料为金、银、铜或者铜铝合金。
另一方面，提供一种具有高散热和电磁屏蔽性的扇出型封装结构，采用所述的制备方法制得，包括：
散热屏蔽结构，包括散热屏蔽本体、位于所述散热屏蔽本体的第一面的凹槽和位于所述散热屏蔽本体的第二面的栅格，所述第一面与所述第二面相背；
塑封件，覆盖所述散热屏蔽本体的外周，且所述塑封件的一面与所述第一面平齐，另一面邻近所述第二面；
芯片，通过散热胶贴于所述凹槽内，所述芯片的正面与所述塑封件的表面平齐；
位于所述塑封件表面并与所述芯片的I/O接口电连接的种子层和位于所述种子层上的重布线层；
金属凸块，与所述重布线层的焊盘区焊接。
作为具有高散热和电磁屏蔽性的扇出型封装结构的优选方案，还包括介电层和阻焊层，所述介电层覆盖所述芯片的正面、所述散热屏蔽结构的端面以及所述塑封件的表面，所述介电层上开设有供所述芯片的I/O接口外露的通孔，所述种子层位于所述介电层的表面和所述通孔的表面，所述种子层和所述重布线层具有使部分所述介电层外露的图形窗口，所述阻焊层覆盖外露于所述图形窗口的所述介电层以及所述重布线层的非焊盘区。
作为具有高散热和电磁屏蔽性的扇出型封装结构的优选方案，还包括介电层和阻焊层，所述介电层覆盖所述芯片的正面、所述散热屏蔽结构的端面以及所述塑封件的表面，所述介电层上开设有供所述芯片的I/O接口外露的第一通孔和供所述散热屏蔽结构的部分端面外露的第二通孔，所述种子层位于所述介电层、所述第一通孔和第二通孔的表面，所述种子层和所述重布线层具有使部分所述介电层外露的图形窗口，所述芯片的部分I/O接口通过所述重布线层和所述种子层与所述散热屏蔽结构连接以接地，所述阻焊层覆盖外露于所述图形窗口的所述介电层以及所述重布线层的非焊盘区。
作为具有高散热和电磁屏蔽性的扇出型封装结构的优选方案，所述散热胶位于所述芯片的背面与所述凹槽的槽底之间。
本发明的有益效果：本发明将芯片贴装在金属材质的散热屏蔽结构的凹槽内，可以有效屏蔽外部的电磁干扰，保证芯片工作的稳定性和可靠性，芯片工作时产生的热量可以通过具有较大表面积的栅格进行快速散热，避免温度过高而影响芯片的正常工作，同时还能防止重布线层与芯片的I/O接口之间的结合力受到影响；芯片的部分I/O接口可通过重布线层和种子层与散热屏蔽结构连接，使芯片的该部分I/O接口接地，从而进一步提高芯片的工作稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例所述的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法的流程图。
图2是本发明一实施例所述的步骤S40的具体流程图。
图3是本发明另一实施例所述的步骤S40的具体流程图。
图4是本发明一实施例所述的临时键合胶贴于载板上的剖视示意图。
图5是本发明一实施例所述的芯片通过临时键合胶贴于载板上的剖视示意图。
图6是本发明一实施例所述的散热胶贴于芯片背面的剖视示意图。
图7是本发明一实施例所述的散热屏蔽结构设于芯片上的剖视示意图。
图8是本发明一实施例所述的散热屏蔽结构选择性塑封后的剖视示意图。
图9是本发明一实施例所述的翻转塑封件并再次贴装于载板上的剖视示意图。
图10是本发明一实施例所述的翻转塑封件后制作种子层、重布线层、阻焊层以及植入金属凸块后的剖视示意图。
图11是本发明一实施例所述的具有高散热和电磁屏蔽性的扇出型封装结构的剖视示意图。
图12是本发明另一实施例所述的具有高散热和电磁屏蔽性的扇出型封装结构的剖视示意图。
图中：
1、载板；2、芯片；3、临时键合胶；4、散热屏蔽结构；41、散热屏蔽本体；42、栅格；5、散热胶；6、塑封件；7、种子层和重布线层；8、金属凸块；9、阻焊层。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1所示，本实施例的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法包括以下步骤：
S10、提供载板1和芯片2，将芯片2贴装于载板1上，并使芯片2的正面朝向载板1；具体地，提供载板1，将临时键合胶3贴于载板1沿其厚度方向的一侧面(图4)，然后将芯片2贴于临时键合胶3上，通过临时键合胶3将芯片2临时固定于载板1上(图5)；
S20、提供金属材质的散热屏蔽结构4，散热屏蔽结构4具有背向设置的凹槽和栅格42，如图6、图7所示，将散热屏蔽结构4贴装于载板1上，使芯片2位于凹槽内并通过散热胶5与凹槽连接；具体地，将散热屏蔽结构4的凹槽朝向载板1并正对芯片2的位置贴装在载板1上，使芯片2通过散热胶5与凹槽连接，通过散热胶5将芯片2工作时产生的热量传递至散热屏蔽结构4，再通过栅格42将热量散布至环境中，采用栅格42结构进行散热，可以提高散热面积，实现高效散热；同时，散热屏蔽结构4包裹住芯片2，可以有效屏蔽外部的电磁干扰，保证芯片2工作的稳定性和可靠性。
S30、采用塑封料对散热屏蔽结构4进行选择性塑封，如图8所示，形成覆盖散热屏蔽结构4的外周并使栅格42外露的塑封件6；采用塑封料对散热屏蔽结构4进行选择性塑封，后续制作重布线层时可以增加重布线层与芯片2的I/O接口之间的结合力，提高扇出型封装结构的性能稳定性；
S40、移除载板1，然后翻转塑封件6并固定(图9)，在塑封件6靠近芯片2正面的一侧以及芯片2的正面依次制作种子层和重布线层7，并在重布线层的焊盘区植入金属凸块8(图10)。
再次拆键合移除载板1和临时键合胶3，制得如图11所示的具有高散热和电磁屏蔽性的扇出型封装结构。
本实施例将芯片2贴装在金属材质的散热屏蔽结构4的凹槽内，并对散热屏蔽结构4进行选择性塑封，以通过制作重布线层将芯片I/O接口电性引出，可以有效屏蔽外部的电磁干扰，保证芯片2工作的稳定性和可靠性，芯片2工作时产生的热量可以通过具有较大表面积的栅格42进行快速散热，避免温度过高而影响芯片2的正常工作，同时还能防止重布线层与芯片2的I/O接口之间的结合力受到影响。与现有技术相比，本实施例并非简单地采用金属材质的散热屏蔽结构4以实现电磁屏蔽效果，而是对散热屏蔽结构4的凹槽的侧壁的厚度进行调整，仅使栅格42位于芯片2的背面，有针对性地对集中于芯片2背面的热量进行散热并在凹槽的外侧壁上制作塑封件6以便于将芯片2的I/O接口电性引出。
参考图2，步骤S40具体包括以下步骤：
S40A、移除所述载板1，然后翻转所述塑封件6并通过另一临时键合胶3贴装于另一载板1上；
S40B、在塑封件6靠近芯片2正面的一侧以及芯片2的正面贴装介电层，对介电层进行开孔处理，形成使芯片2的I/O接口外露的通孔，介电层覆盖散热屏蔽结构4远离栅格42的一端面；
S40C、在介电层和通孔的表面依次制作种子层和重布线层7；
S40D、在重布线层上制作使重布线层的焊盘区外露的阻焊层9；
S40E、提供金属凸块8，将金属凸块8焊接植入焊盘区。
更具体地，本实施例的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法包括以下步骤：
L10、提供载板1、芯片2和临时键合胶3，将临时键合胶3贴于载板1沿其厚度方向的一侧面，然后将芯片2正面朝向载板1贴装于临时键合胶3上；
L20、提供一软性的散热胶5，将该散热胶5贴于芯片2的背面；
L30、提供金属材质的散热屏蔽结构4，散热屏蔽结构4具有背向设置的凹槽和栅格42，将散热屏蔽结构4贴于临时键合胶3上，使芯片2位于凹槽内并通过散热胶5与凹槽连接；
L40、采用塑封料对散热屏蔽结构4进行选择性塑封，形成覆盖散热屏蔽结构4的外周并使栅格42外露的塑封件6；
L50、移除载板1，然后翻转塑封件6并通过另一临时键合胶3贴于另一载板1上；
L60、提供介电层，将介电层贴于塑封件6靠近芯片2正面的一侧并覆盖芯片2的正面，对介电层进行钻孔处理，形成使芯片2的I/O接口外露的通孔；
L70、通过真空溅射在介电层和通孔内形成种子层；
L80、在种子层上制作重布线层；具体地，通过电镀处理，在种子层上制作镀铜层，提供干膜，将干膜贴于镀铜层上，对干膜进行曝光、显影处理，形成使部分镀铜层外露的图形化孔，对外露于图形化孔的镀铜层和该镀铜层下方的种子层进行闪蚀处理，去除干膜，制得重布线层；当然，本实施例的重布线层的制备方法不限于此；
L90、将感光油墨涂覆于重布线层和外露的介电层上，经曝光、显影处理，形成使重布线层的焊盘区外露的阻焊层9；
L100、提供金属凸块8，将金属凸块8焊接植入重布线层的焊盘区。
其中，介电层在图中未示出。
进一步地，步骤S20中，将散热胶5贴于芯片2的背面，即散热胶5位于芯片2的背面与凹槽的槽底之间，使芯片2的背面通过散热胶5与凹槽的槽底连接，可以使芯片2工作时产生的热量通过散热胶5快速传递至栅格42，以提高散热效率。
可选地，介电层为ABF(Ajinomoto Build-up Film)或PI(聚酰亚胺)材质，但不限于此。
本实施例中，散热胶5的厚度为10～30微米，以确保芯片2通过该散热胶5稳定贴装在凹槽内，具体地，散热胶5的厚度与芯片2的厚度之和等于凹槽的槽深。
可选地，散热胶5的材料包含导热硅胶、石墨烯、导热矽胶的任一种或至少两种的混合物，即用于制备散热胶5的材料包含导热硅胶、石墨烯、导热矽胶的任一种或至少两种的混合物，除此之外，用于制备散热胶5的材料还包括其他的材料。散热胶5的制备方法属于常规技术，具体不再赘述。
可选地，封装料的材料包括聚酰亚胺、硅胶和EMC(Epoxy Molding Compound，环氧塑封料)，本实施例优选EMC，可以提高芯片2的封装结构稳定性，起到保护芯片2的作用。
可选地，金属凸块8为锡焊料、银焊料或者金锡合金焊料，本实施例优选为锡焊料制成的锡球，锡球焊接植入在重布线层的焊盘区，以实现芯片2的电性引出。
本实施例中，栅格42包括2～50个间隔设置的栅格齿。栅格齿的具体数量以及相邻两个栅格齿之间的距离依据扇出型封装结构的尺寸而定。栅格齿之间的间隙形成散热通道，芯片2工作时产生的热量散发至栅格齿的表面之后，通过散热通道扩散至环境中。
具体地，栅格齿的高度为1～10毫米，具体依据扇出型封装结构的尺寸而定。
可选地，散热屏蔽结构4的材料为金、银、铜或者铜铝合金，可以有效散热，并能起到屏蔽电磁干扰的效果。
在本发明的另一实施例中，该实施例与上述实施例的区别仅在于芯片2接地，以提高芯片的工作稳定性。接下来以mosfet芯片为例对本实施例进行详细说明。参考图3，步骤S40具体包括以下步骤：
S40a、移除载板1，然后翻转塑封件6并通过另一临时键合胶3贴装于另一载板1上；
S40b、在塑封件6靠近芯片2正面的一侧以及芯片2的正面贴装介电层，对介电层进行开孔处理，形成使芯片2的I/O接口外露的第一通孔和使散热屏蔽结构4的部分端面外露的第二通孔；
S40c、在介电层、第一通孔和第二通孔的表面依次制作种子层和重布线层7，使芯片2的部分I/O接口通过重布线层和种子层与散热屏蔽结构4连接以实现接地；
S40d、在重布线层上制作使重布线层的焊盘区外露的阻焊层9；
S40e、提供金属凸块8，将金属凸块8焊接植入焊盘区。
本实施例通过在介电层对应散热屏蔽结构4的部分端面开设第二通孔，使该芯片2的部分I/O接口通过重布线层和种子层与金属材质的散热屏蔽结构4连接，以实现该部分I/O接口的接地，以确保该芯片2输出稳定。
本发明的实施例还提供一种具有高散热和电磁屏蔽性的扇出型封装结构，包括：
散热屏蔽结构4，包括散热屏蔽本体41、位于散热屏蔽本体41的第一面的凹槽和位于散热屏蔽本体41的第二面的栅格42，第一面与第二面相背；
塑封件6，覆盖散热屏蔽本体41的外周，且塑封件6的一面与第一面平齐，另一面邻近第二面；
芯片2，通过散热胶5贴于凹槽内，芯片2的正面与塑封件6的表面平齐；
位于塑封件6表面并与芯片2的I/O接口电连接的种子层和位于种子层上的重布线层；
金属凸块8，与重布线层的焊盘区焊接。
本实施例中的具有高散热和电磁屏蔽性的扇出型封装结构采用的散热屏蔽结构4可以使扇出型封装结构具有良好的散热效果和抗电磁屏蔽性。
如图11所示，具有高散热和电磁屏蔽性的扇出型封装结构还包括介电层和阻焊层9，介电层覆盖芯片2的正面、散热屏蔽结构4的端面以及塑封件6的表面，介电层上开设有供芯片2的I/O接口外露的通孔，种子层位于介电层的表面和通孔的表面，种子层和重布线层7具有使部分介电层外露的图形窗口，阻焊层9覆盖外露于图形窗口的介电层以及重布线层的非焊盘区。
散热胶5位于芯片2的背面与凹槽的槽底之间。
本实施例的具有高散热和电磁屏蔽性的扇出型封装结构还包括阻焊层9，阻焊层9覆盖重布线层的非焊盘区。
本实施例中，散热屏蔽结构4的材料、栅格42的结构、散热胶5的材料及其厚度等均与上述实施例(制备方法)中的相同，具体不再赘述。
在另一实施例中，为了提高芯片2例如mosfet芯片等的稳定性，其在上述实施例的基础上进行了改进。
如图12所示，本实施例中的具有高散热和电磁屏蔽性的扇出型封装结构还包括介电层和阻焊层9，介电层覆盖芯片2的正面、散热屏蔽结构4的端面以及塑封件6的表面，介电层上开设有供芯片2的I/O接口外露的第一通孔和供散热屏蔽结构4的部分端面外露的第二通孔，种子层位于介电层、第一通孔和第二通孔的表面，种子层和重布线层7具有使部分介电层外露的图形窗口，芯片2的部分I/O接口通过重布线层和种子层与散热屏蔽结构4连接以接地，阻焊层9覆盖外露于图形窗口的介电层以及重布线层的非焊盘区。
本实施例中，芯片2的部分I/O接口通过重布线层和种子层与金属材质的散热屏蔽结构4连接，以实现该部分I/O接口的接地，以确保该芯片2输出稳定。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (10)

1.一种具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，其特征在于，包括以下步骤：
S10、提供载板和芯片，将所述芯片贴装于所述载板上，并使所述芯片的正面朝向所述载板；
S20、提供金属材质的散热屏蔽结构，所述散热屏蔽结构具有背向设置的凹槽和栅格，将所述散热屏蔽结构贴装于所述载板上，使所述芯片位于所述凹槽内并通过散热胶与所述凹槽连接；
S30、采用塑封料对所述散热屏蔽结构进行选择性塑封，形成覆盖所述散热屏蔽结构的外周并使所述栅格外露的塑封件；
S40、移除所述载板，然后翻转所述塑封件并固定，在所述塑封件靠近所述芯片正面的一侧以及所述芯片的正面依次制作种子层和重布线层，并在所述重布线层的焊盘区植入金属凸块。
2.根据权利要求1所述的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，其特征在于，步骤S40具体包括以下步骤：
S40A、移除所述载板，然后翻转所述塑封件并通过另一临时键合胶贴装于另一载板上；
S40B、在所述塑封件靠近所述芯片正面的一侧以及所述芯片的正面贴装介电层，对所述介电层进行开孔处理，形成使所述芯片的I/O接口外露的通孔，所述介电层覆盖所述散热屏蔽结构远离所述栅格的一端面；
S40C、在所述介电层和所述通孔的表面依次制作所述种子层和重布线层；
S40D、在所述重布线层上制作使所述重布线层的焊盘区外露的阻焊层；
S40E、提供所述金属凸块，将所述金属凸块焊接植入所述焊盘区。
3.根据权利要求1所述的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，其特征在于，步骤S40具体包括以下步骤：
S40a、移除所述载板，然后翻转所述塑封件并通过另一临时键合胶贴装于另一载板上；
S40b、在所述塑封件靠近所述芯片正面的一侧以及所述芯片的正面贴装介电层，对所述介电层进行开孔处理，形成使所述芯片的I/O接口外露的第一通孔和使所述散热屏蔽结构的部分端面外露的第二通孔；
S40c、在所述介电层、所述第一通孔和所述第二通孔的表面依次制作所述种子层和重布线层，使所述芯片的部分I/O接口通过所述重布线层和所述种子层与所述散热屏蔽结构连接以实现接地；
S40d、在所述重布线层上制作使所述重布线层的焊盘区外露的阻焊层；
S40e、提供所述金属凸块，将所述金属凸块焊接植入所述焊盘区。
4.根据权利要求1所述的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，其特征在于，所述栅格包括2～50个间隔设置的栅格齿。
5.根据权利要求4所述的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，其特征在于，所述栅格齿的高度为1～10毫米。
6.根据权利要求1所述的具有高散热和电磁屏蔽性的扇出型封装结构的制备方法，其特征在于，所述散热屏蔽结构的材料为金、银、铜或者铜铝合金。
7.一种具有高散热和电磁屏蔽性的扇出型封装结构，采用权利要求1～6任一项所述的制备方法制得，其特征在于，包括：
散热屏蔽结构，包括散热屏蔽本体、位于所述散热屏蔽本体的第一面的凹槽和位于所述散热屏蔽本体的第二面的栅格，所述第一面与所述第二面相背；
塑封件，覆盖所述散热屏蔽本体的外周，且所述塑封件的一面与所述第一面平齐，另一面邻近所述第二面；
芯片，通过散热胶贴于所述凹槽内，所述芯片的正面与所述塑封件的表面平齐；
位于所述塑封件表面并与所述芯片的I/O接口电连接的种子层和位于所述种子层上的重布线层；
金属凸块，与所述重布线层的焊盘区焊接。
8.根据权利要求7所述的具有高散热和电磁屏蔽性的扇出型封装结构，其特征在于，还包括介电层和阻焊层，所述介电层覆盖所述芯片的正面、所述散热屏蔽结构的端面以及所述塑封件的表面，所述介电层上开设有供所述芯片的I/O接口外露的通孔，所述种子层位于所述介电层的表面和所述通孔的表面，所述种子层和所述重布线层具有使部分所述介电层外露的图形窗口，所述阻焊层覆盖外露于所述图形窗口的所述介电层以及所述重布线层的非焊盘区。
9.根据权利要求7所述的具有高散热和电磁屏蔽性的扇出型封装结构，其特征在于，还包括介电层和阻焊层，所述介电层覆盖所述芯片的正面、所述散热屏蔽结构的端面以及所述塑封件的表面，所述介电层上开设有供所述芯片的I/O接口外露的第一通孔和供所述散热屏蔽结构的部分端面外露的第二通孔，所述种子层位于所述介电层、所述第一通孔和第二通孔的表面，所述种子层和所述重布线层具有使部分所述介电层外露的图形窗口，所述芯片的部分I/O接口通过所述重布线层和所述种子层与所述散热屏蔽结构连接以接地，所述阻焊层覆盖外露于所述图形窗口的所述介电层以及所述重布线层的非焊盘区。
10.根据权利要求7所述的具有高散热和电磁屏蔽性的扇出型封装结构，其特征在于，所述散热胶位于所述芯片的背面与所述凹槽的槽底之间。
CN201911373185.XA 2019-12-27 2019-12-27 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法 Pending CN111029332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911373185.XA CN111029332A (zh) 2019-12-27 2019-12-27 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911373185.XA CN111029332A (zh) 2019-12-27 2019-12-27 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111029332A true CN111029332A (zh) 2020-04-17

Family

ID=70214176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911373185.XA Pending CN111029332A (zh) 2019-12-27 2019-12-27 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111029332A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755350A (zh) * 2020-05-26 2020-10-09 甬矽电子(宁波)股份有限公司 封装结构制作方法和封装结构
WO2021244304A1 (zh) * 2020-05-30 2021-12-09 华为技术有限公司 一种芯片封装结构及电子设备
CN113785393A (zh) * 2021-07-28 2021-12-10 广东省科学院半导体研究所 扇出型封装及扇出型封装的制备方法
JP2022037904A (ja) * 2020-08-25 2022-03-09 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法
JP2022542332A (ja) * 2020-06-16 2022-10-03 珠海越亜半導体股▲分▼有限公司 放熱兼電磁シールドの埋め込みパッケージ構造及びその製造方法並びに基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755350A (zh) * 2020-05-26 2020-10-09 甬矽电子(宁波)股份有限公司 封装结构制作方法和封装结构
WO2021244304A1 (zh) * 2020-05-30 2021-12-09 华为技术有限公司 一种芯片封装结构及电子设备
JP2022542332A (ja) * 2020-06-16 2022-10-03 珠海越亜半導体股▲分▼有限公司 放熱兼電磁シールドの埋め込みパッケージ構造及びその製造方法並びに基板
JP7236549B2 (ja) 2020-06-16 2023-03-09 珠海越亜半導体股▲分▼有限公司 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法
JP2022037904A (ja) * 2020-08-25 2022-03-09 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法
JP7277521B2 (ja) 2020-08-25 2023-05-19 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法
CN113785393A (zh) * 2021-07-28 2021-12-10 广东省科学院半导体研究所 扇出型封装及扇出型封装的制备方法

Similar Documents

Publication Publication Date Title
CN111029332A (zh) 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
JP4805901B2 (ja) 半導体パッケージ
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US20030206401A1 (en) BGA/LGA with built in heat slug/spreader
KR20000062265A (ko) 프린트배선판 및 그 제조방법
JPH08111433A (ja) 半導体装置及び半導体装置製造用テープ
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP3097653B2 (ja) 半導体装置用パッケージおよびその製造方法
CN211150553U (zh) 具有高散热和电磁屏蔽性的扇出型封装结构
JP2000138317A (ja) 半導体装置及びその製造方法
US20180090429A1 (en) Semiconductor device
JPH08340002A (ja) 半導体装置の製造方法
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
TWI416694B (zh) 全罩式屏蔽至接地銲球之晶片封裝構造
JP3520764B2 (ja) 半導体装置およびその製造方法
KR20110028939A (ko) 솔더 볼 및 반도체 패키지
CN1316607C (zh) 具有高散热效能的半导体封装件及其制法
JPH08115991A (ja) 半導体装置及びその製造方法
JPH1022440A (ja) 半導体装置及びその製造方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH09246416A (ja) 半導体装置
JP2006210796A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230324

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Applicant before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

TA01 Transfer of patent application right