KR20000062265A - 프린트배선판 및 그 제조방법 - Google Patents

프린트배선판 및 그 제조방법 Download PDF

Info

Publication number
KR20000062265A
KR20000062265A KR1019997005617A KR19997005617A KR20000062265A KR 20000062265 A KR20000062265 A KR 20000062265A KR 1019997005617 A KR1019997005617 A KR 1019997005617A KR 19997005617 A KR19997005617 A KR 19997005617A KR 20000062265 A KR20000062265 A KR 20000062265A
Authority
KR
South Korea
Prior art keywords
printed wiring
wiring board
resist layer
layer
solder resist
Prior art date
Application number
KR1019997005617A
Other languages
English (en)
Other versions
KR100327491B1 (ko
Inventor
츠카다기요타카
다카다마사루
곤도미츠히로
고바야시히로유키
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR20000062265A publication Critical patent/KR20000062265A/ko
Application granted granted Critical
Publication of KR100327491B1 publication Critical patent/KR100327491B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

　절연기판(１０)상에 도체회로(１２)를 가지며，상기 절연기판(１０) 및 상기 도체회로(１２)의 표면에 설치된 표면절연층(１４)을 가지게 됨과 아울러 상기 도체회로(１２)의 일부는 그 표면이 노출된 노출도체부(１２０)를 가지게 되고，또한 상기 노출도체부(１２０)의 주위의 표면절연층(１４０)은 상기 노출도체부(１２０)의 표면과 같거나 또는 낮은 요부(凹部)를 형성하고 있다. 표면절연층으로서의 솔더 레지스트층은 흑색 또는 백색인 것이 바람직하다.

Description

프린트 배선판 및 그 제조방법{PRINTED WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
종래, 절연기판상에 도체회로를 가지며，상기 절연기판 및 상기 도체회로의 표면에 설치된 솔더 레지스트층 혹은 글라스 크로드(glass cloth) 수지층으로 이루어지는 표면절연층을 갖는 프린트 배선판이 알려져 있다.
그래서，상기 프린트 배선판의 표면에 범프 또는 볼 패드를 두고，해당
범프 또는 볼 패드에 배치된 땜납 볼을 통하여 전자부품，다른 프린트 배선판 등을 접속하는 것이 일반적으로 행해져 오고 있다．
또한，이 범프 또는 볼 패드는 상기 표면절연층을 부분적으로 제거하여，해당 표면절연층의 하부에 존재하는 도체회로를 노출시키는 것에 의해 제작한다．
그러나，상기 프린트 배선판에는 이하에 나타난 문제가 있게된다．
상기 프린트 배선판에 있어서는，상술한 범프 또는 볼 패드를 형성할 때 표면절연층을 제거하지만，해당 제거에 의해 도체회로의 측면이 노출된다. 이 때문에，도체회로와 절연기판간의 접착강도가 저하될 염려가 있게된다.
또한, 상기 구조의 범프 또는 볼 패드에 대해 땜납 볼을 설치하는 경우，도체회로의 측면이 노출되어있고，또한，상기 측면에 대한 땜납 볼의 밀착성이 높기 때문에 범프 또는 볼 패드에 설치된 땜납 볼이 찌그러져 버리게된다.
땜납 볼이 찌그러져 버린 경우에는, 해당 땜납 볼을 사용하여 프린트 배선판에 접합한 전자부품，다른 프린트 배선판 등과 절연기판간의 거리를 적절하게 유지할 수 없기 때문에，양자의 접속 신뢰성이 저하할 염려가 있다．
또한, 프린트 배선판은 근년，전자부품의 발열량이 많아지는 경향에 대응하여 공냉，방열용의 땜납 볼의 접합，서멀 비어 홀(thermal vir hole)의 형성 등의 방열수단이 실시되고 있다. 그러나, 상기 종래 프린트 배선판에서는 여전히 방열성의 개량이 불충분했다.
본 발명은 이러한 문제점을 감안하여，도체회로와 절연기판의 접착강도가 높아，도체회로 및 절연기판상에 설치된 범프 또는 볼 패드등에 땜납 볼을 설치하여 다른 전자부품，다른 프린트 배선판등의 실장부품을 접속하는 경우，양자간에 높은 접속신뢰성을 얻을 수 있음과 아울러 방열성이 우수한 프린트 배선판 및 그 제조방법을 제공하려고 하는 것이다．
본발명은 땜납 볼(solder ball) 등을 설치하는 범프(bump) 또는 볼 패드(ball pad)등을 둔 프린트 배선판 및 그 제조방법에 관한 것이다.
도１은 본원의 제 1 실시례에 관한 땜납 볼과 전자부품을 설치한 프린트배선판의 단면도이고,
도２는 본원의 제 1실시례에 관한 프린트 배선판의 주요부를 나타내는 평면도이고,
도３은 본원의 제 1실시례에 관한 도２의 A－A 선 단면도이고,
도４는 본원의 제 1실시례에 관한 도２의 B－B 선 단면도이고,
도５는 본원의 제 1실시례에 관한 타원형의 범프를 갖는 프린트 배선판의주요부를 나타내는 평면도이고,
도６은 본원의 제 1실시례에 관한 도５의 C - C 선 단면도이고,
도７은 본원의 제 1실시례에 관한 도５의 D－D 선 단면도이고,
도８은 본원의 제 1실시례에 관한 땜납 볼을 접합한 프린트 배선판의 단면도이고,
도９는 본원의 제 2실시례의 프린트 배선판의 접속단자의 접합상태를 나타내는 프린트 배선판의 주요부 확대 단면도이고,
도１０은 하기의 도１１，도１２의 Ｂ－Ｂ선 단면을 나타내는 본원의 제 2실시례의 프린트 배선판의 단면도이고,
도１１은 본원의 제 2실시례의 프린트 배선판의 평면도이고,
도１２는 본원의 제 2실시례의 프린트 배선판의 이면도이고,
도１３은 본원의 제 2실시례에서의 솔더 레지스트층의 피복상태를 설명하기위한 프린트 배선판의 이면도이다．
도면의 주요부분의 부호의 설명
1 : 프린트 배선판
10 : 절연기판
12 : 도체회로
120 : 노출도체부
14, 140 : 표면절연층
17 : 금속도금막
18 : 절연층
19 : 우묵하게 패인부
2 : 솔더 레지스트층
3 : 전자부품
4 : 봉지용 수지
5 : 패드
50 : 서멀 비어 홀
501 : 중심 부분
502 : 외주연
6 : 접속단자
7 : 절연기판
8 : 프린트 배선판
81 :　마더보드
본원의 제１발명은，절연기판상에 도체회로를 가지며，상기 절연기판 및 상기 도체회로의 표면에 설치된 솔더 레지스트층 혹은 글라스 크로드 수지층으로되는 표면절연층을 가지는 것과 아울러 상기 도체회로의 일부는 그 표면이 노출된 노출도체부를 가지게되고, 또한 상기 노출도체부 주위의 표면절연층은 상기 노출도체부의 표면보다도 같은 높이로 또는 낮게，상기 절연기판의 표면보다 높은 요부(凹部)를 형성하고 있음과 아울러 해당 요부의 표면절연층은 상기 노출도체부 측면에 접촉하고 있는 것을 특징으로 하는 프린트 배선판이다.
상기 요부 및 상기 노출도체부는 소위 범프 또는 볼 패드등으로서 사용할 수 있다．즉，상기 노출도체부에는 땜납 볼등을 배치하여，이 땜납 볼을 통해 다른 전자부품，다른 프린트 배선판등의 실장부품을 상기 도체회로에 대해 도통을 확보하면서 접속할 수 있다．
또한，상기 실장부품으로서는 플립 칩(flip chip)，ＢＧＡ(Ｂall Ｇrid Ａrray)，칩 스케일 패키지(chip scale package)，칩 사이즈 패키지(chip size package)，혹은 ＴＣＰ（Ｔape Ｃarrier Ｐackage)，리드레스 칩 케리어(lead-less chip carrier)등의 전자부품의 패드 혹은 그들을 실장하는 프린트 배선판이 열거될 수 있다.
본원의 제１발명의 작용에 대해 이하에서 설명한다．
본원의 제１발명에 관한 프린트 배선판에 있어서는，상기 도체회로의 일부는 그 표면이 노출된 노출도체부를 가지고있다．
또한，상기 노출도체부 주위의 표면절연층은 상기 노출도체부의 표면과 같은 높이로 또는 낮게，상기 절연기판 표면보다 높은 요부를 형성하고 있는 것과 아울러 해당 요부의 표면절연층은 상기 노출도체부 측면에 접촉하고있다．
이것에 의해，상기 도체회로의 측면은 상기 표면절연층이 덮는 것으로 되어 해당 측면의 노출량을 감소시킬수 있게된다. 따라서，상기 도체회로와 상기 절연기판의 접착강도를 높일 수 있게된다. 더욱이，양자의 접착강도가 높은 것으로부터 상기 도체회로의 절연기판으로부터의 벗겨짐을 방지할 수 있게 된다．
또한, 상기 노출도체부에 땜납 볼을 배치한 경우，해당 땜납 볼은 상기 표면절연층에 의해 튕겨져 찌그러지기 어려워진다．
즉，상기 도체회로 측면에 대해 땜납 볼은 잘 밀착한다．따라서, 땜납 볼을 구성하는 땜납은 이 측면을 덮도록 용이하게 이동하여，이 이동분만큼 노출도체부 표면에 남는 땜납의 양은 감소해 버린다.
그러나，본원의 제１발명의 프린트 배선판은 도체회로 측면의 노출량이 적어지는 것으로부터，다수의 땜납이 노출도체부상에 남아있을 수 있게된다.　이때문에，땜납 볼을 사용하여 다른 전자부품，프린트 배선판등의 실장부품을 접합할 때에 이들의 실장부품과 노출도체부의 거리를 유지할 수 있게 된다．
이때문에，상기 실장부품과 노출도체부（도체회로）의 접속신뢰성을 높일수 있게된다．
이상과 같이，본원의 제１발명에 의하면，도체회로와 절연기판의 접착강도가 높아져，도체회로 및 절연기판상에 설치된 범프 또는 볼 패드등에 땜납 볼을 설치하여 다른 전자부품，다른 프린트 배선판등의 실장부품을 접속하는 경우，양자 간에 높은 접속신뢰성을 얻을 수 있는 프린트 배선판을 제공할 수 있다.
또한, 본원의 제１발명에 있어서 얻어지는 프린트 배선판은 접속신뢰성이 높게 요구된다. 예를들면, 메모리 모듈，멀티 칩 모듈，머더보드，도터보드，플라스틱 패키지등에 사용할 수 있다．
상기 표면절연층은 글라스 크로드 수지층으로 이루어지는 것이 바람직하다．
이것에 의해，칩 혹은 패키지와 기판간에 발생하는 열팽창 차에 의한 응력에 견디는 구조로 되는 것이다．또한，열팽창 차도 적게되어, 더욱 좋은 결과를 가져올 수 있다.
상기 표면절연층은 솔더 레지스트층과 더욱이 그 표면에 설치된 글라스 크로드 수지층으로 이루어지는 이층구조인 것이 바람직하다.
솔더 레지스트는 땜납을 보다 효과적으로 튕기게하므로，이것에 의해 땜납의 횡으로의 넓힘을 억제하여，칩 혹은 패키지가 프린트 배선판과의 거리를 멀리하는 효과가 있어 열응력을 보다 회피할 수 있는 효과가 있다.
상기 요부의 표면절연층은 상기 노출도체부의 표면보다도 ０∼１５μｍ 낮은 위치에 존재하는 것이 바람직하다.
이것에 의해，높은 땜납 볼 강도와 우수한 위치 정도를 실현할 수 있고, 또한，협 피치에서의 땜납 볼을 사용한 실장부품의 접속에 있어서 쇼트 불량이 발생하기 어렵게된다．
또한, 상기 표면절연층 표면이 상기 노출도체부보다도 높게되는 경우에는，땜납 볼의 위치 정도는 높고，해당 땜납 볼의 목(neck)부분에 있는 수지에 의해 온도의 변화등으로 생긴 열팽창 차로 땜납 볼에 응력을 받아, 장기 사용에 따라 해당 땜납 볼이 피로하여 강도가 저하할 염려가 있게된다.　
한편，상기 값이 １５μｍ를 넘어선 경우에는 땜납 볼이 범프 또는 볼 패드 측면을 적시도록 이동해버려，땜납 볼이 횡방향으로 확대될 염려가 있다. 이 때문에，협 피치에서의 땜납 볼을 배치하는 경우，인접한 땜납 볼과 접촉（쇼트）해버릴 염려가 있다．
또한, 실장부품과 기판의 간격이 가까워지는 경향을 띠기 때문에，열팽창율이 다른 부품끼리의 접속에서는 접속부에 응력이 집중하여 인접하는 땜납 볼과 접촉（쇼트）해버릴 염려가 있다.
또한, 상기 노출도체부는 그 표면으로부터 측면상단부를 둘러싸도록 금속도금막에 의해 피복되어있음과 아울러 상기 노출도체부에 땜납 볼이 접합되어있음과 함께 해당 땜납 볼은 상기 금속도금막의 주연부와 노출도체부의 측면간에 형성된 우묵하게 패인부의 가운데로 파고 들어가는 것이 바람직하다. 이것에 의해，땜납 볼이 상기 우묵하게 패인부의 가운데로 파고 들어가 그 단단히 붙어있는 효과에 의해 우수한 접합효과를 발휘한다.
상기 프린트 배선판을 제조하는 방법으로서는, 예를 들면，절연기판상에 도체회로를 가지고，상기 절연기판 및 상기 도체회로의 표면에 설치된 솔더 레지스트층 혹은 글라스 크로드 수지층으로 이루어지는 표면절연층을 가지게됨과 아울러 상기 도체회로의 일부는 그 표면이 노출된 노출도체부를 가지게되고，또한 상기 노출도체부 주위의 표면절연층은 상기 노출도체부의 표면과 같은 높이로 또는 낮게, 상기 절연기판의 표면보다 높은 요부를 형성하고 있음과 아울러 해당 요부의 표면절연층은 상기 노출도체부의 측면에 접촉하고있는 프린트 배선판을 제조하는데 있어서，상기 절연기판상에 도체회로를 형성하고，상기 절연기판 및 상기 도체회로 표면에 상기 표면절연층을 형성하고，아울러 상기 표면절연층에 레이저광을 조사하여，상기도체회로의 일부를 노출시킨 노출도체부를 형성하는 것과 함께，상기 도체회로 주위의 표면절연층을 상기 노출도체부의 표면보다도 낮게하여 요부를 형성하는 것을 특징으로 하는 프린트 배선판의 제조방법이다．
상기 레이저광에 의한 노출도체부의 형성은 도체회로를 노출시켜야할 부분에 관한 표면절연층에 대해 레이저광을 조사하는 것에 의해 행해진다．이 레이저광으로서는，에너지가 큰 탄산가스 레이저, 열영향이 없는 액시머 레이저를 이용하는 것이 바람직하다.
또한, 상기 레이저광의 조사에 의한 노출도체부의 형성은 상기 표면절연층을 해당 레이저광이 갖는 높은 에너지에 의해，기화 제거시켜감으로써 행해진다. 이때，상기 레이저광이 조사되는 부분은 절연기판상에 도체회로，표면절연층이 적층된 부분과，절연기판상에 표면절연층이 직접 적층된 부분으로 된다.
도체회로가 존재하는 부분에 대해 적용시킨 레이저광은 도체회로를 노출시켜，노출도체부를 형성한다．그러나，도체회로가 없는 부분에 적용시킨 레이저광은 노출도체부의 표면보다도 더욱 낮은 위치에 있는 표면절연층을 기화 증발시킬 수 있다.
이것은，상기 레이저광은 도체회로와 같은 금속부분에서는 반사되어버리기때문에，금속부분（및 이들의 하방에 존재하는 물질）을 제거하기 어렵다.
이때문에，상기 레이저광의 출력을 상기 도체회로상에 설치된 표면절연층을 제거 가능한 출력과 같게 또는 약간 높게하는 것에 의해，상기 도체회로가 존재하는 부분에는 노출도체부가 형성되어，이들의 주위의 도체회로가 없는 부분에 넓어지는 표면절연층의 표면을 상기 노출도체부 표면과 같은 높이 또는 낮게하여 요부를 형성할 수 있다.
또한, 레이저광을 적용시키지 않았던 부분은 그대로 표면절연층이 잔류한다．
이상에 의해, 후술하는 도１∼도４에 도시된 것과 같이，그 중앙에 노출도체부를 가지는 요부를 형성할 수 있다．
이상에 나타낸 것과 같이，상기의 제조방법에 의하면，본원의 제１발명의 프린트 배선판에 관한 노출도체부 및 요부를 용이하게 제조할 수 있다. 그래서，이 프린트 배선판은 상술한 것과 같이 우수한 성질을 가진다．
이상에 의해，본원의 제１발명에 의하면，도체회로와 절연기판의 접착강도가 높아，도체회로 및 절연기판상에 설치된 범프 또는 볼 패드등에 땜납 볼을 설치하여 다른 전자부품，다른 프린트 배선판을 접속하는 경우，양자간에 높은 접속신뢰성을 얻을 수 있는 프린트 배선판의 제조방법을 제공할 수 있다.
상기 표면절연층은 글라스 크로드 수지층으로되는 것이 바람직하다.
이것에 의해 상기한 것과 같이，칩 혹은 패키지와 기판간에 발생하는 열팽창 차에 의한 응력에 견디는 구조로되는 것이다．또한, 열팽창 차도 적어지게되어，한층 좋은 결과를 가져올 수 있다．
상기 표면절연층은 솔더 레지스트층과 더욱이 그 표면에 설치된 글라스 크로드 수지층으로되는 이층구조인 것이 바람직하다．
이것에 의해 상기한 것과 같이，솔더 레지스트는 땜납을 보다 효과적으로 튕기게 하기때문에，이로부터，땜납의 횡으로의 넓어짐을 억제하여，칩 혹은 패키지가 프린트 배선판과의 거리를 멀리하는 효과가 있어 열응력을 보다 회피할 수 있는 효과가 있다.
솔더 레지스트는, 예를들면，열경화형 솔더 레지스트，광경화형 솔더 레지스트 등을 이용하여 형성할 수 있다．
또한, 그외에는 흑，백，녹의 어느 것도 좋다．
다음으로，본원의 제２발명은，접속단자를 접합하기 위한 패드와，표면에 해당 패드를 설치한 절연기판을 갖는 프린트 배선판에 있어서，상기 절연기판의 표면은，상기 패드의 외주연을 포함하여，흑색의 솔더 레지스트층에의해 피복되어있는 것을 특징으로하는 프린트 배선판이다.
본원의 제２발명의 작용 및 효과에 대해서 설명한다．
본원의 제２발명에 있어서，솔더 레지스트층은 흑색이므로，열을 흡수하기쉽다．그때문에，솔더 레지스트층은 전자부품이 발생시키는 열을 적극적으로 흡수한 후에，표면으로부터 대기중으로 방산한다. 그런 이유로，솔더 레지스트층으로부터 대기중으로의 열의 이동속도가 가속된다. 따라서，흑색의 솔더 레지스트층에 의하면，전자부품으로부터 발생되는 열을 대기중으로 빠르게 방출시킬 수 있다.
또한, 솔더 레지스트층은 접속단자를 접합하기 위해 패드의 외주연을 피복하고있다．접속단자는 프린트 배선판과 다른 부재와의 전기의 주고받음을 수행하기위한 단자이다. 그때문에，솔더 레지스트층에 흡수되는 열은 상기 접속단자에 효율좋게 전달되어，접속단자와 접속하고있는 다른 부재를 통해 효율좋게 방열할 수 있다.
상기 패드는，그 외주연이 솔더 레지스트층에의해 피복되어있어，해당 외주연으로부터도 중심부분은 솔더 레지스트층에의해 피복되지않는다.
여기에，상기 패드의 외주연이라함은，패드의 형상을 표시하는 윤곽선으로부터 중심방향으로 향해 일정의 폭을 가지는 부분이다.
상기 패드의 외주연의 폭은 ０.０２∼０.２ｍｍ인 것이 바람직하다．０.０２ｍｍ미만의 경우에는，솔더 레지스트층에 흡수된 열이 접속단자에 효율좋게 전달되지 않을 염려가 있다. 또한，０.２ｍｍ를 넘는 경우에는 솔더 레지스트층이 패드에 접속단자를 접속할 때 장해로 될 염려가 있다.　솔더 레지스트층은，예를들면，상기 패드에서의 중심부분에 개구 구멍을 갖는다．개구 구멍은, 예를들면，절연기판의 전면에 솔더 레지스트층을 형성하고，그 후 개구된 구멍 형성부분을 탄산가스 레이저，YAG 레이저，또는 액시머 레이저 등을 조사하여 솔더 레지스트층을 소실시키는 것에 의해 형성할 수 있다.
상기 솔더 레지스트층의 개구 구멍으로부터 노출된 패드의 중심부분에는 다른의 부재와의 전기의 주고받음을 행하기위한 접속단자가 접속되어있다.상기 접속단자는，예를들면，땜납 볼，땜납 범프 등을 이용할 수 있다. 접속단자가 접속하는 다른 부재는, 예를들면，메모리 모듈，멀티칩 모듈，마더보드，도터보드 등이다．
상기 패드는，예를들면，도체회로，통과 구멍 등의 도전부재와 접속할 수 있지만, 이들과 비접속상태로 할 수도 있다．
상기 절연기판은，예를들면，합성수지단체，합성수지 및 무기 충전재 또는 무기 크로드로 이루어진 복합 수지재 등을 이용할 수 있다. 절연기판은，그 표면 또는 내부에 도체회로，통과 구멍 등을 설치할 수 있다. 또한，절연기판에는 전자부품을 탑재하기위한 탑재부를 설치할 수 있다.
상기 솔더 레지스트층은，흑연，산화철，또는 이산화망간으로 이루어지는 무기 충전재를 함유하고 있는 것이 바람직하다. 이것에 의해，열이동 속도가 빠른 솔더 레지스트층을 형성할 수 있다. 특히, 산화철은 열전도성이 높아 흑색으로 되기 쉽다.
상기 무기 충전재는 평균 직경이 ５μｍ이하의 분말인 것이 바람직하다. 이것에 의해, 솔더 레지스트층을 흑색으로 하므로 무기 충전재의 첨가량을 적게할 수 있다.
무기 충전재의 형상은 입자이외에 침상(針狀)，콧수염(whisker)모양이어도 좋다．
상기 무기 충전재는 상기 솔더 레지스트층중에 １０ 용적％ 이상 함유하고 있는 것이 바람직하다. 이것에 의해，솔더 레지스트층의 색을 확실히 흑색으로 할 수 있다.
무기 충전재가 도전성인 경우는 솔더 레지스트층의 절연성을 확보하기 때문에，무기 충전재는 솔더 레지스트층중에 ７０ 용적％ 이하 함유하는 것이 바람직하다.
상기 솔더 레지스트층의 광흡수율은 ６０％ 이상인 것이 바람직하다．이것에 의해, 열의 흡수효율이 더욱 향상하여 솔더 레지스트층의 방열성이 더욱 높아지게된다．
솔더 레지스트는，예를들면，열경화형 솔더 레지스트，광경화형 솔더 레지스트 등을 이용하여 형성할 수 있다．
상기 프린트 배선판은 절연기판의 표면에 전자부품을 탑재하기위한 탑재부를 가지는 것과 함께，해당 탑재부의 표면은 솔더 레지스트층에 의해 피복되어있는 것이 바람직하다. 이것에 의해，솔더 레지스트층은，탑재부에 탑재한 전자부품으로부터 발생되는 열을 직접 흡수할 수 있고，솔더 레지스트층의 열 흡수효율을 더욱 높일 수 있다.
본원의 제３발명은，접속단자를 접합하기위한 패드와, 표면에 해당 패드를 설치한 절연기판을 가지는 프린트 배선판에 있어서，상기 절연기판의 표면은，상기 패드의 외주연을 포함하여，백색의 솔더 레지스트층에 의해 피복되어있고, 더하여 해당 솔더 레지스트층은 적어도 산화티타늄을 포함하는 무기 충전재를 함유하고 있는 것을 특징으로 하는 프린트배선판이다.
본원의 제３발명의 작용 및 효과에 대해서 설명한다.
본원의 제３발명에 있어서，솔더 레지스트층은 산화티타늄을 포함하는 무기 충전재를 함유하고 있기 때문에 열을 흡수하기쉽다. 그때문에，솔더 레지스트층은 전자부품이 발생하는 열을 적극적으로 흡수한 후에，원적외선을 발생하여 열을 대기중으로 빠르게 방출한다. 원적외선의 발생량은 전자부품의 발열량이 큰 만큼 많아지게되어, 효율좋게 열이 방출된다.
또한, 솔더 레지스트층은 산화티타늄을 포함하는 것에 의해 백색으로 된다.
백색의 솔더 레지스트층은 흡수한 열을 그 표면으로부터 신속히 방출하므로 방열성이 우수하다．
이상과 같은 솔더 레지스트층의 방열작용은，결과적으로 전자부품의 표면온도를 낮추어 전자부품을 정상적으로 작동시킨다．
또한, 상기 솔더 레지스트층은 접속단자를 접합하기위한 패드의 외주연을 피복하고있다．접속단자는 프린트 배선판과 다른의 부재와의 전기의 주고받음을 행하기위한 단자이다. 그 때문에，상기 솔더 레지스트층으로 흡수된 열은 상기 접속단자에 효율좋게 전달되어 접속단자와 접속하고있는 다른 부재를 통해 효율좋게 방출된다.
따라서，본원의 제３발명의 프린트 배선판은，우수한 방열성을 발휘할 수 있다．
상기 패드는 그 외주연이 상기 솔더 레지스트층에 의해 피복되어있고，해당 외주연보다도 내부의 중심부분은 상기 솔더 레지스트층에 의해 피복되지 않는다.
여기에，상기 패드의 외주연이라함은，패드의 형상을 표시하는 윤곽선으로부터 중심방향으로 향하여 일정의 폭을 가지는 부분이다. 상기 솔더 레지스트층에 의해 피복되어있는 패드의 외주연의 폭은 ０.０１０∼０.１５ｍｍ인 것이 바람직하다．
０.０１０ｍｍ미만인 경우에는，솔더 레지스트층에 흡수된 열이 접속단자에 효율좋게 전달되지 않을 염려가 있다. 또한, ０.１５ｍｍ를 넘는 경우에는 솔더 레지스트층이 패드에 접속단자를 접속할 때에 장해로될 염려가 있다.
백색의 솔더 레지스트층은，예를들면，상기 패드에서의 중심부분에 개구된 구멍을 가지는 개구 구멍은，예를들면，절연기판의 전면에 상기 솔더 레지스트층을 형성하여，그후 개구된 구멍 형성부분에 탄산가스 레이저，ΥA Ｇ레이저，또는 액시머 레이저 등을 조사하여 상기 솔더 레지스트층을 소실시키는 것에 의해 형성할 수 있다. 또한, 스크린 인쇄에 의해 개구 구멍을 가지는 솔더 레지스트층을 형성할 수도 있다.
상기 솔더 레지스트층의 개구 구멍으로부터 노출된 패드의 중심부분에는 다른 부재와의 전기의 주고받음을 행하기위한 접속단자가 접속되어있다. 상기 접속단자는，예를들면，땜납 볼，땜납 범프，도전성 수지등을 이용할 수 있다. 접속단자가 접속하는 다른 부재는 예를들면，메모리 모듈，멀티 칩 모듈, 마더보드，도터보드 등이다．
상기 패드는，예를들면，도체회로，통과 구멍 등의 도전부재와 접속할 수 있지만，이들과 비접속상태로 할 수도 있다.
상기 절연기판은，예를 들면，합성수지단체，합성수지 및 무기 충전재 또는 무기 크로드로 이루어지는 복합수지재 등을 이용할 수있다. 절연기판은 그 표면 또는 내부에 도체회로，통과 구멍 등을 설치할 수 있다．또한，절연기판에는 전자부품을 탑재하기위한 탑재부를 설치할 수 있다.
상기 무기 충전재는，평균직경이 ５μｍ이하의 분말인 것이 바람직하다. 이것에 의해, 솔더 레지스트층의 방열효과를 더욱 향상시킬 수 있다.
또한, 분말상의 무기 충전재의 평균 직경은 ０.０５μｍ이상인 것이 바람직하다. 미세립자이면 어느 정도 원적외선 등의 방열의 효율이 양호하기때문이다．
무기 충전재의 형상은，입자이외에 침상 혹은 콧수염(whisker) 또는 그들의 혼합물이어도 좋다．또한，무기 충전재의 재질로서는 산화티타늄이외에，예를들면 ＺｒＯ₂（산화지르코늄），Ｆｅ₂○₃（산화철），Ｙ₂○₃(산화이토륨）등을 포함하는 것이있다.
상기 솔더 레지스트층은，산화티타늄을 １０∼８０ 중량％ 함유하고 있는 것이 바람직하다. 이것에 의해，솔더 레지스트층의 방열효과가 더욱 향상된다．
한편，１０중량％미만의 경우에는 솔더 레지스트층의 방열효과가 저하할 염려가 있다．또한，８０중량％를 넘는 경우에는 절연피복으로서의 밀착강도가 저하할 염려가 있다.
상기 무기 충전재는，상기 솔더 레지스트층중에 １０중량％이상 함유하고있는 것이 바람직하다. 이것에 의해，솔더 레지스트층의 방열효과를 더욱 높일 수 있다. 또한, 그 상한은 솔더 레지스트막의 밀착성이라는 점에서 ８０중량％인 것이 바람직하다.
솔더 레지스트는，예를 들면，열경화형 솔더 레지스트，광경화형 솔더
레지스트 등을 이용하여 형성할 수 있다.
상기 프린트 배선판은 절연기판의 표면에 전자부품을 탑재하기 위한 탑재부를 가지는 것과 함께 해당 탑재부의 표면은 백색의 솔더 레지스트층에의해 피복되어있는 것이 바람직하다．이것에 의해，솔더 레지스트층은，탑재부에 탑재한 전자부품으로부터 발생하는 열을 직접 흡수할 수 있어 솔더레지스트층의 열흡수 효율을 더욱 높일 수있다.
본원의 제４발명은，접속단자를 접합하기 위한 패드와，표면에 해당 패드를 설치한 절연기판과를 갖는 프린트 배선판에 있어서，상기 절연기판의 표면은，상기 패드의 외주연을 포함하여 녹색의 솔더 레지스트층에 의해 피복되어있는 것을 특징으로하는 프린트 배선판이다.
본원의 제４발명에 있어서，녹색의 솔더 레지스트층은 열방산성이 높다．그 때문에，절연기판이 녹색의 솔더 레지스트층에 의해 피복되는 것에 의해，절연기판에 축적된 열을 효율좋게 외부로 방산시킬 수 있다. 또한，외부와의 전기의 주고받음을 행하는 접속단자를 접합하기 위한 패드는 비교적 열이 축적되기쉬운 부분이다．그 때문에 패드의 외주연도 녹색의 솔더레지스트층에 의해 피복하는 것에 의해，패드의 외주연의 열을 효율좋게 방산시킬 수 있다．
녹색의 솔더 레지스트층은 방열성의 관점에서 특히 알루미나，실리카겔 등의 무기 충전재를 포함하는 것이 바람직하다．또한，그 재료는，솔더 레지스트층중에 １０∼８０중량％함유되어있는 것이 바람직하다．
솔더 레지스트는, 예를들면，열경화형 솔더 레지스트，광경화형 솔더 레지스트 등을 이용하여 형성할 수 있다．
또한, 본원의 제４발명에 있어서도，본원의 제２，제３발명과 마찬가지로，녹색의 솔더 레지스트층은 탑재부 표면을 피복하고 있는 것이 바람직하다．
실시례１
본 발명의 실시례에 관한 프린트 배선판 및 그 제조방법에 대해，도１내지
도７을 이용하여 설명한다．
본 실시례의 프린트 배선판(１)은, 도１，도２에 도시된 것과 같이，절연기판(１０)상에 도체회로(１２)를 가지고，상기 절연기판(１０) 및 상기 도체회로(１２)의 표면에는 솔더 레지스트층 혹은 글라스 크로드 수지층으로 이루어지는 표면절연층(１４)을 갖는다．
상기 도체회로(１２)의 일부는，그 표면이 노출된 노출도체부(１２０)를 가지고 있고，또한 상기 노출도체부(１２０)의 주위의 표면절연층(１４０)은，상기 노출도체부(１２０)의 표면보다도 낮게，상기 절연기판(10)의 표면보다 높은 요부(凹部)를 형성하고있다.
더하여, 상기 요부의 표면절연층은 상기 노출도체부(１２０)의 측면에 접촉하고있다．
여기에 도２에관한 ａ부는 노출도체부(１２０)，ｂ부는 노출도체부(１２０)의 주위에 넓게되는 표면절연층(１４０)，ｃ부는 후술하는 레이저광의적용되지 않는 표면절연층(１４)이다．
또한，상기 ａ부와 ｂ부에 의해 후술하는 땜납 볼(１３)의 범프(１３０)가 형성되는 것으로된다. 이 범프(１３０)가 상술한 요부이다．
또한, 도３，도４에 도시된 것과 같이，상기 노출도체부(１２０)의 표면과，상기 표면절연층(1４０)의 표면간 거리 ｄ１은 ５μｍ이다．
또한，상기 노출도체부(１２０)의 표면과 상기 절연기판(１０)의 표면간의거리 ｄ３은 ３５μｍ，상기 표면절연층(１４０)과 상기 절연기판(１０)의표면간의 거리 ｄ２는 ２０μｍ이다.
도１에 도시된 바와 같이，상기 프린트 배선판(１)은 내층도체회로(１９１)을 설치한 내층판(１９)과，상기 내층도체회로(１９１)의 표면에 설치한 절연층(１８)과，해당 절연층(１８)의 표면에 설치한 도체회로(１２)로부터 이루어진다．
그리고 상기 도체회로(１２)의 표면에는 표면절연층(1４)이 설치되어있다．
도２에 도시된 바와 같이，상기 프린트 배선판(１)에는 땜납 볼(１３)을 배치하기위한 원형의 범프(１３０)가 설치되어있다．상기 땜납 볼(１３)은 상기 도체회로(１２)에 대한 전기적인 도통을 확보하면서 전자부품(１５)을 접속한다．
상기 범프(１３０)는 도체회로(１２)의 일부가 노출된 노출도체부(１２０) 및 그 주위에 존재하여，해당 노출도체부(１２０)의 표면보다도 낮은 위치에 있는 표면절연층(１４) 또는 상기 노출도체부(１２０)의 표면보다도 높은 위치에 있는 표면절연층(１４)에 의해 형성되어있다．
또한, 도１，도３ 및 도４에 도시된 바와 같이，상기 노출도체부(１２０)의 주위의 표면절연층(１４０)의 각부(１４１)는 곡면상에 형성되어있다.　다음으로，상기 프린트 배선판(１)의 제조방법에 대해서 설명한다．
먼저，상기 절연기판(１０)상에 도체회로(１２)를 형성한다．
다음으로，상기 절연기판(１０) 및 상기 도체회로(１２)의 표면에 솔더 레지스트층 혹은 글라스 크로드 수지층을 설치하여，표면절연층(１４)으로 한다．
그 후，상기 표면절연층(１４)에 레이저광을 조사하여，상기 도체회로(１２)의 일부를 노출시킨 노출도체부(１２０)를 형성하는 것과 함께 상기 도체회로(１２)의 주위의 상기 표면절연층(１４０)은 상기 노출도체부(１２０)의 표면보다도 낮게되도록 형성한다. 이것이 상기 범프(１３０)로되는 요부(凹部)이다．
상기 제조방법에 대해 더욱 상세히 설명한다．
동장(銅張)적층판을 준비하여 이 표면의 동박을 패터닝해서 내층도체회로(１９１)의 형성된 내층판(１９)을 준비한다．이들의 표면에 프리프레그 및 동박을 적층하여，해당 동박을 적절하게 에칭한다．이것에 의해 상기 내층판(１９)의 표면에는 상기 절연층(１８) 및 도체회로(１２)가 형성되어，이것이 절연기판(１０)으로 된다.
다음으로，상기 절연기판(１０)의 표면에 대해(상기 도체회로(１２)의 표면도 포함하여）열경화형 또는 광경화형의 솔더 레지스트를 이용하여 솔더레지스트층을 형성한다. 혹은 상기 솔더 레지스트층의 대신에 글라스 크로드를 형성한다．
이상에 의해 표면절연층(１４)을 얻는다.
다음으로，상기 표면절연층(１４)의 소정 부분(원형)에 조사한다．
이때，상기 레이저광을 조사하는 부분은 절연기판(１０)상에 도체회로(１ ２)，표면절연층(１４)이 적층된 부분과，절연기판(１０)상에 표면절연층(１４)이 직접 적층된 부분으로 된다．
또한，상기 레이저광은 상기 도체회로(１２)상에 설치된 표면절연층(１４)을 제거 가능한 출력보다도 약간 높아，액시머 레이저，파장 ２４８ｎｍ，출력５０Ｗ 를 사용했다．
이것에 의해，상기 도체회로(１２)가 존재하는 부분에 노출도체부(１２０)가 형성된다. 한편，도체회로(１２)가 없는 부분은 노출도체부(１２０)의표면보다도 더욱 낮은 위치까지 표면절연층(１４)을 기화 제거할 수 있다．
이상에 의해，땜납 볼(１３)을 배치하기위한 범프(１３０)가 형성되어，본실시례에 관한 프린트 배선판(１)을 얻는다．또한, 그 후，상기 범프(１３０)에 배치된 땜납 볼(１３)에 전자부품(１５)을 배치한다．
다음으로，본 실시례에서의 작용효과에 대해 설명한다．
본 실시례에 관한 프린트 배선판(１)에 있어서는，노출도체부(１２０)（ａ부）주위의 상기 표면절연층(１４０)（ｂ부）은 상기 노출도체부(１２０)의 표면보다도 낮고，더욱이 상기 절연기판(１０)의 표면보다도 높게 상기 노출도체부(１２０)의 측면(１２1)에 있어서 이것에 접촉하고있다．
이것에 의해 상기 도체회로(１２)의 측면(１２１)은 상기 표면절연층(１４０)이 덮여져 해당 측면(１２１)의 노출면적을 감소시킬 수 있다．따라서，상기 도체회로(１２)와 상기 절연기판(１０)의 접착강도를 높일 수 있어，상기 도체회로(１２)의 벗겨짐을 방지할 수 있다．
또한, 상기 노출도체부(１２０)，상기 표면절연층(１４０)에 의해 형성된범프(１３０)에는 땜납 볼(１３)이 배치되어，이 땜납 볼(１３)에 의해 전자부품(１５)이 접합되어있다．
그리고，상기 노출도체부(１２０) 측면(１２１)의 노출량이 적기 때문에，상기 땜납 볼(１３)은 찌그러지지 않고，노출도체부(１２０)상에 머무를 수 있다.
이 때문에，상기 전자부품(１５)과 상기 노출도체부(１２０)와의 거리를 유지할 수 있다．따라서，양자의 접속신뢰성을 높일 수 있다.
또한，본 실시례에 관한 다른 형상의 범프(１３０)를 갖는 프린트 배선판 (１)으로서는，도５ 내지 도７에 도시된 것과 같이，타원상의 범프(１３０)을 갖고，도체회로(１２)의 일부가 장방형상으로 되고있는 프린트 배선판(１)을 들 수 있다．
상기 프린트 배선판(１)에 있어서도，도５ 내지 도７에 도시된 것과 같이，도체회로(１２)의 일부는，그 표면이 노출된 노출도체부(１２０)（ａ부）를 가지고 있고，또한 상기 노출도체부(１２０) 주위의 표면절연층(１４０)（ｂ부）은 상기 노출도체부(１２０)의 표면보다도 낮고，더욱이 상기 절연기판(１０)의 표면보다도 높게，상기 노출도체부(１２０)에 접촉하고있다．
또한，도８에 도시된바와 같이，노출도체부(１２０)는 그 표면(１２２)으로부터 측면상단부(１２１ａ)를 둘러싸도록 금속도금막(１７)에 의해 피복되어있고，게다가 노출도체부(１２０)에는 땜납 볼(１３)이 접합되어있는것과 함께 땜납 볼(１３)은 금속도금막(１７)의 주연부와 노출도체부(１２０)의 측면(１２１)간에 형성된 우묵하게 패인부(1９)의 가운데로 파고 들어가는 것이 바람직하다．이것에 의해，땜납 볼(１３)이 우묵하게 패인부(19)내로 파고 들어가，그 단단히 붙어있는 효과에 의해 우수한 접합성을 발휘한다．
또한，금속도금막(１７)은，예를들면，두께 ３μｍ의 니켈도금층과 두께 ０．１μｍ의 금도금층으로되어，노출도체부(１２０)는 두께 １８μｍ 의동박으로 형성된다．땜납 볼(１３)은 직경 0.２ｍｍ 의 크기이다．그외에금속도금막으로서는 땜납 도금，Ｓｎ도금，Ｐｂ도금 등을 사용할 수 있다．또한，노출도체부를 포함하는 도체회로는 소위 서브트랙티브(subtractive method)，애디티브법(additive method) 등의 패턴 형성법 등에 의해 형성할 수 있다．
노출도체부 표면에는 예를들면 전기도금법에 의해 상기 금속도금막을 형성할 수 있어，그 표면에는 가열용융에 의해 땜납 볼을 접합할 수 있다.
실시례２
본원의 제２발명의 실시례에 관한 프린트 배선판에 대해서，도９ 내지 도１３을 이용하여 설명한다．
본 실시례의 프린트 배선판(８)은 도９에 도시된 바와같이，접속단자(６)를 접합하기위한 패드(５)를 갖는다．패드(５)는 절연기판(７)의 표면에 설치되어있다．절연기판(7)의 표면은 패드(５)의 외주연(５０２)을 포함하여，흑색의 솔더 레지스트층(２)이 형성되어있다．
솔더 레지스트층(２)은 열경화형 솔더 레지스트를 사용한다．열경화형 솔더 레지스트는 에폭시계 수지 ７０용적％와，산화철로되는 무기 충전재 ３０용적％으로이루어진다．무기 충전재는 평균 직경이 ２．３μｍ의 분말이다．솔더 레지스트층의 광흡수율은 ７８％이다．
절연기판(７)의 표면에는，도１０ 및 도１１에 도시된 것과같이，전자부품(３)을 탑재하기위한 탑재부(５５)，본딩 패드(５４)，도체회로(５３)，통과 구멍(5２)과의 랜드(５２１)가 설치되어있다．한편，절연기판(７)의 이면에는 도１０，도１２에 도시된 바와 같이, 통과 구멍(５２)의 랜드(５２０)，도체회로(５１) 및，접속단자(６)을 접합하기위한 패드(５)가 설치되어있다.
또한, 도１１，도１２에 도시된바와 같이，탑재부(５４)의 하방에는，전자부품(３)으로부터 발생하는 열을 방열하기위한 서멀 비어 홀(５０)이 설치되어있다．도１０에 도시된바와 같이，통과 구멍(５２) 및 서멀 비어 홀(５０)의 내벽은 Ｃｕ，Ｎ 에 Aｕ 등의 금속도금막(５００)에 의해 피복되어있고，그 내부는 땜납(５９)에 의해 충전되어있다．
접속단자(６)는 도９에 도시된바와 같이，땜납 볼이다．패드(５)의 외주연(５０2)의 폭 A는 ０．０７５ｍｍ 이고，그 표면은 솔더 레지스트층(２)에 의해 피복되어있다．패드(５)의 중심부분(５０１)은 솔더 레지스트층(２)의 개구 구멍(１０)으로부터 노출되어있다．
또한, 도１０，도１３에 도시된바와 같이，솔더 레지스트층(２)는 본딩 패드(５４)，통과 구멍(５２) 및 서멀 비어 홀(５０)의 개구부 주변을 제외하고，절연기판(７)의 표면 및 이면의 전체를 피복하고있다．솔더 레지스트층(２)는 ３０μｍ의 두께를 가진다．개구 구멍(１０)은 솔더 레지스트층(２)에 액시머 레이저를 조사하여 형성한다．
도１０에 도시된바와 같이，탑재부(５５)에는 땜납 페이스트에 의해 전자부품(３)이 접합되어있다．전자부품(３)은 본딩 패드(５４)와 본딩 와이어(５４０)에 의해 전기적으로 접속되어있다．전자부품(３)은 에폭시계 수지등의 봉지용수지(４)에 의해 봉지되어있다．절연기판(７)은 글라스 에폭시 수지기판이다. 탑재부(５５)，본딩 패드(５４)，도체회로(５３)，(５１)，패드(５)는 동박을 에칭하여 그 표면을 Ｎｉ―Ａｕ도금 등의 금속도금막에 의해 피복하여 형성한다.
본 실시례의 프린트 배선판(８)은 전자부품(３)과 거의 같은 크기의 칩 사이즈 플라스틱 패키지이다. 프린트 배선판(８)은 접속단자(６)를 통하여 마더 보드(８1)에 접합되어있다．
다음으로，본 실시례의 작용 및 효과에 대해 설명한다.
솔더 레지스트층(２)는 흑색이므로 열을 흡수하기 쉽다．그 때문에 솔더 레지스트층(２)은 전자부품(３)이 발생하는 열을 적극적으로 흡수한 후에표면으로부터 대기중으로 방산한다．그런 까닭에，솔더 레지스트층(２)으로부터 대기중으로의 열의 이동속도가 가속한다．따라서，흑색의 솔더 레지스트층(２)에 의하면，전자부품(３)으로부터 발생하는 열을 대기중으로빠르게 방출할 수 있어，방열성이 우수하게된다．
또한, 도９에 도시되어있는바와 같이, 솔더 레지스트층(２)은 접속단자(６)를 접합하기위한 패드(５)의 외주연(５０２)을 피복하고있다．그 때문에，솔더 레지스트층(２)에 흡수된 열은 접속단자(６)에 효율좋게 전달되어，접속단자(６)와 접속하고있는 마더보도(８１)를 개재하여 효율좋게 방열할 수 있다．
또한, 도１０，도１３에 도시되어있는바와 같이，솔더 레지스트층(２)은 탑재부(５５)의 하방에 설치되어있다．그 때문에，전자부품(３)으로부터의열을 효율좋게 흡수할 수 있다．
또한，솔더 레지스트층(２)은 절연기판(７)의 표면 및 이면의 거의 전체에넓은 면적으로 설치되어있다．그 때문에，열의 주고받음을 신속히 행할 수 있다．
실시례３
본원의 제３발명의 실시례에 관한 프린트 배선판에 대해서 설명한다．
본 실시례의 프린트 배선판은 백색의 솔더 레지스트층을 사용하고있다．솔더 레지스트층은 에폭시계수지 ６０중량％와，산화티타늄을 주성분으로하는 무기 충전재 ４０중량％으로 이루어진다．무기 충전재는 평균 직경이 3μｍ의 분말이다．무기 충전재의 성분은 ５８중량％의 산화티타늄과，1.　５ 중량％의 A l₂O₃와，０.３중량％의 Ｋ₂○로 이루어진다．
또한, 솔더 레지스트층의 두께는 ４０μｍ이다．또한，접속단자접합용의
패드는 그 외주연의 폭 A가 ０.１００ｍｍ이다（도９ 참조）．그외는，실시례２와 같다．
다음으로，본 실시례의 작용 및 효과에 대해 설명한다．
솔더 레지스트층은 산화티타늄을 포함하는 무기 충전재를 함유하고있어 열을 흡수하기 쉽다．그 때문에，솔더 레지스트층은 전자부품이 발생하는 열을 적극적으로 흡수한 후에，원적외선을 발생하여，열을 대기중으로 빠르게 방출한다．
원적외선의 발생량은 전자부품의 발열량이 큰만큼 많아지게되어，효율좋게 방열시킨다．
또한，솔더 레지스트층은 산화티타늄을 포함하는것에의해 백색으로된다. 백색의 솔더 레지스트층은 흡수한 열을 그 표면전체로부터 방출하기때문에방열속도가 빠르다．
그외에，본 실시례에 있어서도 실시례２와 같은 효과를 얻을 수 있다.
실시례４
본원의 제４발명의 실시례에관한 프린트 배선판에 대해서 설명한다．
본 실시례에있어서는 녹색의 솔더레지스트층을 사용하고있다．솔더 레지스트층은 에폭시계 수지５０중량％와，알루미나를 주성분으로하는 무기 충전재 ５０중량％로 이루어진다．그 이외는 실시례２와 같다．
다음으로，본 실시례의 작용 및 효과에 대해서 설명한다．
솔더 레지스트층은 알루미나를 포함하는 무기 충전재를 함유하고 있어 열
전도성이 우수하여 전자부품이 발생하는 열을 대기중으로 빠르게 방출할 수 있다．그외에，본 실시례에 있어서도 실시례２와 같은 효과를 얻을 수 있다．
상기와 같이，본발명에 의하면，도체회로와 절연기판의 접착강도가 높아，도체회로 및 절연기판상에 설치된 범프 또는 볼 패드 등에 땜납 볼을 설치하여 다른 전자부품，다른 프린트 배선판등의 실장부품을 접속하는 경우，양자간에 높은 접속신뢰성을 얻을 수 있으며，아울러 방열성이 우수한 프린트 배선판 및 그 제조방법을 제공할 수 있다.

Claims (19)

  1. 절연기판상에 도체회로를 가지며，상기 절연기판 및 상기 도체회로의 표면에 설치된 솔더 레지스트층 혹은 글라스 크로드 수지층으로 이루어지는 표면절연층을 갖게됨과 아울러 상기 도체회로의 일부는 그 표면이 노출된 노출도체부를 갖게되고，
    또한, 상기 노출도체부 주위의 표면절연층은 상기 노출도체부 표면과 같은 높이 또는 낮게 상기 절연기판의 표면보다 높은 요부(凹部)를 형성하고 있음과 아울러 해당 요부의 표면절연층은 상기 노출도체부의 측면에 접촉하고 있는 것을 특징으로하는 프린트 배선판．
  2. 제 1 항에 있어서，
    상기 표면절연층은 글라스 크로드 수지층으로되는 것을 특징으로하는 프린트 배선판．
  3. 제 1 항에 있어서,
    상기 표면절연층은 솔더 레지스트층과 다시 그 표면에 설치된 글라스 크로드 수지층으로되는 이층구조인 것을 특징으로하는 프린트 배선판．
  4. 제 1 항내지 제 3 항중 어느 하나의 항에 있어서，
    상기 요부의 표면절연층은 상기 노출도체부의 표면보다도 ０∼１５μｍ 낮은 위치에 존재하는 것을 특징으로하는 프린트 배선판．
  5. 제 1 항내지 제 4 항중 어느 하나의 항에 있어서，
    상기 노출도체부는 그 표면으로부터 측면상단부를 둘러싸도록 금속도금막에의해 피복되어있음과 아울러，상기 노출도체부에는 땜납 볼이 접합되어있음과 함께 해당 땜납 볼은 상기 금속도금막의 주연부와 노출도체부의 측면사이에 형성된 움푹패인곳으로 들어가는 것을 특징으로하는 프린트 배선판．
  6. 절연기판상에 도체회로를 가지며，상기 절연기판 및 상기 도체회로의표면에 설치된 솔더 레지스트층 혹은 글라스 크로드 수지층으로 이루어지는 표면절연층을 갖게됨과 아울러，상기 도체회로의 일부는 그 표면이 노출된 노출도체부를 가지며，
    또한 상기 노출도체부의 주위의 표면절연층은 상기 노출도체부의 표면보다도 같은 높이 또는 낮게，상기 절연기판의 표면보다 높은 요부를 형성하고 있음과 아울러, 해당 요부의 표면절연층은 상기 노출도체부의 측면에 접촉하고있는 프린트 배선판을 제조하는데 있어서,
    상기 절연기판상에 도체회로를 형성하고，
    상기 절연기판 및 상기 도체회로의 표면에 상기 표면절연층을 형성하고，
    아울러 상기 표면절연층에 레이저광을 조사하여，상기 도체회로의 일부를 노출시킨 노출도체부를 형성하는 것과 함께，상기 도체회로의 주위의 표면절연층을 상기 노출도체부의 표면보다도 낮게하여 요부를 형성하는 것을 특징으로하는 프린트 배선판의 제조방법．　　　　　　
  7. 제 ６ 항에 있어서，
    상기 표면절연층은 글라스 크로드 수지층으로되는 것을 특징으로하는 프린트 배선판의 제조방법．
  8. 제 ６ 항에 있어서，
    상기 표면절연층은 솔더 레지스트층과 더욱이 그 표면에 설치된 글라스 크로드 수지층으로되는 이층구조인 것을 특징으로하는 프린트 배선판의 제조방법．
  9. 접속단자를 접합하기위한 패드와，표면에 해당 패드를 설치한 절연기판을 갖는 프린트 배선판에 있어서，
    상기 절연기판의 표면은 상기 패드의 외주연을 포함하여 흑색의 솔더 레지스트층에의해 피복되어있는 것을 특징으로 하는 프린트 배선판．
  10. 제 ９항에 있어서，
    상기 솔더 레지스트층은 흑연，산화철，또는 이산화망간으로 이루어지는 무기 충전재를 함유하고있는 것을 특징으로하는 프린트 배선판．
  11. 제 １０ 항에 있어서，
    상기 무기 충전재는 평균 직경이 ５μｍ이하의 분말인 것을 특징으로 하는 프린트 배선판．
  12. 제 1０ 또는 제 １１항에 있어서，
    상기 무기 충전재는 상기 솔더 레지스트층중에 １０용적％이상함유하고있는 것을 특징으로하는 프린트 배선판．
  13. 제 ９ 항 내지 제 12 항중 어느 하나의 항에 있어서，
    상기 솔더 레지스트층의 광흡수율은 ６０％이상인 것을 특징으로하는 프린트 배선판．
  14. 접속단자를 접합하기위한 패드와，표면에 해당 패드를 설치한 절연기판을 갖는 프린트 배선판에 있어서，
    상기 절연기판의 표면은 상기 패드의 외주연을 포함하여 백색의 솔더 레지스트층에의해 피복되어있음과 아울러, 해당 솔더 레지스트층은 적어도 산화티타늄을 포함하는 무기 충전재를 갖는 것을 특징으로하는 프린트 배선판．
  15. 제 １４ 항에 있어서，
    상기 무기 충전재는 평균 직경이 ５μｍ이하의 분말인 것을 특징으로하는 프린트 배선판．
  16. 제 １４ 항 또는 제 1５ 항에 있어서，
    상기 솔더 레지스트층은 산화티타늄을 １０∼８０중량％ 함유하고있는 것을 특징으로하는 프린트 배선판．
  17. 제 14 항 내지 제 16 항중 어느 하나의 항에 있어서，
    상기 무기 충전재는 상기 솔더 레지스트층중에 １０중량％이상 함유하고있는 것을 특징으로 하는 프린트 배선판．
  18. 접속단자를 접합하기위한 패드와，표면에 해당 패드를 설치한 절연기판을 갖는 프린트 배선판에 있어서，
    상기 절연기판의 표면은 상기 패드의 외주연을 포함하여 녹색의 솔더 레지스트층에의해 피복되어있는 것을 특징으로하는 프린트 배선판．
  19. 제 9 항 내지 제 １８ 항중 어느 하나의 항에 있어서,
    상기 프린트 배선판은 절연기판의 표면에 전자부품을 탑재하기위한 탑재부를 갖는 것과 함께，해당 탑재부의 표면은 상기 솔더 레지스트층에의해 피복되어있는 것을 특징으로하는 프린트 배선판．
KR1019997005617A 1997-04-11 1998-03-09 프린트배선판 및 그 제조방법 KR100327491B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP11040997 1997-04-11
JP1997-110409 1997-04-11
JP13768297 1997-05-12
JP1997-137682 1997-05-12
JP1997-161872 1997-06-03
JP16187297 1997-06-03
JP1998-41241 1998-02-06
JP04124198A JP3346263B2 (ja) 1997-04-11 1998-02-06 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000062265A true KR20000062265A (ko) 2000-10-25
KR100327491B1 KR100327491B1 (ko) 2002-03-13

Family

ID=27461021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997005617A KR100327491B1 (ko) 1997-04-11 1998-03-09 프린트배선판 및 그 제조방법

Country Status (6)

Country Link
US (1) US6228466B1 (ko)
EP (1) EP0997935B1 (ko)
JP (1) JP3346263B2 (ko)
KR (1) KR100327491B1 (ko)
DE (1) DE69841252D1 (ko)
WO (1) WO1998047179A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765503B1 (ko) * 2004-09-24 2007-10-10 가부시키가이샤 덴소 회로기판 및 그 제조방법

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6671951B2 (en) * 1999-02-10 2004-01-06 Matsushita Electric Industrial Co., Ltd. Printed wiring board, and method and apparatus for manufacturing the same
JP3651597B2 (ja) 1999-06-15 2005-05-25 株式会社フジクラ 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
CN1378769A (zh) 1999-08-12 2002-11-06 Ibiden股份有限公司 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
JP2001077518A (ja) * 1999-09-01 2001-03-23 Fujitsu Ltd 電子部品実装プリント基板および電子部品取り外し方法
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
EP1278612B1 (en) 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
JP3460678B2 (ja) * 2000-06-02 2003-10-27 松下電器産業株式会社 レーザ加工方法および加工装置
JP2002353593A (ja) * 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
TW523857B (en) * 2001-12-06 2003-03-11 Siliconware Precision Industries Co Ltd Chip carrier configurable with passive components
JP2003283086A (ja) * 2002-01-21 2003-10-03 Hitachi Cable Ltd 配線基板、配線基板の製造方法及び配線基板を用いた電子部品
JP3666591B2 (ja) 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
CN1462172A (zh) * 2002-05-27 2003-12-17 联测科技股份有限公司 具固定防焊层的印刷电路板
JP2004095972A (ja) * 2002-09-03 2004-03-25 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US7271484B2 (en) * 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR101286379B1 (ko) * 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP2008507126A (ja) * 2004-07-13 2008-03-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 外部のボード上の組立部品及び組立部品を設ける方法
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
DE102005014665A1 (de) * 2005-03-29 2006-11-02 Infineon Technologies Ag Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4920929B2 (ja) * 2005-08-12 2012-04-18 太陽ホールディングス株式会社 ソルダーレジスト組成物、及びその硬化物並びにそれを用いたプリント配線板
JP2007067019A (ja) 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
TWI278081B (en) * 2005-12-22 2007-04-01 Siliconware Precision Industries Co Ltd Electronic carrier board and package structure thereof
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4864545B2 (ja) * 2006-05-26 2012-02-01 太陽ホールディングス株式会社 フレキシブル基板用熱硬化型ソルダーレジスト組成物、フレキシブル基板及びフレキシブル基板の製造方法
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
EP1939137B1 (en) 2006-12-30 2016-08-24 Nuvotronics, LLC Three-dimensional microstructures and methods of formation thereof
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US7919714B2 (en) * 2007-05-09 2011-04-05 General Electric Company System and a method for controlling flow of solder
JP2009033088A (ja) * 2007-06-29 2009-02-12 Sharp Corp 半導体発光装置、その製造方法およびそれを用いたｌｅｄ照明装置
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
JP2009194222A (ja) * 2008-02-15 2009-08-27 Denki Kagaku Kogyo Kk 白色のアルカリ現像型光硬化性・熱硬化性ソルダーレジスト組成物、及びそれを用いた金属ベース回路基板
JP5089426B2 (ja) * 2008-02-15 2012-12-05 電気化学工業株式会社 アルカリ現像型光硬化性・熱硬化性ソルダーレジスト組成物およびそれを用いた金属ベース回路基板
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
JP5426122B2 (ja) * 2008-08-21 2014-02-26 セイコーインスツル株式会社 回路基板
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
WO2010032192A1 (en) * 2008-09-16 2010-03-25 Nxp B.V. Electric component with under-bump metallization and integrated confinement structure
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
JP5639194B2 (ja) * 2010-01-22 2014-12-10 ヌボトロニクス，エルエルシー 熱制御
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
JP5409519B2 (ja) * 2010-05-31 2014-02-05 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
DE102011011748A1 (de) * 2011-02-18 2012-08-23 Benteler Automobiltechnik Gmbh Verfahren zum Verlöten von Bauelementen
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
JP2011249819A (ja) * 2011-07-05 2011-12-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101982887B1 (ko) 2011-07-13 2019-05-27 누보트로닉스, 인크. 전자 및 기계 구조체들을 제조하는 방법들
CN103229605B (zh) * 2011-07-25 2016-06-08 日本特殊陶业株式会社 布线基板
US20130043067A1 (en) * 2011-08-17 2013-02-21 Kyocera Corporation Wire Substrate Structure
JP5795225B2 (ja) 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
KR20130044052A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 적층 반도체 패키지
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
KR20130075168A (ko) * 2011-12-27 2013-07-05 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US9449933B2 (en) * 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
DE102012103166A1 (de) * 2012-04-12 2013-10-17 Endress + Hauser Gmbh + Co. Kg Druckmesszelle und Verfahren zu ihrer Herstellung
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
EP2750172A4 (en) * 2012-08-24 2015-05-06 Ngk Spark Plug Co WIRING SUBSTRATE
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
KR101523840B1 (ko) * 2012-08-30 2015-05-28 이비덴 가부시키가이샤 프린트 배선판 및 프린트 배선판의 제조 방법
JP5475077B2 (ja) 2012-09-07 2014-04-16 日本特殊陶業株式会社 配線基板およびその製造方法
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
JP2015043406A (ja) 2013-04-25 2015-03-05 三菱製紙株式会社 プリント配線板
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
CN104135814A (zh) * 2013-05-02 2014-11-05 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP5754464B2 (ja) 2013-05-21 2015-07-29 株式会社村田製作所 モジュールおよびその製造方法
WO2015064668A1 (ja) * 2013-10-29 2015-05-07 京セラ株式会社 配線基板、これを用いた実装構造体および積層シート
JP2015103787A (ja) * 2013-11-28 2015-06-04 凸版印刷株式会社 固体撮像装置及びその製造方法
KR20160133422A (ko) 2014-01-17 2016-11-22 누보트로닉스, 인크. 웨이퍼 규모 테스트 인터페이스 유닛 및 컨택터
JP6185880B2 (ja) 2014-05-13 2017-08-23 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US9881858B2 (en) 2015-07-13 2018-01-30 Micron Technology, Inc. Solder bond site including an opening with discontinuous profile
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
US10334728B2 (en) * 2016-02-09 2019-06-25 Advanced Semiconductor Engineering, Inc. Reduced-dimension via-land structure and method of making the same
JP6750872B2 (ja) 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
JP6605103B2 (ja) * 2017-09-27 2019-11-13 株式会社タムラ製作所 ソルダーレジスト膜のパターン形成方法、および電子基板の製造方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
WO2020095813A1 (ja) 2018-11-08 2020-05-14 株式会社村田製作所 セラミック電子部品
JP2020087941A (ja) * 2018-11-14 2020-06-04 トヨタ自動車株式会社 回路基板の製造方法及び回路基板
CN110293339A (zh) * 2019-07-06 2019-10-01 佛山市创渡科技有限公司 一种水性阻焊剂及其制备方法
DE102020122323A1 (de) * 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
JP2022094718A (ja) * 2020-12-15 2022-06-27 イビデン株式会社 配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194588A (ja) * 1986-02-14 1987-08-27 Omron Tateisi Electronics Co プリント基板検査装置における基準デ−タ入力方法
JP2548584B2 (ja) 1987-12-01 1996-10-30 セイコー電子工業株式会社 ハンダバンプ付き回路基板の製造方法
JPH01191494A (ja) * 1988-01-27 1989-08-01 Toshiba Corp プリント基板の製造方法
JPH03149895A (ja) * 1989-11-06 1991-06-26 Matsushita Electric Ind Co Ltd プリント基板およびその半田付け検査装置
JPH0438452A (ja) 1990-06-01 1992-02-07 Ibiden Co Ltd プリント配線板のパターン検査方法及び装置
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
DE69407467T2 (de) * 1993-04-12 1998-04-16 Ibiden Co Ltd Harzzusammensetzungen und diese verwendende Leiterplatten
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
JPH0883865A (ja) 1994-09-14 1996-03-26 Citizen Watch Co Ltd 樹脂封止型半導体装置
JPH08191179A (ja) * 1995-01-09 1996-07-23 Ricoh Co Ltd 半田バンプ用半田ダムの形成方法及び半田バンプの形成方法
JP2718007B2 (ja) * 1995-06-06 1998-02-25 太陽インキ製造株式会社 アルカリ現像可能な一液型フォトソルダーレジスト組成物及びそれを用いたプリント配線板の製造方法
US6010769A (en) 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765503B1 (ko) * 2004-09-24 2007-10-10 가부시키가이샤 덴소 회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JPH1154896A (ja) 1999-02-26
EP0997935A1 (en) 2000-05-03
EP0997935B1 (en) 2009-10-21
US6228466B1 (en) 2001-05-08
JP3346263B2 (ja) 2002-11-18
WO1998047179A1 (fr) 1998-10-22
EP0997935A4 (en) 2005-03-02
DE69841252D1 (de) 2009-12-03
KR100327491B1 (ko) 2002-03-13

Similar Documents

Publication Publication Date Title
KR100327491B1 (ko) 프린트배선판 및 그 제조방법
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US8178395B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader with a thermal via
US8115316B2 (en) Packaging board, semiconductor module, and portable apparatus
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20010076329A (ko) 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
JPH0917919A (ja) 半導体装置
JP2013532901A (ja) 放熱回路基板及びその製造方法
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
JP2002171050A (ja) プリント配線板
JPH0878572A (ja) 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
CN1577815A (zh) 高密度芯片尺寸封装及其制造方法
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
JPH0897330A (ja) チップキャリア及びその製造方法
JP2001168226A (ja) 半導体パッケージ及び半導体装置
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
WO1994025984A1 (en) Ic package and method of its manufacture
JP3938017B2 (ja) 電子装置
JPH0358455A (ja) 半導体パッケージ
JP3258564B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee