JPH0897330A - チップキャリア及びその製造方法 - Google Patents
チップキャリア及びその製造方法Info
- Publication number
- JPH0897330A JPH0897330A JP15473195A JP15473195A JPH0897330A JP H0897330 A JPH0897330 A JP H0897330A JP 15473195 A JP15473195 A JP 15473195A JP 15473195 A JP15473195 A JP 15473195A JP H0897330 A JPH0897330 A JP H0897330A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- hole
- holes
- metal plate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Abstract
(57)【要約】
【目的】樹脂が主体のベース材料を使用した従来のＢＧ
Ａ型の半導体装置よりも放熱性・接続信頼性の高い、新
規なＢＧＡ型のチップキャリアを提供する。 【構成】略マトリクス状に複数の孔が形成された金属板
をベース基板としたチップキャリアであって、金属板１
の貫通孔２はあらかじめテーパーを有する形状に加工さ
れ、その両面から銅箔３ａ、３ｂ、ポリイミドフイルム
４ａ、４ｂ、ポリイミド接着剤５ａ、５ｂからなる３層
フイルムを貼り合わせ、レーザービーム加工によりバイ
アホールのための孔部２２、３６の加工を行ない無電
解、電解メッキにより銅層２３、３８を形成し、バイア
ホール２４、３７を作成する。順次パターニング加工し
て配線パターン２５、３９、外部接続用電極２６を作成
し、半導体チップ１８を搭載・実装し、ハンダパッド１
９を形成したチップキャリア。
Ａ型の半導体装置よりも放熱性・接続信頼性の高い、新
規なＢＧＡ型のチップキャリアを提供する。 【構成】略マトリクス状に複数の孔が形成された金属板
をベース基板としたチップキャリアであって、金属板１
の貫通孔２はあらかじめテーパーを有する形状に加工さ
れ、その両面から銅箔３ａ、３ｂ、ポリイミドフイルム
４ａ、４ｂ、ポリイミド接着剤５ａ、５ｂからなる３層
フイルムを貼り合わせ、レーザービーム加工によりバイ
アホールのための孔部２２、３６の加工を行ない無電
解、電解メッキにより銅層２３、３８を形成し、バイア
ホール２４、３７を作成する。順次パターニング加工し
て配線パターン２５、３９、外部接続用電極２６を作成
し、半導体チップ１８を搭載・実装し、ハンダパッド１
９を形成したチップキャリア。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路素子
（以下、チップと称する）を一つ、あるいは、複数個搭
載し、プリント配線板に接続するために用いるチップキ
ャリア、特に、プリント配線基板との接続端子を面上に
配置したボール・グリッド・アレイ（Ball Grid Array
…以下、ＢＧＡと称する）構造を有するチップキャリア
に関する。
（以下、チップと称する）を一つ、あるいは、複数個搭
載し、プリント配線板に接続するために用いるチップキ
ャリア、特に、プリント配線基板との接続端子を面上に
配置したボール・グリッド・アレイ（Ball Grid Array
…以下、ＢＧＡと称する）構造を有するチップキャリア
に関する。
【０００２】
【従来の技術】電子機器の小型化の要求に対応するた
め、チップを搭載した半導体装置をプリント配線板表面
上に実装する方式がとられてきた。従来、代表的な表面
実装方式として、クワッド・フラット・パッケージ（Qu
ad Flat Package …以下、ＱＦＰと称する）があげられ
る。
め、チップを搭載した半導体装置をプリント配線板表面
上に実装する方式がとられてきた。従来、代表的な表面
実装方式として、クワッド・フラット・パッケージ（Qu
ad Flat Package …以下、ＱＦＰと称する）があげられ
る。
【０００３】ＱＦＰは図５に示すように、リードフレー
ムのダイパッド上にチップが搭載され、インナー・リー
ドと金線等にてワイヤボンディング接続し、チップ近辺
はモールド樹脂にて樹脂封止され、その四辺からガルウ
ィング状のアウターリードが伸び、外部端子と半田付け
によって実装される。
ムのダイパッド上にチップが搭載され、インナー・リー
ドと金線等にてワイヤボンディング接続し、チップ近辺
はモールド樹脂にて樹脂封止され、その四辺からガルウ
ィング状のアウターリードが伸び、外部端子と半田付け
によって実装される。
【０００４】近年、ゲートアレイ等ＡＳＩＣの分野では
チップの端子数が増加の傾向にあるが、パッケージサイ
ズは現状レベルか縮小の要求が高い。このため、アウタ
ーリードのピッチは０．５ｍｍから０．３ｍｍへ狭まる
方向にある。アウターリードピッチが０．３ｍｍのＱＦ
Ｐでは、半田ブリッジ等の問題が発生し、プリント配線
板等の外部接続端子への実装が困難になると言われてい
る。
チップの端子数が増加の傾向にあるが、パッケージサイ
ズは現状レベルか縮小の要求が高い。このため、アウタ
ーリードのピッチは０．５ｍｍから０．３ｍｍへ狭まる
方向にある。アウターリードピッチが０．３ｍｍのＱＦ
Ｐでは、半田ブリッジ等の問題が発生し、プリント配線
板等の外部接続端子への実装が困難になると言われてい
る。
【０００５】なお、本明細書においては、「パッケー
ジ」も「チップキャリア」も、チップを搭載して外部回
路（プリント配線板）に接続させるという基本的機能は
同一であり、その意味においては同義語であると言え、
以後、混在して用いることとする。
ジ」も「チップキャリア」も、チップを搭載して外部回
路（プリント配線板）に接続させるという基本的機能は
同一であり、その意味においては同義語であると言え、
以後、混在して用いることとする。
【０００６】昨今、新規な上記の接続用装置として、Ｂ
ＧＡ型のチップキャリアが普及しつつある。前記装置
は、特開昭５９−１７２７５８号公報に例示されるよう
な、外部回路に直接的表面取付けができるリードレス・
チップキャリアに関するものであり、 複数のワイヤボンドパッド５１によって取り囲まれた
ダイボンディング部位を有する上方のボンディング面
（図７（ａ）参照）。 前記上方のボンディング面に対向し、内側のはんだパ
ッド５２配列を含む下方のはんだ付け面（図７（ｂ）参
照）。 前記はんだパッド５２の一部を前記ワイヤボンドパッ
ド５１の一部に電気的に結合する手段５３（図７（ｃ）
参照）。 前記内側のはんだパッド５２を取り囲んでいる前記下
方のはんだ付け面の絶縁性周辺部位５４（図７（ｃ）参
照）を具えることを特徴とする。
ＧＡ型のチップキャリアが普及しつつある。前記装置
は、特開昭５９−１７２７５８号公報に例示されるよう
な、外部回路に直接的表面取付けができるリードレス・
チップキャリアに関するものであり、 複数のワイヤボンドパッド５１によって取り囲まれた
ダイボンディング部位を有する上方のボンディング面
（図７（ａ）参照）。 前記上方のボンディング面に対向し、内側のはんだパ
ッド５２配列を含む下方のはんだ付け面（図７（ｂ）参
照）。 前記はんだパッド５２の一部を前記ワイヤボンドパッ
ド５１の一部に電気的に結合する手段５３（図７（ｃ）
参照）。 前記内側のはんだパッド５２を取り囲んでいる前記下
方のはんだ付け面の絶縁性周辺部位５４（図７（ｃ）参
照）を具えることを特徴とする。
【０００７】また、これに似た形態の半導体パッケージ
として、上記はんだパッドの代わりに金属ピンを立てた
構造で、プリント配線板に予め形成したスルーホールに
挿入してはんだ付けすることで固定する、いわゆるピン
・グリッド・アレイ型（PinGrid Array…以下、ＰＧＡ
と称する）の半導体パッケージがある（図６参照）。
として、上記はんだパッドの代わりに金属ピンを立てた
構造で、プリント配線板に予め形成したスルーホールに
挿入してはんだ付けすることで固定する、いわゆるピン
・グリッド・アレイ型（PinGrid Array…以下、ＰＧＡ
と称する）の半導体パッケージがある（図６参照）。
【０００８】なお、上記参照図面では、チップの端子の
数およびリードの本数が９個についての場合で説明を簡
略化している。
数およびリードの本数が９個についての場合で説明を簡
略化している。
【０００９】ＱＦＰに対してのＢＧＡの利点は、特に実
装密度の向上にあり、ＱＦＰを取り付けるのに必要な外
部回路基板の実質的面積よりも、ＢＧＡを取り付けるの
に必要な前記面積が大幅に小さくなる点にある。
装密度の向上にあり、ＱＦＰを取り付けるのに必要な外
部回路基板の実質的面積よりも、ＢＧＡを取り付けるの
に必要な前記面積が大幅に小さくなる点にある。
【００１０】一般的なＢＧＡ型のチップキャリアは、プ
リント配線板用の銅張積層板（エポキシ樹脂等からなる
絶縁性基材の両面または片面に、銅箔を貼り合わせたも
の）をベース材料（上記）とし、これをフォトエッチ
ング法等の方法で加工して、チップ搭載部と配線部（上
記と）を形成している。
リント配線板用の銅張積層板（エポキシ樹脂等からなる
絶縁性基材の両面または片面に、銅箔を貼り合わせたも
の）をベース材料（上記）とし、これをフォトエッチ
ング法等の方法で加工して、チップ搭載部と配線部（上
記と）を形成している。
【００１１】
【発明が解決しようとする課題】上記のようにベース材
料として銅張積層板を使用したＢＧＡ型の半導体装置で
は、以下に挙げる問題点を有する。
料として銅張積層板を使用したＢＧＡ型の半導体装置で
は、以下に挙げる問題点を有する。
【００１２】チップキャリアをプリント配線板（外部回
路）に接続する際、２３０〜２６０℃程度に加熱しては
んだボール（パッド）を溶融させる必要があり、この時
の熱で半導体パッケージとプリント配線板（外部回路）
の両方に反りが発生することにより、ボール状に形成し
た半導体装置上の端子（はんだパッド）とプリント配線
板上に形成したパッドとの間に隙間が発生してしまうた
め、端子数がおよそ３００を越えるチップを搭載する場
合には、全てのパッドを安定して接続することが難し
い。
路）に接続する際、２３０〜２６０℃程度に加熱しては
んだボール（パッド）を溶融させる必要があり、この時
の熱で半導体パッケージとプリント配線板（外部回路）
の両方に反りが発生することにより、ボール状に形成し
た半導体装置上の端子（はんだパッド）とプリント配線
板上に形成したパッドとの間に隙間が発生してしまうた
め、端子数がおよそ３００を越えるチップを搭載する場
合には、全てのパッドを安定して接続することが難し
い。
【００１３】さらに、発熱量の大きいチップを使用する
場合も、上記ベース材料として樹脂を主体とする従来の
ＢＧＡでは、放熱性・接続信頼性の点で満足のいくもの
ではない。
場合も、上記ベース材料として樹脂を主体とする従来の
ＢＧＡでは、放熱性・接続信頼性の点で満足のいくもの
ではない。
【００１４】そのため、端子数がおよそ３００以上のも
のや、発熱量の大きいチップを使用する場合には、接続
信頼性を向上させるために、ＰＧＡ型の半導体パッケー
ジに加工してチップを搭載することになるので、半導体
装置自体が高価になってしまう。
のや、発熱量の大きいチップを使用する場合には、接続
信頼性を向上させるために、ＰＧＡ型の半導体パッケー
ジに加工してチップを搭載することになるので、半導体
装置自体が高価になってしまう。
【００１５】本発明は、ＰＧＡ型の半導体装置より安価
で、従来のＢＧＡ型の半導体装置より放熱性・接続信頼
性の高い、新規なＢＧＡ型のチップキャリアを提供する
ことを目的とする。
で、従来のＢＧＡ型の半導体装置より放熱性・接続信頼
性の高い、新規なＢＧＡ型のチップキャリアを提供する
ことを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、べース材料として、樹脂を主体とする従来のＢＧＡ
に代わって、金属板を主体とする材料を用いた。
に、べース材料として、樹脂を主体とする従来のＢＧＡ
に代わって、金属板を主体とする材料を用いた。
【００１７】すなわち本発明は、略マトリクス状に複数
の孔が形成され、前記孔の壁面を含む表面に絶縁薄膜が
形成された金属板をベース基板とし、前記基板の片面に
は、配線用導体パターンが形成され、前記パターンの始
端と半導体集積回路素子とが接続されており、前記基板
の他面には、外部回路との直接的接続のためのはんだパ
ッド配列が、前記パターンの終端となる電極端子それぞ
れに対応して配置された構成のチップキャリアである。
さらに、略マトリックス状に配置された貫通孔を有する
金属板を使用したチップキャリアの製造にあたって、前
記金属板の両面に金属箔、絶縁フィルム、接着剤層の３
層からなるフィルムを貼り合わせて、前記貫通孔を接着
剤にて埋めるラミネート工程と、上記工程にて得られた
積層板のバイアホールとなる箇所の金属箔をパターニン
グ加工して開口部を設け、該開口部にレーザービームを
照射して、絶縁フィルム層、接着剤層にバイアホール用
の孔部を形成する工程とを具備することを特徴とする請
求項１に記載のチップキャリアの製造方法及び、前記金
属板の貫通孔が深さ方向に対しテーパー形状を有するこ
とを特徴とする請求項２に記載のチップキャリアの製造
方法を提供する。
の孔が形成され、前記孔の壁面を含む表面に絶縁薄膜が
形成された金属板をベース基板とし、前記基板の片面に
は、配線用導体パターンが形成され、前記パターンの始
端と半導体集積回路素子とが接続されており、前記基板
の他面には、外部回路との直接的接続のためのはんだパ
ッド配列が、前記パターンの終端となる電極端子それぞ
れに対応して配置された構成のチップキャリアである。
さらに、略マトリックス状に配置された貫通孔を有する
金属板を使用したチップキャリアの製造にあたって、前
記金属板の両面に金属箔、絶縁フィルム、接着剤層の３
層からなるフィルムを貼り合わせて、前記貫通孔を接着
剤にて埋めるラミネート工程と、上記工程にて得られた
積層板のバイアホールとなる箇所の金属箔をパターニン
グ加工して開口部を設け、該開口部にレーザービームを
照射して、絶縁フィルム層、接着剤層にバイアホール用
の孔部を形成する工程とを具備することを特徴とする請
求項１に記載のチップキャリアの製造方法及び、前記金
属板の貫通孔が深さ方向に対しテーパー形状を有するこ
とを特徴とする請求項２に記載のチップキャリアの製造
方法を提供する。
【００１８】
【作用】チップ搭載部を、金属主体のベース材料を用い
て成形することにより、チップからの発熱を金属部で放
散できるようになり、（従来のベース材料よりも、平均
熱伝導度が大きいため）放熱特性が向上する。さらに、
金属箔、絶縁フィルム、接着剤の３層からなるフィルム
を貫通孔を有する金属板の両面から貼り合わせる際、貫
通孔の深さ方向にテーパー形状を持たせることにより、
貼り合わせ時の貫通孔周辺の接着剤の流動性が良くな
り、気泡のない貼り合わせができる。
て成形することにより、チップからの発熱を金属部で放
散できるようになり、（従来のベース材料よりも、平均
熱伝導度が大きいため）放熱特性が向上する。さらに、
金属箔、絶縁フィルム、接着剤の３層からなるフィルム
を貫通孔を有する金属板の両面から貼り合わせる際、貫
通孔の深さ方向にテーパー形状を持たせることにより、
貼り合わせ時の貫通孔周辺の接着剤の流動性が良くな
り、気泡のない貼り合わせができる。
【００１９】
【実施例】以下に実施例をあげて本発明の内容を詳しく
説明する。 〈実施例１〉以下請求項１に掲げた金属板をベースにし
たチップキャリアの実施例について図１、２に基づいて
説明する。厚さ０．２mmのＣｕ系合金の金属板にフォト
エッチングによって、略マトリクス状に複数の貫通孔１
２を形成した金属板１１を作成した（図２参照）。
説明する。 〈実施例１〉以下請求項１に掲げた金属板をベースにし
たチップキャリアの実施例について図１、２に基づいて
説明する。厚さ０．２mmのＣｕ系合金の金属板にフォト
エッチングによって、略マトリクス状に複数の貫通孔１
２を形成した金属板１１を作成した（図２参照）。
【００２０】前記孔あけした金属板１１に、ポリブタジ
エン変性品電着液（日石化学（株）製）を用いて、前記
貫通孔１２の壁面を含む表面に絶縁薄膜１３を形成し
た。
エン変性品電着液（日石化学（株）製）を用いて、前記
貫通孔１２の壁面を含む表面に絶縁薄膜１３を形成し
た。
【００２１】電着条件は、７０Ｖの定電圧、キュア２０
０℃、時間１０分であり、絶縁薄膜１３の平均厚さは１
５μｍである。
０℃、時間１０分であり、絶縁薄膜１３の平均厚さは１
５μｍである。
【００２２】（１）配線用導体パターン・電極端子の形
成（以下、図１参照）。次いで、前記金属板１１の絶縁
薄膜１３の表面に、厚さ約３０μｍのＣｕ層を形成し
た。その手順は、まず、無電解めっき法により厚さ１μ
ｍのＣｕ膜を形成した後、前記Ｃｕ膜の表面に、電気め
っき法（前記Ｃｕ膜を電極として）によりＣｕ膜をさら
に形成した。
成（以下、図１参照）。次いで、前記金属板１１の絶縁
薄膜１３の表面に、厚さ約３０μｍのＣｕ層を形成し
た。その手順は、まず、無電解めっき法により厚さ１μ
ｍのＣｕ膜を形成した後、前記Ｃｕ膜の表面に、電気め
っき法（前記Ｃｕ膜を電極として）によりＣｕ膜をさら
に形成した。
【００２３】前記Ｃｕ膜を、フォトリソグラフィ法によ
り、上面を第１配線パターン１４ａとし、他面を外部接
続用電極端子１５となるようにパターニングした。
り、上面を第１配線パターン１４ａとし、他面を外部接
続用電極端子１５となるようにパターニングした。
【００２４】配線パターンとして、高密度で複雑なパタ
ーンを設ける必要があり、単層で形成するのが不可能な
場合には、前記パターンを多層に配置（金属基板側より
パターン１４ａ、１４ｂ…というように）して、配線の
高密度化を図る必要がある。
ーンを設ける必要があり、単層で形成するのが不可能な
場合には、前記パターンを多層に配置（金属基板側より
パターン１４ａ、１４ｂ…というように）して、配線の
高密度化を図る必要がある。
【００２５】前記配線パターンの多層化にあたっては、
下層の配線パターンを含む表面に、絶縁層１６を形成し
た後、同様に導電層（Ｃｕ膜）を形成し、パターニング
を行う。
下層の配線パターンを含む表面に、絶縁層１６を形成し
た後、同様に導電層（Ｃｕ膜）を形成し、パターニング
を行う。
【００２６】この際、上下の配線パターン間で導通をと
るため、絶縁層１６にスルーホール１７を形成し、スル
ーホール壁面に形成した導電層で、両者を導通させる。
るため、絶縁層１６にスルーホール１７を形成し、スル
ーホール壁面に形成した導電層で、両者を導通させる。
【００２７】絶縁層１６の所望部分にスルーホール１７
を形成するため、絶縁層１６は、フォトリソグラフィ法
によりパターニングできる材質であることが望ましく、
感光性樹脂が適切である。
を形成するため、絶縁層１６は、フォトリソグラフィ法
によりパターニングできる材質であることが望ましく、
感光性樹脂が適切である。
【００２８】配線パターンの形成後、最上層の第２配線
パターン１４ｂの表面にＡｕめっきを施し、チップとの
接続（ワイヤ・ボンディング）適性を向上させる。
パターン１４ｂの表面にＡｕめっきを施し、チップとの
接続（ワイヤ・ボンディング）適性を向上させる。
【００２９】（２）チップキャリアの作製 最上層の第２配線パターンに取り囲まれた領域のチップ
搭載部に、銀ペースト（ＣＲＭ−１０３５Ｔ；住友ベー
クライト（株）製）を用いて、チップ１８を搭載し、Ａ
ｕワイヤによるボンディングでチップ１８と配線用パタ
ーンとを接続した。
搭載部に、銀ペースト（ＣＲＭ−１０３５Ｔ；住友ベー
クライト（株）製）を用いて、チップ１８を搭載し、Ａ
ｕワイヤによるボンディングでチップ１８と配線用パタ
ーンとを接続した。
【００３０】次いで、チップ搭載部を含む所望領域を樹
脂封止した。樹脂封止にあたっては、金型を用いたモー
ルディングにはよらず、光硬化型樹脂をポッティング
（滴下）した後、露光硬化させることにより、樹脂封止
を行った。
脂封止した。樹脂封止にあたっては、金型を用いたモー
ルディングにはよらず、光硬化型樹脂をポッティング
（滴下）した後、露光硬化させることにより、樹脂封止
を行った。
【００３１】他面においては、外部接続用電極端子１５
にはんだパッド１９を形成した。はんだパッドの形成に
あたっては、外部接続用電極端子１５にはんだペースト
を滴下し、球状のはんだパッド１９を形成する。また
は、固形のはんだボールを電極端子１５に配置した後、
リフロー加熱を行なうことによるか、ディスペンサでは
んだペーストを塗布した後、ＩＲリフロー装置で加熱し
てはんだペーストを溶融させることによっても作成でき
る。以上によって、本発明のチップキャリアを作製し
た。
にはんだパッド１９を形成した。はんだパッドの形成に
あたっては、外部接続用電極端子１５にはんだペースト
を滴下し、球状のはんだパッド１９を形成する。また
は、固形のはんだボールを電極端子１５に配置した後、
リフロー加熱を行なうことによるか、ディスペンサでは
んだペーストを塗布した後、ＩＲリフロー装置で加熱し
てはんだペーストを溶融させることによっても作成でき
る。以上によって、本発明のチップキャリアを作製し
た。
【００３２】〈実施例２〉以下、請求項２、３に掲げた
内容の製造法についての実施例について、図３、４に基
づいて説明する。あらかじめ脱脂、酸洗処理を工程を経
て洗浄した、厚さ０．１ｍｍの銅系合金金属板１の両面
に、フォトレジストＰＭＥＲ（東京応化工業社製）を浸
漬塗布した。８０℃、３０分プリベークを行った後、所
望のパターンを有するフォトマスクを介して、超高圧水
銀灯にて１００ｍＪ／ｃｍ2 露光を行った。その後、専
用の現像液にてスプレー現像を行い、１１０℃、３０分
ポストベークを行った。続いて、４５ボーメ度、５０℃
の塩化第２鉄液を用いスプレーエッチング加工を行い、
貫通孔２を形成した。その際、貫通孔２にテーパー形状
がつくようにエッチング条件を設定した。その後、専用
の剥離液に浸漬してフォトレジスト膜を除去し、水洗、
乾燥して、前記金属板に略マトリックス状に複数の０．
１５ｍｍの径を有する貫通孔２を形成した（図４（ｂ）
参照）。
内容の製造法についての実施例について、図３、４に基
づいて説明する。あらかじめ脱脂、酸洗処理を工程を経
て洗浄した、厚さ０．１ｍｍの銅系合金金属板１の両面
に、フォトレジストＰＭＥＲ（東京応化工業社製）を浸
漬塗布した。８０℃、３０分プリベークを行った後、所
望のパターンを有するフォトマスクを介して、超高圧水
銀灯にて１００ｍＪ／ｃｍ2 露光を行った。その後、専
用の現像液にてスプレー現像を行い、１１０℃、３０分
ポストベークを行った。続いて、４５ボーメ度、５０℃
の塩化第２鉄液を用いスプレーエッチング加工を行い、
貫通孔２を形成した。その際、貫通孔２にテーパー形状
がつくようにエッチング条件を設定した。その後、専用
の剥離液に浸漬してフォトレジスト膜を除去し、水洗、
乾燥して、前記金属板に略マトリックス状に複数の０．
１５ｍｍの径を有する貫通孔２を形成した（図４（ｂ）
参照）。
【００３３】前記貫通孔２を形成した金属板１１の両面
から１８μｍ厚の銅箔３ａ、３ｂ／７０μｍ厚のポリイ
ミドフィルム４ａ、４ｂ／１００μｍ厚のポリイミド接
着剤５ａ、５ｂの各３層構成から成るテープを加熱、加
圧ロールにてラミネートした。このときのラミネート温
度は１８０℃であった。貫通孔２はあらかじめ深さ方向
にテーパーを持たせてあるため、貫通孔周辺のポリイミ
ド接着剤は流動性が良くなり、気泡が混入することなく
埋まった（図４（Ｃ）参照）。ラミネートの終わった積
層板は２２０℃で１時間加熱し、ポリイミド接着剤５を
完全に硬化させた。
から１８μｍ厚の銅箔３ａ、３ｂ／７０μｍ厚のポリイ
ミドフィルム４ａ、４ｂ／１００μｍ厚のポリイミド接
着剤５ａ、５ｂの各３層構成から成るテープを加熱、加
圧ロールにてラミネートした。このときのラミネート温
度は１８０℃であった。貫通孔２はあらかじめ深さ方向
にテーパーを持たせてあるため、貫通孔周辺のポリイミ
ド接着剤は流動性が良くなり、気泡が混入することなく
埋まった（図４（Ｃ）参照）。ラミネートの終わった積
層板は２２０℃で１時間加熱し、ポリイミド接着剤５を
完全に硬化させた。
【００３４】次に、フォトエッチング加工により、前記
ラミネート積層板の銅箔３ａ部に、貫通孔と同心円でか
つ小径を有する開口部２１を形成した。この径の直径は
０．０５ｍｍであった（図４（ｄ）参照）。
ラミネート積層板の銅箔３ａ部に、貫通孔と同心円でか
つ小径を有する開口部２１を形成した。この径の直径は
０．０５ｍｍであった（図４（ｄ）参照）。
【００３５】この開口部２１に、波長が２４８ｎｍのＫ
ｒＦエキシマーレーザー光を照射し、ポリイミドフィル
ム層４ａ、ポリイミド接着剤層５、ポリイミドフィルム
層４ｂを貫通する第１のバイアホール形成のための孔部
２２を形成した。この孔部２２の断面形状は良好で、開
口部２１からほぼ垂直に孔部が形成された。さらに、本
実験で使用したレーザービームの加工条件では下部の銅
箔３ｂがストッパーの役目をすると同時に、レーザービ
ームが照射された銅箔表面の樹脂は完全に除去された。
また、金属板１１の貫通孔２の側面は、金属面が露出す
ることなく、およそ、０．０５ｍｍのバイアホール形成
のための孔部２２が形成された（図４（ｅ）参照）。
ｒＦエキシマーレーザー光を照射し、ポリイミドフィル
ム層４ａ、ポリイミド接着剤層５、ポリイミドフィルム
層４ｂを貫通する第１のバイアホール形成のための孔部
２２を形成した。この孔部２２の断面形状は良好で、開
口部２１からほぼ垂直に孔部が形成された。さらに、本
実験で使用したレーザービームの加工条件では下部の銅
箔３ｂがストッパーの役目をすると同時に、レーザービ
ームが照射された銅箔表面の樹脂は完全に除去された。
また、金属板１１の貫通孔２の側面は、金属面が露出す
ることなく、およそ、０．０５ｍｍのバイアホール形成
のための孔部２２が形成された（図４（ｅ）参照）。
【００３６】この孔部２２に導体層を形成するために、
無電解めっき、電解めっきを行い、厚さ０．０１ｍｍの
銅層２３を形成した。これにより、銅箔３ａ層と銅箔３
ｂ層は第１バイアホール２４にて電気的に接続された
（図４（ｆ）参照）。
無電解めっき、電解めっきを行い、厚さ０．０１ｍｍの
銅層２３を形成した。これにより、銅箔３ａ層と銅箔３
ｂ層は第１バイアホール２４にて電気的に接続された
（図４（ｆ）参照）。
【００３７】さらに、両面同時に、フォトエッチング加
工を行い、銅箔３ａ層には第１配線パターン２５を、銅
箔３ｂ層には外部接続用電極端子２６を形成した（図４
（ｇ）参照）。
工を行い、銅箔３ａ層には第１配線パターン２５を、銅
箔３ｂ層には外部接続用電極端子２６を形成した（図４
（ｇ）参照）。
【００３８】次に、第１配線パターン２５の上面部に１
８μｍの銅箔３１／７０μｍ厚のポリイミドフィルム３
２／１００μｍ厚のポリイミド接着剤３３の３層構成か
ら成る３層テープをラミネートした。以下、第１バイア
ホール２４、第１配線パターン２５を形成するのと同様
に、銅箔３１に開口部３４を設け、開口部３４にレーザ
ービームを照射して、ポリイミドフィルム３２、ポリイ
ミド接着剤３３層に第２バイアホール形成のための孔部
３６を形成し、銅箔３１層と第１配線パターンを電気的
に接続するための、銅層３８を無電解、電解メッキで形
成し、第２バイアホール３７、フォトエッチング加工に
より第２配線パターン３９を形成した。このとき、上記
配線層をパターニング、メッキ処理する際、下面外部接
続用電極端子２６を保護するために、保護膜３５を形成
し、第２配線パターン３９形成後に剥離した（図４
（ｈ）〜（ｋ）参照）。
８μｍの銅箔３１／７０μｍ厚のポリイミドフィルム３
２／１００μｍ厚のポリイミド接着剤３３の３層構成か
ら成る３層テープをラミネートした。以下、第１バイア
ホール２４、第１配線パターン２５を形成するのと同様
に、銅箔３１に開口部３４を設け、開口部３４にレーザ
ービームを照射して、ポリイミドフィルム３２、ポリイ
ミド接着剤３３層に第２バイアホール形成のための孔部
３６を形成し、銅箔３１層と第１配線パターンを電気的
に接続するための、銅層３８を無電解、電解メッキで形
成し、第２バイアホール３７、フォトエッチング加工に
より第２配線パターン３９を形成した。このとき、上記
配線層をパターニング、メッキ処理する際、下面外部接
続用電極端子２６を保護するために、保護膜３５を形成
し、第２配線パターン３９形成後に剥離した（図４
（ｈ）〜（ｋ）参照）。
【００３９】第２配線パターン３９の必要部分にはチッ
プとの接続（ワイヤーボンディング）を行うためにニッ
ケルめっき、さらに、金めっきを行った。
プとの接続（ワイヤーボンディング）を行うためにニッ
ケルめっき、さらに、金めっきを行った。
【００４０】次に、チップキャリアの作製工程について
説明する。最上層のニッケルおよび金めっきを施した第
２配線パターンに取り囲まれた領域のチップ搭載部に、
銀ペースト（ＣＲＭ−１０３５Ｔ；住友ベークライト社
製）を用いて、チップ１８を搭載し、金ワイヤーによる
ボンディングでチップ１８と配線用パターンとを接続し
た（図４（ｋ）参照）。
説明する。最上層のニッケルおよび金めっきを施した第
２配線パターンに取り囲まれた領域のチップ搭載部に、
銀ペースト（ＣＲＭ−１０３５Ｔ；住友ベークライト社
製）を用いて、チップ１８を搭載し、金ワイヤーによる
ボンディングでチップ１８と配線用パターンとを接続し
た（図４（ｋ）参照）。
【００４１】次いで、チップ搭載部を含む所望領域を樹
脂封止した。樹脂封止にあたっては、金型を用いたモー
ルディングにはよらず、光硬化型樹脂をポッティング
（滴下）した後、ＵＶ露光、硬化させることにより、樹
脂封止を行った。
脂封止した。樹脂封止にあたっては、金型を用いたモー
ルディングにはよらず、光硬化型樹脂をポッティング
（滴下）した後、ＵＶ露光、硬化させることにより、樹
脂封止を行った。
【００４２】他面においては、外部接続用電極端子２６
にはんだパッド１９を形成した。はんだパッド１９の形
成にあたっては、外部接続用電極端子２６にはんだペー
ストを滴下し、球状のはんだパッド１９を形成する。ま
たは、固形のはんだボールを電極端子２６に配置した
後、リフロー加熱を行なうことによるか、ディスペンサ
ではんだペーストを塗布した後、ＩＲリフロー装置で加
熱してはんだペーストを溶融させることによっても作成
できる。以上によって、本発明のチップキャリアを作製
した。
にはんだパッド１９を形成した。はんだパッド１９の形
成にあたっては、外部接続用電極端子２６にはんだペー
ストを滴下し、球状のはんだパッド１９を形成する。ま
たは、固形のはんだボールを電極端子２６に配置した
後、リフロー加熱を行なうことによるか、ディスペンサ
ではんだペーストを塗布した後、ＩＲリフロー装置で加
熱してはんだペーストを溶融させることによっても作成
できる。以上によって、本発明のチップキャリアを作製
した。
【００４３】
【発明の効果】チップ搭載部として、金属主体のベース
材料が用いられているため、外部回路との接続の際の加
熱による反りの問題が軽減される。また、従来のベース
材料よりも、平均熱伝導度が大きい構成であるため、放
熱特性が向上し、従来のＢＧＡ型のチップキャリアより
も放熱性・接続信頼性が高いＢＧＡ型のチップキャリア
が提供できる。さらに、金属板をベースにした積層板は
金属箔、ポリイミドフィルム、ポリイミド接着剤による
３層フイルムを金属板の両面から貼り合わせて作成する
ため、積層工程の簡略化が計れ、かつ金属板の貫通孔が
テーパー形状を有しているため、貫通孔周辺の接着剤の
流動性が良くなり気泡の混入がない積層板を作成するこ
とが出来た。またバイアホールの孔部加工にレーザービ
ームを使うことにより、孔部孔壁が凹凸の少ない滑らか
な面に仕上がり、銅箔を孔あけした開口部からレーザー
ビームを照射しているため、孔周辺部は熱影響がほとん
ど認められなかった。さらに、バイアホール形成のため
の孔部下端の銅箔表面の接着剤は完全に除去されてお
り、メッキ後の被膜接着性及び電気導通は良好であっ
た。
材料が用いられているため、外部回路との接続の際の加
熱による反りの問題が軽減される。また、従来のベース
材料よりも、平均熱伝導度が大きい構成であるため、放
熱特性が向上し、従来のＢＧＡ型のチップキャリアより
も放熱性・接続信頼性が高いＢＧＡ型のチップキャリア
が提供できる。さらに、金属板をベースにした積層板は
金属箔、ポリイミドフィルム、ポリイミド接着剤による
３層フイルムを金属板の両面から貼り合わせて作成する
ため、積層工程の簡略化が計れ、かつ金属板の貫通孔が
テーパー形状を有しているため、貫通孔周辺の接着剤の
流動性が良くなり気泡の混入がない積層板を作成するこ
とが出来た。またバイアホールの孔部加工にレーザービ
ームを使うことにより、孔部孔壁が凹凸の少ない滑らか
な面に仕上がり、銅箔を孔あけした開口部からレーザー
ビームを照射しているため、孔周辺部は熱影響がほとん
ど認められなかった。さらに、バイアホール形成のため
の孔部下端の銅箔表面の接着剤は完全に除去されてお
り、メッキ後の被膜接着性及び電気導通は良好であっ
た。
【００４４】
【図１】本発明のチップキャリアの断面説明図。
【図２】本発明のチップキャリアを構成する金属板を示
す平面図。
す平面図。
【図３】本発明のチップキャリアの断面説明図。
【図４】本発明のチップキャリアの製造工程を示す断面
説明図。
説明図。
【図５】従来のチップキャリア（ＱＦＰ）の説明図。
【図６】従来のチップキャリア（ＰＧＡ）の説明図。
【図７】従来のＢＧＡ方式のチップキャリアの説明図。
１……金属板 ２、１２……貫通孔 ３ａ、３ｂ、３１……銅箔 ４ａ、４ｂ、３２……ポリイミドフィルム ５、５ａ、５ｂ、３３……ポリイミド接着剤 ６……加熱、加圧ロール １１……孔あけ加工された金属板 １３……絶縁薄膜 １４ａ、２５……第１配線パターン １４ｂ、３９……第２配線パターン １５、２６……外部接続用電極端子 １６……絶縁層 １７……スルーホール １８……チップ １９……はんだパッド ２１……開口部 ２２、３４……バイアホール形成のための孔部 ２３、３８……メッキ銅層 ２４……第１バイアホール ３５……保護膜 ３７……第２バイアホール ５０……ＢＧＡ型のチップキャリア ５１……ワイヤボンドパッド ５２……はんだパッド ５３……メッキ導通層 ５４……絶縁性周辺部位
Claims (3)
- 【請求項１】略マトリクス状に複数の孔が形成され、前
記孔の壁面を含む表面に絶縁薄膜が形成された金属板を
ベース基板とし、 前記基板の片面には、配線用導体パターンが形成され、
前記パターンの始端と半導体集積回路素子とが接続され
ており、 前記基板の他面には、外部回路との直接的接続のための
はんだパッド配列が、前記パターンの終端となる電極端
子それぞれに対応して配置された構成のチップキャリ
ア。 - 【請求項２】略マトリックス状に配置された貫通孔を有
する金属板を使用したチップキャリアの製造にあたっ
て、 前記金属板の両面に金属箔、絶縁フィルム、接着剤層の
３層からなるフィルムを貼り合わせて、前記貫通孔を接
着剤にて埋めるラミネート工程と、 上記工程にて得られた積層板のバイアホールとなる箇所
の金属箔をパターニング加工して開口部を設け、該開口
部にレーザービームを照射して、絶縁フィルム層、接着
剤層にバイアホール用の孔部を形成する工程と、を具備
することを特徴とする請求項１に記載のチップキャリア
の製造方法。 - 【請求項３】前記貫通孔が深さ方向に対しテーパー形状
を有することを特徴とする請求項２に記載のチップキャ
リアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15473195A JP3513983B2 (ja) | 1994-07-25 | 1995-06-21 | チップキャリアの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17251994 | 1994-07-25 | ||
| JP6-172519 | 1994-07-25 | ||
| JP15473195A JP3513983B2 (ja) | 1994-07-25 | 1995-06-21 | チップキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897330A true JPH0897330A (ja) | 1996-04-12 |
| JP3513983B2 JP3513983B2 (ja) | 2004-03-31 |
Family
ID=26482938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15473195A Expired - Fee Related JP3513983B2 (ja) | 1994-07-25 | 1995-06-21 | チップキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3513983B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Ｉｃカード及びその製造方法 |
| JPH1041434A (ja) * | 1996-07-25 | 1998-02-13 | Nec Corp | 半導体装置およびその製造方法 |
| EP0910113A1 (en) * | 1997-10-04 | 1999-04-21 | UniMicron Taiwan Corp. | Carrier for substrate of ball-grid array integrated circuit devices |
| KR100209263B1 (ko) * | 1996-12-31 | 1999-07-15 | 이해규 | 칩 캐리어 및 이 제조방법과 이 칩 캐리어를 이용한 반도체 부품 |
| WO2000062337A1 (en) * | 1999-04-13 | 2000-10-19 | Unicap Electronics Ind. Corp. | Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method |
| US7723842B2 (en) | 2005-09-02 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Integrated circuit device |
| CN107864555A (zh) * | 2017-12-09 | 2018-03-30 | 中国电子科技集团公司第四十三研究所 | 一种柔性电路板 |
-
1995
- 1995-06-21 JP JP15473195A patent/JP3513983B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Ｉｃカード及びその製造方法 |
| JPH1041434A (ja) * | 1996-07-25 | 1998-02-13 | Nec Corp | 半導体装置およびその製造方法 |
| US5889325A (en) * | 1996-07-25 | 1999-03-30 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| KR100209263B1 (ko) * | 1996-12-31 | 1999-07-15 | 이해규 | 칩 캐리어 및 이 제조방법과 이 칩 캐리어를 이용한 반도체 부품 |
| EP0910113A1 (en) * | 1997-10-04 | 1999-04-21 | UniMicron Taiwan Corp. | Carrier for substrate of ball-grid array integrated circuit devices |
| WO2000062337A1 (en) * | 1999-04-13 | 2000-10-19 | Unicap Electronics Ind. Corp. | Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method |
| US7723842B2 (en) | 2005-09-02 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Integrated circuit device |
| CN107864555A (zh) * | 2017-12-09 | 2018-03-30 | 中国电子科技集团公司第四十三研究所 | 一种柔性电路板 |
| CN107864555B (zh) * | 2017-12-09 | 2024-02-09 | 中国电子科技集团公司第四十三研究所 | 一种柔性电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3513983B2 (ja) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
| US6078097A (en) | Lead frame | |
| US20120021541A1 (en) | Light emitting device and method of fabricating the same | |
| JPH10135270A (ja) | 半導体装置及びその製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11163207A (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH07283336A (ja) | チップキャリア | |
| JP3522403B2 (ja) | 半導体装置 | |
| JPH11145322A (ja) | 半導体装置 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3003510B2 (ja) | 配線基板の電極部形成方法 | |
| JPH08102583A (ja) | 配線回路基板 | |
| JPH0358455A (ja) | 半導体パッケージ | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4622181B2 (ja) | 電子部品実装基板の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2004014568A (ja) | 半導体装置 | |
| JP2000307038A (ja) | チップサイズ・パッケージ（ｃｓｐ）及びその作製方法 | |
| JP2003332495A (ja) | 半導体装置の製造方法 | |
| CN116646259A (zh) | 封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |