JP5475077B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP5475077B2
JP5475077B2 JP2012196864A JP2012196864A JP5475077B2 JP 5475077 B2 JP5475077 B2 JP 5475077B2 JP 2012196864 A JP2012196864 A JP 2012196864A JP 2012196864 A JP2012196864 A JP 2012196864A JP 5475077 B2 JP5475077 B2 JP 5475077B2
Authority
JP
Japan
Prior art keywords
base
wiring board
layer
metal
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012196864A
Other languages
English (en)
Other versions
JP2014053450A (ja
Inventor
貴広 林
聖二 森
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012196864A priority Critical patent/JP5475077B2/ja
Priority to US14/019,863 priority patent/US9693453B2/en
Publication of JP2014053450A publication Critical patent/JP2014053450A/ja
Application granted granted Critical
Publication of JP5475077B2 publication Critical patent/JP5475077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線基板に関する。
配線基板には、半導体チップを実装可能に構成されたものが知られている（例えば、特許文献１，２を参照）。このような配線基板には、半導体チップと接続可能に構成された複数の接続端子が形成されている。
特許文献１には、メッキ材料による接続端子間の電気的な短絡を防止するために、複数の接続端子を露出させる開口を有する絶縁層を形成し、その開口における複数の接続端子の間に絶縁物を形成した後、複数の接続端子にメッキを施すことが記載されている。特許文献２には、ハンダによる接続端子間の電気的な短絡を防止するために、接続端子間に形成した絶縁層を接続端子の厚み以下になるまで薄くすることが記載されている。
特開２００７−１０３６４８号公報 特開２０１１−１９２６９２号公報
特許文献１，２では、接続端子間に発生するマイグレーション（Migration、金属移行）による絶縁不良について十分に考慮されていなかった。接続端子間に発生するマイグレーションは、接続端子を形成する金属が時間の経過に伴って絶縁層に移行する現象であり、接続端子間における絶縁不良の原因となる。そのため、配線基板において、マイグレーションに起因する絶縁不良を防止することが可能な技術が望まれていた。そのほか、配線基板においては、微細化や、低コスト化、省資源化、製造の容易化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態は、電気絶縁性を有する基層と；導電性を有し前記基層上に形成された複数の接続端子と；電気絶縁性を有し、前記基層上における前記複数の接続端子の間に充填された表層とを備える配線基板であって、前記表層は、開口部が形成された第１表面と、前記開口部の内側において前記第１表面に対して前記基層側に窪んだ第２表面とを有し、前記複数の接続端子は、前記第２表面から露出し、前記接続端子は、導電性を有する第１金属からなる基部と；導電性を有し前記第１金属とは異なる第２金属からなり、前記表層を貫通し前記基層に至るまで前記基部を被覆する被覆部とを含むことを特徴とする配線基板である。この形態によれば、基部を形成する第１金属が表層に移行するマイグレーションを、第２金属からなる被覆部によって抑制することができる。その結果、第１金属によるマイグレーションに起因する絶縁不良を防止することができる。
（１）本発明の一形態によれば、配線基板が提供される。この配線基板は、電気絶縁性を有する基層と；導電性を有し前記基層上に形成された複数の接続端子と；電気絶縁性を有し、前記基層上における前記複数の接続端子の間に充填された表層とを備える配線基板であって、前記接続端子は、導電性を有する第１金属からなる基部と；導電性を有し前記第１金属とは異なる第２金属からなり、前記表層を貫通し前記基層に至るまで前記基部を被覆する被覆部とを含む。この形態の配線基板によれば、基部を形成する第１金属が表層に移行するマイグレーションを、第２金属からなる被覆部によって抑制することができる。その結果、第１金属によるマイグレーションに起因する絶縁不良を防止することができる。
（２）上記形態の配線基板において、前記第２金属は、前記複数の接続端子における各接続端子間に発生するマイグレーションの進行が前記第１金属よりも遅いとよい。この形態の配線基板によれば、接続端子間に発生するマイグレーションの進行を抑制することができる。
（３）上記形態の配線基板において、前記第１金属は、銀（Ａｇ）および銅（Ｃｕ）の少なくとも一方であり、前記第２金属は、ニッケル（Ｎｉ）および錫（Ｓｎ）の少なくとも１つであるとしてもよい。この形態の配線基板によれば、銀および銅によるマイグレーションに起因する絶縁不良を防止することができる。
本発明は、配線基板以外の種々の形態で実現することも可能である。例えば、配線基板を備える装置、配線基板の製造装置、配線基板の製造方法などの形態で実現することができる。
配線基板の構成を示す上面図である。 配線基板の構成を模式的に示す部分断面図である。 半導体チップを実装した配線基板の構成を模式的に示す部分断面図である。 配線基板における接続端子の詳細構成を模式的に示す拡大断面図である。 配線基板の製造方法を示す工程図である。 製造途中にある配線基板における接続端子の詳細構成を模式的に示す拡大断面図である。 製造途中にある配線基板における接続端子の詳細構成を模式的に示す拡大断面図である。 変形例における配線基板の構成を示す上面図である。
Ａ．実施形態：
図１は、配線基板１０の構成を示す上面図である。図２は、配線基板１０の構成を模式的に示す部分断面図である。図３は、半導体チップ２０を実装した配線基板１０の構成を模式的に示す部分断面図である。図２には、図１の矢視Ｆ２−Ｆ２で切断した配線基板１０の断面を図示した。図３には、半導体チップ２０を実装した配線基板１０を、図１の矢視Ｆ２−Ｆ２に対応する位置で切断した断面を図示した。
配線基板１０は、有機材料を用いて形成され、有機基板（オーガニック基板）とも呼ばれる板状の部材である。本実施形態では、配線基板１０は、図３に示すように、半導体チップ２０を実装可能に構成されたフリップチップ実装基板である。
配線基板１０は、図２および図３に示すように、基層１２０と、接続端子１３０と、表層１４０とを備える。本実施形態では、配線基板１０の基層１２０には、接続端子１３０が形成されていると共に、接続端子１３０を露出させた状態で表層１４０が形成されている。他の実施形態では、配線基板１０は、基層１２０上に複数の導体層と複数の絶縁層とを交互に積層した多層構造を有するとしてもよいし、このような多層構造を基層１２０の両面にそれぞれ有するとしてもよい。
図１には、相互に直交するＸＹＺ軸を図示した。図１のＸＹＺ軸は、他の図におけるＸＹＺ軸に対応する。図１のＸＹＺ軸のうち、基層１２０に対する表層１４０の積層方向に沿った軸をＺ軸とする。Ｚ軸に沿ったＺ軸方向のうち、基層１２０から表層１４０に向かって＋Ｚ軸方向とし、＋Ｚ軸方向の反対方向を−Ｚ軸方向とする。図１のＸＹＺ軸のうち、Ｚ軸に直交する層面方向に沿った２つの軸をＸ軸およびＹ軸とする。Ｘ軸に沿ったＸ軸方向のうち、図１の紙面左から紙面右に向かって＋Ｘ軸方向とし、＋Ｘ軸方向の反対方向を−Ｘ軸方向とする。Ｙ軸に沿ったＹ軸方向のうち、図１の紙面下方から紙面上方に向かって＋Ｙ軸方向とし、＋Ｙ軸方向の反対方向を−Ｙ軸方向とする。
配線基板１０の基層１２０は、絶縁性材料からなる板状の部材である。本実施形態では、基層１２０の絶縁性材料は、熱硬化性樹脂、例えば、ビスマレイミドトリアジン樹脂（Bismaleimide-Triazine Resin、ＢＴ）やエポキシ樹脂である。他の実施形態では、基層１２０の絶縁性材料は、繊維強化樹脂（例えば、ガラス繊維強化エポキシ樹脂）であってもよい。図１〜図３には図示しないが、基層１２０の内部に、スルーホール、スルーホール導体などを形成して、接続端子１３０に接続する配線の一部を構成してもよい。
配線基板１０の表層１４０は、ソルダレジストとも呼ばれる絶縁性材料からなる層である。表層１４０は、第１表面１４１と、第２表面１４２と、壁面１４８とを有する。
表層１４０の第１表面１４１は、開口部１５０が形成された表層１４０の表面である。本実施形態では、第１表面１４１は、Ｘ軸およびＹ軸に沿って＋Ｚ軸方向側を向いた面であり、表層１４０の＋Ｚ軸方向側の表面を構成する。
表層１４０の第２表面１４２は、開口部１５０の内側において第１表面１４１に対して基層１２０側に窪んだ表層１４０の表面である。本実施形態では、第２表面１４２は、Ｘ軸およびＹ軸に沿って＋Ｚ軸方向側を向いた面であり、開口部１５０の内側において表層１４０の＋Ｚ軸方向側の表面を構成する。図１および図２に示すように、第２表面１４２からは、接続端子１３０が露出している。
表層１４０の壁面１４８は、積層方向（Ｚ軸方向）に沿って第１表面１４１と第２表面１４２との間を繋ぐ面であり、開口部１５０を画定する。本実施形態では、壁面１４８は、図２に示すように、角張った形状で第１表面１４１および第２表面１４２に繋がる。他の実施形態では、壁面１４８は、第１表面１４１および第２表面１４２の少なくとも一方に対して曲面を介して繋がっていてもよい。
配線基板１０の接続端子１３０は、基層１２０上に形成された導電性材料からなる導体パターンである。本実施形態では、接続端子１３０の導体パターンは、基層１２０の表面上に形成された銅メッキ層を所望の形状にエッチングすることによって形成される。
接続端子１３０は、表層１４０から露出しており、本実施形態では、表層１４０の第２表面１４２から露出している。図２に示すように、本実施形態では、接続端子１３０は、第２表面１４２から＋Ｚ軸方向側に突出している。
接続端子１３０は、図３に示すように、ハンダＳＤを介して半導体チップ２０の接続端子２３２と接続可能に構成されている。配線基板１０に対する半導体チップ２０の実装時には、複数の接続端子１３０が半導体チップ２０の接続端子２３２に対してハンダ付けされると共に、開口部１５０における配線基板１０と半導体チップ２０との隙間には、アンダーフィル材３０が充填される。
本実施形態では、配線基板１０には、複数の接続端子１３０が設けられている。複数の接続端子１３０は、図１に示すように、Ｘ軸およびＹ軸にそれぞれ沿って行列状に配置されている。本実施形態では、複数の接続端子１３０の行列は、５行５列であるが、これに限るものではなく、ｎ行ｍ列（ｎおよびｍは１以上の自然数、ｎ＝ｍ＝１を除く）を満たす態様であればよい。他の実施形態では、複数の接続端子１３０は、隣り合う接続端子１３０同士を交互にずらして千鳥状に配置されていてもよい。
図４は、配線基板１０における接続端子１３０の詳細構成を模式的に示す拡大断面図である。図４には、図２に対応する接続端子１３０の１つを拡大して図示した。接続端子１３０は、基部１３２と、被覆部１３４とを備える。
接続端子１３０の基部１３２は、被覆部１３４によって表層１４０から隔離された状態で表層１４０を貫通すると共に、表層１４０から突出した部位である。本実施形態では、基部１３２は、被覆部１３４によって表層１４０から隔離された状態で、基層１２０から＋Ｚ軸方向に向けて表層１４０を貫通し、表層１４０の第２表面１４２よりも＋Ｚ軸方向側に突出する。基部１３２は、導電性を有する第１金属からなる。本実施形態では、基部１３２を形成する第１金属は、銅（Ｃｕ）であるが、他の実施形態では、導電性を有する他の材料（例えば、銀（Ａｇ））であってもよい。
本実施形態では、基部１３２は、側部１３２ａおよび端部１３２ｂを有する。基部１３２の側部１３２ａは、表層１４０側を向いた基部１３２の表面を構成し、端部１３２ｂに繋がる。基部１３２の端部１３２ｂは、基部１３２における＋Ｚ軸方向側の端を構成する。側部１３２ａおよび端部１３２ｂは、被覆部１３４によって被覆されている。
接続端子１３０の被覆部１３４は、表層１４０を貫通し基層１２０に至るまで基部１３２を被覆する部位である。本実施形態では、被覆部１３４は、基部１３２の側部１３２ａおよび端部１３２ｂを被覆する。本実施形態では、被覆部１３４は、導電性を有する第２金属からなる。本実施形態では、被覆部１３４を形成する第２金属は、接続端子１３０間の表層１４０に発生するマイグレーションの進行が第１金属よりも遅い。本実施形態では、被覆部１３４を形成する第２金属は、ニッケル（Ｎｉ）であるが、他の実施形態では、導電性を有する他の材料（例えば、錫（Ｓｎ））であってもよい。
図５は、配線基板１０の製造方法を示す工程図である。配線基板１０を製造する際には、配線基板１０における基層１２０および表層１４０などの各層を形成すると共に、接続端子１３０の基部１３２を形成する（工程Ｐ１１０）。本実施形態では、基層１２０の表面上に銅メッキ層を形成した後、この銅メッキ層を所望の形状にエッチングすることによって、接続端子１３０の基部１３２を形成する。
本実施形態では、接続端子１３０の基部１３２が形成された基層１２０上に光硬化型絶縁性樹脂を塗布した後、露光、現像を経て、表層１４０を形成する。表層１４０の開口部１５０は、露光時にマスクされた部分に相当し、現像時に未硬化部分を洗い流すことによって、表層１４０における第２表面１４２および壁面１４８を形成する。このように、本実施形態では、表層１４０における第１表面１４１、第２表面１４２および壁面１４８は、単一の層を構成する部位として一体的に形成される。他の実施形態では、表層１４０の開口部１５０を基部１３２に至るまで一旦、形成した後、この開口部１５０に光硬化型絶縁性樹脂を再度、充填することによって、表層１４０の第２表面１４２を形成してもよい。
図６は、製造途中にある配線基板１０における接続端子１３０の詳細構成を模式的に示す拡大断面図である。図６には、工程Ｐ１１０を終えた段階にある配線基板１０を図示した。
工程Ｐ１１０を終えた段階では、接続端子１３０の基部１３２は、表層１４０に隣接しつつ表層１４０を貫通すると共に、突出した状態で表層１４０から露出する。工程Ｐ１１０を終えた段階では、接続端子１３０の基部１３２は、側部１３２ｃおよび端部１３２ｄを有する。基部１３２の側部１３２ｃは、表層１４０側を向いた基部１３２の表面を構成する。側部１３２ｃにおける第２表面１４２よりも−Ｚ軸方向側は、表層１４０の内部に隣接する。側部１３２ｃにおける第２表面１４２よりも＋Ｚ軸方向側は、表層１４０から露出した状態にあり、端部１３２ｂに繋がる。基部１３２の端部１３２ｄは、基部１３２における＋Ｚ軸方向側の端を構成し、表層１４０から露出した状態にある。
図５の説明に戻り、工程Ｐ１１０を終えた後、接続端子１３０の基部１３２をエッチングすることによって、基部１３２の側部１３２ｃおよび端部１３２ｄを退縮させる（工程Ｐ１５０）。本実施形態では、工程Ｐ１５０において、基部１３２を形成する銅（Ｃｕ）に対して、過硫酸ナトリウムを含有するエッチング液が使用される。他の実施形態では、工程Ｐ１５０に用いるエッチング液は、硫酸過水や塩化鉄、塩化銅などの成分を含有するエッチング液であってもよい。
図７は、製造途中にある配線基板１０における接続端子１３０の詳細構成を模式的に示す拡大断面図である。図７には、工程Ｐ１５０を終えた段階にある配線基板１０を図示した。
工程Ｐ１５０では、基部１３２は、エッチングによって退縮し、基部１３２には、側部１３２ｃおよび端部１３２ｄに代えて、側部１３２ａおよび端部１３２ｂが形成される。これに伴って、基部１３２と表層１４０との間には、表層１４０から基層１２０に至る間隙ＧＰが形成される。間隙ＧＰは、基部１３２の全周にわたって形成されることが好ましい。
図５の説明に戻り、工程Ｐ１５０を終えた後、無電解メッキによるメッキ処理によって、接続端子１３０の被覆部１３４を形成する（工程Ｐ１７０）。本実施形態では、工程Ｐ１７０において、ニッケルメッキによって、基部１３２の側部１３２ａおよび端部１３２ｂに対して被覆部１３４を形成する。これによって、基部１３２と表層１４０との間の間隙ＧＰは、被覆部１３４によって埋まり、接続端子１３０は、図４に示した構成となる。他の実施形態では、導電性を有する他の材料（例えば、錫（Ｓｎ））を用いて被覆部１３４を形成してもよい。
工程Ｐ１７０を終えた後、配線基板１０を洗浄する（工程Ｐ１８０）。これによって、配線基板１０が完成する。
以上説明した実施形態によれば、接続端子１３０の基部１３２を形成する第１金属が表層１４０に移行するマイグレーションを、第２金属からなる接続端子１３０の被覆部１３４によって抑制することができる。その結果、第１金属によるマイグレーションに起因する絶縁不良を防止することができる。また、第２金属は、接続端子１３０間に発生するマイグレーションの進行が第１金属よりも遅いため、接続端子１３０間に発生するマイグレーションの進行を抑制することができる。
Ｂ．変形例：
図８は、変形例における配線基板１０ｂの構成を示す上面図である。配線基板１０ｂの説明において、第１実施形態の配線基板１０と同様の構成については同一符号を付すと共に説明を省略する。本変形例は、本明細書で説明する他の実施形態や他の変形例に適用することが可能である。変形例の配線基板１０ｂは、第１表面１４１、第２表面１４２、接続端子１３０および開口部１５０の形状がそれぞれ異なる点を除き、第１実施形態の配線基板１０と同様である。
配線基板１０ｂの第１表面１４１には、４つの開口部１５０が形成されている。４つの開口部１５０の各々は、＋Ｚ軸方向からみて長方形をなし、中央に矩形を取り囲むように配置されている。本変形例では、４つの開口部１５０の各々は、配線基板１０ｂの外縁に沿ってそれぞれ配置されている。
図８では、接続端子１３０にはハッチングが施されている。変形例における開口部１５０の内側には、複数の第２表面１４２および複数の接続端子１３０が形成されている。複数の接続端子１３０の各々は、長方形をなす開口部１５０における短辺方向に沿って開口部１５０の一端から他端に向けて帯状に形成され、接続端子１３０同士の間に第２表面１４２が形成されている。変形例の接続端子１３０は、第１実施形態と同様に、基部１３２と、被覆部１３４とを備える。
以上説明した変形例によれば、第１実施形態と同様に、接続端子１３０間に発生するマイグレーションの進行を抑制することができる。
Ｃ．他の実施形態：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
１０，１０ｂ…配線基板
２０…半導体チップ
３０…アンダーフィル材
１２０…基層
１３０…接続端子
１３２…基部
１３２ａ…側部
１３２ｂ…端部
１３２ｃ…側部
１３２ｄ…端部
１３４…被覆部
１４０…表層
１４１…第１表面
１４２…第２表面
１４８…壁面
１５０…開口部
２３２…接続端子
ＳＤ…ハンダ
ＧＰ…間隙

Claims (4)

  1. 電気絶縁性を有する基層と、
    導電性を有し前記基層上に形成された複数の接続端子と、
    電気絶縁性を有し、前記基層上における前記複数の接続端子の間に充填された表層と
    を備える配線基板であって、
    前記表層は、
    開口部が形成された第１表面と、
    前記開口部の内側において前記第１表面に対して前記基層側に窪んだ第２表面と
    を有し、
    前記複数の接続端子は、前記第２表面から露出し、
    前記接続端子は、
    導電性を有する第１金属からなる基部と、
    導電性を有し前記第１金属とは異なる第２金属からなり、前記表層を貫通し前記基層に至るまで前記基部を被覆する被覆部と
    を含むことを特徴とする配線基板。
  2. 前記第２金属は、前記複数の接続端子における各接続端子間に発生するマイグレーションの進行が前記第１金属よりも遅いことを特徴とする請求項１に記載の配線基板。
  3. 請求項１または請求項２に記載の配線基板であって、
    前記第１金属は、銀（Ａｇ）および銅（Ｃｕ）の少なくとも一方であり、
    前記第２金属は、ニッケル（Ｎｉ）および錫（Ｓｎ）の少なくとも１つであることを特徴とする配線基板。
  4. 請求項１から請求項３までのいずれか一項に記載の配線基板を製造する、配線基板の製造方法であって、
    前記第１金属からなる前記基部を前記基層上に形成し、
    前記基部が形成された前記基層上に前記表層を形成し、
    前記表層が形成された前記基層上における前記基部をエッチングすることによって、前記基部の側部および端部を退縮させ、前記基部と前記表層との間に、前記表層から前記基層に至る間隙を形成し、
    前記間隙を形成した後、前記基部に対する無電解メッキによるメッキ処理によって、前記第２金属からなり前記表層を貫通し前記基層に至るまで前記基部を被覆する前記被覆部を、形成する、配線基板の製造方法。
JP2012196864A 2012-09-07 2012-09-07 配線基板およびその製造方法 Expired - Fee Related JP5475077B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012196864A JP5475077B2 (ja) 2012-09-07 2012-09-07 配線基板およびその製造方法
US14/019,863 US9693453B2 (en) 2012-09-07 2013-09-06 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196864A JP5475077B2 (ja) 2012-09-07 2012-09-07 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014053450A JP2014053450A (ja) 2014-03-20
JP5475077B2 true JP5475077B2 (ja) 2014-04-16

Family

ID=50232083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196864A Expired - Fee Related JP5475077B2 (ja) 2012-09-07 2012-09-07 配線基板およびその製造方法

Country Status (2)

Country Link
US (1) US9693453B2 (ja)
JP (1) JP5475077B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6215812B2 (ja) * 2014-11-10 2017-10-18 日本特殊陶業株式会社 配線基板
US11823983B2 (en) * 2021-03-23 2023-11-21 Qualcomm Incorporated Package with a substrate comprising pad-on-pad interconnects

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671851B2 (ja) * 1995-02-21 1997-11-05 日本電気株式会社 プリント配線板の製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6998293B2 (en) * 2002-03-29 2006-02-14 Visteon Global Technologies, Inc. Flip-chip bonding method
TWI287956B (en) * 2005-04-11 2007-10-01 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
US7884483B2 (en) * 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
JP2007042805A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置
JP4747770B2 (ja) 2005-10-04 2011-08-17 日立化成工業株式会社 プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
US7331241B1 (en) * 2006-08-22 2008-02-19 Kulite Semiconductor Products, Inc. Low cost pressure sensor for measuring oxygen pressure
WO2009013826A1 (ja) * 2007-07-25 2009-01-29 Fujitsu Microelectronics Limited 半導体装置
US20090246911A1 (en) * 2008-03-27 2009-10-01 Ibiden, Co., Ltd. Substrate for mounting electronic components and its method of manufacture
US8173910B2 (en) * 2008-07-24 2012-05-08 GM Global Technology Operations LLC Printed circuit board ball grid array system having improved mechanical strength
JP5188915B2 (ja) * 2008-09-30 2013-04-24 富士フイルム株式会社 配線形成方法
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5444050B2 (ja) 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2014053450A (ja) 2014-03-20
US20140069701A1 (en) 2014-03-13
US9693453B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
JP5532141B2 (ja) モジュール基板及びモジュール基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
KR102100209B1 (ko) 배선 기판
US20140037862A1 (en) Method for manufacturing printed circuit board
US9786589B2 (en) Method for manufacturing package structure
US10483194B2 (en) Interposer substrate and method of fabricating the same
JP5475077B2 (ja) 配線基板およびその製造方法
US9420696B2 (en) Method of manufacturing wiring substrate
JP2013065811A (ja) プリント回路基板及びその製造方法
JP5513694B1 (ja) 配線基板およびその製造方法
JP2007053146A (ja) 封止型プリント基板及びその製造方法
JP6105517B2 (ja) 配線基板
US20150027977A1 (en) Method of manufacturing wiring board
JP2012109386A (ja) 配線基板
KR20170087765A (ko) 인쇄회로기판
WO2020196180A1 (ja) 配線板および電子機器
JP2015090981A (ja) プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法
JP5997200B2 (ja) 配線基板
JP5491605B1 (ja) 配線基板
KR20150111682A (ko) 인쇄회로기판 및 그 제조방법
KR102117481B1 (ko) 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2010278032A (ja) 表面実装型コンデンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5475077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees