JP5491605B1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5491605B1
JP5491605B1 JP2012258208A JP2012258208A JP5491605B1 JP 5491605 B1 JP5491605 B1 JP 5491605B1 JP 2012258208 A JP2012258208 A JP 2012258208A JP 2012258208 A JP2012258208 A JP 2012258208A JP 5491605 B1 JP5491605 B1 JP 5491605B1
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
base layer
opening
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012258208A
Other languages
English (en)
Other versions
JP2014107367A (ja
Inventor
智弘 西田
聖二 森
誠 若園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012258208A priority Critical patent/JP5491605B1/ja
Priority to TW102129999A priority patent/TWI536508B/zh
Priority to CN201380038723.4A priority patent/CN104508810B/zh
Priority to KR1020157006916A priority patent/KR101642241B1/ko
Priority to US14/416,116 priority patent/US9538650B2/en
Priority to PCT/JP2013/004972 priority patent/WO2014030355A1/ja
Priority to EP13830722.8A priority patent/EP2846350A4/en
Application granted granted Critical
Publication of JP5491605B1 publication Critical patent/JP5491605B1/ja
Publication of JP2014107367A publication Critical patent/JP2014107367A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】配線基板において、アンダーフィルの充填不良によるボイドの形成を抑制する。
【解決手段】配線基板は、絶縁性の基層と;基層に積層された絶縁層と;開口部の内側において絶縁層から突出した導電性の接続端子とを備える。絶縁層は、開口部が形成された第1表面と、開口部の内側において第1表面に対して基層側に窪んだ第2表面とを有する。第2表面は、開口部の内側において第1表面から接続端子にわたって形成される。基層に対して絶縁層が積層された積層方向に沿った平面である切断面において、第2表面における任意の点から絶縁層の外側に向かう法線と、その任意の点から第1表面と平行に接続端子に向かう平行線とがなす角度は、0°より大きく90°より小さい。
【選択図】図1

Description

本発明は、配線基板に関する。
配線基板には、半導体チップを実装可能に構成されたものが知られている(例えば、特許文献1,2を参照)。このような配線基板には、半導体チップと接続可能に構成された接続端子が形成されている。
特許文献1には、メッキ材料による接続端子間の電気的な短絡を防止するために、複数の接続端子を露出させる開口を有する絶縁層を形成し、その開口における複数の接続端子の間に絶縁物を形成した後、複数の接続端子にメッキを施すことが記載されている。特許文献2には、ハンダによる接続端子間の電気的な短絡を防止するために、接続端子間に形成した絶縁層を接続端子の厚み以下になるまで薄くすることが記載されている。
配線基板に対する半導体チップの実装時には、配線基板の接続端子は、半導体チップに対してハンダ付けされると共に、接続端子の周囲における配線基板と半導体チップとの隙間には、アンダーフィルとも呼ばれる液状硬化性樹脂が充填される(例えば、特許文献3を参照)。
特開2007−103648号公報 特開2011−192692号公報 特開2010−153495号公報
特許文献1,2では、メッキやハンダによる接続端子間の短絡防止について考慮されているが、接続端子の周囲に対するアンダーフィルの充填について十分に考慮されておらず、アンダーフィルの流れが阻害され、アンダーフィルの充填不良によるボイド(空洞)が形成される場合があるという課題があった。特許文献3においても、配線基板と半導体値婦との隙間に吸い込まれた後のアンダーフィルの流れについて十分に考慮されておらず、アンダーフィルの充填不良によるボイドが形成される場合があるという課題があった。
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。
(1)本発明の一形態によれば、配線基板であって、絶縁性の基層と;前記基層に積層された絶縁層であって、開口部が形成された第1表面と、前記開口部の内側において前記第1表面に対して前記基層側に窪んだ第2表面とを有する絶縁層と;前記開口部の内側において前記絶縁層から突出した導電性の接続端子とを備える配線基板が提供される。この配線基板において、前記第2表面は、前記開口部の内側において前記第1表面から前記接続端子にわたって形成され、前記基層に対して前記絶縁層が積層された積層方向に沿った平面である切断面において、前記第2表面における任意の点から前記絶縁層の外側に向かう法線と、前記任意の点から前記第1表面と平行に前記接続端子に向かう平行線とがなす角度は、0°より大きく90°より小さい。この形態の配線基板によれば、第2表面の各部においてアンダーフィルの流れを接続端子側へと誘導することによって、アンダーフィルの流れを安定化させることができる。その結果、アンダーフィルの充填不良によるボイドの形成を抑制することができる。
(2)上記形態の配線基板において、前記第2表面は、曲面からなってもよい。この形態の配線基板によれば、第2表面が平面からなる場合と比較して、アンダーフィルと接触する第2表面の表面積が増加するため、第2表面とアンダーフィルとの密着性を向上させることができる。また、第2表面が平面からなる場合と比較して、アンダーフィルの硬化に伴う絶縁層の応力が軽減されるため、絶縁層におけるひび割れ(クラック)の発生を抑制することができる。
(3)上記形態の配線基板において、前記第2表面は、平面からなってもよい。この形態の配線基板によれば、第2表面が曲面からなる場合と比較して、アンダーフィルが第2表面上を流れる距離が短くなるため、アンダーフィルの充填に要する時間を短縮することができる。
(4)上記形態の配線基板において、前記第2表面の表面粗さは、前記第1表面よりも粗くてもよい。この形態の配線基板によれば、アンダーフィルの流れ性を阻害することなく、毛細管現象を利用してアンダーフィルを第2表面上の各部に行き渡らせることができる。
本発明は、配線基板以外の種々の形態で実現することも可能である。例えば、配線基板を備える装置、配線基板を製造する製造方法などの形態で実現することができる。
第1実施形態における配線基板の構成を模式的に示す部分断面図である。 半導体チップを実装した配線基板の構成を模式的に示す部分断面図である。 第2実施形態における配線基板の構成を模式的に示す部分断面図である。 第3実施形態における配線基板の構成を模式的に示す部分断面図である。 第4実施形態における配線基板の構成を模式的に示す部分断面図である。
A.第1実施形態:
図1は、第1実施形態における配線基板10の構成を模式的に示す部分断面図である。図2は、半導体チップ20を実装した配線基板10の構成を模式的に示す部分断面図である。配線基板10は、有機材料を用いて形成され、有機基板(オーガニック基板)とも呼ばれる板状の部材である。本実施形態では、配線基板10は、図2に示すように、半導体チップ20を実装可能に構成されたフリップチップ実装基板である。
配線基板10は、基層120と、導体層130と、絶縁層140とを備える。本実施形態では、配線基板10は、基層120上に導体層130を形成した後、その上に更に絶縁層140を形成してなる。他の実施形態では、配線基板10は、基層120上に複数の導体層と複数の絶縁層とを交互に積層した多層構造を有するとしてもよいし、このような多層構造を基層120の両面にそれぞれ有するとしてもよい。
図1には、相互に直交するXYZ軸を図示した。図1のXYZ軸は、他の図におけるXYZ軸に対応する。図1のXYZ軸のうち、基層120に対する絶縁層140の積層方向に沿った軸をZ軸とする。Z軸に沿ったZ軸方向のうち、基層120から絶縁層140に向かって+Z軸方向とし、+Z軸方向の反対方向を−Z軸方向とする。図1のXYZ軸のうち、Z軸に直交する層面方向に沿った2つの軸をX軸およびY軸とする。図1の説明では、X軸に沿ったX軸方向のうち、紙面左から紙面右に向かって+X軸方向とし、+X軸方向の反対方向を−X軸方向とする。図1の説明では、Y軸に沿ったY軸方向のうち、紙面手前から紙面奥に向かって+Y軸方向とし、+Y軸方向の反対方向を−Y軸方向とする。
配線基板10の基層120は、絶縁性材料からなる板状の部材である。本実施形態では、基層120の絶縁性材料は、熱硬化性樹脂(例えば、ビスマレイミドトリアジン樹脂(Bismaleimide-Triazine Resin、BT)、エポキシ樹脂など)である。他の実施形態では、基層120の絶縁性材料は、繊維強化樹脂(例えば、ガラス繊維強化エポキシ樹脂など)であってもよい。図1および図2には図示しないが、基層120の内部には、導体層130に接続する配線の一部を構成する導体(例えば、スルーホール、ビアなど)が形成されている。
配線基板10の導体層130は、基層120上に形成された導電性材料からなる導体パターンである。本実施形態では、導体層130は、基層120の表面上に形成された銅メッキ層を所望の形状にエッチングすることによって形成される。導体層130は、絶縁層140から露出した接続端子132と、絶縁層140によって被覆された内部配線136とを含む。
導体層130の接続端子132は、図2に示すように、ハンダSDを介して半導体チップ20の接続端子232と接続可能に構成されている。本実施形態では、接続端子132の表面には、メッキが施されている。
配線基板10の絶縁層140は、ソルダレジストとも呼ばれる絶縁性材料からなる層である。絶縁層140は、第1表面141と、第2表面142とを有する。
絶縁層140の第1表面141は、開口部150が形成された絶縁層140の表面である。本実施形態では、第1表面141は、X軸およびY軸に沿って+Z軸方向側を向いた面であり、絶縁層140の+Z軸方向側の表面を構成する。
絶縁層140の第2表面142は、開口部150の内側において第1表面141に対して基層120側に窪んだ絶縁層140の表面である。第2表面142からは、導体層130の接続端子132が露出しており、本実施形態では、接続端子132は、第2表面142から+Z軸方向側に突出している。本実施形態では、第2表面142には、1つの接続端子132が設けられている。他の実施形態では、2つ以上の接続端子132が第2表面142に設けられていてもよい。
図1における配線基板10の切断面は、Z軸およびX軸に平行なZX平面である。ZX平面において、第2表面142は、第1表面141に接続する接続点P1から、接続端子132に接続する接続点P2にわたって形成されている。
図1には、点APと、法線NLと、平行線PLと、角度θとが、ZX平面上に図示されている。点APは、接続点P1から接続点P2にわたる第2表面142を構成する任意の点である。法線NLは、任意の点APにおける第2表面142の接線に垂直な線分であって、任意の点APから絶縁層140の外側(+Z軸方向)に向かう線分である。平行線PLは、任意の点APから第1表面141と平行に接続端子132に向かう線分である。本実施形態では、平行線PLは、X軸に沿った線分である。ZX平面において、第2表面142上の任意の点APにおける法線NLと平行線PLとがなす角度θは、0°より大きく90°より小さい。
本実施形態では、第2表面142は、曲面からなる。本実施形態では、第2表面142における第1表面141側は、絶縁層140の外側(+Z軸方向)に向けて凸状の曲面からなり、第2表面142における接続端子132側は、絶縁層140の内側(−Z軸方向)に向けて凹状の曲面からなる。
本実施形態では、第2表面142の表面粗さは、第1表面141よりも粗い。本実施形態では、第2表面142の中心線平均粗さRaは、0.06〜0.8μm(マイクロメートル)であり、第2表面142の十点平均粗さRzは、1.0〜9.0μmである。このような第2表面142の表面粗さに対して、第1表面141の中心線平均粗さRaは、0.02〜0.25μmであり、第1表面141の十点平均粗さRzは、0.6〜5.0μmである。
本実施形態では、絶縁層140は、導体層130が形成された基層120上に光硬化型絶縁性樹脂を塗布した後、露光、現像を経て形成される。絶縁層140における開口部150は、露光時にマスクされた部分に相当し、現像時に未硬化部分が洗い流されることによって、絶縁層140における第2表面142が形成される。このように、絶縁層140における第1表面141および第2表面142は、単一の層を構成する部位として一体的に形成される。本実施形態では、第2表面142の形状および表面粗さは、光硬化型絶縁性樹脂の材質、露光時におけるマスクの形状、並びに、露光時における照射光の強度、照射時間および照射角度などを調整することによって実現される。
配線基板10に対する半導体チップ20の実装時には、図2に示すように、接続端子132は、半導体チップ20の接続端子232に対してハンダ付けされると共に、開口部150における第2表面142と半導体チップ20との間に形成される隙間には、アンダーフィル30が充填される。
以上説明した第1実施形態によれば、第2表面142の各部においてアンダーフィル30の流れを接続端子132側へと誘導することによって、アンダーフィル30の流れを安定化させることができる。その結果、アンダーフィル30の充填不良によるボイドの形成を抑制することができる。
また、第2表面142が曲面からなることから、第2表面142が平面からなる場合と比較して、アンダーフィル30と接触する第2表面142の表面積が増加するため、第2表面142とアンダーフィル30との密着性を向上させることができる。また、第2表面142が平面からなる場合と比較して、アンダーフィル30の硬化に伴う絶縁層140の応力が軽減されるため、絶縁層140におけるひび割れ(クラック)の発生を抑制することができる。
B.第2実施形態:
図3は、第2実施形態における配線基板10Bの構成を模式的に示す部分断面図である。第2実施形態の説明において、第1実施形態と同様の構成については同一符号を付すと共に説明を省略する。
第2実施形態の配線基板10Bは、第2表面142の形状が異なる点を除き、第1実施形態と同様である。第2実施形態の第2表面142は、接続点P1から接続点P2にわたって絶縁層140の内側(−Z軸方向)に向けて凹状の曲面からなる点を除き、第1実施形態と同様である。第2実施形態では、第1実施形態と同様に、ZX平面において、第2表面142上の任意の点APにおける法線NLと平行線PLとがなす角度θは、0°より大きく90°より小さい。第2実施形態では、接続点P1から接続点P2に向けて任意の点APの位置が移動するにつれて、角度θは大きくなる。
以上説明した第2実施形態によれば、第1実施形態と同様に、アンダーフィル30の充填不良によるボイドの形成を抑制することができる。また、第2表面142が曲面からなることから、第1実施形態と同様に、第2表面142とアンダーフィル30との密着性を向上させることができる。また、第2表面142が曲面からなることから、第1実施形態と同様に、絶縁層140におけるひび割れの発生を抑制することができる。
C.第3実施形態:
図4は、第3実施形態における配線基板10Cの構成を模式的に示す部分断面図である。第3実施形態の説明において、第1実施形態と同様の構成については同一符号を付すと共に説明を省略する。
第3実施形態の配線基板10Cは、第2表面142の形状が異なる点を除き、第1実施形態と同様である。第3実施形態の第2表面142は、平面からなる点を除き、第1実施形態と同様である。第3実施形態では、第2表面142は、接続点P1から接続点P2にわたる平面からなる。
第3実施形態では、第1実施形態と同様に、ZX平面において、第2表面142上の任意の点APにおける法線NLと平行線PLとがなす角度θは、0°より大きく90°より小さい。第3実施形態では、任意の点APの位置が接続点P1から接続点P2までのいずれの位置であっても、角度θは一定である。
以上説明した第3実施形態によれば、第1実施形態と同様に、アンダーフィル30の充填不良によるボイドの形成を抑制することができる。また、第2表面142が曲面からなる場合と比較して、アンダーフィル30が第2表面142上を流れる距離が短くなるため、アンダーフィル30の充填に要する時間を短縮することができる。
D.第4実施形態:
図5は、第4実施形態における配線基板10Dの構成を模式的に示す部分断面図である。第4実施形態の説明において、第1実施形態と同様の構成については同一符号を付すと共に説明を省略する。
第4実施形態の配線基板10Dは、第2表面142の形状が異なる点を除き、第1実施形態と同様である。第4実施形態の第2表面142は、平面からなる点を除き、第1実施形態と同様である。第4実施形態では、第2表面142は、接続点P1から中間点MPにわたる平面と、中間点MPから接続点P2にわたる平面とからなる。中間点MPは、接続点P1と接続点P2との間に位置する第2表面142上の点である。
第4実施形態では、第1実施形態と同様に、ZX平面において、第2表面142上の任意の点APにおける法線NLと平行線PLとがなす角度θは、0°より大きく90°より小さい。第4実施形態では、角度θは、任意の点APの位置が中間点MPよりも接続点P1側である場合よりも、任意の点APの位置が中間点MPよりも接続点P2側である場合の方が大きい。
以上説明した第4実施形態によれば、第1実施形態と同様に、アンダーフィル30の充填不良によるボイドの形成を抑制することができる。また、第2表面142が曲面からなる場合と比較して、アンダーフィル30が第2表面142上を流れる距離が短くなるため、アンダーフィル30の充填に要する時間を短縮することができる。
E.他の実施形態:
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
第2表面142は、0°<θ<90°を満たす限り、種々の形状で実現することができる。例えば、第2表面142は、接続点P1と接続点P2との間に3つ以上の変曲点を有する曲面であってもよい。また、第2表面142は、接続点P1と接続点P2との間に角度θの値が異なる3つ以上の平面から構成されてもよい。また、第2表面142は、曲面と平面との組み合わせからなる形状であってもよい。
10,10B,10C,10D…配線基板
20…半導体チップ
30…アンダーフィル
120…基層
130…導体層
132…接続端子
136…内部配線
140…絶縁層
141…第1表面
142…第2表面
150…開口部
232…接続端子
SD…ハンダ
P1…接続点
P2…接続点
MP…中間点
AP…任意の点
NL…法線
PL…平行線

Claims (3)

  1. 絶縁性の基層と、
    前記基層に積層された絶縁層であって、
    開口部が形成された第1表面と、
    前記開口部の内側において前記第1表面に対して前記基層側に窪んだ第2表面と
    を有する絶縁層と、
    前記開口部の内側において前記絶縁層から突出した導電性の接続端子と
    を備える配線基板であって、
    前記第2表面は、前記開口部の内側において前記第1表面から前記接続端子にわたって形成され、
    前記基層に対して前記絶縁層が積層された積層方向に沿った平面である切断面において、前記第2表面における任意の点から前記絶縁層の外側に向かう法線と、前記任意の点から前記第1表面と平行に前記接続端子に向かう平行線とがなす角度は、0°より大きく90°より小さく、
    前記第2表面の表面粗さは、前記第1表面よりも粗いことを特徴とする配線基板。
  2. 前記第2表面は、曲面からなる請求項1に記載の配線基板。
  3. 前記第2表面は、平面からなる請求項1に記載の配線基板。
JP2012258208A 2012-08-24 2012-11-27 配線基板 Expired - Fee Related JP5491605B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012258208A JP5491605B1 (ja) 2012-11-27 2012-11-27 配線基板
TW102129999A TWI536508B (zh) 2012-08-24 2013-08-22 Wiring board
KR1020157006916A KR101642241B1 (ko) 2012-08-24 2013-08-23 배선기판
US14/416,116 US9538650B2 (en) 2012-08-24 2013-08-23 Wiring board having an opening with an angled surface
CN201380038723.4A CN104508810B (zh) 2012-08-24 2013-08-23 布线基板
PCT/JP2013/004972 WO2014030355A1 (ja) 2012-08-24 2013-08-23 配線基板
EP13830722.8A EP2846350A4 (en) 2012-08-24 2013-08-23 CIRCUIT BOARD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012258208A JP5491605B1 (ja) 2012-11-27 2012-11-27 配線基板

Publications (2)

Publication Number Publication Date
JP5491605B1 true JP5491605B1 (ja) 2014-05-14
JP2014107367A JP2014107367A (ja) 2014-06-09

Family

ID=50792276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012258208A Expired - Fee Related JP5491605B1 (ja) 2012-08-24 2012-11-27 配線基板

Country Status (1)

Country Link
JP (1) JP5491605B1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342989A (ja) * 2003-05-19 2004-12-02 Alps Electric Co Ltd 電子回路基板
JP2007059588A (ja) * 2005-08-24 2007-03-08 Kyocer Slc Technologies Corp 配線基板の製造方法および配線基板
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP2012164934A (ja) * 2011-02-09 2012-08-30 Mitsubishi Electric Corp 回路モジュール、電子部品実装基板および回路モジュールの製造方法

Also Published As

Publication number Publication date
JP2014107367A (ja) 2014-06-09

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
TWI536508B (zh) Wiring board
TWI526128B (zh) 多層基板及其製造方法
JP2017201732A (ja) 回路基板及びその製造方法
JP2016213308A (ja) プリント回路板及びプリント配線板
JP2019040901A (ja) 回路基板
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP5523641B1 (ja) 配線基板
TW201345338A (zh) 印刷電路板及其製造方法
JP5491605B1 (ja) 配線基板
JP6674284B2 (ja) 実装構造及びモジュール
TWI492678B (zh) Wiring substrate and manufacturing method thereof
WO2017077837A1 (ja) 部品実装基板
JP5475077B2 (ja) 配線基板およびその製造方法
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
JP2014044979A (ja) 配線基板
JP2022152556A (ja) 印刷配線板
JP2013098364A (ja) モジュール部品およびそれに用いられる配線基板
JP6222723B2 (ja) 端子構造、端子構造の製造方法およびトランス
JP2023005616A (ja) 配線基板
JP2006066665A (ja) 配線基板
JP2005197460A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees