KR101642241B1 - 배선기판 - Google Patents

배선기판 Download PDF

Info

Publication number
KR101642241B1
KR101642241B1 KR1020157006916A KR20157006916A KR101642241B1 KR 101642241 B1 KR101642241 B1 KR 101642241B1 KR 1020157006916 A KR1020157006916 A KR 1020157006916A KR 20157006916 A KR20157006916 A KR 20157006916A KR 101642241 B1 KR101642241 B1 KR 101642241B1
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring board
connection terminal
base layer
underfill
Prior art date
Application number
KR1020157006916A
Other languages
English (en)
Other versions
KR20150046177A (ko
Inventor
도모히로 니시다
세이지 모리
마코토 와카조노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012258208A external-priority patent/JP5491605B1/ja
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20150046177A publication Critical patent/KR20150046177A/ko
Application granted granted Critical
Publication of KR101642241B1 publication Critical patent/KR101642241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09018—Rigid curved substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선기판에 있어서, 언더필의 충전불량에 의한 보이드의 형성을 억제한다. 배선기판은 절연성의 기층과: 기층에 적층된 절연층과: 개구부의 내측에 있어서 절연층으로부터 돌출된 도전성의 접속단자를 구비한다. 절연층은 개구부가 형성된 제 1 표면과, 개구부의 내측에 있어서 제 1 표면에 대해서 기층측으로 움푹 들어간 제 2 표면을 가진다. 제 2 표면은 개구부의 내측에 있어서 제 1 표면에서 접속단자에 걸쳐서 형성된다. 기층에 대해서 절연층이 적층된 적층 방향을 따른 평면인 절단면에 있어서, 제 2 표면에 있어서의 임의의 점에서 절연층의 외측으로 향하는 법선과, 그 임의의 점에서 제 1 표면과 평행하게 접속단자로 향하는 평행선이 이루는 각도는 0°보다 크고 90°보다 작다.

Description

배선기판{WIRING BOARD}
본 발명은 배선기판에 관한 것이다.
배선기판에는 반도체칩을 실장 가능하게 구성된 것이 알려져 있다(예를 들면, 특허문헌 1, 2를 참조). 이와 같은 배선기판에는 반도체칩과 접속 가능하게 구성된 접속단자가 형성되어 있다.　
특허문헌 1에는 도금재료에 의한 접속단자 사이의 전기적인 단락을 방지하기 위해, 복수의 접속단자를 노출시키는 개구를 가지는 절연층을 형성하고, 그 개구에 있어서의 복수의 접속단자 사이에 절연물을 형성한 후, 복수의 접속단자에 도금을 시행하는 것이 기재되어 있다. 특허문헌 2에는 땜납에 의한 접속단자 사이의 전기적인 단락을 방지하기 위해, 접속단자 사이에 형성한 절연층을 접속단자의 두께 이하로 될 때까지 얇게 하는 것이 기재되어 있다.　
배선기판에 대한 반도체칩의 실장시에는, 배선기판의 접속단자는 반도체칩에 대해서 납땜됨과 아울러, 접속단자의 주위에 있어서의 배선기판과 반도체칩의 틈새에는 언더필(underfill)이라고도 불리는 액상(液狀) 경화성 수지가 충전된다(예를 들면, 특허문헌 3을 참조).
특허문헌 1: 일본국 특개2007-103648호 공보 특허문헌 2: 일본국 특개2011-192692호 공보 특허문헌 3: 일본국 특개2010-153495호 공보
특허문헌 1, 2에서는 도금이나 땜납에 의한 접속단자 사이의 단락 방지에 대해서 고려되어 있지만, 접속단자의 주위에 대한 언더필의 충전에 대해서 충분히 고려되어 있지 않고, 언더필의 흐름이 저해되어 언더필의 충전불량에 의한 보이드[공동(空洞)]가 형성되는 경우가 있다고 하는 과제가 있었다. 특허문헌 3에 있어서도, 배선기판과 반도체칩의 틈새로 흡입된 후의 언더필의 흐름에 대해서 충분히 고려되어 있지 않고, 언더필의 충전불량에 의한 보이드가 형성되는 경우가 있다고 하는 과제가 있었다.
본 발명은 상기의 과제를 해결하기 위해 이루어진 것이며, 이하의 형태로서 실현하는 것이 가능하다.　
(1) 본 발명의 일형태에 따르면, 배선기판으로서, 절연성의 기층(基層)과: 상기 기층에 적층된 절연층으로서, 개구부가 형성된 제 1 표면과, 상기 개구부의 내측에 있어서 상기 제 1 표면에 대해서 상기 기층측으로 움푹 들어간 제 2 표면을 가지는 절연층과: 상기 개구부의 내측에 있어서 상기 절연층으로부터 돌출된 도전성의 접속단자를 구비하는 배선기판이 제공된다. 상기 배선기판에 있어서, 상기 제 2 표면은 상기 개구부의 내측에 있어서 상기 제 1 표면에서 상기 접속단자에 걸쳐서 형성되고, 상기 기층에 대해서 상기 절연층이 적층된 적층 방향을 따른 평면인 절단면에 있어서, 상기 제 2 표면에 있어서의 임의의 점에서 상기 절연층의 외측으로 향하는 법선과, 상기 임의의 점에서 상기 제 1 표면과 평행하게 상기 접속단자로 향하는 평행선이 이루는 각도는 0°보다 크고 90°보다 작다. 이 형태의 배선기판에 따르면, 제 2 표면의 각 부에 있어서 언더필의 흐름을 접속단자측으로 유도함으로써, 언더필의 흐름을 안정화시킬 수 있다. 그 결과, 언더필의 충전불량에 의한 보이드의 형성을 억제할 수 있다.　
(2) 상기 형태의 배선기판에 있어서, 상기 제 2 표면은 곡면으로 이루어져도 좋다. 이 형태의 배선기판에 따르면, 제 2 표면이 평면으로 이루어지는 경우와 비교하여, 언더필과 접촉하는 제 2 표면의 표면적이 증가하기 때문에, 제 2 표면과 언더필의 접착성을 향상시킬 수 있다. 또, 제 2 표면이 평면으로 이루어지는 경우와 비교하여, 언더필의 경화에 수반하는 절연층의 응력이 경감되기 때문에, 절연층에 있어서의 균열(크랙)의 발생을 억제할 수 있다.　
(3) 상기 형태의 배선기판에 있어서, 상기 제 2 표면은 평면으로 이루어져도 좋다. 이 형태의 배선기판에 따르면, 제 2 표면이 곡면으로 이루어지는 경우와 비교하여, 언더필이 제 2 표면 위를 흐르는 거리가 짧아지기 때문에, 언더필의 충전에 필요로 하는 시간을 단축할 수 있다.　
(4) 상기 형태의 배선기판에 있어서, 상기 제 2 표면의 표면 거칠기는 상기 제 1 표면보다도 거칠어도 좋다. 이 형태의 배선기판에 따르면, 언더필의 흐름성을 저해하는 일없이, 모세관 현상을 이용하여 언더필을 제 2 표면 위의 각 부로 널리 퍼지게 할 수 있다.　
본 발명은 배선기판 이외의 여러 가지의 형태로 실현하는 것도 가능하다. 예를 들면, 배선기판을 구비하는 장치, 배선기판을 제조하는 제조방법 등의 형태로 실현할 수 있다.
도 1은 제 1 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 2는 반도체칩을 실장한 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 3은 제 2 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 4는 제 3 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 5는 제 4 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
A. 제 1 실시형태:
도 1은 제 1 실시형태에 있어서의 배선기판(10)의 구성을 모식적으로 나타내는 부분 단면도이다. 도 2는 반도체칩(20)을 실장한 배선기판(10)의 구성을 모식적으로 나타내는 부분 단면도이다. 배선기판(10)은 유기재료를 이용하여 형성되고, 유기기판(오가닉기판)이라고도 불리는 판 형상의 부재이다. 본 실시형태에서는, 배선기판(10)은 도 2에 나타내는 바와 같이, 반도체칩(20)을 실장 가능하게 구성된 플립칩 실장기판이다.　
배선기판(10)은 기층(120)과, 도체층(130)과, 절연층(140)을 구비한다. 본 실시형태에서는, 배선기판(10)은 기층(120) 위에 도체층(130)을 형성한 후, 그 다음에 절연층(140)을 더 형성하여 이루어진다. 다른 실시형태에서는, 배선기판(10)은 기층(120) 위에 복수의 도체층과 복수의 절연층을 교호로 적층한 다층구조를 가진다고 해도 좋고, 이와 같은 다층구조를 기층(120)의 양면에 각각 가진다고 해도 좋다.　
도 1에는 상호 직교하는 XYZ축을 도시했다. 도 1의 XYZ축은 다른 도면에 있어서의 XYZ축에 대응한다. 도 1의 XYZ축 중, 기층(120)에 대한 절연층(140)의 적층 방향을 따른 축을 Z축으로 한다. Z축을 따른 Z축 방향 중, 기층(120)에서 절연층 (140)으로 향하여 +Z축 방향으로 하고, +Z축 방향의 반대 방향을 -Z축 방향으로 한다. 도 1의 XYZ축 중, Z축에 직교하는 층면 방향을 따른 2개의 축을 X축 및 Y축 으로 한다. 도 1의 설명에서는 X축을 따른 X축 방향 중, 지면 왼쪽에서 지면 오른쪽으로 향하여 +X축 방향으로 하고, +X축 방향의 반대 방향을 -X축 방향으로 한다. 도 1의 설명에서는 Y축을 따른 Y축 방향 중, 지면 앞에서 지면 안쪽으로 향하여 +Y축 방향으로 하고, +Y축 방향의 반대 방향을 -Y축 방향으로 한다.　
배선기판(10)의 기층(120)은 절연성 재료로 이루어지는 판 형상의 부재이다. 본 실시형태에서는, 기층(120)의 절연성 재료는 열경화성 수지[예를 들면, 비스말레이미드 트리아진 수지(Bismaleimide-Triazine Resin, BT), 에폭시 수지 등]이다. 다른 실시형태에서는, 기층(120)의 절연성 재료는 섬유강화수지(예를 들면, 유리 섬유 강화 에폭시 수지 등)라도 좋다. 도 1 및 도 2에는 도시하지 않지만, 기층 (120)의 내부에는 도체층(130)에 접속하는 배선의 일부를 구성하는 도체(예를 들면, 스루홀, 비아 등)가 형성되어 있다.　
배선기판(10)의 도체층(130)은 기층(120) 위에 형성된 도전성 재료로 이루어지는 도체 패턴이다. 본 실시형태에서는, 도체층(130)은 기층(120)의 표면 위에 형성된 구리 도금층을 원하는 형상으로 에칭함으로써 형성된다. 도체층(130)은 절연층(140)으로부터 노출된 접속단자(132)와, 절연층(140)에 의해서 피복된 내부 배선(136)을 포함한다.　
도체층(130)의 접속단자(132)는 도 2에 나타내는 바와 같이, 땜납(SD)을 통하여 반도체칩(20)의 접속단자(232)와 접속 가능하게 구성되어 있다. 본 실시형태에서는, 접속단자(132)의 표면에는 도금이 시행되어 있다.　
배선기판(10)의 절연층(140)은 솔더 레지스트라고도 불리는 절연성 재료로 이루어지는 층이다. 절연층(140)은 제 1 표면(141)과, 제 2 표면(142)을 가진다.　
절연층(140)의 제 1 표면(141)은 개구부(150)가 형성된 절연층(140)의 표면이다. 본 실시형태에서는, 제 1 표면(141)은 X축 및 Y축을 따라서 +Z축 방향측을 향한 면이며, 절연층(140)의 +Z축 방향측의 표면을 구성한다.　
절연층(140)의 제 2 표면(142)은 개구부(150)의 내측에 있어서 제 1 표면 (141)에 대해서 기층(120)측으로 움푹 들어간 절연층(140)의 표면이다. 제 2 표면 (142)으로부터는 도체층(130)의 접속단자(132)가 노출되어 있으며, 본 실시형태에서는, 접속단자(132)는 제 2 표면(142)에서 +Z축 방향측으로 돌출되어 있다. 본 실시형태에서는, 제 2 표면(142)에는 1개의 접속단자(132)가 설치되어 있다. 다른 실시형태에서는, 2개 이상의 접속단자(132)가 제 2 표면(142)에 설치되어 있어도 좋다.　
도 1에 있어서의 배선기판(10)의 절단면은 Z축 및 X축으로 평행한 ZX평면이다. ZX평면에 있어서, 제 2 표면(142)은 제 1 표면(141)에 접속하는 접속점(P1)에서 접속단자(132)에 접속하는 접속점(P2)에 걸쳐서 형성되어 있다.　
도 1에는 점(AP)과, 법선(NL)과, 평행선(PL)과, 각도(θ)가 ZX평면 위에 도시되어 있다. 점(AP)은 접속점(P1)에서 접속점(P2)에 걸치는 제 2 표면(142)을 구성하는 임의의 점이다. 법선(NL)은 임의의 점(AP)에 있어서의 제 2 표면(142)의 접선에 수직인 선분으로서, 임의의 점(AP)에서 절연층(140)의 외측(+Z축 방향)으로 향하는 선분이다. 평행선(PL)은 임의의 점(AP)에서 제 1 표면(141)과 평행하게 접속단자(132)로 향하는 선분이다. 본 실시형태에서는 평행선(PL)은 X축을 따른 선분이다. ZX평면에 있어서, 제 2 표면(142) 위의 임의의 점(AP)에 있어서의 법선(NL)과 평행선(PL)이 이루는 각도(θ)는 0°보다 크고 90°보다 작다.　
본 실시형태에서는 제 2 표면(142)은 곡면으로 이루어진다. 본 실시형태에서는 제 2 표면(142)에 있어서의 제 1 표면(141)측은 절연층(140)의 외측(+Z축 방향)으로 향하여 볼록 형상의 곡면으로 이루어지며, 제 2 표면(142)에 있어서의 접속단자(132)측은 절연층(140)의 내측(-Z축 방향)으로 향하여 오목 형상의 곡면으로 이루어진다.　
본 실시형태에서는 제 2 표면(142)의 표면 거칠기는 제 1 표면(141)보다도 거칠다. 본 실시형태에서는 제 2 표면(142)의 중심선 평균 거칠기(Ra)는 0.06∼0.8㎛(마이크로미터)이며, 제 2 표면(142)의 10점 평균 거칠기(Rz)는 1.0∼9.0㎛이다. 이와 같은 제 2 표면(142)의 표면 거칠기에 대해서, 제 1 표면(141)의 중심선 평균 거칠기(Ra)는 0.02∼0.25㎛이며, 제 1 표면(141)의 10점 평균 거칠기(Rz)는 0.6∼5.0㎛이다.
본 실시형태에서는 절연층(140)은 도체층(130)이 형성된 기층(120) 위에 광경화형 절연성 수지를 도포한 후, 노광, 현상을 거쳐서 형성된다. 절연층(140)에 있어서의 개구부(150)는 노광시에 마스크된 부분에 상당하고, 현상시에 미경화 부 분을 씻어 없앰으로써, 절연층(140)에 있어서의 제 2 표면(142)이 형성된다. 이와 같이, 절연층(140)에 있어서의 제 1 표면(141) 및 제 2 표면(142)은 단일의 층을 구성하는 부위로서 일체적으로 형성된다. 본 실시형태에서는 제 2 표면(142)의 형상 및 표면 거칠기는 광경화형 절연성 수지의 재질, 노광시에 있어서의 마스크의 형상, 및 노광시에 있어서의 조사광의 강도, 조사시간 및 조사각도 등을 조정함으로써 실현된다.　
배선기판(10)에 대한 반도체칩(20)의 실장시에는 도 2에 나타내는 바와 같이, 접속단자(132)는 반도체칩(20)의 접속단자(232)에 대해서 납땜됨과 아울러, 개구부(150)에 있어서의 제 2 표면(142)과 반도체칩(20)의 사이에 형성되는 틈새에는 언더필(30)이 충전된다.　
이상 설명한 제 1 실시형태에 따르면, 제 2 표면(142)의 각 부에 있어서 언더필(30)의 흐름을 접속단자(132)측으로 유도함으로써, 언더필(30)의 흐름을 안정화시킬 수 있다. 그 결과, 언더필(30)의 충전불량에 의한 보이드의 형성을 억제할 수 있다.　
또, 제 2 표면(142)이 곡면으로 이루어지는 것으로부터, 제 2 표면(142)이 평면으로 이루어지는 경우와 비교하여, 언더필(30)과 접촉하는 제 2 표면(142)의 표면적이 증가하기 때문에, 제 2 표면(142)과 언더필(30)의 밀착성을 향상시킬 수 있다. 또, 제 2 표면(142)이 평면으로 이루어지는 경우와 비교하여, 언더필(30)의 경화에 수반하는 절연층(140)의 응력이 경감되기 때문에, 절연층(140)에 있어서의 균열(크랙)의 발생을 억제할 수 있다.　
B. 제 2 실시형태: 　
도 3은 제 2 실시형태에 있어서의 배선기판(10B)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 2 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지인 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.　
제 2 실시형태의 배선기판(10B)은 제 2 표면(142)의 형상이 다른 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 2 실시형태의 제 2 표면(142)은 접속점 (P1)에서 접속점(P2)에 걸쳐서 절연층(140)의 내측(-Z축 방향)으로 향하여 오목 형상의 곡면으로 이루어지는 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 2 실시형태에서는 제 1 실시형태와 마찬가지로, ZX평면에 있어서, 제 2 표면(142) 위의 임의의 점(AP)에 있어서의 법선(NL)과 평행선(PL)이 이루는 각도(θ)는 0°보다 크고 90°보다 작다. 제 2 실시형태에서는 접속점(P1)에서 접속점(P2)으로 향하여 임의의 점(AP)의 위치가 이동함에 따라서 각도(θ)는 커진다.　
이상 설명한 제 2 실시형태에 따르면, 제 1 실시형태와 마찬가지로, 언더필 (30)의 충전불량에 의한 보이드의 형성을 억제할 수 있다. 또, 제 2 표면(142)이 곡면으로 이루어지는 것으로부터 제 1 실시형태와 마찬가지로, 제 2 표면(142)과 언더필(30)의 밀착성을 향상시킬 수 있다. 또, 제 2 표면(142)이 곡면으로 이루어지는 것으로부터 제 1 실시형태와 마찬가지로, 절연층(140)에 있어서의 균열의 발생을 억제할 수 있다.　
C. 제 3 실시형태: 　
도 4는 제 3 실시형태에 있어서의 배선기판(10C)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 3 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지인 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.　
제 3 실시형태의 배선기판(10C)은 제 2 표면(142)의 형상이 다른 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 3 실시형태의 제 2 표면(142)은 평면으로 이루어지는 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 3 실시형태에서는 제 2 표면(142)은 접속점(P1)에서 접속점(P2)에 걸치는 평면으로 이루어진다.　
제 3 실시형태에서는 제 1 실시형태와 마찬가지로, ZX평면에 있어서, 제 2 표면(142) 위의 임의의 점(AP)에 있어서의 법선(NL)과 평행선(PL)이 이루는 각도(θ)는 0°보다 크고 90°보다 작다. 제 3 실시형태에서는 임의의 점(AP)의 위치가 접속점(P1)에서 접속점(P2)까지의 어느 것의 위치라도 각도(θ)는 일정하다.　
이상 설명한 제 3 실시형태에 따르면, 제 1 실시형태와 마찬가지로, 언더필 (30)의 충전불량에 의한 보이드의 형성을 억제할 수 있다. 또, 제 2 표면(142)이 곡면으로 이루어지는 경우와 비교하여 언더필(30)이 제 2 표면(142) 위를 흐르는 거리가 짧아지기 때문에, 언더필(30)의 충전에 필요로 하는 시간을 단축할 수 있다.　
D. 제 4 실시형태: 　
도 5는 제 4 실시형태에 있어서의 배선기판(10D)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 4 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지인 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.　
제 4 실시형태의 배선기판(10D)은 제 2 표면(142)의 형상이 다른 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 4 실시형태의 제 2 표면(142)은 평면으로 이루어지는 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 4 실시형태에서는, 제 2 표면(142)은 접속점(P1)에서 중간점(MP)에 걸치는 평면과, 중간점(MP)에서 접속점(P2)에 걸치는 평면으로 이루어진다. 중간점(MP)은 접속점(P1)과 접속점(P2)의 사이에 위치하는 제 2 표면(142) 위의 점이다.　
제 4 실시형태에서는 제 1 실시형태와 마찬가지로, ZX평면에 있어서, 제 2 표면(142) 위의 임의의 점(AP)에 있어서의 법선(NL)과 평행선(PL)이 이루는 각도(θ)는 0°보다 크고 90°보다 작다. 제 4 실시형태에서는 각도(θ)는 임의의 점 (AP)의 위치가 중간점(MP)보다도 접속점(P1)측인 경우보다도, 임의의 점(AP)의 위치가 중간점(MP)보다도 접속점(P2)측인 경우가 크다.　
이상 설명한 제 4 실시형태에 따르면, 제 1 실시형태와 마찬가지로, 언더필 (30)의 충전불량에 의한 보이드의 형성을 억제할 수 있다. 또, 제 2 표면(142)이 곡면으로 이루어지는 경우와 비교하여, 언더필(30)이 제 2 표면(142) 위를 흐르는 거리가 짧아지기 때문에, 언더필(30)의 충전에 필요로 하는 시간을 단축할 수 있다.　
E. 다른 실시형태: 　
본 발명은 상기의 실시형태나 실시예, 변형예에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 범위에 있어서 여러 가지의 구성으로 실현할 수 있다. 예를 들면, 발명의 내용의 란에 기재한 각 형태 중의 기술적 특징에 대응하는 실시형태, 실시예, 변형예 중의 기술적 특징은, 상기 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 상기 효과의 일부 또는 전부를 달성하기 위해서, 적절하게, 교체나, 조합을 실시하는 것이 가능하다. 또, 그 기술적 특징이 본 명세서 중에 필수인 것으로서 설명되어 있지 않으면, 적절히, 삭제하는 것이 가능하다.　
제 2 표면(142)은 0°＜θ＜90°을 만족하는 한, 여러 가지의 형상으로 실현할 수 있다. 예를 들면, 제 2 표면(142)은 접속점(P1)과 접속점(P2)의 사이에 3개 이상의 변곡점을 가지는 곡면이라도 좋다. 또, 제 2 표면(142)은 접속점(P1)과 접속점(P2)의 사이에 각도(θ)의 값이 다른 3개 이상의 평면으로 구성되어도 좋다. 또, 제 2 표면(142)은 곡면과 평면의 조합으로 이루어지는 형상이라도 좋다.
10, 10B, 10C, 10D: 배선기판 20: 반도체칩
30: 언더필 120: 기층
130: 도체층 132: 접속단자
136: 내부 배선 140: 절연층
141: 제 1 표면 142: 제 2 표면
150: 개구부 232: 접속단자
SD: 땜납 P1: 접속점
P2: 접속점 MP: 중간점
AP: 임의의 점 NL: 법선
PL: 평행선

Claims (4)

  1. 절연성의 기층(基層)과; 상기 기층에 적층된 절연층으로서, 개구부가 형성된 제 1 표면과, 상기 개구부의 내측에 있어서 상기 제 1 표면에 대해서 상기 기층 측으로 움푹 들어간 제 2 표면을 가지는 절연층과; 상기 개구부의 내측에 있어서 상기 절연층으로부터 돌출된 도전성의 접속단자;를 구비하는 배선기판으로서,
    상기 제 2 표면은 상기 개구부의 내측에 있어서 상기 제 1 표면에서 상기 접속단자에 걸쳐서 형성되고,
    상기 기층에 대해서 상기 절연층이 적층된 적층 방향을 따른 평면인 절단면에 있어서, 상기 제 2 표면에 있어서의 임의의 점에서 상기 절연층의 외측으로 향하는 법선과, 상기 임의의 점에서 상기 제 1 표면과 평행하게 상기 접속단자로 향하는 평행선이 이루는 각도는 0°보다 크고 90°보다 작으며,
    상기 제 2 표면의 표면 거칠기는 상기 제 1 표면보다도 거칠고,
    상기 배선기판에 대한 반도체칩의 실장시에는, 상기 접속단자는 반도체칩의 접속단자에 대해서 납땜됨과 아울러, 상기 개구부에 있어서의 제 2 표면과 반도체칩의 사이에 형성되는 틈새에는 언더필이 충전되는 것을 특징으로 하는 배선기판.
  2. 청구항 1에 있어서,
    상기 제 2 표면은 곡면으로 이루어지는 것을 특징으로 하는 배선기판.
  3. 청구항 1에 있어서,
    상기 제 2 표면은 평면으로 이루어지는 것을 특징으로 하는 배선기판.
  4. 청구항 1에 있어서,
    상기 제 1 표면의 중심선 평균 거칠기(Ra)는 0.15㎛보다 크고 0.25㎛ 이하이고, 상기 제 2 표면의 중심선 평균 거칠기(Ra)는 0.6㎛보다 크고 0.8㎛ 이하인 것을 특징으로 하는 배선기판.
KR1020157006916A 2012-08-24 2013-08-23 배선기판 KR101642241B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012184962 2012-08-24
JPJP-P-2012-184962 2012-08-24
JPJP-P-2012-258208 2012-11-27
JP2012258208A JP5491605B1 (ja) 2012-11-27 2012-11-27 配線基板
PCT/JP2013/004972 WO2014030355A1 (ja) 2012-08-24 2013-08-23 配線基板

Publications (2)

Publication Number Publication Date
KR20150046177A KR20150046177A (ko) 2015-04-29
KR101642241B1 true KR101642241B1 (ko) 2016-07-22

Family

ID=50149681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157006916A KR101642241B1 (ko) 2012-08-24 2013-08-23 배선기판

Country Status (6)

Country Link
US (1) US9538650B2 (ko)
EP (1) EP2846350A4 (ko)
KR (1) KR101642241B1 (ko)
CN (1) CN104508810B (ko)
TW (1) TWI536508B (ko)
WO (1) WO2014030355A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542263B (zh) * 2014-07-31 2016-07-11 恆勁科技股份有限公司 中介基板及其製法
US9620446B2 (en) * 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
US9881858B2 (en) 2015-07-13 2018-01-30 Micron Technology, Inc. Solder bond site including an opening with discontinuous profile
US10937733B2 (en) * 2017-04-25 2021-03-02 Mitsubishi Electric Corporation Semiconductor device
JP7339603B2 (ja) * 2019-08-30 2023-09-06 ウシオ電機株式会社 マイクロチップ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228466B1 (en) 1997-04-11 2001-05-08 Ibiden Co. Ltd. Printed wiring board and method for manufacturing the same
US20090027864A1 (en) * 2007-07-26 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
US20110297425A1 (en) 2010-06-04 2011-12-08 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
TW318321B (ko) 1995-07-14 1997-10-21 Matsushita Electric Ind Co Ltd
SE505756C2 (sv) * 1996-07-12 1997-10-06 Jb Prominens Ab Kudde
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely
JP2004342989A (ja) 2003-05-19 2004-12-02 Alps Electric Co Ltd 電子回路基板
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP2007059588A (ja) 2005-08-24 2007-03-08 Kyocer Slc Technologies Corp 配線基板の製造方法および配線基板
JP4747770B2 (ja) 2005-10-04 2011-08-17 日立化成工業株式会社 プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP2009152317A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
JP5295593B2 (ja) * 2008-03-13 2013-09-18 パナソニック株式会社 半導体装置
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
JP5117371B2 (ja) 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
TWI367697B (en) * 2009-08-17 2012-07-01 Nan Ya Printed Circuit Board Printed circuit board and fabrication method thereof
JP5444050B2 (ja) 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP2012164934A (ja) 2011-02-09 2012-08-30 Mitsubishi Electric Corp 回路モジュール、電子部品実装基板および回路モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228466B1 (en) 1997-04-11 2001-05-08 Ibiden Co. Ltd. Printed wiring board and method for manufacturing the same
US20090027864A1 (en) * 2007-07-26 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
US20110297425A1 (en) 2010-06-04 2011-12-08 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
JP2011258590A (ja) * 2010-06-04 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20150223332A1 (en) 2015-08-06
WO2014030355A1 (ja) 2014-02-27
EP2846350A4 (en) 2015-12-16
CN104508810B (zh) 2017-08-25
TW201419459A (zh) 2014-05-16
EP2846350A1 (en) 2015-03-11
KR20150046177A (ko) 2015-04-29
US9538650B2 (en) 2017-01-03
TWI536508B (zh) 2016-06-01
CN104508810A (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
KR101642241B1 (ko) 배선기판
US11387016B2 (en) Transmission line substrate and electronic device
JP6281016B2 (ja) 回路基板及びその製造方法
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
US20140151860A1 (en) Wireless module
CN104902682A (zh) 配线基板及配线基板的制造方法
JP2019040901A (ja) 回路基板
US20150207216A1 (en) Wireless module
CN106102321B (zh) 元件内置基板及元件内置基板用芯层基材
KR101603453B1 (ko) 배선기판
US9101075B2 (en) Substrate with built-in component
JP5491605B1 (ja) 配線基板
KR20130097101A (ko) 전자 부품 및 그 제조 방법
KR102237778B1 (ko) 임베디드 인쇄회로기판
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
JP2014044979A (ja) 配線基板
WO2017175815A1 (ja) 配線基板、電子部品付き配線基板、及び電子部品付き配線基板の製造方法
JP2022152556A (ja) 印刷配線板
JP2019160928A (ja) 回路基板、基板接続構造、及び回路基板の製造方法
JP2017199761A (ja) セラミックパッケージ、その製造方法、電子部品及びモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant