KR101603453B1 - 배선기판 - Google Patents

배선기판 Download PDF

Info

Publication number
KR101603453B1
KR101603453B1 KR1020147010585A KR20147010585A KR101603453B1 KR 101603453 B1 KR101603453 B1 KR 101603453B1 KR 1020147010585 A KR1020147010585 A KR 1020147010585A KR 20147010585 A KR20147010585 A KR 20147010585A KR 101603453 B1 KR101603453 B1 KR 101603453B1
Authority
KR
South Korea
Prior art keywords
layer
base layer
connection terminal
wiring board
insulating layer
Prior art date
Application number
KR1020147010585A
Other languages
English (en)
Other versions
KR20140069213A (ko
Inventor
도모히로 니시다
세이지 모리
마코토 와카조노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20140069213A publication Critical patent/KR20140069213A/ko
Application granted granted Critical
Publication of KR101603453B1 publication Critical patent/KR101603453B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선기판은 절연성의 기층과, 기층에 적층된 절연층과, 도전성의 접속 단자를 구비한다. 절연층은 개구부가 형성된 제 1 표면과, 상기 개구부의 내측에 있어서 제 1 표면에 대해서 기층 측으로 오목한 제 2 표면과, 개구부의 내측에 있어서 기층에 대한 절연층의 적층 방향을 따라서 제 1 표면과 제 2 표면의 사이를 연결하는 벽면을 가진다. 접속 단자는 제 2 표면으로부터 노출된다. 제 2 표면은, 제 2 표면에 있어서 가장 기층 측에 위치하는 최심부를 가지며, 기층 측으로 볼록 형상으로 만곡하여 벽면과 접속 단자의 사이를 연결한다. 적층 방향에 직교하는 층면 방향을 따른 벽면과 최심부 사이의 길이(L1)와, 층면 방향을 따른 최심부와 접속 단자 사이의 길이(L2)의 관계는 L1 >L2를 만족한다.

Description

배선기판{WIRING SUBSTRATE}
본 발명은 배선기판에 관한 것이다.
배선기판에는 반도체 칩을 실장 가능하게 구성된 것이 알려져 있다(예를 들면, 특허문헌 1, 2를 참조). 이와 같은 배선기판에는 반도체 칩과 접속 가능하게 구성된 접속 단자가 형성되어 있다.
특허문헌 1에는 도금 재료에 의한 접속 단자 사이의 전기적인 단락을 방지하기 위해 복수의 접속 단자를 노출시키는 개구를 가지는 절연층을 형성하고, 상기 개구에 있어서의 복수의 접속 단자의 사이에 절연물을 형성한 후, 복수의 접속 단자에 도금을 시행하는 것이 기재되어 있다. 특허문헌 2에는 땜납에 의한 접속 단자 사이의 전기적인 단락을 방지하기 위해 접속 단자 사이에 형성한 절연층을 접속 단자의 두께 이하로 될 때까지 얇게 하는 것이 기재되어 있다.
배선기판에 대한 반도체 칩의 실장시에는 배선기판의 접속 단자는 반도체 칩에 대해서 납땜됨과 아울러, 접속 단자의 주위에 있어서의 배선기판과 반도체 칩의 틈새에는 언더필이라고도 불리는 액상 경화성 수지가 충전된다(예를 들면, 특허문헌 3을 참조).
특허문헌 1: 일본국 특허공개 2007-103648호 공보 특허문헌 2: 일본국 특허공개 2011-192692호 공보 특허문헌 3: 일본국 특허공개 2010-153495호 공보
특허문헌 1, 2의 배선기판에서는 도금이나 땜납에 의한 접속 단자 사이의 단락 방지에 대해서 고려되어 있지만, 접속 단자의 주위에 대한 언더필의 충전에 대해서 충분히 고려되어 있지 않으며, 언더필의 흐름이 저해되고, 언더필의 충전 불량에 의한 보이드(공동)가 형성될 가능성이 있었다.
특허문헌 3의 배선기판에 있어서도, 배선기판과 반도체 칩의 틈새에 흡입된 후의 언더필의 흐름에 대해서 충분히 고려되어 있지 않으며, 언더필의 충전 불량에 의한 보이드가 형성될 가능성이 있었다.
본 발명은 상술의 과제를 해결하기 위해서 이루어진 것이며, 이하의 형태로서 실현하는 것이 가능하다.
(1) 본 발명의 한 형태에 따르면, 배선기판이 제공된다. 상기 배선기판은 절연성의 기층(基層)과; 상기 기층에 적층된 절연층으로서, 개구부가 형성된 제 1 표면과, 상기 개구부의 내측에 있어서 상기 제 1 표면에 대해서 상기 기층측으로 오목한 제 2 표면과, 상기 개구부의 내측에 있어서 상기 기층에 대한 상기 절연층의 적층 방향을 따라서 상기 제 1 표면과 상기 제 2 표면의 사이를 연결하는 벽면을 가지는 절연층과; 상기 제 2 표면으로부터 노출된 도전성의 접속 단자;를 구비하는 배선기판으로서, 상기 제 2 표면은, 상기 제 2 표면에 있어서 가장 기층 측에 위치하는 최심부(最深部)를 가지며, 상기 기층 측으로 볼록 형상으로 만곡하여 상기 벽면과 상기 접속 단자의 사이를 연결하는 표면이고, 상기 적층 방향에 직교하는 층면(層面) 방향을 따른 상기 벽면과 상기 최심부 사이의 길이(L1)와, 상기 층면 방향을 따른 상기 최심부와 상기 접속 단자 사이의 길이(L2)의 관계는 L1＞L2를 만족한다. 상기 형태의 배선기판에 따르면, 제 2 표면의 만곡한 형상에 의해서 언더필의 흐름성을 향상시키면서, 최심부보다도 벽면측에 있어서의 제 2 표면 위의 공간이 벽면으로 향함에 따라서 좁아지기 때문에, 제 2 표면에서 벽면에 이르는 영역에 있어서의 보이드의 형성을 억제할 수 있다.
(2) 상기 형태의 배선기판에 있어서, 상기 최심부는 상기 제 2 표면 중, 상기 접속 단자와 접속하는 접속부를 포함한다고 해도 좋다. 상기 형태의 배선기판에 따르면, 최심부가 접속 단자로부터 떨어져 있는 경우와 비교하여 언더필의 흐름성을 더욱 향상시킬 수 있다.
(3) 상기 형태의 배선기판에 있어서, 상기 절연층은 상기 제 1 표면과 상기 벽면의 사이를 외측에 볼록 형상으로 만곡하여 연결하는 만곡면을 더 가진다고 해도 좋다. 상기 형태의 배선기판에 따르면, 제 1 표면과 벽면의 사이가 모나 있는 경우와 비교하여 제 2 표면 위에 대한 언더필의 유입성을 향상시킬 수 있다.
(4) 상기 형태의 배선기판에 있어서, 상기 제 2 표면의 표면 거칠기는 상기 제 1 표면보다도 거칠다고 해도 좋다. 상기 형태의 배선기판에 따르면, 언더필의 흐름성을 저해하는 일없이, 모세관 현상을 이용하여 언더필을 제 2 표면 위의 각 부에 널리 퍼지게 할 수 있다.
본 발명은 배선기판 이외의 여러 가지의 형태로 실현하는 것도 가능하다. 예를 들면, 배선기판을 구비하는 장치, 배선기판의 제조 방법 등의 형태로 실현할 수 있다.
도 1은 제 1 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 2는 제 2 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 3은 제 3 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 4는 제 4 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
도 5는 제 5 실시형태에 있어서의 배선기판의 구성을 모식적으로 나타내는 부분 단면도이다.
A. 제 1 실시형태:
도 1은 제 1 실시형태에 있어서의 배선기판(10)의 구성을 모식적으로 나타내는 부분 단면도이다. 배선기판(10)은 유기 재료를 이용하여 형성되고, 유기 기판(오가닉 기판)이라고도 불리는 판 형상의 부재이다. 배선기판(10)은 반도체 칩(도시하지 않음)을 실장 가능하게 구성된 플립 칩 실장기판이다.
배선기판(10)은, 기층(120)과, 도체층(130)과, 절연층(140)을 구비한다. 본 실시형태에서는 배선기판(10)은 기층(120) 위에 도체층(130)을 형성한 후, 그 위에 절연층(140)을 더 형성하여 이루어진다. 다른 실시형태에서는 배선기판(10)은 기층 (120) 위에 복수의 도체층과 복수의 절연층을 교호로 적층한 다층 구조를 가진다고 해도 좋고, 이와 같은 다층 구조를 기층(120)의 양면에 각각 가진다고 해도 좋다.
도 1에는 상호 직교하는 XYZ축을 도시했다. 도 1의 XYZ축 중, 기층(120)에 대한 절연층(140)의 적층 방향을 따른 축을 Z축으로 한다. Z축을 따른 Z축 방향 중, 기층(120)에서 절연층(140)으로 향하여 +Z축 방향으로 하고, +Z축 방향의 반대 방향을 -Z축 방향으로 한다. 도 1의 XYZ축 중, Z축에 직교하는 층면 방향을 따른 2개의 축을 X축 및 Y축으로 한다. 도 1의 설명에서는 X축을 따른 X축 방향 중, 지면 왼쪽에서 지면 오른쪽으로 향하여 +X축 방향으로 하고, +X축 방향의 반대 방향을 -X축 방향으로 한다. 도 1의 설명에서는 Y축을 따른 Y축 방향 중, 지면 바로 앞에서 지면 안쪽으로 향하여 +Y축 방향으로 하고, +Y축 방향의 반대 방향을 -Y축 방향으로 한다.
배선기판(10)의 기층(120)은 절연성 재료로 이루어지는 판 형상의 부재이다. 본 실시형태에서는 기층(120)의 절연성 재료는 열경화성 수지, 예를 들면, 비스말레이미드 트리아진 수지(Bismaleimide-Triazine Resin, BT)나 에폭시 수지 등이다. 다른 실시형태에서는 기층(120)의 절연성 재료는 섬유 강화 수지(예를 들면, 유리 섬유 강화 에폭시 수지)라도 좋다. 도 1에는 도시하지 않지만, 기층(120)의 내부에 스루홀, 스루홀 도체 등을 형성하여 도체층(130)에 접속하는 배선의 일부를 구성해도 좋다.
배선기판(10)의 도체층(130)은 기층(120) 위에 형성된 도전성 재료로 이루어지는 도체 패턴이다. 본 실시형태에서는 도체층(130)은 기층(120)의 표면 위에 형성된 구리도금층을 원하는 형상으로 에칭함으로써 형성된다.
도체층(130)은 접속 단자(132)와, 내부 배선(136)을 포함한다. 도체층(130)의 접속 단자(132)는 절연층(140)으로부터 노출된 도체 패턴이며, 반도체 칩(도시하지 않음)과 접속 가능하게 구성되어 있다. 도체층(130)의 내부 배선(136)은 절연층(140)에 의해서 피복된 도체 패턴이다.
배선기판(10)의 절연층(140)은 솔더 레지스트라고도 불리는 절연성 재료로 이루어지는 층이다. 절연층(140)은 제 1 표면(141)과, 제 2 표면(142)과, 벽면 (148)을 가진다.
절연층(140)의 제 1 표면(141)은 개구부(150)가 형성된 절연층(140)의 표면이다. 본 실시형태에서는 제 1 표면(141)은 X축 및 Y축을 따라서 +Z축 방향측으로 향한 면이며, 절연층(140)의 +Z축 방향측의 표면을 구성한다.
절연층(140)의 제 2 표면(142)은 개구부(150)의 내측에 있어서 제 1 표면 (141)에 대해서 기층(120)측으로 오목한 절연층(140)의 표면이다. 제 2 표면(142)으로부터는 도체층(130)의 접속 단자(132)가 노출되어 있으며, 본 실시형태에서는 접속 단자(132)는 제 2 표면(142)에서 +Z축 방향측으로 돌출되어 있다. 배선기판 (10)에 대한 반도체 칩의 실장시에는 접속 단자(132)는 반도체 칩에 대해서 납땜됨과 아울러, 개구부(150)에 있어서의 배선기판(10)과 반도체 칩의 틈새에는 언더필이 충전된다.
제 2 표면(142)은 기층(120) 측(-Z축 방향측)으로 향하여 볼록 형상으로 만곡하여 벽면(148)과 접속 단자(132)의 사이를 연결하는 표면이며, 개구부(150)의 내측에 있어서 절연층(140)의 +Z축 방향측의 표면을 구성한다. 제 2 표면(142)은 제 2 표면(142)에 있어서 가장 기층(120) 측(-Z축 방향측)에 위치하는 최심부(最深部)(DP)를 가진다.
접속 단자(132)를 가로지르는 층면 방향인 X축 방향을 따른 벽면(148)과 최심부(DP) 사이의 길이(L1)와, X축 방향을 따른 최심부(DP)와 접속 단자(132) 사이의 길이(L2)의 관계는 L1＞L2를 만족한다. 제 2 표면(142)과 벽면(148)이 연결되는 코너부(145)는 길이(L1)의 기점이다. 제 2 표면(142) 중, 접속 단자(132)와 접속하는 접속부(143)는 길이(L2)의 기점이다.
본 실시형태에서는 제 2 표면(142)의 표면 거칠기는 제 1 표면(141)보다도 거칠다. 본 실시형태에서는 제 2 표면(142)의 중심선 평균 거칠기(Ra)는 0.06∼0.8㎛(마이크로미터)이며, 제 2 표면(142)의 10점 평균 거칠기(Rz)는 1.0∼9.0㎛이다. 이와 같은 제 2 표면(142)의 표면 거칠기에 대해서, 제 1 표면(141)의 중심선 평균 거칠기(Ra)는 0.02∼0.25㎛이며, 제 1 표면(141)의 10점 평균 거칠기(Rz)는 0.6∼5.0㎛이다.
절연층(140)의 벽면(148)은 개구부(150)의 내측에 있어서 적층 방향(Z축 방향)을 따라서 제 1 표면(141)과 제 2 표면(142)의 사이를 연결하는 면이다. 본 실시형태에서는 벽면(148)은 도 1에 나타내는 바와 같이, 모난 형상으로 제 1 표면 (141)에 연결된다.
본 실시형태에서는 절연층(140)은 도체층(130)이 형성된 기층(120) 위에 광경화형 절연성 수지를 도포한 후, 노광, 현상을 거쳐 형성된다. 절연층(140)에 있어서의 개구부(150)는 노광시에 마스크된 부분에 상당하고, 현상시에 미경화부 분이 세정됨으로써 절연층(140)에 있어서의 제 2 표면(142) 및 벽면(148)이 형성된다. 이와 같이, 절연층(140)에 있어서의 제 1 표면(141), 제 2 표면(142) 및 벽면 (148)은 단일의 층을 구성하는 부위로서 일체적으로 형성된다. 본 실시형태에서는, 제 2 표면(142) 및 벽면(148)의 형상은 광경화형 절연성 수지의 재질, 노광시에 있어서의 마스크의 형상, 및 노광시에 있어서의 조사광의 강도, 조사 시간 및 조사 각도 등을 조정함으로써 실현된다.
도 1에는 +X축 방향측의 벽면(148)과 -X축 방향측의 벽면(148)의 사이에 1개의 접속 단자(132)를 도시했지만, 다른 실시형태에서는 +X축 방향측의 벽면(148)과 -X축 방향측의 벽면(148)의 사이에 2개 이상의 접속 단자(132)를 설치해도 좋다. 도 1에는 도시하지 않지만, Y축 방향에 있어서도 X축 방향과 마찬가지로 접속 단자 (132) 및 절연층(140)을 구성해도 좋다.
이상 설명한 제 1 실시형태에 따르면, L1＞L2를 만족하는 제 2 표면(142)의 만곡한 형상에 의해서 언더필의 흐름성을 향상시키면서, 최심부(DP)보다도 벽면 (148)측에 있어서의 제 2 표면(142) 위의 공간이 벽면(148)으로 향함에 따라서 좁아지기 때문에, 제 2 표면(142)에서 벽면(148)에 이르는 코너부(145)에 있어서의 보이드의 형성을 억제할 수 있다. 또, 제 2 표면(142)의 표면 거칠기가 제 1 표면 (141)보다도 거칠기 때문에, 언더필의 흐름성을 저해하는 일없이, 모세관 현상을 이용하여 언더필을 제 2 표면(142) 위의 각 부에 널리 퍼지게 할 수 있다.
B. 제 2 실시형태:
도 2는 제 2 실시형태에 있어서의 배선기판(10b)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 2 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지의 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.
제 2 실시형태의 배선기판(10b)은 제 2 표면(142)의 형상이 다른 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 1 실시형태에서는 제 2 표면(142)의 최심부(DP)는 접속부(143)와 코너부(145)의 사이에 위치하지만, 제 2 실시형태에서는 제 2 표면(142)의 최심부(DP)는 제 2 표면(142)이 접속 단자(132)에 접속하는 접속부(143)에 위치한다. 즉, 최심부(DP)는 접속부(143)를 포함한다. 제 2 실시형태에서는 길이(L1)와 길이(L2)의 관계는 L1＞L2=0이다.
이상 설명한 제 2 실시형태에 따르면, L1＞L2=0을 만족하는 제 2 표면(142)의 만곡한 형상에 의해서 언더필의 흐름성을 제 1 실시형태보다도 더 향상시키면서, 최심부(DP)보다도 벽면(148)측에 있어서의 제 2 표면(142) 위의 공간이 벽면 (148)으로 향함에 따라서 좁아지기 때문에, 제 2 표면(142)에서 벽면(148)에 이르는 코너부(145)에 있어서의 보이드의 형성을 억제할 수 있다.
C. 제 3 실시형태:
도 3은 제 3 실시형태에 있어서의 배선기판(10c)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 3 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지인 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.
제 3 실시형태의 배선기판(10c)은 제 2 표면(142)의 형상이 다른 점을 제외하고, 제 1 실시형태와 마찬가지이다. 제 3 실시형태에서는 제 2 표면(142)의 최심부(DP)는 제 2 표면(142)에 있어서 벽면(148)에서 접속부(143)로 향하는 도중에 가장 기층(120)측(-Z축 방향측)에 위치하는 최초의 점으로 한다. 제 1 실시형태에서는 제 2 표면(142)은 최심부(DP)에서 접속부(143)를 향함에 따라서 +Z축 방향으로 융기하지만, 제 3 실시형태에서는 제 2 표면(142)은 최심부(DP)에서 접속부(143)를 향하여 X축으로 평행한 형상을 가진다. 제 3 실시형태에서는 길이(L1)와 길이(L2)의 관계는 제 1 실시형태와 마찬가지로, L1＞L2를 만족한다.
이상 설명한 제 3 실시형태에 따르면, 제 1 실시형태와 마찬가지로, 제 2 표면(142)에서 벽면(148)에 이르는 코너부(145)에 있어서의 보이드의 형성을 억제할 수 있다.
D. 제 4 실시형태:
도 4는 제 4 실시형태에 있어서의 배선기판(10d)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 4 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지인 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.
제 4 실시형태의 배선기판(10d)은 제 1 표면(141)과 벽면(148)의 사이를 외측에 볼록 형상으로 만곡하여 연결하는 만곡면(149)을 가지는 점을 제외하고, 제 1 실시형태와 마찬가지이다. 본 실시형태에서는 만곡면(149)의 형상은 제 2 표면 (142) 및 벽면(148)과 마찬가지로, 광경화형 절연성 수지의 재질, 노광시에 있어서의 마스크의 형상, 및 노광시에 있어서의 조사광의 강도, 조사 시간 및 조사 각도 등을 조정함으로써 실현된다.
이상 설명한 제 4 실시형태에 따르면, 제 1 실시형태와 마찬가지로, 제 2 표면(142)에서 벽면(148)에 이르는 코너부(145)에 있어서의 보이드의 형성을 억제할 수 있다. 또, 제 1 표면(141)과 벽면(148)의 사이에 만곡면(149)이 형성되어 있기 때문에, 제 1 실시형태와 같이 제 1 표면(141)과 벽면(148)의 사이가 모나 있는 경우와 비교하여 제 2 표면(142) 위에 대한 언더필의 유입성을 향상시킬 수 있다. 제 4 실시형태의 변형예로서, 제 4 실시형태의 만곡면(149)을 제 2 실시형태의 배선기판(10b)이나 제 3 실시형태의 배선기판(10c)에 적용해도 좋다.
E. 제 5 실시형태:
도 5는 제 5 실시형태에 있어서의 배선기판(10e)의 구성을 모식적으로 나타내는 부분 단면도이다. 제 5 실시형태의 설명에 있어서, 제 1 실시형태와 마찬가지인 구성에 대해서는 동일 부호를 붙임과 아울러 설명을 생략한다.
제 5 실시형태의 배선기판(10e)은 벽면(148)의 +Z축 방향측이 개구부(150)의 외주측으로 향하여 경사져 있는 점을 제외하고, 제 1 실시형태와 마찬가지이다. 본 실시형태에서는 제 5 실시형태에 있어서의 벽면(148)의 형상은 광경화형 절연성 수지의 재질, 노광시에 있어서의 마스크의 형상, 및 노광시에 있어서의 조사광의 강도, 조사 시간 및 조사 각도 등을 조정함으로써 실현된다.
본 실시형태에서는 제 1 표면(141)과 벽면(148)의 사이는 모나 있지만, 다른 실시형태에서는 제 4 실시형태와 같이, 제 1 표면(141)과 벽면(148)의 사이에 만곡면(149)이 형성되어 있어도 좋다. 본 실시형태에서는 제 2 표면(142)의 형상은 제 1 실시형태와 마찬가지이지만, 다른 실시형태에서는 제 2 실시형태와 마찬가지라도 좋고, 제 3 실시형태와 마찬가지라도 좋다.
이상 설명한 제 5 실시형태에 따르면, 제 1 실시형태와 마찬가지로, 제 2 표면(142)에서 벽면(148)에 이르는 코너부(145)에 있어서의 보이드의 형성을 억제할 수 있다. 또, 벽면(148)의 +Z축 방향측이 개구부(150)의 외주측으로 향하여 경사져 있기 때문에, 언더필의 흐름성을 더욱 향상시킬 수 있다.
F. 다른 실시형태:
본 발명은 상술의 실시형태나 실시예, 변형예에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 범위에 있어서 여러 가지의 구성으로 실현할 수 있다. 예를 들면, 발명의 내용의 란에 기재한 각 형태 중의 기술적 특징에 대응하는 실시형태, 실시예, 변형예 중의 기술적 특징은 상술의 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 상술의 효과의 일부 또는 전부를 달성하기 위해서, 적절히, 교체나, 조합을 실시하는 것이 가능하다. 또, 그 기술적 특징이 본 명세서 중에 필수의 것으로서 설명되어 있지 않으면, 적절히 삭제하는 것이 가능하다.
상술의 실시형태에 있어서, 절연층(140)의 제 2 표면(142) 및 벽면(148)은 다음의 공정을 거쳐 형성되어도 좋다.
공정 1. 도체층(130)이 형성된 기층(120) 위에, 절연층(140)의 재료인 광경화형 절연성 수지를 도포 또는 래미네이트 가공
공정 2. 공정 1을 실시한 후, 기층(120) 위의 광경화형 절연성 수지에 대해서 패턴 노광
공정 3. 공정 2를 실시한 후, 절연층(140)으로부터 접속 단자(132)가 노출되도록 알칼리수용액을 이용한 현상 처리에 의해서 기층(120) 위의 광경화형 절연성 수지에 있어서의 미경화부분을 제거
공정 4. 공정 3을 실시한 후, 가열에 의한 절연층(140)의 경화(열경화)와, 자외선에 의한 절연층(140)의 경화(광경화)를 실시
공정 4의 광경화에 있어서의 적산 광량은 500mJ/㎠(밀리줄 매평방 센티미터) 이상 2500mJ/㎠ 이하가 바람직하고, 1000mJ/㎠ 이상 2000mJ/㎠ 이하가 더욱 바람직하다.
10, 10b, 10c, 10d, 10e: 배선기판
120: 기층
130: 도체층
132: 접속 단자
136: 내부 배선
140: 절연층
141: 제 1 표면
142: 제 2 표면
143: 접속부
145: 코너부
148: 벽면
149: 만곡면
150: 개구부
DP: 최심부

Claims (5)

  1. 절연성의 기층(基層)과;
    상기 기층에 적층된 절연층으로서, 개구부가 형성된 제 1 표면과, 상기 개구부의 내측에 있어서 상기 제 1 표면에 대해서 상기 기층 측으로 오목한 제 2 표면과, 상기 개구부의 내측에 있어서 상기 기층에 대한 상기 절연층의 적층 방향을 따라서 상기 제 1 표면과 상기 제 2 표면의 사이를 연결하는 벽면을 가지는 절연층과;
    상기 제 2 표면으로부터 노출된 도전성의 접속 단자;를 구비하는 배선기판으로서,
    상기 제 2 표면은, 상기 제 2 표면에 있어서 가장 기층 측에 위치하는 최심부(最深部)를 가지며, 상기 기층 측으로 볼록 형상으로 만곡하여 상기 벽면과 상기 접속 단자의 사이를 연결하는 표면이고,
    상기 적층 방향에 직교하는 층면 방향을 따른 상기 벽면과 상기 최심부 사이의 길이(L1)와, 상기 층면 방향을 따른 상기 최심부와 상기 접속 단자 사이의 길이(L2)의 관계는 L1＞L2를 만족하는 것을 특징으로 하는 배선기판.

  2. 청구항 1에 있어서,
    상기 최심부는 상기 제 2 표면 중, 상기 접속 단자와 접속하는 접속부를 포함하는 것을 특징으로 하는 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 절연층은 상기 제 1 표면과 상기 벽면의 사이를 외측에 볼록 형상으로 만곡하여 연결하는 만곡면을 더 가지는 것을 특징으로 하는 배선기판.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 제 2 표면의 표면 거칠기는 상기 제 1 표면보다도 거친 것을 특징으로 하는 배선기판.
  5. 청구항 3에 있어서,
    상기 제 2 표면의 표면 거칠기는 상기 제 1 표면보다도 거친 것을 특징으로 하는 배선기판.
KR1020147010585A 2012-08-24 2013-08-05 배선기판 KR101603453B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012184962 2012-08-24
JPJP-P-2012-184962 2012-08-24
PCT/JP2013/004722 WO2014030309A1 (ja) 2012-08-24 2013-08-05 配線基板

Publications (2)

Publication Number Publication Date
KR20140069213A KR20140069213A (ko) 2014-06-09
KR101603453B1 true KR101603453B1 (ko) 2016-03-14

Family

ID=50149640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010585A KR101603453B1 (ko) 2012-08-24 2013-08-05 배선기판

Country Status (7)

Country Link
US (1) US20140284081A1 (ko)
EP (1) EP2750172A4 (ko)
JP (1) JP5523641B1 (ko)
KR (1) KR101603453B1 (ko)
CN (1) CN103907180B (ko)
TW (1) TW201419949A (ko)
WO (1) WO2014030309A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139457B2 (ja) * 2014-04-22 2017-05-31 京セラ株式会社 配線基板の製造方法
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
JP6543559B2 (ja) * 2015-11-18 2019-07-10 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077191A (ja) 2009-09-29 2011-04-14 Mitsubishi Paper Mills Ltd ソルダーレジストの形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1107979C (zh) * 1995-07-14 2003-05-07 松下电器产业株式会社 半导体器件的电极结构、形成方法及安装体和半导体器件
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
JP3922151B2 (ja) * 2002-09-27 2007-05-30 ブラザー工業株式会社 フレキシブル配線基板の接続構造および接続方法
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
DE102005014665A1 (de) * 2005-03-29 2006-11-02 Infineon Technologies Ag Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
JP4747770B2 (ja) 2005-10-04 2011-08-17 日立化成工業株式会社 プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5117371B2 (ja) 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
US8222538B1 (en) * 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
JP5444050B2 (ja) 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
CN102480849B (zh) * 2010-11-29 2014-09-24 宏恒胜电子科技（淮安）有限公司 电路板及其制作方法
JP2013062472A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 半導体パッケージおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077191A (ja) 2009-09-29 2011-04-14 Mitsubishi Paper Mills Ltd ソルダーレジストの形成方法

Also Published As

Publication number Publication date
CN103907180B (zh) 2016-08-31
US20140284081A1 (en) 2014-09-25
EP2750172A1 (en) 2014-07-02
TW201419949A (zh) 2014-05-16
CN103907180A (zh) 2014-07-02
JPWO2014030309A1 (ja) 2016-07-28
TWI562686B (ko) 2016-12-11
KR20140069213A (ko) 2014-06-09
EP2750172A4 (en) 2015-05-06
WO2014030309A1 (ja) 2014-02-27
JP5523641B1 (ja) 2014-06-18

Similar Documents

Publication Publication Date Title
US9788433B2 (en) Circuit board and method of manufacturing the same
KR101642241B1 (ko) 배선기판
KR101472672B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101603453B1 (ko) 배선기판
CN106102321B (zh) 元件内置基板及元件内置基板用芯层基材
JP7032942B2 (ja) 光導波路および光回路基板
TWI586232B (zh) 印刷電路板及其製造方法
TWI674821B (zh) 板體集積式互連體裝置及其形成方法
JP7027276B2 (ja) 光導波路および光回路基板
JP2007053235A (ja) 基台及び半導体デバイス
TW201946513A (zh) 中介層以及具有該中介層的印刷電路板
JP2008159984A (ja) 三次元基板間接続構造体とその製造方法およびそれを用いた立体回路装置
TWI730395B (zh) 電磁干擾屏蔽結構、具有電磁干擾屏蔽結構的軟性電路板及其製造方法
JP5491605B1 (ja) 配線基板
JP2014044979A (ja) 配線基板
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
KR101937281B1 (ko) 동축 케이블의 접속 구조
KR101497268B1 (ko) 회로 기판 및 회로 기판 제조방법
JP2005197460A (ja) プリント配線板及びその製造方法
JP2019061065A (ja) 光導波路および光回路基板
JPH0215587A (ja) 端子付き回路基板の製造方法
KR20160140198A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 5