KR101497268B1 - 회로 기판 및 회로 기판 제조방법 - Google Patents

회로 기판 및 회로 기판 제조방법 Download PDF

Info

Publication number
KR101497268B1
KR101497268B1 KR20140034156A KR20140034156A KR101497268B1 KR 101497268 B1 KR101497268 B1 KR 101497268B1 KR 20140034156 A KR20140034156 A KR 20140034156A KR 20140034156 A KR20140034156 A KR 20140034156A KR 101497268 B1 KR101497268 B1 KR 101497268B1
Authority
KR
South Korea
Prior art keywords
build
insulation layer
layer
insulating layer
inorganic
Prior art date
Application number
KR20140034156A
Other languages
English (en)
Other versions
KR20140088051A (ko
Inventor
이두환
정율교
신이나
이승은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20140034156A priority Critical patent/KR101497268B1/ko
Publication of KR20140088051A publication Critical patent/KR20140088051A/ko
Application granted granted Critical
Publication of KR101497268B1 publication Critical patent/KR101497268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 회로 기판에 관한 것으로, 캐비티 또는 리세스부가 형성된 무기물 절연층; 상기 무기물 절연층 표면에 구비되는 인식마크; 상기 캐비티 또는 상기 리세스부 내부로 적어도 일부가 삽입되며, 적어도 일면에 외부전극이 구비된 전자부품; 상기 무기물 절연층 상에 형성되는 유기물 재질의 제1 빌드업 절연층; 및 상기 제1 빌드업 절연층 표면에 형성되는 제2 회로 패턴층;을 포함할 수 있으며, 워피지를 종래보다 저감시키면서도 비아 및 회로 패턴 등을 효율적으로 구현할 수 있다.

Description

회로 기판 및 회로 기판 제조방법{CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 회로 기판 및 회로 기판 제조방법에 관한 것이다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board ; PCB)에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판 내부에 내장하는 기술도 개발되었다.
한편, 다층기판 분야에서 중요한 과제 중 한 가지로써, 내장된 전자부품이 전압 또는 전류를 포함하는 신호를 외부의 회로나 다른 디바이스들과 효율적으로 송수신할 수 있도록 하는 것을 들 수 있다.
또한, 최근 전자부품의 고성능화, 전자부품 및 전자부품 내장기판의 소형화, 박형화 추세가 심화됨에 따라, 더 얇고 좁은 기판에 소형 전자부품을 내장하고 이 전자부품의 외부전극을 외부와 연결시키기 위해서는 회로패턴의 집적도 향상도 필수적으로 수반되어야 한다.
한편, 전자부품 내장기판이 더 얇아짐에 따라 기판의 휨현상이 심각한 문제로 대두되고 있다. 이러한 휨 현상을 이른바 워피지(Warpage) 라고 칭하기도 하는데, 열팽창계수가 다른 다양한 물질로 전자부품 내장기판을 구성함에 따라 워피지가 심화되고 있다.
특허문헌1에는 유리 세라믹 재료 만으로 형성된 절연층으로 구성되는 다층 기판이 소개되어 있고, 특허문헌2에는 코어 기판이 유리심재 또는 유리섬유를 레진(resin)으로 코팅 또는 함침시킨 통상의 다층 기판이 소개되어 있다.
그러나, 특허문헌1과 같이, 유리 세라믹 재료만으로 절연층을 구현할 경우 비아 및 회로 패턴을 가공하는 과정이 매우 어렵기 때문에 미세하고 집적도가 높은 회로 패턴을 구현하기 어려울 뿐만 아니라, 각 층 사이의 접착 신뢰성을 확보하기가 곤란하다.
또한, 특허문헌2에서와 같이 레진에 유리심재 또는 유리섬유를 함침시킨 코어의 경우에도 충분한 강성을 확보하지 못해 워피지 감소에 한계가 있다.
일본공개특허공보 제1994-232528호 일본공개특허공보 제2000-261124호
상기와 같은 문제점들을 해결하기 위하여 창안된 본 발명은, 회로 기판의 워피지를 감소시키면서도 제조효율이 향상될 수 있는 회로 기판 및 회로 기판 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일실시예에 따른 회로 기판은, 무기물 절연층; 상기 무기물 절연층 표면에 형성되는 제1 회로 패턴층; 상기 무기물 절연층 상에 형성되는 유기물 재질의 제1 빌드업 절연층; 및 상기 제1 빌드업 절연층 표면에 형성되는 제2 회로 패턴층;을 포함할 수 있다.
이때, 상기 무기물 절연층은 글라스 시트 또는 판유리일 수 있다.
또한, 상기 무기물 절연층의 일 영역에 리세스부가 구비되고, 상기 리세스부 내부로 적어도 일부가 삽입되며, 적어도 일면에 외부전극이 구비된 전자부품을 더 포함하고, 상기 제1 빌드업 절연층은 상기 전자부품을 커버할 수 있다.
여기서, 상기 제1 빌드업 절연층은 상기 무기물 절연층의 상부에 형성되는 제1 상부 빌드업 절연층 및 상기 무기물 절연층의 하부에 형성되는 제1 하부 빌드업 절연층을 포함할 수 있다.
또한, 상기 제1 상부 빌드업 절연층 상에 형성되는 빌드업 층과 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수가 서로 다르게 될 수 있다.
이때, 상기 외부전극은 상기 제1 상부 빌드업 절연층 방향으로 위치되며, 상기 제1 상부 빌드업 절연층 상에 형성되는 빌드업 층의 층수가 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수 보다 클 수 있다.
한편, 상기 제1 회로 패턴층은 상기 무기물 절연층의 양면에 형성되고, 상기 무기물 절연층을 관통하는 비아에 의하여 전기적으로 연결될 수 있다.
또한, 상기 제1 빌드업 절연층 상에 적어도 하나의 빌드업 층이 더 구비될 수 있다.
또한, 상기 무기물 절연층은, 캐비티가 구비된 제1 무기물 절연층; 제1 무기물 절연층의 하면에 결합되는 접착층; 및 상기 접착층 하면에 결합되는 제2 무기물 절연층;으로 이루어질 수 있다.
또한, 상기 무기물 절연층의 일 영역에는 상기 무기물 절연층을 관통하는 캐비티가 구비되고, 상기 캐비티 내부로 적어도 일부가 삽입되며, 적어도 일면에 외부전극이 구비된 전자부품을 더 포함하고, 상기 제1 빌드업 절연층은 상기 전자부품을 커버하는 것일 수 있다.
이때, 상기 전자부품은 캐패시터일 수 있다.
본 발명의 일실시예에 따른 회로 기판은, 캐비티 또는 리세스부가 형성된 무기물 절연층; 상기 무기물 절연층 표면에 구비되는 인식마크; 상기 캐비티 또는 상기 리세스부 내부로 적어도 일부가 삽입되며, 적어도 일면에 외부전극이 구비된 전자부품; 상기 무기물 절연층 상에 형성되는 유기물 재질의 제1 빌드업 절연층; 및 상기 제1 빌드업 절연층 표면에 형성되는 제2 회로 패턴층;을 포함할 수 있다.
이때, 상기 무기물 절연층은 글라스 시트 또는 판유리일 수 있다.
또한, 상기 제1 빌드업 절연층은, 상기 무기물 절연층의 상부에 형성되는 제1 상부 빌드업 절연층 및 상기 무기물 절연층의 하부에 형성되는 제1 하부 빌드업 절연층을 포함하고, 상기 제2 회로 패턴층은, 상기 제1 상부 빌드업 절연층의 상면에 구비되는 제2 상부 회로 패턴층 및 상기 제1 하부 빌드업 절연층의 하면에 구비되는 제2 하부 회로 패턴층을 포함하며, 상기 제2 상부 회로 패턴층 및 상기 제2 하부 회로 패턴층은, 상기 제1 빌드업 절연층 및 상기 무기물 절연층을 관통하는 비아에 의하여 전기적으로 연결되는 것일 수 있다.
또한, 상기 비아는 상기 인식마크를 관통하는 것일 수 있다.
또한, 상기 외부전극은 비아에 의하여 상기 제2 상부 회로 패턴층 및 상기 제2 하부 회로 패턴층 중 적어도 어느 하나와 전기적으로 연결될 수 있다.
또한, 상기 외부전극은 상기 제1 상부 빌드업 절연층 방향으로 위치되며, 상기 제1 상부 빌드업 절연층 상에 형성되는 빌드업 층의 층수가 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수 보다 클 수 있다.
이때, 상기 전자부품은 캐패시터일 수 있다.
본 발명의 일실시예에 따른 회로 기판 제조방법은, 무기물 절연층 표면에 제1 회로 패턴층을 형성하는 단계; 상기 무기물 절연층에 리세스부 또는 캐비티를 형성하는 단계; 외부전극이 구비된 전자부품의 적어도 일부를 상기 리세스부 또는 상기 캐비티에 삽입하는 단계; 상기 무기물 절연층 상에 유기물 재질의 제1 빌드업 절연층을 형성하는 단계; 상기 제1 빌드업 절연층을 관통하여 상기 제1 회로 패턴층 및 상기 외부전극 중 적어도 하나의 표면을 노출시키는 비아홀을 형성하는 단계; 및 상기 비아홀 내부에 도전성 물질을 형성하고, 상기 제1 빌드업 절연층 표면에 제2 회로 패턴층을 형성하는 단계;를 포함할 수 있다.
이때, 상기 무기물 절연층에 리세스부 또는 캐비티를 형성하는 단계는, 상기 무기물 절연층 상에 상기 리세스부 또는 캐비티를 형성할 영역을 노출시키는 레지스트 패턴을 형성하는 단계; 및 노출된 영역을 습식식각하여 리세스부 또는 캐비티를 형성한 후 상기 레지스트 페턴을 제거하는 단계;를 포함할 수 있다.
또한, 상기 제1 빌드업 절연층은, 상기 무기물 절연층의 상부에 형성되는 제1 상부 빌드업 절연층 및 상기 무기물 절연층의 하부에 형성되는 제1 하부 빌드업 절연층을 포함하고, 상기 제1 상부 빌드업 절연층 및 상기 제1 하부 빌드업 절연층 상에 적어도 하나의 빌드업 층을 형성하는 단계를 더 포함하되, 상기 제1 상부 빌드업 절연층에 형성되는 빌드업 층의 층수와, 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수는 서로 다를 수 있다.
또한, 외부전극이 구비된 전자부품의 적어도 일부를 상기 리세스부 또는 상기 캐비티에 삽입하는 단계는, 상기 캐비티가 형성된 무기물 절연층의 하면에 접착층을 결합한 상태에서 상기 전자부품의 하면을 상기 접착층에 접촉시킨 후, 상기 접착층 하면에 부가 무기물 절연층을 결합하여 수행되는 것일 수 있다.
또한, 상기 무기물 절연층에 표면식각, 강화 및 불투명 처리 중 선택되는 적어도 한 전처리 과정을 더 수행할 수 있다.
본 발명의 일실시예에 따른 회로 기판 제조방법은, 무기물 절연층 표면에 인식마크를 형성하는 단계; 상기 무기물 절연층에 리세스부 또는 캐비티를 형성하는 단계; 외부전극이 구비된 전자부품의 적어도 일부를 상기 리세스부 또는 상기 캐비티에 삽입하는 단계; 상기 무기물 절연층 상에 유기물 재질의 제1 빌드업 절연층을 형성하는 단계; 상기 제1 빌드업 절연층을 관통하여 외부전극의 표면을 노출시키는 비아홀을 형성하는 단계; 및 상기 비아홀 내부에 도전성 물질을 형성하고, 상기 제1 빌드업 절연층 표면에 제2 회로 패턴층을 형성하는 단계;를 포함할 수 있다.
이때, 상기 무기물 절연층에 리세스부 또는 캐비티를 형성하는 단계는, 상기 인식마크를 기준으로 미리 정해진 영역을 패터닝하는 단계를 포함할 수 있다.
또한, 상기 외부전극이 구비된 전자부품의 적어도 일부를 상기 리세스부 또는 상기 캐비티에 삽입하는 단계는, 상기 인식마크를 기준으로 미리 정해진 위치에 상기 전자부품을 실장하여 수행되는 것일 수 있다.
또한, 상기 제1 빌드업 절연층을 관통하여 외부전극의 표면을 노출시키는 비아홀을 형성하는 단계는, 상기 제1 빌드업 절연층과 상기 인식마크 및 상기 무기물 절연층을 관통하는 비아홀을 형성하는 단계를 포함할 수 있다.
또한, 상기 제1 빌드업 절연층은, 상기 무기물 절연층의 상부에 형성되는 제1 상부 빌드업 절연층 및 상기 무기물 절연층의 하부에 형성되는 제1 하부 빌드업 절연층을 포함하고, 상기 제1 상부 빌드업 절연층 및 상기 제1 하부 빌드업 절연층 상에 적어도 하나의 빌드업 층을 형성하는 단계를 더 포함하되, 상기 제1 상부 빌드업 절연층에 형성되는 빌드업 층의 층수와, 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수는 서로 다르게 될 수 있다.
이상과 같이 구성된 본 발명은 무기물 절연층을 구비함으로써 워피지를 종래보다 저감시키면서도 유기물 재질의 제1 빌드업 절연층 등에 비아 및 회로 패턴 등을 효율적으로 구현할 수 있다는 유용한 효과를 제공한다.
또한, 워피지를 충분히 감소시킬 수 있기 때문에, 무기물 절연층 상부와 하부에 형성되는 빌드업 층이 대칭되도록 할 필요가 없으므로 설계의 자유도가 상승되며, 회로 기판을 더욱 슬림화 할 수 있다.
또한, 인식마크를 활용함에 따라 비아홀 가공, 리세스부 또는 캐비티 가공 및 전자부품 실장 과정의 정밀도가 더욱 향상될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 3A 내지 도 3D는 본 발명의 제2 실시예에 따른 회로 기판을 제조하는 방법을 개략적으로 예시한 공정단면도로써, 도 3A는 무기물 절연층에 제1 회로 패턴층이 형성되는 과정, 도 3B는 무기물 절연층에 리세스부를 형성하는 과정, 도 3C는 전자부품을 실장하고 제1 빌드업 절연층을 형성하는 과정, 도 3D는 빌드업 층을 더 형성하는 과정을 개략적으로 예시하고 있다.
도 4는 본 발명의 제3 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 6은 본 발명의 제5 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 7은 본 발명의 제6 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 8은 본 발명의 제7 실시예에 따른 회로 기판을 개략적으로 예시한 단면도이다.
도 9A 내지 도 9D는 본 발명의 제7 실시예에 따른 회로 기판을 제조하는 방법을 개략적으로 예시한 공정단면도로써, 도 9A는 무기물 절연층에 인식마크를 형성하는 과정, 도 9B는 무기물 절연층에 리세스부를 형성하는 과정, 도 9C는 전자부품을 실장하고 제1 빌드업 절연층을 형성하는 과정, 도 9D는 빌드업 층을 더 형성하는 과정을 개략적으로 예시하고 있다.
*본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 제1 실시예에 따른 회로 기판(100)을 개략적으로 예시한 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 회로 기판(100)은, 무기물 절연층(110), 제1 회로 패턴층(P1), 제1 빌드업 절연층(120) 및 제2 회로 패턴층(P2)을 포함할 수 있다.
무기물 절연층(110)은 글라스(glass)로 이루어진 것일 수 있다. 여기서, 상기 글라스는 유리 제조사에 의하여 생산되는 글라스 시트(glass sheet) 또는 판유리와 같은 글라스 플레이트를 지칭할 수 있다. 예를 들면, 상기 글라스는 willow, Gorilla (이상 상품명, Corning사 제조), Lime Soda 및 액정디스플레이(LCD) 장치에 사용되는 판유리 등 다양한 종류의 글라스 소재를 적용할 수 있다. 본 발명의 예시적인 실시예들에서, 상기 글라스는 물성 향상을 위한 일부 불순물 또는 첨가물이 혼합되는 것을 배제하지는 않는다.
예시적인 실시예들에 따르면, 무기물 절연층(110)은 코어 기판 역할을 수행할 수 있다. 이 경우, 일반적인 레진 혹은 유리섬유가 함침된 레진을 코어 기판으로 사용하는 경우보다 우수한 강성, 모듈러스, 인장 강도 등을 확보할 수 있으므로, 회로 기판의 워피지 현상을 근본적으로 해결할 수 있다.
이때, 글라스로써 willow, LCD, Gorilla, Lime Soda 등 다양한 종류의 글라스 소재를 적용할 수 있다.
다음으로, 제1 회로 패턴층(P1)은 무기물 절연층(110) 표면에 직접 형성된다.
여기서, 제1 회로 패턴층(P1, P1')은 무기물 절연층(110)의 양면에 형성될 수 있으며, 무기물 절연층(110)을 관통하는 스루비아(Vt)를 통해 무기물 절연층(110)의 일면에 형성된 제1 회로 패턴층(P1)과 무기물 절연층(110)의 타면에 형성된 제1 회로 패턴층(P1')이 전기적으로 연결될 수 있다.
다음으로, 제1 빌드업 절연층(120)은 유기물 재질로 이루어질 수 있다.
예를 들어, 제1 빌드업 절연층(120)은 에폭시 수지로 형성될 수 있다. 일 실시예에서, 제1 빌드업 절연층(120)은 ABF를 포함할 수 있다. 본 발명의 예시적인 실시예들에 따르면, 상기 유기물 재질은 레진과 같은 유기 조성물에 필러(filler)와 같은 첨가물이 포함된 것을 배제하는 것은 아니다.
예시적인 실시예들에 따르면, 무기물 절연층(110)에 의해 회로기판(100)의 워피지가 원천적으로 차단되므로, 빌드업 절연층으로서 프리프레그(prepreg)와 같은 심재가 포함된 절연자재를 사용하지 않더라도 회로기판의 충분한 기계적, 물리적 특성을 확보할 수 있다. 따라서, 상기 유기물 재질을 빌드업 절연층으로 사용함으로써 보다 미세한 피치 또는 선폭을 갖는 회로 패턴을 형성할 수 있다.
이때, 제1 빌드업 절연층(120, 120') 역시 무기물 절연층(110)의 상부와 하부에 형성될 수 있으며, 무기물 절연층(110)의 상부에 형성되는 것을 제1 상부 빌드업 절연층(120), 무기물 절연층(110)의 하부에 형성되는 것을 제1 하부 빌드업 절연층(120') 이라고 칭할 수 있다.
이에 따라, 본 발명의 일실시예에 따른 회로 기판(100)은 무기물 절연층(110)을 구비함으로써 워피지를 종래보다 저감시키면서도 유기물 재질의 제1 빌드업 절연층(120, 120') 등에 비아 및 회로 패턴 등을 효율적으로 구현할 수 있게 된다.
따라서, 유기물 만으로 구현된 종래의 다층 기판의 경우, 워피지를 감소시키는데 한계가 있었지만, 본 발명의 일실시예에 따른 회로 기판(100)은 이러한 문제를 해결할 수 있는 것이다.
또한, 기판 전체가 유리로 이루어진 종래의 다층 기판의 경우, 비아 및 회로 패턴을 가공하는 과정이 매우 어려울 뿐만 아니라, 각 층 사이의 접착 신뢰성을 확보하기가 어려웠던 문제가 있었으며, 이 문제점 또한 본 발명의 일실시예에 따른 회로 기판(100)에서는 해결될 수 있는 것이다.
도 2는 본 발명의 제2 실시예에 따른 회로 기판(200)을 개략적으로 예시한 단면도이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 회로 기판(200)에는 전자부품(10)이 내장된다.
이때, 무기물 절연층(210)의 일 영역에 요홈 형태로 함몰된 리세스부(211)가 구비되어 전자부품(10)이 리세스부(211) 내부에 안착되도록 할 수 있다. 물론 전자부품(10) 전체가 리세스부(211)에 삽입되어야만 하는 것은 아님을 당업자라면 충분히 이해할 수 있을 것이다.
또한, 전자부품(10)은 반도체 칩 등의 능동소자이거나 캐패시터 등의 수동소자일 수 있으며, 그 외부에 외부전극(11)이 구비될 수 있다.
특히, 리세스부(211)에 전자부품(10)이 안착되는 본 실시예에서는 전자부품(10)의 외부전극(11)이 회로 기판(200) 외부와 전기적 접속을 이룰 수 있도록 외부전극(11)이 형성된 면이 리세스부(211)의 바닥면에 대향되는 방향으로 위치되도록 하는 것이 바람직하다.
한편, 무기물 절연층(210) 상에는 유기물 재질의 제1 빌드업 절연층(120)이 구비되어 무기물 절연층(210), 제1 회로 패턴층(P1) 및 전자부품(10)을 커버할 수 있다.
전술한 바와 같이 제1 빌드업 절연층(220)은 무기물 절연층(210)의 상부에만 형성되거나 무기물 절연층(210)의 하부에도 형성될 수 있다.
이때, 제1 빌드업 절연층(220)의 표면에는 제2 회로 패턴층(P2)이 구비될 수 있으며, 제2 회로 패턴층(P2)은 제1 비아(V1)에 의하여 제1 회로 패턴층(P1) 및 외부전극(11)과 전기적으로 연결될 수 있다.
유기물 재질의 제1 빌드업 절연층(220) 상에 회로 패턴을 구현하는 과정은 글라스 등의 무기물 절연층(210)에 회로 패턴을 구현하는 과정에 비하여 공정효율이 높고 회로 패턴의 미세화에도 유리하다. 또한, 절연층을 관통하는 비아를 가공함에 있어서도 상대적으로 손쉽고 정밀하게 미세한 비아들을 형성할 수 있다.
또한, 필요에 따라, 제1 빌드업 절연층(220) 상에는 한 층 이상의 빌드업 층이 더 구비될 수 있다. 이때, 빌드업 층은 빌드업 절연층(230, 240) 및 해당 빌드업 절연층의 표면에 구비된 회로 패턴층(P3, P4)을 포함하는 개념일 수 있다.
도 2에 도시된 바와 같이, 무기물 절연층(210) 상부 방향으로 제2 빌드업 절연층(230), 제3 회로 패턴층(P3), 제3 빌드업 절연층(240), 제4 회로 패턴층(P4) 등이 더 구비될 수 있는 것이며, 무기물 절연층(210)의 하부 방향으로도 마찬가지의 방식으로 빌드업 층들이 더 구비될 수 있다.
또한, 도시된 바와 같이, 회로 기판(200)의 최외곽에는 솔더 레지스트(SR)와 솔더볼(SB)이 더 구비될 수 있음은 자명하다.
이에 따라, 본 발명의 제2 실시예에 따른 회로 기판(200)은 무기물 절연층(210)에 의하여 워피지가 충분히 감소되면서도 유기물 재질의 제1 빌드업 절연층(220) 등에 미세한 회로 패턴을 효율적으로 구현할 수 있게 된다.
도 3A 내지 도 3D는 본 발명의 제2 실시예에 따른 회로 기판(200)을 제조하는 방법을 개략적으로 예시한 공정단면이다.
먼저, 도 3A를 참조하면, 글라스 등의 무기물 자재(210')를 전처리하여 무기물 절연층(210)을 준비한다. 이때, 전처리란 표면 식각 등의 과정을 통해 표면을 처리하거나, 강도를 더욱 향상시키기 위해 강화(Hardening) 시키는 과정을 의미할 수 있다.
또한, 회로 기판(200) 제조과정에서 회로 패턴이 잘 형성되었는지의 여부 등을 검사함에 있어서, 무기물 절연층(210)이 투명할 경우 무기물 절연층(210) 하방에 위치되는 회로 패턴 등에 의하여 무기물 절연층(210) 상방에 위치되는 회로 패턴 검사의 효율성 및 정확성이 낮아질 수 있다. 이러한 문제를 해결하기 위해서, 무기물 절연층(210)을 불투명하게 처리할 수도 있으며, 이러한 불투명 처리 또한 전처리 과정에 포함될 수 있다.
한편, 무기물 절연층(210) 표면에는 제1 회로 패턴층(P1)이 형성될 수 있다. 이때, 제1 회로 패턴층(P1)이 무기물 절연층(210)의 양면에 각각 형성될 수도 있는데, 양면에 형성된 제1 회로 패턴층(P1, P1') 들을 전기적으로 연결시키기 위하여 스루비아(Vt)를 구비할 수도 있다.
즉, 무기물 절연층(210)을 관통하는 비아홀을 레이저 혹은 습식식각을 통해 가공한 후, 비아홀 내부에 도전성 물질을 구비하여 스루비아(Vt)를 형성할 수 있으며, 이 스루비아(Vt)에 의하여 제1 회로 패턴층(P1) 들이 전기적으로 연결될 수 있다.
다음으로, 도 3B를 참조하면, 무기물 절연층(210)에 리세스부(211)를 형성할 수 있다.
먼저, 무기물 절연층(210) 상에 리세스부(211)가 형성될 영역을 노출시키는 레지스트 패턴(PR)을 형성한다. 이때, 레지스트 패턴(PR)은 포토 레지스트 패턴 일 수 있지만, 이에 한정되는 것은 아니다.
다음으로, 식각액을 이용하여 습식식각(Wet etching)을 수행하고, 그 결과 무기물 절연층(210)에 그 일부가 함몰된 리세스부(211)가 형성될 수 있다.
이때, 무기물 절연층(210)의 양면에 제1 회로 패턴층(P1, P1')이 형성되어 있는 경우에는, 식각액에 의하여 제1 회로 패턴층(P1, P1')이 손상되지 않도록 레지스트 패턴(PR, PR')이 제1 회로 패턴층(P1, P1')을 모두 커버할 수 있게 레지스트 패턴(PR, PR')을 형성하는 것이 바람직하다.
다음으로, 식각과정이 모두 완료되면 레지스트 패턴(PR, PR')을 모두 제거함으로써 무기물 절연층(210)에 리세스부(211)가 구비될 수 있다.
다음으로, 도 3C를 참조하면, 리세스부(211)로 전자부품(10)이 삽입된다.
이때, 전자부품(10)의 하면에 접착제(12)를 도포하거나, 리세스부(211)의 상부면에 접착제(12)를 도포한 뒤 전자부품(10)을 실장함으로써, 전자부품(10)이 비교적 견고하게 고정되도록 할 수 있다.
그 후, 제1 빌드업 절연층(220)을 형성하고, 비아 연결이 필요한 곳, 예컨데 전자부품(10)의 외부전극(11) 상부 영역이나 제1 회로 패턴층(P1) 중 일 영역에 제1 빌드업 절연층(220)을 관통하는 비아홀(VH)을 레이저 혹은 습식식각을 통해 형성한다.
다음으로, 비아홀(VH)들 내부를 도전성 물질로 충진하고, 제1 빌드업 절연층(220) 표면에 제2 회로 패턴층(P2)을 형성할 수 있다.
다음으로, 도 3D를 참조하면, 제1 빌드업 절연층(220) 상에 복수의 빌드업 층과 솔더 레지스트(SR) 및 솔더볼(SB) 등을 형성하여 회로 기판(200)을 제작할 수 있다.
도 4는 본 발명의 제3 실시예에 따른 회로 기판(300)을 개략적으로 예시한 단면도이다.
도 4를 참조하면, 무기물 절연층(210) 상부에 구비되는 빌드업 층의 층수가 무기물 절연층(210) 하부에 구비되는 빌드업 층의 층수에 비하여 더 많게 형성될 수 있음을 이해할 수 있을 것이다.
예컨데, 도시된 바와 같이 전자부품(10)의 외부전극(11)이 무기물 절연층(210)의 상부 방향으로 형성된 경우에는, 전자부품(10) 하부에 비하여 전자부품(10) 상부에 더 복잡한 배선이 형성될 필요가 있다.
이러한 경우에도, 종래의 일반적인 다층 기판에서는 워피지 감소를 위하여 무기물 절연층(210) 상부와 하부를 대칭되도록 형성하고 있었기 때문에, 전자부품(10) 상부에 충분한 배선이 형성되지 못함에 따라 기판의 면적이 넓어지거나, 전자부품(10) 하부에 불필요한 층들이 부가됨으로써 기판의 두께가 두꺼워지는 문제가 유발될 수 밖에 없었다.
그러나, 전술한 바와 같이, 본 발명의 일실시예에 따른 회로 기판(300)은 무기물 절연층(210)에 의하여 워피지가 충분히 감소되면서도 유기물 재질의 제1 빌드업 절연층(220) 등에 미세한 회로 패턴을 효율적으로 구현할 수 있으므로, 무기물 절연층(210) 상부와 무기물 절연층(210) 하부의 빌드업 층의 수를 달리할 수 있고, 이에 따라 종래의 문제점들을 해결할 수 있게 되는 것이다.
도 5는 본 발명의 제4 실시예에 따른 회로 기판(400)을 개략적으로 예시한 단면도이다.
도 5를 참조하면, 본 발명의 제4 실시예에 따른 회로 기판(400)은 전술한 리세스부 대신 캐비티(412)를 구비하여 전자부품(10)이 캐비티(412) 내부로 삽입되도록 할 수 있음을 이해할 수 있을 것이다.
도 6은 본 발명의 제5 실시예에 따른 회로 기판(500)을 개략적으로 예시한 단면도이다.
도 6을 참조하면, 본 발명의 제5 실시예에 따른 회로 기판(500)은 무기물 절연층이 제1 무기물 절연층(510), 접착층(515) 및 제2 무기물 절연층(513)으로 이루어질 수 있음을 이해할 수 있을 것이다.
즉, 제1 무기물 절연층(510)에 캐비티(512)를 형성한 상태에서 제1 무기물 절연층(510)의 하면에 접착층(515)을 결합하고, 전자부품(10)이 제1 무기물 절연층(510)의 캐비티(512)에 삽입되는 과정에서 전자부품(10)의 하면과 접착층(515)의 상면이 견고하게 접착될 수 있다.
또한, 접착층(515) 하면에 제2 무기물 절연층(513)이 더 부착됨으로써 무기물 절연층(210)의 강도가 더 향상되며, 전자부품(10)을 더욱 안정적으로 지지할 수 있게 되는 것이다.
한편, 제1 무기물 절연층(510) 및 제2 무기물 절연층(513)은 설명의 편의를 위하여 명명된 것일 뿐이며, 제1 무기물 절연층(510)을 무기물 절연층, 제2 무기물 절연층(513)을 부가 무기물 절연층으로 정의할 수도 있다.
도 7은 본 발명의 제6 실시예에 따른 회로 기판(600)을 개략적으로 예시한 단면도이다.
도 7을 참조하면, 캐비티(612) 내부에 삽입되는 전자부품(20)이 MLCC 등의 캐패시터일 수 있음을 이해할 수 있을 것이다.
이렇게 캐패시터가 삽입될 경우에는 외부전극(21)의 상부면 뿐만 아니라 외부전극(21)의 하부면에도 비아가 구비되어 빌드업 층들과 전기적으로 연결될 수 있도록 하는 것이 바람직하다.
도 8은 본 발명의 제7 실시예에 따른 회로 기판(700)을 개략적으로 예시한 단면도이다.
도 8을 참조하면, 본 발명의 제7 실시예에 따른 회로 기판(700)은 무기물 절연층(210), 인식마크(F), 전자부품(10), 제1 빌드업 절연층(220) 및 제2 회로 패턴층(P2)을 포함할 수 있다.
이때, 전술한 실시예들과 마찬가지로, 무기물 절연층(210)은 글라스인 것이 바람직하다.
한편, 제1 빌드업 절연층(220, 220')이 무기물 절연층(210)의 상부 및 하부에 형성되어 있고, 제1 빌드업 절연층(220, 220')의 상부 및 하부에 제2 회로 패턴층(P2, P2')이 각각 형성되어 있는 경우에는, 제1 빌드업 절연층(220) 상부의 제2 회로 패턴층(P2)과 제1 빌드업 절연층(220') 하부의 제2 회로 패턴층(P2')을 연결할 필요가 있을 수 있다.
이 경우, 제1 빌드업 절연층(220, 220') 및 무기물 절연층(210)을 관통하는 스루비아(Vt)를 형성하여 제2 회로 패턴층(P2, P2') 들이 전기적으로 연결되도록 할 수 있다.
또한, 이때 형성되는 스루비아(Vt)는 인식마크(F)를 관통할 수 있다. 즉, 스루비아(Vt)를 형성함에 있어서, 정확한 위치에 비아홀을 가공하기 위하여 인식마크(F)를 일종의 기준 지표로 활용할 수 있다는 것이다.
또한, 인식마크(F)는 무기물 절연층(210)에 리세스부(211)나 캐비티(도시되지 않음)를 형성하는 과정에서도 기준 지표로 활용될 수 있으며, 전자부품(10)을 실장하는 과정에서도 기준 지표로 활용될 수 있다.
이에 따라, 비아홀 가공, 리세스부(211) 또는 캐비티 가공 및 전자부품(10) 실장 과정의 정밀도가 더욱 향상될 수 있다.
본 실시예는 전술한 실시예들과 달리 무기물 절연층(210) 표면에 제1 회로 패턴층(P1)이 형성되지 않는다.
현재의 기술력을 고려할 때, 유기물 재질의 절연층에 회로 패턴을 형성하거나 비아를 형성하는 과정에 비하여, 글라스 등의 무기물 절연층(210) 표면에 회로 패턴을 형성하거나 비아를 형성하는 과정은 수율이나 공정효율이 상대적으로 낮은 편이다.
물론, 무기물 절연층(210) 표면에 제1 회로 패턴층(P1)을 형성함으로써 적어도 두 개의 층의 형성을 위한 두께가 감소될 수 있지만, 공정 효율 및 수율 등을 고려하면 제1 회로 패턴층(P1)을 형성하는 데에 따른 효과가 희석될 수 있을 것이다.
따라서, 이러한 점들을 고려하여 전술한 실시예와 본 실시예 중 적절한 것을 적용하여 회로 기판을 제조할 수 있을 것이다.
한편, 본 실시예와 관련된 나머지 사항들은 전술한 바와 유사하므로 중복되는 설명은 생략하기로 한다.
도 9A 내지 도 9D는 본 발명의 제7 실시예에 따른 회로 기판(700)을 제조하는 방법을 개략적으로 예시한 공정단면도이다.
먼저, 도 9A를 참조하면, 글라스 등의 무기물 자재(210')를 전처리하여 무기물 절연층(210)을 준비한다. 이때, 전처리란 표면 식각 등의 과정을 통해 표면을 처리하거나, 강도를 더욱 향상시키기 위해 강화(Hardening) 시키거나, 무기물 절연층(210)을 불투명 처리하는 과정을 의미할 수 있다.
한편, 본 발명의 제7 실시예에 따른 회로 기판(700)에는 인식마크(F)가 구비된다.
이때, 인식마크(F)는 무기물 절연층(210)에 리세스부(211)나 캐비티를 형성하는 과정에서도 기준 지표로 활용될 수 있으며, 전자부품(10)을 실장하는 과정에서도 기준 지표로 활용될 수 있다고 전술한 바 있다.
이러한 인식마크(F)는 요홈 형태나 돌기 형태로 구비될 수 있으며, 본 명세서에서는 돌기 형태로 인식마크(F)를 구비하는 방법을 설명하기로 한다.
먼저, 무기물 절연층(210) 일면에 스퍼터링(Sputtering) 또는 플레이팅(plating) 방식으로 막(F')을 형성한다.
다음으로, 인식마크(F)가 형성될 부분을 커버하며, 나머지 부분은 노출시키는 레지스트 패턴(PR)을 형성한다. 이때 레지스트 패턴(PR)은 포토 레지스트 패턴일 수 있다.
다음으로, 노출된 영역을 식각 등의 방식으로 제거한 후, 레지스트 패턴(PR)을 제거함으로써 돌기 형태의 인식마크(F)를 형성할 수 있다.
다음으로, 도 9B를 참조하면, 무기물 절연층(210)에 리세스부(211)를 형성할 수 있다.
먼저, 무기물 절연층(210) 상에 리세스부(211)가 형성될 영역을 노출시키는 레지스트 패턴(PR)을 형성한다. 이때, 레지스트 패턴(PR)은 포토 레지스트 패턴(PR) 일 수 있지만, 이에 한정되는 것은 아니다.
다음으로, 식각액을 이용하여 습식식각(Wet etching)을 수행하고, 그 결과 무기물 절연층(210)에 그 일부가 함몰된 리세스부(211)가 형성될 수 있다.
다음으로, 식각과정이 모두 완료되면 레지스트 패턴(PR)을 모두 제거함으로써 무기물 절연층(210)에 리세스부(211)가 구비될 수 있다.
한편, 무기물 절연층(210)에 리세스부(211) 대신 캐비티를 구비할 수도 있으며, 이러한 리세스부(211)와 캐비티는 전술한 바와 같이 습식식각 방식으로 형성하거나 레이저 드릴링 방식으로 형성할 수도 있다.
이때, 인식마크(F)를 기준으로 미리 정해진 영역에 레이저를 조사하여 상기 리세스부(211) 또는 캐비티를 형성함으로써, 리세스부(211) 또는 캐비티를 더욱 정밀하게 가공할 수 있다.
다음으로, 도 9C를 참조하면, 리세스부(211)로 전자부품(10)이 삽입된다.
이때, 전자부품(10)의 하면에 접착제(12)를 도포하거나, 리세스부(211)의 상부면에 접착제(12)를 도포한 뒤 전자부품(10)을 실장함으로써, 전자부품(10)이 비교적 견고하게 고정되도록 할 수 있다.
그 후, 제1 빌드업 절연층(220)을 형성하고, 비아 연결이 필요한 곳, 예컨데 전자부품(10)의 외부전극(11) 상부 영역등에 제1 빌드업 절연층(220)을 관통하는 비아홀(VH)을 레이저 혹은 습식식각을 통해 형성한다.
한편, 제2 회로 패턴층(P2)이 무기물 절연층(210)의 상부 및 하부에 형성되고, 이들을 전기적으로 연결할 필요가 있을 경우에는, 제1 빌드업 절연층(220) 및 무기물 절연층(210)을 관통하는 비아홀을 형성할 수도 있으며, 이 비아홀의 정밀한 가공을 위하여 비아홀이 인식마크(F)도 함께 관통되도록 할 수 있다.
즉, 인식마크(F)가 스루비아(Vt)를 형성하기 위한 비아홀을 가공하는 기준 지표로 사용될 수도 있다는 것이다.
다음으로, 비아홀들 내부를 도전성 물질로 충진하고, 제1 빌드업 절연층(220) 표면에 제2 회로 패턴층(P2)을 형성할 수 있다.
다음으로, 도 9D를 참조하면, 제1 빌드업 절연층(220) 상에 복수의 빌드업 층과 솔더 레지스트(SR) 및 솔더볼(SB) 등을 형성하여 회로 기판(700)을 제작할 수 있다.
10, 20 : 전자부품 11, 21 : 외부전극
12 : 접착제
100, 200, 300, 400, 500, 600, 700 : 회로 기판
110, 210 : 무기물 절연층
120 : 제1 상부 빌드업 절연층 120' : 제1 하부 빌드업 절연층
211 : 리세스부
230 : 제2 빌드업 절연층 240 : 제3 빌드업 절연층
412, 512, 612 : 캐비티
510 : 제1 무기물 절연층 513 : 제2 무기물 절연층
515 : 접착층
P1 : 제1 회로 패턴층 P2 : 제2 회로 패턴층
P3 : 제3 회로 패턴층 P4 : 제4 회로 패턴층
Vt : 스루비아 V1 : 제1 비아
V2 : 제2 비아 V3 : 제3 비아
SR : 솔더 레지스트 SB : 솔더볼
F : 인식마크 PR : 레지스트 패턴

Claims (12)

  1. 캐비티 또는 리세스부가 형성된 무기물 절연층;
    상기 무기물 절연층 표면에 구비되는 인식마크;
    상기 캐비티 또는 상기 리세스부 내부로 적어도 일부가 삽입되며, 적어도 일면에 외부전극이 구비된 전자부품;
    상기 무기물 절연층 상에 형성되는 유기물 재질의 제1 빌드업 절연층; 및
    상기 제1 빌드업 절연층 표면에 형성되는 제2 회로 패턴층;
    을 포함하되,
    상기 제1 빌드업 절연층은, 상기 무기물 절연층의 상부에 형성되는 제1 상부 빌드업 절연층 및 상기 무기물 절연층의 하부에 형성되는 제1 하부 빌드업 절연층을 포함하고,
    상기 제2 회로 패턴층은, 상기 제1 상부 빌드업 절연층의 상면에 구비되는 제2 상부 회로 패턴층 및 상기 제1 하부 빌드업 절연층의 하면에 구비되는 제2 하부 회로 패턴층을 포함하며,
    상기 제2 상부 회로 패턴층 및 상기 제2 하부 회로 패턴층은, 상기 제1 빌드업 절연층 및 상기 무기물 절연층을 관통하는 비아에 의하여 전기적으로 연결되는 회로 기판.
  2. 청구항 1에 있어서,
    상기 무기물 절연층은 글라스 시트 또는 판유리인 것을 특징으로 하는 회로 기판.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 비아는 상기 인식마크를 관통하는 것을 특징으로 하는 회로 기판.
  5. 청구항 1에 있어서,
    상기 외부전극은 비아에 의하여 상기 제2 상부 회로 패턴층 및 상기 제2 하부 회로 패턴층 중 적어도 어느 하나와 전기적으로 연결되는 것을 특징으로 하는 회로 기판.
  6. 청구항 5에 있어서,
    상기 외부전극은 상기 제1 상부 빌드업 절연층 방향으로 위치되며,
    상기 제1 상부 빌드업 절연층 상에 형성되는 빌드업 층의 층수가 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수 보다 큰 것을 특징으로 하는 회로 기판.
  7. 청구항 5에 있어서,
    상기 전자부품은 캐패시터인 것을 특징으로 하는 회로 기판.
  8. 무기물 절연층 표면에 인식마크를 형성하는 단계;
    상기 무기물 절연층에 리세스부 또는 캐비티를 형성하는 단계;
    외부전극이 구비된 전자부품의 적어도 일부를 상기 리세스부 또는 상기 캐비티에 삽입하는 단계;
    상기 무기물 절연층 상에 유기물 재질의 제1 빌드업 절연층을 형성하는 단계;
    상기 제1 빌드업 절연층을 관통하여 외부전극의 표면을 노출시키는 비아홀을 형성하는 단계; 및
    상기 비아홀 내부에 도전성 물질을 형성하고, 상기 제1 빌드업 절연층 표면에 제2 회로 패턴층을 형성하는 단계;
    를 포함하되,
    상기 제1 빌드업 절연층을 관통하여 외부전극의 표면을 노출시키는 비아홀을 형성하는 단계는,
    상기 제1 빌드업 절연층과 상기 인식마크 및 상기 무기물 절연층을 관통하는 비아홀을 형성하는 단계를 포함하는
    회로 기판 제조방법.
  9. 청구항 8에 있어서,
    상기 무기물 절연층에 리세스부 또는 캐비티를 형성하는 단계는,
    상기 인식마크를 기준으로 미리 정해진 영역을 패터닝하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조방법.
  10. 청구항 8에 있어서,
    상기 외부전극이 구비된 전자부품의 적어도 일부를 상기 리세스부 또는 상기 캐비티에 삽입하는 단계는,
    상기 인식마크를 기준으로 미리 정해진 위치에 상기 전자부품을 실장하여 수행되는 것을 특징으로 하는 회로 기판 제조방법.
  11. 삭제
  12. 청구항 8에 있어서,
    상기 제1 빌드업 절연층은, 상기 무기물 절연층의 상부에 형성되는 제1 상부 빌드업 절연층 및 상기 무기물 절연층의 하부에 형성되는 제1 하부 빌드업 절연층을 포함하고,
    상기 제1 상부 빌드업 절연층 및 상기 제1 하부 빌드업 절연층 상에 적어도 하나의 빌드업 층을 형성하는 단계를 더 포함하되,
    상기 제1 상부 빌드업 절연층에 형성되는 빌드업 층의 층수와, 상기 제1 하부 빌드업 절연층 상에 형성되는 빌드업 층의 층수는 서로 다른 것을 특징으로 하는 회로 기판 제조방법.
KR20140034156A 2014-03-24 2014-03-24 회로 기판 및 회로 기판 제조방법 KR101497268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140034156A KR101497268B1 (ko) 2014-03-24 2014-03-24 회로 기판 및 회로 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140034156A KR101497268B1 (ko) 2014-03-24 2014-03-24 회로 기판 및 회로 기판 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158340A Division KR101472640B1 (ko) 2012-12-31 2012-12-31 회로 기판 및 회로 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20140088051A KR20140088051A (ko) 2014-07-09
KR101497268B1 true KR101497268B1 (ko) 2015-02-27

Family

ID=51736829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140034156A KR101497268B1 (ko) 2014-03-24 2014-03-24 회로 기판 및 회로 기판 제조방법

Country Status (1)

Country Link
KR (1) KR101497268B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
KR20090062709A (ko) * 2007-12-13 2009-06-17 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR20120137201A (ko) * 2011-10-27 2012-12-20 아페리오(주) 티에스브이 공법이 적용된 전자부품 내장형 인쇄회로기판 및 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
KR20090062709A (ko) * 2007-12-13 2009-06-17 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR20120137201A (ko) * 2011-10-27 2012-12-20 아페리오(주) 티에스브이 공법이 적용된 전자부품 내장형 인쇄회로기판 및 제조방법

Also Published As

Publication number Publication date
KR20140088051A (ko) 2014-07-09

Similar Documents

Publication Publication Date Title
KR101472640B1 (ko) 회로 기판 및 회로 기판 제조방법
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
US8261435B2 (en) Printed wiring board and method for manufacturing the same
KR101420543B1 (ko) 다층기판
US8881382B2 (en) Embedded printed circuit board and method of manufacturing the same
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR20110057643A (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20150093032A (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160090625A (ko) 전자소자내장형 인쇄회로기판 및 그 제조방법
KR20130039237A (ko) 인쇄회로기판 및 그 제조방법
US20120073870A1 (en) Printed circuit board and method of manufacturing the same
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR101497268B1 (ko) 회로 기판 및 회로 기판 제조방법
CN111508925A (zh) 薄介电质通孔中足够厚竖向厚度的电可靠桥的部件承载件
KR20160010996A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
CN111093335B (zh) 电子设备、电路板及其制备方法
KR20140145769A (ko) 인쇄회로기판 및 그의 제조방법
KR101534856B1 (ko) 인쇄회로기판 및 그 제조방법
KR20100092605A (ko) 인쇄회로기판 및 그 제조방법
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
TW201618613A (zh) 可埋入高接腳數元件的電路板製作方法及可埋入高接腳數元件的電路板結構

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6