KR20110057643A - 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 - Google Patents
인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 Download PDFInfo
- Publication number
- KR20110057643A KR20110057643A KR1020090114119A KR20090114119A KR20110057643A KR 20110057643 A KR20110057643 A KR 20110057643A KR 1020090114119 A KR1020090114119 A KR 1020090114119A KR 20090114119 A KR20090114119 A KR 20090114119A KR 20110057643 A KR20110057643 A KR 20110057643A
- Authority
- KR
- South Korea
- Prior art keywords
- resin layer
- electronic device
- insulator
- printed circuit
- cavity
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- 239000011347 resin Substances 0.000 claims abstract description 50
- 239000012212 insulator Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000012790 adhesive layer Substances 0.000 claims abstract description 13
- 230000002787 reinforcement Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000012779 reinforcing material Substances 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 6
- 239000011800 void material Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법이 개시된다. 상기 제조방법은, 캐비티에 의해 관통되며, 표면에 회로패턴이 마련된 코어기판을 제공하는 단계; 상기 코어기판의 하면에 상기 캐비티를 커버하는 접착층을 부착하는 단계; 상기 캐비티에 상응하는 상기 접착층의 상면에 전자소자를 배치하는 단계; 상기 캐비티가 충전되도록, 보강재를 중심으로 상하에 각각 상부 수지층과 하부 수지층이 형성된 절연체를 상기 코어기판의 상면에 적층하는 단계를 포함한다. 이 때, 상기 절연체는, 상기 하부 수지층이 상기 상부 수지층보다 두꺼운 비대칭 형상이다.
전자소자, 인쇄회로기판, 캐비티, 수지
Description
본 발명은 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화 요구가 점차 늘어나는 추세이며, 특히 개인 휴대단말기의 경박단소화를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있다. 이에 기존의 소자실장 방식과 다른 방식의 소자 실장방식이 대두되고 있는데 IC와 같은 능동부품(Active devices) 또는 MLCC형태의 커패시터 등 수동부품(Passive devices)을 인쇄회로기판의 내부에 실장하여 부품의 고밀도화 및 신뢰성 향상 또는 이러한 유기적인 결합을 통한 패키지 자체의 성능향상 등을 추구하는 임베디드 인쇄회로기판이 바로 그것이다.
본 발명은 부품내장기판의 제작 시 두께가 높은 전자소자를 내장함에 따라 발생하는 문제점을 해결하기 위한 것으로 그 문제점은 다음과 같다.
종래기술에 따르면, 두께가 200um ~ 1000um 미만의 높이를 갖는 전자소자(예를 들면, MLCC: 적층세라믹콘덴서)를 코어기판에 내장하고자 하는 경우, 도 1에서와 같이 접착층(20)을 이용하여 캐비티(14)와 회로(12)가 형성된 코어기판(10) 내에 전자소자(30)를 내장한 후, 기판의 휨 등을 보강할 목적으로 수지(42)에 유리섬유(44, Glass fabric)가 함침된 절연체(40)를 적층하게 되는데, 이 경우 전자소자(30)의 두께가 높음으로 인해, 도 2에 도시된 바와 같이 전자소자 주변 및 비아홀을 절연체의 수지(42)가 완벽히 채워주지를 못한다. 즉, 내부에 보이드(50)가 발생하는 것이다. 이는 곧 신뢰성불량으로 이어지며, 이에 대한 개선을 반드시 필요하다.
이러한 문제를 해결하기 위하여 도 3에 도시된 바와 같이 전체적으로 두꺼운 수지(42')를 포함하는 절연체(40')를 이용하는 방법이 제시되기도 하였으나, 이는 도 4에 도시된 바와 같이 인쇄회로기판 전체의 두께를 과도하게 상승시키는 부작용을 가져오게 된다.
본 발명은 박형의 절연체를 이용하여 레이업 공정을 수행하는 경우에도, 수지 함량의 저하로 인한 전자소자 주위 및 회로패턴 사이의 보이드 발생을 방지할 수 있으며, 레이업 공정 시 절연체에 함침된 보강재에 의해 전자소자가 손상되는 문제를 해결할 수 있는, 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 캐비티에 의해 관통되며, 표면에 회로패턴이 마련된 코어기판을 제공하는 단계; 상기 코어기판의 하면에 상기 캐비티를 커버하는 접착층을 부착하는 단계; 상기 캐비티에 상응하는 상기 접착층의 상면에 전자소자를 배치하는 단계; 상기 캐비티가 충전되도록, 보강재를 중심으로 상하에 각각 상부 수지층과 하부 수지층이 형성된 절연체를 상기 코어기판의 상면에 적층하는 단계를 포함하되, 상기 절연체는, 상기 하부 수지층이 상기 상부 수지층보다 두꺼운 비대칭 형상인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 인쇄회로기판의 제조에 이용되는 절연체로서, 보강재의 상하에 각각 적층된 상부 수지층과 하부 수지층을 포함하되, 상기 하부 수지층은 상기 상부 수지층보다 두꺼운 것을 특징으로 하는 절연체가 제공된다.
여기서, 상기 하부 수지층의 두께는 상기 상부 수지층의 두께의 2배 내지 5배일 수 있다.
본 발명의 바람직한 실시예에 따르면, 박형의 절연체를 이용하여 레이업 공 정을 수행하는 경우에도, 수지 함량의 저하로 인한 전자소자 주위 및 회로패턴 사이의 보이드 발생을 방지할 수 있다. 또한 레이업 공정 시 절연체에 함침된 보강재에 의해 전자소자가 손상되는 문제를 해결할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 본 발명에 따른 전자소자 내장형 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 5는 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 6 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 도면이다.
우선, 도 6에 도시된 바와 같이, 캐비티(114)에 의해 관통되며, 표면에 내층회로(112)가 마련된 코어기판(110)을 준비한 다음(S10), 코어기판(110)의 하면에 캐비티(114)를 커버하도록 접착층(120)을 부착한다(S20). 코어기판(110)으로는 동 박적층판(CCL) 등을 이용할 수 있으며, 이 밖에도 강성을 보강하기 위해 유리섬유가 함침된 에폭시 수지를 이용할 수가 있다. 이러한 코어기판(110)의 표면에는 내층회로(112)가 마련된다.
코어기판(110)으로 동박적층판을 이용하는 경우, 그 표면에 내층회로(112)를 형성하기 위하여 동박적층판의 양면에 무전해 도금을 통해 시드층을 형성한 다음, 선택적인 전해도금을 통해 회로패턴을 형성하는 방법을 이용할 수 있다. 이 밖에도 동박적층판의 양면에 형성된 동박의 일부를 에칭하여 내층회로(112)를 형성하는 방법을 이용할 수도 있다.
코어기판(110)의 소정의 위치(예를 들면 중앙 부분)에는 캐비티(114)가 가공된다. 캐비티(114)는 전자소자(140)가 내장될 공간으로서, 기계적인 드릴 또는 레이저 드릴 등을 이용한 가공을 통해 형성될 수 있다. 이렇게 가공된 캐비티(114)의 하측은 접착층(120)에 의해 차폐된다.
그리고 나서, 캐비티(114)에 상응하는 접착층(120)의 상면에 전자소자(140)를 배치한다(S30, 도 6 참조). 이렇게 전자소자(140)를 배치하게 되면, 전자소자(140)는 캐비티(114)를 통해 노출되는 접착층(120)의 상면에 부착되어 고정될 수 있게 된다.
그 다음으로, 캐비티가 충전되도록, 보강재(132)를 중심으로 상하에 각각 상부 수지층(136)과 하부 수지층(134)이 형성된 제1 절연체(130)를 코어기판(110)의 상면에 적층한다(S40, 도 7 및 도 8 참조). 이 때, 코어기판(110)의 상면에 적층되는 제1 절연체(130)는 하부 수지층(134)이 상부 수지층(136)보다 두꺼운 비대칭 형 상을 갖는다.
이와 같이 표면에 내층회로(112)가 형성된 코어기판(110)의 상면에 하부 수지층(134)이 상부 수지층(136)보다 두꺼운 구조의 제1 절연체(130)를 적층하면, 상대적으로 두꺼운 하부 수지층(134)에 의해 캐비티(114)의 잔존 공간이 충전되어 전자소자(140)를 고정할 수 있게 될 뿐만 아니라, 비아홀의 내부 역시 하부 수지층(134)에 의해 충전될 수 있게 된다. 또한, 코어기판(110)의 상면에 형성된 내층회로(112)가 하부 수지층(134)에 의해 커버된다.
나아가, 전자소자(140)의 전극(미도시)이 모두 상향 배치된 경우 즉, 전자소자(140)가 페이스 업(face-up) 방식으로 내장된 경우에는 전자소자(140)의 전극(미도시) 역시 하부 수지층(134)에 의해 커버된다.
이와 같이, 하부 수지층(134)이 상부 수지층(136)보다 두꺼운 비대칭 구조의 제1 절연체(130)를 이용하게 되면, 캐비티(114) 내부의 잔존 공간, 비아홀 내부 공간, 내층회로(112)들 사이의 공간, 내층회로(112)와 전자소자(140)의 전극 사이의 공간이 모두 채워지도록 할 수 있게 되어, 캐비티(114), 비아홀 내부, 내층회로(112) 사이의 공간, 내층회로(112)과 전자소자(140)의 전극(미도시) 사이의 공간에 보이드가 발생하지 않도록 할 수 있게 된다.
이 때, 하부 수지층(134)의 두께는 상기 상부 수지층(136)의 두께의 2배 내지 5배인 것이 좋다. 하부 수지층이 상부 수지층의 2배 내지 5배의 두께를 갖는 경우, 수지 부족으로 인한 보이드 발생 염려를 보다 충실하게 방지할 수 있음과 동시에, 인쇄회로기판 전체의 두께가 과도하게 상승하는 것을 방지할 수 있게 된다.
그리고 나서, 도 9에 도시된 바와 같이 접착층(120)을 제거한 후(S50), 도 10에 도시된 바와 같이 코어기판(110)의 하측에 제2 절연체(130')를 적층한다(S60). 이 때, 제2 절연체(130’)에는 유리 섬유와 같은 보강재(132')가 함침되어 있을 수도 있고, 함침되어 있지 않을 수도 있다. 도 10에 도시된 바와 같이 보강재(132’)가 함침되어 있는 경우, 보강재의 양면에 적층된 수지층(134', 136')들은 서로 동일한 두께를 가질 수도 있으며, 필요한 경우 다른 두께를 가질 수도 있을 것이다.
그리고 나서, 역시 도 10에 도시된 바와 같이, 제1 절연체(130)의 표면 및 제2 절연체의 표면에 회로패턴(152)을 형성한다. 제1 절연체(130)의 표면 및 제2 절연체의 표면에 형성된 회로패턴(152)은 솔더레지스트(160)에 의해 보호될 수 있다. 물론, 더 높은 층 수의 인쇄회로기판을 제조하고자 하는 경우에는, 솔더레지스트(160)를 형성하지 않고 추가적인 레이업 공정을 수행할 수도 있음은 물론이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 내지 도 4는 종래기술에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 도면.
도 5는 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
110: 코어기판
120: 접착층
130: 제1 절연체
132: 보강재
134: 하부 수지층
136: 상부 수지층
130': 제2 절연체
140: 전자소자
Claims (4)
- 캐비티에 의해 관통되며, 표면에 회로패턴이 마련된 코어기판을 제공하는 단계;상기 코어기판의 하면에 상기 캐비티를 커버하는 접착층을 부착하는 단계;상기 캐비티에 상응하는 상기 접착층의 상면에 전자소자를 배치하는 단계;상기 캐비티가 충전되도록, 보강재를 중심으로 상하에 각각 상부 수지층과 하부 수지층이 형성된 절연체를 상기 코어기판의 상면에 적층하는 단계를 포함하되,상기 절연체는, 상기 하부 수지층이 상기 상부 수지층보다 두꺼운 비대칭 형상인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 하부 수지층의 두께는 상기 상부 수지층의 두께의 2배 내지 5배인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
- 인쇄회로기판의 제조에 이용되는 절연체로서,보강재의 상하에 각각 적층된 상부 수지층과 하부 수지층을 포함하되,상기 하부 수지층은 상기 상부 수지층보다 두꺼운 것을 특징으로 하는 절연체.
- 제3항에 있어서,상기 하부 수지층의 두께는 상기 상부 수지층의 두께의 2배 내지 5배인 것을 특징으로 하는 절연체.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090114119A KR101056156B1 (ko) | 2009-11-24 | 2009-11-24 | 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 |
| US12/774,432 US20110123808A1 (en) | 2009-11-24 | 2010-05-05 | Insulator and manufacturing method for printed circuit board having electro component |
| CN 201010185193 CN101951733B (zh) | 2009-07-08 | 2010-05-20 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
| TW99116139A TWI405511B (zh) | 2009-07-08 | 2010-05-20 | 具有電子部件的印刷電路板以及其製造方法 |
| JP2010128810A JP5202579B2 (ja) | 2009-07-08 | 2010-06-04 | 電子素子内蔵型印刷回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090114119A KR101056156B1 (ko) | 2009-11-24 | 2009-11-24 | 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110057643A true KR20110057643A (ko) | 2011-06-01 |
| KR101056156B1 KR101056156B1 (ko) | 2011-08-11 |
Family
ID=44062303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090114119A KR101056156B1 (ko) | 2009-07-08 | 2009-11-24 | 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110123808A1 (ko) |
| KR (1) | KR101056156B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150008771A (ko) * | 2013-07-15 | 2015-01-23 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013069807A (ja) | 2011-09-21 | 2013-04-18 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
| KR101326999B1 (ko) | 2012-03-07 | 2013-11-13 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| KR101382811B1 (ko) | 2012-03-14 | 2014-04-08 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| US20130258623A1 (en) * | 2012-03-29 | 2013-10-03 | Unimicron Technology Corporation | Package structure having embedded electronic element and fabrication method thereof |
| KR102139755B1 (ko) * | 2015-01-22 | 2020-07-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| GB2535763B (en) * | 2015-02-26 | 2018-08-01 | Murata Manufacturing Co | An embedded magnetic component device |
| US9433091B1 (en) | 2015-10-21 | 2016-08-30 | International Business Machines Corporation | Customizing connections of conductors of a printed circuit board |
| US10424547B2 (en) | 2017-08-30 | 2019-09-24 | Advanced Semiconductor Engineering Inc. | Semiconductor device package and a method of manufacturing the same |
| JP2021022615A (ja) * | 2019-07-25 | 2021-02-18 | イビデン株式会社 | プリント配線板 |
| CN113727528B (zh) * | 2021-09-03 | 2022-10-25 | 中国振华集团云科电子有限公司 | 一种薄壁连襟多级台阶腔体htcc电路板及其制备方法 |
| KR20230082278A (ko) * | 2021-12-01 | 2023-06-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512182B2 (en) * | 2001-03-12 | 2003-01-28 | Ngk Spark Plug Co., Ltd. | Wiring circuit board and method for producing same |
| JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
| WO2007052674A1 (ja) * | 2005-11-02 | 2007-05-10 | Ibiden Co., Ltd. | 半導体装置用多層プリント配線板及びその製造方法 |
| MY150139A (en) * | 2007-01-29 | 2013-11-29 | Sumitomo Bakelite Co | Laminated body, method of manufacturing substrate, substrate and semiconductor device |
| KR100821154B1 (ko) * | 2007-07-11 | 2008-04-14 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| KR100945285B1 (ko) * | 2007-09-18 | 2010-03-03 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조 방법 |
| JP2009246026A (ja) * | 2008-03-28 | 2009-10-22 | Sekisui Chem Co Ltd | ペースト状接着剤及びこの接着剤を用いた電子部品内蔵基板の製造方法 |
-
2009
- 2009-11-24 KR KR1020090114119A patent/KR101056156B1/ko active IP Right Grant
-
2010
- 2010-05-05 US US12/774,432 patent/US20110123808A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150008771A (ko) * | 2013-07-15 | 2015-01-23 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101056156B1 (ko) | 2011-08-11 |
| US20110123808A1 (en) | 2011-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056156B1 (ko) | 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 | |
| JP6373574B2 (ja) | 回路基板及びその製造方法 | |
| KR101015704B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
| US20100163290A1 (en) | Printed wiring board and method for manufacturing the same | |
| KR100999531B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| US20140078703A1 (en) | Printed Circuit Board and Method for Manufacturing the Same | |
| KR100859004B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
| JPWO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
| JP5202579B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| JP2010129992A (ja) | 配線基板 | |
| KR101038482B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| KR101874992B1 (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
| JP2017050313A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2013110329A (ja) | コンデンサモジュール内蔵配線基板 | |
| JPWO2014125567A1 (ja) | 部品内蔵基板及びその製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| JP2019067858A (ja) | プリント配線板及びその製造方法 | |
| KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
| JP2013016780A (ja) | 多層配線基板の製造方法 | |
| KR100725481B1 (ko) | 전자 소자 내장형 인쇄회로기판 및 그 제조 방법 | |
| JP2020004930A (ja) | プリント配線板 | |
| KR20130046716A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101084776B1 (ko) | 전자소자 내장 기판 및 그 제조방법 | |
| KR101397303B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150707 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160704 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 9 |