KR101874992B1 - 부품 내장형 인쇄회로기판 및 이의 제조방법 - Google Patents

부품 내장형 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101874992B1
KR101874992B1 KR1020110146877A KR20110146877A KR101874992B1 KR 101874992 B1 KR101874992 B1 KR 101874992B1 KR 1020110146877 A KR1020110146877 A KR 1020110146877A KR 20110146877 A KR20110146877 A KR 20110146877A KR 101874992 B1 KR101874992 B1 KR 101874992B1
Authority
KR
South Korea
Prior art keywords
metal core
cavity
layer
electronic component
copper
Prior art date
Application number
KR1020110146877A
Other languages
English (en)
Other versions
KR20130078107A (ko
Inventor
이진원
정율교
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110146877A priority Critical patent/KR101874992B1/ko
Priority to TW101140277A priority patent/TWI602481B/zh
Priority to JP2012266910A priority patent/JP6189592B2/ja
Publication of KR20130078107A publication Critical patent/KR20130078107A/ko
Application granted granted Critical
Publication of KR101874992B1 publication Critical patent/KR101874992B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Abstract

본 발명은 부품 내장형 인쇄회로기판의 제조방법에 관한 것이다.
본 발명의 부품 내장형 인쇄회로기판의 제조방법은, 동박 적층판(CCL)을 준비하는 단계; 동박 적층판의 상면에 도금에 의해 캐비티가 구비된 메탈 코어를 형성하는 단계; 상기 캐비티에 전자부품을 삽입하는 단계; 상기 전자부품 상면과 메탈 코어 상부에 절연층을 형성하는 단계; 및 상기 절연층 상부에 금속층을 형성하고, 상기 금속층과 상기 메탈 코어 하면측에 형성된 동박층을 에칭하여 패턴을 형성하는 단계;를 포함한다.

Description

부품 내장형 인쇄회로기판 및 이의 제조방법{A PRINTED CIRCUIT BOARD COMPRISING EMBEDED ELECTRONIC COMPONENT WITHIN AND A METHOD FOR MANUFACTURING THE SAME }
본 발명은 부품 내장형 인쇄회로기판 및 이의 제조방법에 관한 것으로서, 보다 자세하게는 방열 특성을 향상시키고 휨 현상을 개선한 부품 내장형 인쇄회로기판 및 이의 제조방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 다기능이 요구됨과 아울러 경박단소화되면서 이에 대한 기술적 요구에 부응하여 IC, 반도체칩 또는 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.
일반적인 부품 내장 인쇄회로기판은 통상적으로 기판의 절연층에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다. 이 후에 캐비티 내부와 전자부품이 삽입된 절연층 상에 프리프레그 등의 접착성 수지를 도포하여 전자부품이 고정됨과 아울러 절연층을 형성하도록 하며, 절연층에 비아홀 또는 관통홀이 형성되어 전자부품이 외부기기와 도통할 수 있도록 한다.
이때, 상기 비아홀 또는 관통홀 내부와 그 상부에는 도금층과 패턴이 형성되어 기판에 내장된 전자부품과 전기적 연결 수단으로 이용되며, 절연층을 기판의 상, 하면에 순차적으로 적층하여 전자부품이 내장된 다층 인쇄회로기판이 제작될 수 있다.
이와 같은 전자부품 내장 인쇄회로기판은 전자부품의 외부를 주로 절연층이 감싸고 있기 때문에 전자부품에서 발생되는 열을 효과적으로 배출하기 어려운 문제점이 있다.
이러한 문제점을 해결하기 위하여 전자부품이 내장되는 코어를 메탈 재질을 이용하여 형성함으로써, 전자부품의 방열 효율을 향상시킬 수 있으나, 통상적으로 메탈 코어를 사용하는 경우에는 메탈 재질의 코어 기판에 관통홀을 형성하고 그 내부에 전자부품이 삽입되기 때문에 관통홀에 전자부품을 삽입할 때 전자부품을 지지하기 위한 별도의 캐리어가 필요하며, 캐리어를 이용한 인쇄회로기판의 제작시 그 제작 공정이 까다롭고 공수가 증가되는 단점이 있다.
대한민국 공개특허 제2008-079388호
따라서, 본 발명은 종래 부품 내장 인쇄회로기판의 제조방법에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 도금에 의해 캐비티가 형성된 메탈 코어를 형성하여 내부에 전자부품을 삽입하고, 메탈 코어와 전자부품이 외부의 금속 패턴과 비아를 통해 전기적으로 연결됨에 의해서 내부의 열이 효율적으로 배출될 수 있도록 한 부품 내장 인쇄회로기판 및 이의 제조방법이 제공됨에 발명의 목적이 있다.
또한, 본 발명의 상기 목적은 메탈 코어 상, 하부에 적층되는 절연층의 두께를 동일하게 함으로써, 인쇄회로기판의 제작 공정시 휨 현상이 개선될 수 있도록 한 부품 내장 인쇄회로기판 및 이의 제조방법에 제공됨에 있다.
본 발명의 상기 목적은, 동박 적층판(CCL)을 준비하는 단계; 동박 적층판의 상면에 도금에 의해 캐비티가 구비된 메탈 코어를 형성하는 단계; 상기 캐비티에 전자부품을 삽입하는 단계; 상기 전자부품 상면과 메탈 코어 상부에 절연층을 형성하는 단계; 및 상기 절연층 상부에 금속층을 형성하고, 상기 금속층과 상기 메탈 코어 하면측에 형성된 동박층을 에칭하여 패턴을 형성하는 단계;를 포함하는 부품 내장 인쇄회로기판의 제조방법에 의해서 달성된다.
상기 메탈 코어를 형성하는 단계는, 상기 동박 적층판의 상, 하면에 드라이 필름(D/F)을 라미네이션하는 단계; 상부 드라이 필름을 노광, 현상하여 캐비티 형성 영역 이외의 영역을 제거하는 단계; 상기 캐비티 형성 영역 이외의 영역에 도금층을 성장시키는 단계; 및 상기 캐비티 형성 영역의 드라이 필름을 제거하여 상기 캐비티를 형성하는 단계;를 더 포함할 수 있다.
이때, 상기 드라이 필름을 라미네이션하는 단계에서, 상기 드라이 필름은 상기 동박 적층판의 상면에만 형성될 수 있다.
상기 캐비티에 전자부품을 삽입하는 단계에서, 상기 전자부품은 접착 수단이 개재되어 상기 캐비티의 저면에 고정될 수 있다. 상기 접착 수단은 접착제 또는 접착필름으로 구성될 수 있다. 또한, 상기 접착 수단은 열전도 필러들이 포함된 접착제로 구성될 수 있으며, 열전도성 재질의 접착 필름으로 구성될 수 있다.
또한, 상기 메탈 코어 상부에 절연층을 형성하는 단계에서, 상기 절연층은 전자부품이 삽입되는 상기 메탈 코어의 하면에 형성된 상기 동박 적층판을 구성하는 절연재와 동일한 두께로 형성되도록 할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 부품 내장 인쇄회로기판 및 이의 제조방법은 전자부품이 삽입되는 코어가 메탈 재질로 구성되고, 전자부품과 메탈 재질의 코어가 비아 등을 통해 전기적으로 연결됨에 따라 전자부품의 방열 특성을 현저히 향상되는 장점이 있다.
또한, 본 발명은 메탈 코어 상, 하부에 적층된 절연층의 두께를 동일하게 형성함과 더불어 메탈 코어를 사용함으로써, 기판 제작시 휨(warpage)이 발생되는 것을 방지할 수 있는 작용효과를 발휘할 수 있다.
또한, 본 발명은 전자부품이 내장된 인쇄회로기판의 제작시 동박 적층판(CCL) 상부의 동박층 상에 도금을 통해 메탈 코어가 형성되도록 함에 따라 메탈 코어에 형성된 캐비티 내에 전자부품 삽입시 동박층 상에 전자부품이 지지되도록 함으로써, 전자부품을 지지하는 별도의 캐리어와 캐리어를 이용한 전자부품 삽입 공정 및 캐리어의 제거 공정을 생략할 수 있기 때문에 제조 공정을 단축시키고, 생산성을 향상시킬 수 있는 이점이 있다.
도 1 내지 도 7은 본 발명에 따른 부품 내장 인쇄회로기판의 제조방법이 도시된 공정도로서,
도 1은 본 발명에 따른 인쇄회로기판의 제조 공정 중 동박 적층판이 준비된 단계의 단면도이고,
도 2는 본 발명에 따른 인쇄회로기판의 제조 공정 중 동박 적층판에 드라이 필름이 적층된 단계의 단면도이며,
도 3은 본 발명에 따른 인쇄회로기판의 제조 공정 중 드라이 필름의 일부가 제거된 단계의 단면도이고,
도 4는 본 발명에 따른 인쇄회로기판의 제조 공정 중 메탈 코어를 형성하는 단계의 단면도이며,
도 5는 본 발명에 따른 인쇄회로기판의 제조 공정 중 메탈 코어에 전자부품이 삽입되는 단계의 단면도이고,
도 6은 본 발명에 따른 인쇄회로기판의 제조 공정 중 메탈 코어 상부에 빌드업하는 단계의 단면도이며,
도 7은 본 발명에 따른 인쇄회로기판의 제조 공정 중 절연층 상에 패턴을 형성하는 단계의 단면도이다.
본 발명에 따른 부품 내장 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
본 발명에 따른 부품 내장 인쇄회로기판의 제조방법은 양면에 동박층이 형성된 동박 적층판을 이용하여 동박 적층판 상에 도금에 의한 금속층을 성장시켜 메탈 코어를 형성하고, 메탈 코어 내에 전자부품을 삽입하여 방열 특성이 향상된 부품 내장 인쇄회로기판이 제작되도록 할 수 있다.
먼저, 도 1 내지 도 7은 본 발명에 따른 부품 내장 인쇄회로기판의 제조방법이 도시된 공정도이다.
도 1은 본 발명에 따른 인쇄회로기판의 제조 공정 중 동박 적층판이 준비된 단계의 단면도로서, 도시된 바와 같이 본 발명에 따른 부품 내장 인쇄회로기판은 먼저, 절연재(101)의 양면에 동박층(102)이 피복된 동박 적층판(100, CCL : Copper Cladded Layer)을 준비한다.
다음, 도 2는 본 발명에 따른 인쇄회로기판의 제조 공정 중 동박 적층판에 드라이 필름이 적층된 단계의 단면도로서, 상기 동박 적층판(100)의 상, 하면에 소정의 두께로 드라이 필름(110)을 라미네이션한다. 이때, 상기 드라이 필름(110)은 동박 적층판(100)의 상면에만 적층될 수도 있다. 상기 드라이 필름(100)이 동박 적층판(100) 상에만 적층 가능한 이유는, 드라이 필름(110)을 통해 이 후 공정에서 전자부품이 내장되는 캐비티가 형성된 메탈 코어가 동박 적층판(100) 상에서 도금에 의해 형성되기 때문이다.
상기 동박 적층판(100) 상에 라이네이션된 드라이 필름(110) 상면에는 패턴 형상에 따라 제작되는 마스크(111)가 적층될 수 있다. 상기 마스크(111)는 이 후 공정에서 형성될 캐비티 형성 영역을 지정하는 크기와 면적으로 이루어질 수 있다.
다음으로, 도 3은 본 발명에 따른 인쇄회로기판의 제조 공정 중 드라이 필름의 일부가 제거된 단계의 단면도로서, 본 공정에서는 동박 적층판(100)에 적층된 드라이 필름(110)의 일부를 노광, 현상에 의해 제거할 수 있다. 이때, 상기 드라이 필름(110)은 마스크(111)가 복개된 영역을 제외한 영역이 노광, 현상 공정에 의해 제거될 수 있으며, 상기 마스크(111)가 복개되어 동박 적층판(100) 상에 남아있는 드라이 필름(110)의 폭은 이 후에 형성될 캐비티 및 캐비티 내부에 삽입되는 전자부품의 크기에 따라 결정될 수 있다.
다음으로, 도 4는 본 발명에 따른 인쇄회로기판의 제조 공정 중 메탈 코어를 형성하는 단계의 단면도로서, 본 공정에서는 동박 적층판(100)의 드라이 필름(110)이 제거된 영역에 도금 공정을 수행하여 메탈 코어(120)를 형성할 수 있다. 즉, 드라이 필름(110)이 제거된 동박 적층판(100)의 동박층(102) 상에 도금층(102a)을 성장시켜 상기 동박 적층판(100)의 동박층(102)과 일체를 이루는 메탈 코어(120)를 형성할 수 있다.
이때, 상기 도금층(102a)은 드라이 필름(110)의 높이와 동일한 높이로 형성됨이 바람직하며, 전자부품이 내장되면서도 박형의 기판 특성을 만족할 수 있도록 30 내지 40㎛의 두께로 형성됨이 바람직하다.
이와 같이 드라이 필름(110)이 노광, 현상에 의해 제거된 영역이 도금 공정에 의해 메탈 코어(120)를 형성하게 되면, 도금 공정을 통해 도금 두께를 용이하게 제어할 수 있는 장점이 있다. 즉, 종래의 메탈 코어를 포함하는 부품 내장 인쇄회로기판의 경우에는 그 제작 공정에서 통상 30 내지 40㎛ 두께의 메탈 코어를 이용한 전자부품 삽입시 전자부품을 지지하는 바닥면을 가지도록 메탈 코어를 가공하기가 어려워 메탈 코어의 일부분에 관통공을 형성하여 전자부품을 삽입하고, 전자부품을 별도로 지지하는 캐리어를 메탈 코어 하면에 부착한 상태에서 기판 제조 공정을 진행할 수 밖에 없고, 전자부품 삽입이 완료되면 캐리어를 제거하는 공정을 거칠 수 밖에 없었다. 따라서, 종래의 메탈 코어를 이용한 부품 내장 인쇄회로기판은 그 제조 공정이 복잡할 수 밖에 없어 생산성이 저하되는 문제점이 있다.
그러나, 본 발명은 동박 적층판(100)의 상면에 도금에 의해서 동박층(102)과 일체를 이루는 메탈 코어(120)가 형성됨에 따라 동박 적층판(100)의 동박층(102)이 전자부품을 지지하는 역할을 함에 의해서 별도의 캐리어를 구비하지 않아도 되며, 메탈 코어(120)에 삽입된 전자부품의 하면이 동박층(102)에 접촉 지지됨에 의해 방열 효율을 향상시킬 수 있다.
이때, 상기 동박 적층판(100)의 동박층(102)에 형성된 도금층(102a)은 구리(Cu) 재질로 형성될 수 있다.
그리고, 상기 동박 적층판(100) 상에 도금이 수행되는 공정은 전해 도금 또는 무전해 도금을 통해 수행될 수 있다.
이와 같이, 상기 동박 적층판(100) 상에 도금에 의한 메탈 코어(120)가 형성되면 동박 적층판(100) 상, 하면에 형성된 드라이 필름(110)을 제거하여 동박 적층판(100) 상에 캐비티(121)가 형성된 메탈 코어(120)가 제공될 수 있다.
한편, 상기의 드라이 필름을 제거하는 단계와 메탈 코어를 형성하는 단계의 공정 수행은 단위 인쇄회로기판이 군집으로 이루어진 판넬 형태에서 제작될 수 있다. 즉, 판넬 형태로 제공되는 동박 적층판의 상, 하면에 전체적으로 드라이 필름을 적층하고, 일정 간격으로 캐비티가 형성될 영역에 마스크를 복개하여 드라이 필름을 노광, 현상함에 의해서 일부의 드라이 필름을 제거한다. 그리고, 드라이 필름이 제거된 영역이 도금 공정에 구리 재질의 도금층(102a)으로 채워지도록 함에 의해서 판넬로 제작 가능함으로써, 공정 수행에 따른 가공비를 절감하고 판넬 방식으로 제작 후 대량의 단위 인쇄회로기판으로 제작 가능함에 따라 생산성이 향상될 수 있다.
다음으로, 도 5는 본 발명에 따른 인쇄회로기판의 제조 공정 중 메탈 코어에 전자부품이 삽입되는 단계의 단면도로서, 상기 메탈 코어(120) 내의 드라이 필름(110)을 제거하여 캐비티(121)를 형성할 수 있다.
또한, 상기 캐비티(121) 내에 전자부품(130)을 삽입하고, 상기 전자부품(130)을 캐비티(121) 내의 바닥면, 즉 동박 적층판(100)의 상부 동박층(102) 상에 밀착 결합하여 고정시킬 수 있다. 상기 전자부품(130)은 캐비티(121) 내의 바닥면에 접착수단(140)을 통해 고정될 수 있다.
이때, 상기 전자부품(130)은 IC, 반도체 칩 및 수동소자와 능동소자를 포함하는 다양한 형태의 칩으로 구성될 수 있다.
상기 접착수단(140)은 접착제 또는 접착필름 등으로 구성될 수 있다. 이때, 상기 접착수단(140) 중에서 액상의 접착제를 사용할 경우에는 전도성 페이스트가 적용될 수 있으며, 이 외에 열전도성이 우수한 재질로 형성될 수도 있다. 그리고, 상기 전도성 페이스트 내에 열전도 필러들이 포함된 페이스트가 적용될 수 있다.
그리고, 상기 접착수단(140) 중에서 접착필름을 사용할 경우에는 열전도성 재질의 접착필름이 적용되는 것이 바람직하다.
상기 접착수단(140)이 열전도성 재질 또는 열전도 필러들이 포함되는 페이스트를 사용하는 이유는 전자부품(140)의 캐비티(121) 내 고정시 메탈 코어(120)의 바닥면과 전자부품(140)의 접촉 면적을 늘림과 아울러 전자부품에서 발생되는 열을 금속 재질의 바닥면과 메탈 코어(120)를 통해 방열효과를 향상시키기 위함이다.
다음으로, 도 6은 본 발명에 따른 인쇄회로기판의 제조 공정 중 메탈 코어 상부에 빌드업하는 단계의 단면도로서, 전자부품(130)이 삽입된 캐비티(121)와 메탈 코어(120)의 상면에 절연층(150)을 형성하고, 상기 절연층(150) 상부에 금속층(160)을 더 형성할 수 있다. 이때, 상기 금속층(160)은 동박 적층판(100)의 하면에 형성된 동박층(102)과 동일한 구리(Cu) 재질로 형성될 수 있다. 그리고, 상기 절연층(150)은 메탈 코어(120) 하면의 동박 적층판(100)에 형성된 절연재(101)와 동일한 두께로 형성될 수 있다. 따라서, 상기 메탈 코어(120) 상, 하부에 형성된 절연 재질의 두께를 동일하게 함에 의해서 인쇄회로기판의 제작 공정에서 휨 발생을 억제할 수 있다.
이때, 상기 절연층(150)은 캐비티(121)의 내부에도 주입되어 캐비티(121) 내에 삽입된 전자부품(130)의 주변부에 채워짐에 의해서 캐비티(121) 내에 삽입된 전자부품(130)의 고정이 이루어지도록 할 수 있다.
마지막으로, 도 7은 본 발명에 따른 인쇄회로기판의 제조 공정 중 절연층 상에 회로패턴을 형성하는 단계의 단면도로서, 도시된 바와 같이 메탈 코어(120) 상, 하면 상에 형성된 절연층(150)과 절연재(101)를 관통하는 비아(170)를 형성할 수 있다. 이때, 비아(170)를 형성하는 방법은 다양한 방식이 적용될 수 있으나, 대표적으로는 절연층(150)과 절연재(101)를 관통하여 비아(170) 바닥면을 통해 전자부품(130)의 전극 및 메탈 코어(120) 상면이 노출되도록 레이져 가공을 통해 비아(170)를 형성될 수 있다.
또한, 상기 비아(170)의 내부는 필(fill) 도금에 의해서 메탈 코어(120) 및 메탈 코어(120) 내부에 삽입된 전자부품(130)이 동박층(102) 및 금속층(160)과 전기적으로 접속되어 층간 연결이 이루어지도록 할 수 있다.
그리고, 메탈 코어(120) 상, 하면의 절연층(150)과 절연재(101)에 형성된 비아(170)와 전기적으로 연결되게 상기 절연층(150)과 절연재(101) 상에 형성된 금속층(160)과 동박층(102)을 각각 패터닝되어 소정 형태의 회로 패턴(180)으로 구성될 수 있다.
이때, 상기 금속층(160)과 동박층(102)의 회로 패턴(180) 형성 공정은 에칭에 의한 텐팅(tenting) 공정에 의해서 형성될 수 있으며, 얇은 구리(Cu) 포일 상에 화학동 처리 후 드라이 필름을 통해 패턴이 형성될 부분을 오픈시켜 전해도금이 수행되는 MSAP(Modified Semi-Additive Process) 공정에 의해 형성될 수 있다.
또한, 다른 공정으로 절연층 상에 직접 화학동 처리 후 드라이 필름을 통해 패턴이 형성될 부분을 오픈시켜 전해도금이 수행되는 SAP(Semi-Additive Process) 공정에 의해 형성될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재되는 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100. 동박 적층판
101. 절연재
102. 동박층
110. 드라이 필름
120. 메탈 코어
121. 캐비티
130. 전자부품
140. 접착수단
150. 절연층
160. 금속층
170. 비아
180. 회로 패턴

Claims (22)

  1. 절연재의 상하부에 동박층이 적층된 동박 적층판(CCL)을 준비하는 단계;
    동박 적층판의 상면에 도금에 의해 캐비티가 구비된 메탈 코어를 형성하는 단계;
    상기 캐비티에 전자부품을 삽입하는 단계;
    상기 전자부품 상면과 메탈 코어 상부에 절연층을 형성하는 단계; 및
    상기 절연층 상부에 금속층을 형성하고, 상기 금속층과 상기 동박 적층판의 하부 동박층을 패터닝하여 회로 패턴을 형성하는 단계;
    를 포함하는 부품 내장형 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 메탈 코어를 형성하는 단계는,
    상기 동박 적층판의 상, 하면에 드라이 필름(D/F)을 라미네이션하는 단계;
    상부 드라이 필름을 노광, 현상하여 캐비티 형성 영역 이외의 영역을 제거하는 단계;
    상기 캐비티 형성 영역 이외의 영역에 도금층을 성장시키는 단계; 및
    상기 캐비티 형성 영역의 드라이 필름을 제거하여 상기 캐비티를 형성하는 단계;를 더 포함하는 부품 내장형 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 드라이 필름을 라미네이션하는 단계에서,
    상기 드라이 필름은 상기 동박 적층판의 상면에만 형성되는 부품 내장형 인쇄회로기판의 제조방법.
  4. 제2항에 있어서,
    상기 캐비티 형성 영역 이외의 영역에 도금층을 성장시키는 단계에서,
    상기 도금층은 전해 도금 또는 무전해 도금에 의해 형성되는 부품 내장형 인쇄회로기판의 제조방법.
  5. 제2항에 있어서,
    상기 동박 적층판 상에 형성되는 상기 도금층은 구리(Cu) 재질로 형성되는 부품 내장형 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 캐비티에 전자부품을 삽입하는 단계에서,
    상기 전자부품은 접착수단이 개재되어 상기 캐비티의 저면에 고정되는 부품 내장형 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 접착수단은, 접착제 또는 접착필름 중 어느 하나로 구성된 부품 내장형 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 접착제는 열전도 필러가 포함된 전도성 페이스트로 구성된 부품 내장형 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 접착필름은 열전도성 재질로 구성되는 부품 내장형 인쇄회로기판의 제조방법.
  10. 제1항에 있어서,
    상기 메탈 코어 상부에 절연층을 형성하는 단계에서,
    상기 절연층은 상기 전자부품이 삽입되는 상기 메탈 코어의 하면에 형성된 상기 동박 적층판을 구성하는 절연재와 동일한 두께로 형성되는 부품 내장형 인쇄회로기판의 제조방법.
  11. 캐비티를 구비하는 메탈 코어;
    상기 캐비티 내의 하부면 상에 지지되게 내장되는 전자부품;
    상기 전자부품이 복개되게 상기 메탈 코어의 상면에 적층되는 절연층;
    상기 절연층 상면에 형성된 제1 회로 패턴; 및
    상기 메탈 코어 하면에 적층된 절연재의 하면에 형성된 제2 회로 패턴;
    을 포함하고,
    상기 메탈 코어는,
    상기 전자부품이 안착되어 지지되는 동박층; 및
    상기 동박층 상에 형성된 도금층;
    을 포함하는 부품 내장형 인쇄회로기판.
  12. 삭제
  13. 제11항에 있어서,
    상기 메탈 코어는, 상기 절연재 상에 형성된 상기 동박층 상면에 상기 도금층의 성장에 의해서 형성된 부품 내장형 인쇄회로기판.
  14. 제13항에 있어서,
    상기 메탈 코어는, 상기 동박층 상에 상기 캐비티의 형성 영역을 제외한 영역에 상기 도금층의 성장에 의해서 형성된 부품 내장형 인쇄회로기판.
  15. 제13항에 있어서,
    상기 도금층은 구리(Cu) 재질로 형성된 부품 내장형 인쇄회로기판.
  16. 제13항에 있어서,
    상기 메탈 코어의 상기 도금층 성장 높이는 상기 전자부품의 상면과 동일하거나 더 높게 형성된 부품 내장형 인쇄회로기판.
  17. 제13항에 있어서,
    상기 도금층은 전해 도금 또는 무전해 도금에 의해 형성된 부품 내장형 인쇄회로기판.
  18. 제11항에 있어서,
    상기 전자부품은, 접착수단이 개재되어 상기 캐비티 바닥면의 상기 동박층 상에 고정되는 부품 내장형 인쇄회로기판.
  19. 제18항에 있어서,
    상기 접착수단은, 접착제 또는 접착필름 중 어느 하나로 구성된 부품 내장형 인쇄회로기판.
  20. 제19항에 있어서,
    상기 접착제는 열전도 필러가 포함된 전도성 페이스트로 구성된 부품 내장형 인쇄회로기판.
  21. 제19항에 있어서,
    상기 접착필름은 열전도성 재질로 구성되는 부품 내장형 인쇄회로기판.
  22. 제11항에 있어서,
    상기 절연층은 상기 메탈 코어의 하면에 구비된 상기 절연재와 동일한 두께로 형성된 부품 내장형 인쇄회로기판.
KR1020110146877A 2011-12-30 2011-12-30 부품 내장형 인쇄회로기판 및 이의 제조방법 KR101874992B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110146877A KR101874992B1 (ko) 2011-12-30 2011-12-30 부품 내장형 인쇄회로기판 및 이의 제조방법
TW101140277A TWI602481B (zh) 2011-12-30 2012-10-31 嵌入電子元件之印刷電路板及其製造方法
JP2012266910A JP6189592B2 (ja) 2011-12-30 2012-12-06 部品組込み型印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110146877A KR101874992B1 (ko) 2011-12-30 2011-12-30 부품 내장형 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130078107A KR20130078107A (ko) 2013-07-10
KR101874992B1 true KR101874992B1 (ko) 2018-07-06

Family

ID=48991157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110146877A KR101874992B1 (ko) 2011-12-30 2011-12-30 부품 내장형 인쇄회로기판 및 이의 제조방법

Country Status (3)

Country Link
JP (1) JP6189592B2 (ko)
KR (1) KR101874992B1 (ko)
TW (1) TWI602481B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102439483B1 (ko) * 2015-10-08 2022-09-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6516065B2 (ja) * 2016-04-26 2019-05-22 株式会社村田製作所 樹脂多層基板の製造方法
JP6716363B2 (ja) * 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
JP2020161781A (ja) * 2019-03-28 2020-10-01 Tdk株式会社 電子部品内蔵構造体
CN110931368B (zh) * 2019-11-28 2021-04-30 深圳扬兴科技有限公司 一种半导体封装结构及其制备方法
JP2020141152A (ja) * 2020-06-10 2020-09-03 株式会社アムコー・テクノロジー・ジャパン 半導体アセンブリおよび半導体アセンブリの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
KR100997199B1 (ko) * 2008-07-21 2010-11-29 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
KR101047485B1 (ko) * 2009-10-29 2011-07-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール

Also Published As

Publication number Publication date
TWI602481B (zh) 2017-10-11
KR20130078107A (ko) 2013-07-10
JP6189592B2 (ja) 2017-08-30
JP2013140955A (ja) 2013-07-18
TW201328463A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2007142403A (ja) プリント基板及びその製造方法
JP2008131039A (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2007096314A (ja) ワイヤボンディングパッド面とボールパッド面の回路層の厚さが異なる半導体パッケージ基板およびその製造方法
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
JP2008016844A (ja) プリント基板及びその製造方法
KR20140086824A (ko) 배선 기판의 제조 방법
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4384157B2 (ja) キャビティを備えた基板の製造方法
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR100905642B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20120137201A (ko) 티에스브이 공법이 적용된 전자부품 내장형 인쇄회로기판 및 제조방법
KR101151347B1 (ko) 칩 내장형 인쇄회로기판 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right