KR101436827B1 - 인쇄회로기판 및 제조방법 - Google Patents

인쇄회로기판 및 제조방법 Download PDF

Info

Publication number
KR101436827B1
KR101436827B1 KR1020130027842A KR20130027842A KR101436827B1 KR 101436827 B1 KR101436827 B1 KR 101436827B1 KR 1020130027842 A KR1020130027842 A KR 1020130027842A KR 20130027842 A KR20130027842 A KR 20130027842A KR 101436827 B1 KR101436827 B1 KR 101436827B1
Authority
KR
South Korea
Prior art keywords
copper
component
cavity
insulating material
etching
Prior art date
Application number
KR1020130027842A
Other languages
English (en)
Inventor
박재현
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020130027842A priority Critical patent/KR101436827B1/ko
Application granted granted Critical
Publication of KR101436827B1 publication Critical patent/KR101436827B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 (a) 제1 절연재를 사이에 두고 양면에 제1 동박과 캐리어포일이 피복된 코어기판의 일측 면의 캐리어포일, 제1 동박과 제1 절연재를 차례로 식각하여, 반대측 면의 제1 동박과 캐리어포일을 바닥면으로 하는 캐비티를 형성하는 단계; (b) 상기 캐비티 속에 부품을 수납해서 반대측 제1 동박 바닥면에 상기 부품을 안착시키는 단계; (c) 상기 부품이 안착된 캐비티 속을 액상의 제2 절연재로 충진하고 경화함으로써 부품을 고정하는 단계; (d) 캐리어 포일을 제거하고 캐비티를 충진하고 있는 제2 절연재 표면을 식각해서 상기 부품의 단자 표면을 노출하는 단계; (e) 상기 제1 동박을 식각 제거하는 단계; (f) 상기 부품이 매립된 코어기판에 화학동을 실시하여 노출표면에 구리 씨앗층을 전면 도포하고, 구리 씨앗층 위에 도금마스크를 형성하고 코어기판 양면에 전기동도금을 실시해서 상기 부품의 단자 위에 제2 동박을 형성하는 단계; (g) 상기 도금마스크를 박리 제거하고 플래시 에칭을 실시함으로써 노출된 구리 씨앗층을 식각 제거하여, 코어기판의 양면에 부품단자를 연결한 회로를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.

Description

인쇄회로기판 및 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 부품내장형 인쇄회로기판(Embedded Printed Circuit Board) 및 제조공법에 관한 것으로서, 특히 양면 부품내장형 인쇄회로기판, 2층 부품내장형 인쇄회로기판 공법에 관한 것이다.
반도체 칩과 같은 부품(component)을 기판의 표면에 실장하는 대신에, 부품을 인쇄회로기판 속에 내장하면 회로의 집적도를 증가시킬 수 있고 신호잡음 등 기생성분을 감소시킬 수 있어서, 부품내장형 인쇄회로기판에 관한 기술이 인쇄회로기판 제조업계의 관심을 끌고 있다. 이하에서, 기판에 내장하는 부품을 칩이라고도 칭하며 용어를 혼용하여 사용하기로 한다.
도1은 종래기술에 따른 전형적인 부품내장형 인쇄회로기판을 나타낸 도면이다. 종래기술에 따른 부품내장형 인쇄회로기판은 코어(100)에 캐비티를 형성하고 코어의 하부면에 접착성 테이프(도시생략)를 밀착하고, 칩(200)을 캐비티 속에 내장한 후 절연재과 동박(120, 140)을 적층하고, 매립된 칩(100)과의 전기적 접속을 위한 비아홀을 가공하여 연결된 동박회로를 외층에 형성하므로, 필연적으로 4층(120, 140, 220, 221)의 구조를 지니게 된다.
따라서, 기판의 경박단소화가 요구되는 최근의 전자제품에 부응하기 위해서, 종래기술에 따른 4층의 부품내장형 인쇄회로기판의 경우 기판 두께를 얇게 만드는데 기술상 한계가 있으므로, 2층 또는 양면으로 부품내장형 인쇄회로기판을 구현하는 것이 바람직하다.
1. 대한민국 특허공개 제10-2006-0005348호. 2. 대한민국 특허공개 제10-2011-0011614호. 3. 대한민국 특허공개 제10-2013-0003917호. 4. 대한민국 특허공개 제10-2012-0134265호.
본 발명의 제1 목적은 2층 또는 양면 부품내장형 인쇄회로기판 제조기술을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 별도의 접착 테이프 또는 적층 공정없이 부품내장형 인쇄회로기판을 제조하는 공법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 코어기판은 절연재를 사이에 두고 양면에 동박이 피복된 동박적층판(CCL)의 표면에 캐리어 포일(carrier foil)이 덮혀 있는 코어기판을 사용하는 것을 특징으로 한다. CCL 동박은 두께가 2 ~ 3 ㎛ 정도의 얇은 박판이고, 캐리어 포일은 두께가 수십 내지 수백 마이크로미터가 될 수 있다.
본 발명에 따른 코어기판에의 일 표면의 캐리어 포일과 동박을 식각 제거함으로써 캐비티를 형성할 부위의 절연재 표면을 노출시킨다. 이어서, CNC 드릴 또는 레이저 드릴을 실시해서 절연재를 식각 제거함으로써 캐비티를 형성한다. 이 때에, 반대 측의 동박은 손상되지 않도록 하여 캐비티의 바닥면을 형성한다.
이어서, 캐비티 속에 부품을 밀어 넣어 캐비티 바닥면에 부품을 안착시킨다. 캐비티의 크기는 부품의 크기보다 약간 크도록 해서, 부품이 캐비티 속에서 자유롭게 움직이지는 않되 쉽게 캐비티 속에 자리잡을 수 있도록 한다.
본 발명의 양호한 실시예로서, 부품의 전극이 충분히 커서 캐비티와 부품간의 공간여유로 정렬에 어려움이 생기지 않도록 한다. 본 발명의 양호한 실시예로서, 코어기판의 두께는 부품의 두께와 같거나 또는 비슷해서, 부품이 캐비티 속에 안착되었을 때에 부품의 높이가 동박적층판의 동박 높이 정도에 이르게 하는 것이 바람직하다. 이렇게 함으로써, 비아 없이 직접 패드를 형성하는 것을 특징으로 한다.
본 발명은 캐비티 속의 바닥면 동박에 안착한 부품을 고정시키기 위하여 진공 라미네이션 또는 프린팅 방식으로 수지 또는 기타 액상의 절연재를 캐비티 속에 채워넣는 것을 특징으로 한다. 캐비티 속에 채워진 액상의 수지는 열에 의해 경화되어 부품을 견고하게 고정한다. 이어서, 캐리어 포일을 제거하고 캐비티 영역에 돌출된 수지를 디스미어 공정 또는 플라즈마 식각 방식으로 제거한다.
이어서, 코어기판을 관통하는 비아홀을 제작할 수 있다. 코어기판을 관통하는 비아홀을 형성하고 나면, 디스미어 공정 또는 플라즈마 공정을 실시해서 잔사를 제거한다.
이어서, 기판의 양표면에 존재하는 동박을 완전히 제거하고 기판 전면에 화학동을 실시함으로써 구리 씨앗층을 형성한다. 구리 씨앗층 위에 드라이필름을 밀착하고 노광, 현상, 식각을 진행함으로써 도금레지스트를 형성한다. 전기동도금을 실시해서 양면에 동박을 형성하고, 드라이필름을 박리 제거하고 플래시 에칭을 실시함으로써 회로를 형성한다. 최종적으로 솔더레지스트를 프린트 한다.
본 발명은 2층의 양면구조 형태의 부품내장형 인쇄회로기판을 제공함으로써 기판의 두께를 얇게 만들 수 있다. 또한, 종래기술과 달리 부품을 캐비티 내에 고정하기 위하여 접착 테이프 또는 접착제를 사용하지 않으므로 공정이 단순화되며, 적층공정을 사용하지 않으므로 불량률을 낮추고 공정비용을 절감하는 효과가 있다. 본 발명은 별도의 적층성형 공정이 없이도 양면 기판의 내부에 부품을 내장하는 효과가 있다. 본 발명은 SAP 공법을 사용해서 캐비티를 충진하고 있는 수지 위에도 회로, 패드를 형성하는 장점이 있다.
도1은 종래기술에 따라 부품내장형 인쇄회로기판을 나타낸 도면.
도2a 내지 도2q는 본 발명에 따른 부품내장형 제조공법을 나타낸 도면.
본 발명은 (a) 제1 절연재를 사이에 두고 양면에 제1 동박과 캐리어포일이 피복된 코어기판의 일측 면의 캐리어포일, 제1 동박과 제1 절연재를 차례로 식각하여, 반대측 면의 제1 동박과 캐리어포일을 바닥면으로 하는 캐비티를 형성하는 단계; (b) 상기 캐비티 속에 부품을 수납해서 반대측 제1 동박 바닥면에 상기 부품을 안착시키는 단계; (c) 상기 부품이 안착된 캐비티 속을 액상의 제2 절연재로 충진하고 경화함으로써 부품을 고정하는 단계; (d) 캐리어 포일을 제거하고 캐비티를 충진하고 있는 제2 절연재 표면을 식각해서 상기 부품의 단자 표면을 노출하는 단계; (e) 상기 제1 동박을 식각 제거하는 단계; (f) 상기 부품이 매립된 코어기판에 화학동을 실시하여 노출표면에 구리 씨앗층을 전면 도포하고, 구리 씨앗층 위에 도금마스크를 형성하고 코어기판 양면에 전기동도금을 실시해서 상기 부품의 단자 위에 제2 동박을 형성하는 단계; (g) 상기 도금마스크를 박리 제거하고 플래시 에칭을 실시함으로써 노출된 구리 씨앗층을 식각 제거하여, 코어기판의 양면에 부품단자를 연결한 회로를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
이하, 첨부도면 도2a 내지 도2q를 참조하여 본 발명에 따른 부품내장형 제조공법을 상세히 설명한다.
도2a를 참조하면, 본 발명은 캐리어 포일(300a, 300e)이 붙어있는 코어기판(300)에서 시작한다. 즉, 본 발명에 따른 코어기판(300)은 세미부가공법(SAP; semi-additive process) 또는 MSAP(Modified Semi-additive Process) 공법의 적용을 위해서, 2 ~ 3 ㎛ 두께의 동박(300b, 300d) 위에 동박보호용 캐리어 포일(300a, 300e)가 덮혀있는 것을 특징으로 한다.
또한, 코어기판(300)의 양호한 실시예로서, 캐리어 포일(300a, 300e)가 피복된 CCL(Copper cladded laminate)가 사용될 수 있다. 코어기판은 섬유질이 보강된 레진 등, 절연재(300c)를 포함한다.
본 발명은 코어기판(300)의 두께가 내장할 부품(200)의 두께와 동일하거나 거의 비슷한 것을 특징으로 한다. 바람직한 실시예로서, 캐비에 안착한 부품의 높이가 동박(300b)의 높이 정도에 이르는 것이 바람직하다.
도2b를 참조하면, 캐비티가 될 영역만큼 캐리어 포일(300a)과 동박(300b)을 에칭 또는 기타 방법으로 식각하여 개구한다. 도2c를 참조하면, 레이저 드릴 또는 CNC 드릴 방식으로 절연재(300c)를 식각 제거함으로써 캐비티(310)를 형성한다. 이 때에, 도2c를 참조하면 하부면의 동박(300d)와 하부면의 캐리어 포일(300e)은 손상됨이 없이 남아 있는 상태이다.
도2d를 참조하면, 가공된 캐비티(310) 속으로 부품(200)을 수납한다. 종래기술에 따르면, 캐비티 하부면에 접착제 또는 접착 테이프를 마련해서 부품을 고정하였으나, 본 발명의 경우 캐비티(310) 가공을 부품(200)의 크기보다 약간 크게 하고 부품의 전극을 충분히 크게 함으로써 접착제 또는 접착필름을 사용하지 아니하고도 후속단계에서 부품을 정렬하는데 어려움이 없다.
본 발명의 바람직한 실시예로서, 캐비티(310) 속에 안착된 부품(200)의 높이는 상부면의 동박(300b) 정도의 높이에 이르도록 코어기판(300)의 두께를 조절하여 사용한다.
도2e를 참조하면, 진공밀착(vacuum lamination) 또는 프린트 방식으로 캐비티(310) 속을 액체상태의 절연재로 충진하고 열경화시킨다. 본 발명은 종래기술과 달리, 적층공정을 사용하지 않고 액상의 절연재(315)를 프린트 또는 진공밀착하여 캐비티를 채우는 것을 특징으로 한다. 절연재(315)로서 수지(resin)를 사용할 수 있다.
도2f를 참조하면, 캐리어 포일(300a, 300e)를 제거한다. 기판의 양면에는 2 ~ 3 ㎛ 두께의 동박(300b, 300d)이 노출된다. 도2g를 참조하면, 캐리어 포일(300a, 300e)이 제거됨에 따라 캐비티 영역에 돌출된 수지를, 디스미어 또는 플라즈마 공정을 진행해서 제거함으로써 표면을 평탄화한다.
도2h를 참조하면, 레이저 드릴 또는 CNC 드릴 공법으로 코어의 절연재(300c)를 관통하는 홀(330)을 형성한다. 이때에, 부품과 기판 높이가 같거나 비슷하므로 수지 밖으로 부품의 전극이 노출된다. 따라서, 본 발명의 경우 부품으로는 비아를 형성할 필요가 없다. 도2i를 참조하면, 디스미어 또는 플라즈마 공정을 진행해서 비아홀 드릴 가공 중에 발생한 잔사를 제거한다.
도2j를 참조하면, 기판의 양 표면에 남아 있는 동박(300b, 300d)를 식각하여 제거한다. 도2k를 참조하면, 기판 전면에 화학동도금을 실시해서 전기도금을 위한 구리 씨앗층(340)을 표면에 형성한다.
이어서, 도2l을 참조하면 기판의 양 표면에 드라이필름(350)을 피복한다. 도2m을 참조하면, 선정된 회로패턴을 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 드라이필름(350)에 전사한다. 패턴전사된 드라이필름(350)은 도금마스크의 역할을 하게 된다.
도2n을 참조하면, 드라이필름(350)을 도금마스크로 하여 전기동도금을 실시함으로써, 관통홀(330)을 동(Cu)으로 충진하고 기판 표면에 동박회로 및 패드를 형성한다. 위의 도2j 내지 도2n에서 설명한 프로세스는 통상의 SAP(semi-additive process) 공법이다.
도2o를 참조하면, 도금마스크로 작용하였던 드라이필름(350)을 박리 제거한다. 도2p를 참조하면, 플래시 에칭을 실시해서 드라이필름(350) 밑에 남아있던 화학동을 제거한다. 도2q를 참조하면, 기판 양면에 솔더레지스트(370)를 도포해서 동박회로를 형성함으로써, 최종적으로 상하 2층의 양면 칩 내장형 인쇄회로기판을 얻게 된다.
이상과 같이, SAP 공법으로 형성된 회로, 패드는 캐비티 속의 내장 부품의 전극과 비아(via)를 통해서가 아니라, 직접(direct) 연결되는 것을 특징으로 한다. 즉, 부품 전극 바로 위에 비아홀 없이 회로도금이 형성되는 것이다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 양면구조 형태의 부품내장형 인쇄회로기판을 제작하는데 응용할 수 있다. 부품을 캐비티 내에 고정하기 위하여 접착 테이프 또는 접착제를 사용하지 않으므로 공정이 단순화되며, 적층공정을 사용하지 않으므로 불량률을 낮추고 공정비용을 절감하는 효과가 있다. 본 발명은 별도의 적층성형 공정이 없이도 양면 기판의 내부에 부품을 내장하는 효과가 있다. 본 발명은 SAP 공법을 사용해서 캐비티를 충진하고 있는 수지 위에도 회로, 패드를 형성하는 장점이 있다.
200 : 칩
300a, 300e : 캐리어 포일
300b, 300d : 동박
300c : 절연재
310 : 캐비티

Claims (4)

  1. 부품(두께 W)을 기판에 내장하는 인쇄회로기판을 제작하는 방법에 있어서,
    (a) 제1 절연재(두께 H) 상부와 하부 양 표면에 제1 동박(두께 L)이 피복되어 있고, 상기 상부와 하부의 제1 동박 위에 다시 캐리어포일이 피복되어 있는 코어기판을 준비하되, 상기 제1 절연재의 두께 H와 상기 제1 동박의 두께 L의 합은 상기 부품의 두께 W와 같도록 상기 제1 절연재의 두께를 조절하여 준비하는 단계;
    (b) 상기 코어기판의 상부의 캐리어포일과 제1 동박을 차례로 식각함으로써 제1 절연재의 일 표면을 선택적으로 노출하는 단계;
    (c) 상기 표면이 노출된 제1 절연재를 식각 제거함으로써 하부의 제1 동박을 노출하여 캐비티를 형성하는 단계;
    (d) 상기 캐비티 속에 부품을 수납해서 하부의 제1 동박 표면에 상기 부품을 안착시키는 단계;
    (e) 상부의 제1동박 높이까지 부품이 안착된 캐비티 속을 액상의 제2 절연재로 충진하고 경화함으로써 부품을 고정하는 단계;
    (f) 상부와 하부의 양 표면 캐리어포일을 제거하고, 상부 노출된 제2 절연재 표면을 상기 제1 동박의 높이까지 상하로 표면 연마하여 제거함으로써, 안착된 부품의 단자 표면을 노출하는 단계;
    (g) 상기 상부 및 하부 양면의 제1 동박을 식각 제거하는 단계;
    (h) 상기 부품이 매립된 코어기판에 화학동을 실시하여 노출표면에 구리 씨앗층을 전면 도포하고, 구리 씨앗층 위에 도금마스크를 형성하고 코어기판 양면에 전기동도금을 실시해서 상기 부품의 단자 위에 제2 동박을 형성하는 단계;
    (i) 상기 도금마스크를 박리 제거하고 플래시 에칭을 실시함으로써 노출된 구리 씨앗층을 식각 제거함으로써, 코어기판의 양면에 부품단자를 연결한 회로를 형성하는 단계
    를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기 단계 (e)는 진공 라미네이션(vacuum lamination) 또는 프린팅 방식으로 실시하고, 상기 액상의 제2 절연재는 액상 수지를 포함하는 인쇄회로기판 제조방법.
  3. 삭제
  4. 제1항 또는 제2항 중 어느 한 항에 따른 인쇄회로기판 제조방법으로 제조된 부품내장형 인쇄회로기판.
KR1020130027842A 2013-03-15 2013-03-15 인쇄회로기판 및 제조방법 KR101436827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130027842A KR101436827B1 (ko) 2013-03-15 2013-03-15 인쇄회로기판 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027842A KR101436827B1 (ko) 2013-03-15 2013-03-15 인쇄회로기판 및 제조방법

Publications (1)

Publication Number Publication Date
KR101436827B1 true KR101436827B1 (ko) 2014-09-02

Family

ID=51759116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130027842A KR101436827B1 (ko) 2013-03-15 2013-03-15 인쇄회로기판 및 제조방법

Country Status (1)

Country Link
KR (1) KR101436827B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113950205A (zh) * 2020-07-16 2022-01-18 深南电路股份有限公司 一种电路板的加工方法、覆铜板的加工方法以及电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092903A (ko) * 2006-03-09 2007-09-14 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조 방법
KR100783462B1 (ko) 2006-06-07 2007-12-07 삼성전기주식회사 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR20100064468A (ko) * 2008-12-05 2010-06-15 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092903A (ko) * 2006-03-09 2007-09-14 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조 방법
KR100783462B1 (ko) 2006-06-07 2007-12-07 삼성전기주식회사 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR20100064468A (ko) * 2008-12-05 2010-06-15 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113950205A (zh) * 2020-07-16 2022-01-18 深南电路股份有限公司 一种电路板的加工方法、覆铜板的加工方法以及电路板
CN113950205B (zh) * 2020-07-16 2024-03-22 深南电路股份有限公司 一种电路板的加工方法、覆铜板的加工方法以及电路板

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR100722211B1 (ko) 기판 제조 방법 및 회로 기판
JP2007142403A (ja) プリント基板及びその製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2010157709A (ja) プリント配線板及びその製造方法
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
JP2019121626A (ja) 印刷配線板の製造方法
KR20110053828A (ko) 휨 발생 방지를 위한 기판의 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
KR20140113009A (ko) 인쇄회로기판 및 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2005101021A (ja) 配線板の製造方法
KR101491606B1 (ko) 회로배선판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 6