KR20150008771A - 전자소자 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

전자소자 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20150008771A
KR20150008771A KR1020130083156A KR20130083156A KR20150008771A KR 20150008771 A KR20150008771 A KR 20150008771A KR 1020130083156 A KR1020130083156 A KR 1020130083156A KR 20130083156 A KR20130083156 A KR 20130083156A KR 20150008771 A KR20150008771 A KR 20150008771A
Authority
KR
South Korea
Prior art keywords
electronic device
cavity
core substrate
width
embedded
Prior art date
Application number
KR1020130083156A
Other languages
English (en)
Other versions
KR102080663B1 (ko
Inventor
황영남
남주완
우승완
신이나
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130083156A priority Critical patent/KR102080663B1/ko
Priority to US14/060,365 priority patent/US9504169B2/en
Publication of KR20150008771A publication Critical patent/KR20150008771A/ko
Application granted granted Critical
Publication of KR102080663B1 publication Critical patent/KR102080663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자소자 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른, 전자소자 내장 인쇄회로기판은 양면에 회로층이 형성된 코어기판과 상기 코어기판에 형성된 테이퍼 형상의 캐비티 및 상기 캐비티에 내장되는 전자소자를 포함한다.

Description

전자소자 내장형 인쇄회로기판 및 그 제조방법 {Printed Circuit Board Having Embedded Electronic Device And Manufacturing Method Thereof}
본 발명은 전자소자 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 스마트폰과 같은 모바일 기기가 급속도로 소형경량화, 고성능화 됨에 따라 박판화와 고직접화가 이루어지고 있다.
특히, 소형화의 방법으로 모바일 기기의 응용 프로세스(AP: Application Process)에서는 능동소자나 수동소자를 기판 내부에 캐비티(빈 공간: Cavity)를 만들어 임베딩(내장: Embedding)하는 제품들이 많이 생산되고 있다.
전자소자 내장 인쇄회로기판은 절연층 내부에 캐비티를 형성한 후 캐비티에 전자소자를 위치시켜 충전재 등을 이용하여 전자 소자를 절연층 내에 고정하는 방법이다. 이와 같은 임베딩 공정에 의하면, 전자 소자가 기판에 표면에 실장되는 것이 아니라 기판의 내부에 내장되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.
그러나, 종래기술에 따른 전자소자 내장 인쇄회로기판 및 그 제조방법은 코어기판 내부에 캐비티를 형성한 후 그 일면에 테이프를 붙이고 수동 소자를 실장한 뒤, 빈 공간을 충전재로 충전하여 코어기판의 상면부를 적층 한 후 하면부를 적층하는 공정으로 공정이 복잡하고 작업시간이 오래 걸리는 단점이 있었다.
(특허문헌) JP 공개특허 2004-193274 공보
(특허문헌) US 공개특허 2012-0142147 공보
본 발명의 일 측면에 따르면, 전자 소자가 내장되는 캐비티가 전자 소자의 크기와 상응 되도록 제작하여, 전자 소자가 캐비티 면에 걸쳐져 지지됨으로써 테이프를 사용할 필요가 없어 비용을 줄이고 제조공정을 단순화할 수 있는 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.
또한, 전자 소자를 내장할 때 필수적인 순차 적층에 따른 불량 발생 원인과 공정수를 줄일 수 있는 새로운 캐비티 구조를 제공하는 데 있다.
또한, 일괄 적층을 통해서 기존 방법인 순차적층의 문제점이었던 계면 층간박리 불량 발생 원인을 줄이고, 성능을 향상시키는 전자소자 내장형 인쇄회로 기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 일 측면에 따른 전자소자 내장형 인쇄회로기판은,
양면에 회로층이 형성된 코어기판과 상기 코어기판에 형성된 테이퍼(Taper) 형상의 캐비티(cavity) 및 상기 캐비티에 내장되는 전자소자를 포함한다.
이때, 상기 코어기판 상면의 상기 캐비티의 폭은 상기 전자소자 상부의 폭 보다 크게 형성될 수 있다.
또한, 상기 코어기판 하면의 상기 캐비티 폭은 상기 전자소자 하부의 폭 보다 작게 형성될 수 있다.
또한, 상기 전자소자가 상기 코어기판의 양면으로부터 각각 이격되어 내장될 수 있다.
또한, 상기 전자소자 하부의 양쪽 모서리가 상기 캐비티의 테이퍼면에 접촉하여 걸쳐지도록 상기 캐비티의 폭이 형성될 수 있다.
또한, 상기 테이퍼 형상은 모래시계(hourglass) 형상을 포함할 수 있다.
또한, 상기 전자소자가 내장된 코어기판의 양면에 적층된 절연층을 더 포함할 수 있다.
또한, 상기 절연층에 형성된 외층회로층을 더 포함할 수 있다.
본 발명의 일 측면에 따른 전자소자 내장형 인쇄회로기판의 제조방법은,
양면에 회로층이 형성된 코어기판을 준비하는 단계, 상기 코어기판에 테이퍼 형상의 캐비티를 형성하는 단계 및 상기 캐비티에 전자소자를 내장하는 단계를 포함한다.
이때, 상기 캐비티를 형성하는 단계는, 상기 코어기판 상면의 폭이 상기 전자소자 상부의 폭 보다 크게 형성되도록 수행될 수 있다.
또한, 상기 캐비티를 형성하는 단계는, 상기 코어기판 하면의 폭이 상기 전자소자 하부의 폭 보다 작게 형성되도록 수행될 수 있다.
또한, 상기 전자소자를 내장하는 단계는, 상기 전자소자가 상기 코어기판의 양면으로부터 이격되도록 수행될 수 있다.
또한, 상기 전자소자를 내장하는 단계는, 상기 전자소자의 하부 양쪽 모서리가 테이퍼면에 접촉하여 걸쳐지도록 수행될 수 있다.
또한, 상기 테이퍼 형상은 모래시계 시계 형상을 포함할 수 있다.
또한, 상기 캐비티를 형성하는 단계는, CO2 레이저 가공에 의해 수행될 수 있다.
또한, 상기 전자소자가 내장된 코어기판의 상 하부 양면에 절연층을 적층하는 단계를 더 포함할 수 있다.
또한, 상기 절연층에 외층회로층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 측면에 따른 전자소자 내장형 인쇄회로기판 및 그 제조방법은,
전자 소자가 캐비티 면에 걸쳐져 지지됨으로써 테이프를 사용할 필요가 없어 비용을 줄이고 제조공정을 단순화하는 효과가 있다.
또한, 전자 소자를 내장할 때 필수적인 순차 적층에 따른 불량 발생 원인을 줄이고, 공정수를 간소화하는 효과가 있다.
또한, 일괄 적층을 통해서 기존 방법인 순차적층의 문제점이었던 계면 층간박리 불량 발생 원인을 줄여 성능을 향상시키는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 일괄적층된 구조를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 전자소자 내장형 인쇄회로기판의 일괄적층된 구조를 개략적으로 나타낸 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 제작방법을 개략적으로 나타낸 공정 순서도이다.
도 7 내지 도 11은 본 발명의 다른 실시예에 따른 전자소자 내장형 인쇄회로기판의 제작방법을 개략적으로 나타낸 공정 순서도이다.
도 12는 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 구조를 개략적으로 나타낸 평면도이다.
도 13은 본 발명의 일 실시예에 따른 전자소자가 테이퍼면에 걸쳐지기 위한 각도를 개략적으로 설명하기 위한 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 전자소자가 테이퍼면에 걸쳐지기 위한 각도를 개략적으로 설명하기 위한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 전자소자가 테이퍼면에 걸쳐지기 위한 각도를 개략적으로 설명하기 위한 도표이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
전자소자 내장 인쇄회로기판
제 1 실시예
도 1은 본 발명의 일 실시예에 따른 전자소자내장 인쇄회로기판의 일괄적층된 4층 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 실시예에 따른 전자소자내장 인쇄회로기판은 양면에 회로층(101)이 형성된 코어기판(100), 상기 코어기판(100)에 형성된 테이퍼(Taper) 형상의 캐비티(200) 및 상기 캐비티(200)에 내장되는 전자소자(300)를 포함한다.
코어기판(100)에 회로층(101)을 형성하는 방법은, 금속층이 적층된 코어기판(100)의 상 하면의 금속층의 일부를 선택적으로 제거하는 방식으로 이루어지는 서브트렉티브(Subtractive)공법과, 절연기판에 무전해 도금법과 전해 도금법을 사용하여 배선패턴을 추가로 형성하는 에디티브(Additive)공법, 절연층에 도전성 잉크를 잉크젯 방식으로 형성하는 방법 등 다양한 방법을 필요에 따라 선택할 수 있다. 금속층은 박판 형태의 도전성 금속이다. 예를 들면, 동박(Cu foil)등이 있을 수 있다.
여기서, 전자소자(300)는 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 어느 하나에 한정되지 않으며, 예를 들면, 집적회로칩(IC), 엠엘씨씨(MLCC)와 같이 인쇄회로기판에 내장될 수 있는 전자소자(300)를 말한다.
여기서, 상기 코어기판(100) 상면의 캐비티 폭(200-a)은 상기 전자소자(300) 상부의 폭 보다 크게 형성되며, 상기 코어기판(100) 하면의 캐비티 폭(200-b)은 상기 전자소자(300) 하부의 폭 보다 작게 형성된다.
이때, 상기 전자소자(300)가 상기 코어기판(100)의 양면으로부터 각각 이격되어 내장되는 되며, 상기 전자소자(300) 하부의 양쪽 모서리가 상기 캐비티(200)의 테이퍼면에 접촉하여 걸쳐지도록 상기 캐비티(200)의 폭이 형성된다.
상기 전자소자(300)가 내장된 코어기판(100)의 양면에 적층된 절연층(400)을 더 포함하며, 상기 절연층(400)에 형성된 외층회로층(401)을 더 포함한다.
여기서, 코어기판(100)의 상 하면에 절연층(400)을 형성하고, 그 위에 외층회로층(401)을 형성한 후, 절연층(400)에 비아홀 등을 가공하여 전자소자(300)와 회로층(101) 및/또는 외층회로층(401)을 전기적으로 연결할 수 있다.
이때, 상기 절연층(400)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
회로기판 분야에서 상기 회로층(101) 및/또는 외층회로층(401)은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
이와 같이, 코어기판(100) 상면의 캐비티(200) 폭이 전자소자(300) 상부의 폭보다 넓게 형성되고, 코어기판(100) 하면의 캐비티(200) 폭이 전자소자(300) 하부의 폭보다 작게 형성되어 전자소자(300)가 테이퍼 면에 걸쳐져 고정된다.
기존에 캐비티(200)내에 전자소자(300)를 고정하는 과정에서 사용되던 접착단계를 생략할 수 있어 공정단계 및 비용을 절감할 수 있는 이점이 있다.
또한, 일괄적층을 함으로써, 기존에 순차적층 빌드업 방법의 층간박리 불량 발생 원인을 줄이고, 공정 수를 줄여 시간과 비용을 절감할 수 있는 이점이 있다.
이때, 도 13 내지 도 15를 참조하여, 전자소자(300)가 테이퍼 면에 용이하게 걸쳐질 수 있는 일 예를 설명하고자 한다
도 13은 본 발명의 일 실시예에 따른 상기 전자소자(300)가 상기 캐비티(200)의 테이퍼면에 걸쳐지기 위한 캐비티(200) 간격 및 각도를 개략적으로 설명하기 위한 단면도이며, 도 14는 본 발명의 다른 실시예에 따른 상기 전자소자(300)가 상기 캐비티(200)의 테이퍼면에 걸쳐지기 위한 캐비티(200) 간격 및 각도을 개략적으로 설명하기 위한 단면도이다.
도 13과 14를 참조하면, 코어기판(100)의 두께가 0.15㎜이고 전자소자(300)가 예를 들어 MLCC일 때, MLCC의 두께가 0.13㎜ 라고 가정한다.
상기 도 13과 14가 이와 같은 수치일 때, 도 15의 도표를 참조하여 적당한 캐비티(200) 간격과 코어기판 하부면의 각도를 정할 수 있다.
도 15는, 상기 전자소자(300)가 상기 캐비티(200)의 테이퍼면에 걸쳐지기 위한 캐비티(200) 간격 및 각도을 개략적으로 설명하기 위한 도표이다.
예를 들어, 상기 캐비티(200) 간격이 0.05~0.1㎜일 때, 상기 코어기판(100) 하부면 각도는 52.4°<θ<71.6°로 하는 것이 적당하나, 본 발명에서는 상기 캐비티(200)의 간격과 각도 수치를 이에 한정하지 않는다.
이때, 각도가 도표에 제시된 값 이상인 경우 전자소자(300)가 외부로 돌출되기 쉬우며, 각도가 도표에 제시된 값 이하인 경우 전자소자(300)가 캐비티(200)면에 걸쳐지지 않을 수 있다.
제2 실시예
도 2는 본 발명의 다른 실시예에 따른 전자소자내장 인쇄회로기판의 일괄적층된 4층 구조를 나타내는 단면도이다.
도2을 참조하면, 본 실시예에 따른 전자소자내장 인쇄회로기판은 양면에 회로층(101)이 형성된 코어기판(100), 상기 코어기판(100)에 형성된 테이퍼(Taper) 형상의 캐비티(200) 및 상기 캐비티(200)에 내장되는 전자소자(300)를 포함한다.
또한, 상기 테이퍼 형상은 모래시계(hourglass) 형상을 포함한다.
코어기판(100)에 회로층(101)을 형성하는 방법은 금속층이 적층된 코어기판(100)의 상 하면의 금속층의 일부를 선택적으로 제거하는 방식으로 이루어지는 서브트렉티브(Subtractive)공법과, 절연기판에 무전해 도금법과 전해 도금법을 사용하여 배선패턴을 추가로 형성하는 에디티브(Additive)공법, 절연층에 도전성 잉크를 잉크젯 방식으로 형성하는 방법 등 다양한 방법을 필요에 따라 선택할 수 있다. 금속층은 박판 형태의 도전성 금속이다. 예를 들면, 동박(Cu foil)등이 있을 수 있다.
여기서, 전자소자(300)는 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 어느 하나에 한정되지 않으며, 예를 들면, 집적회로칩(IC), MLCC와 같이 인쇄회로기판에 내장될 수 있는 전자소자를 말한다.
여기서, 상기 코어기판(100) 상면의 캐비티 폭(200-a)은 상기 전자소자(300) 상부의 폭 보다 크게 형성되며, 상기 코어기판(100) 하면의 상기 캐비티 폭(200-b)은 상기 전자소자(300) 하부의 폭 보다 작게 된다.
또한, 상기 코어기판(100) 최하면의 캐비티 폭(200-c)은 상기 전자소자(300) 하부의 폭보다 크게 형성될 수 있다.
이때, 상기 전자소자(300)가 상기 코어기판(100)의 양면으로부터 각각 이격되어 내장되며, 상기 전자소자(300) 하부의 양쪽 모서리가 상기 캐비티(200)의 테이퍼면에 접촉하여 걸쳐지도록 상기 캐비티(200)의 폭이 형성된다.
상기 전자소자(300)가 내장된 코어기판(100)의 양면에 적층된 절연층(400)을 더 포함하며, 상기 절연층(400)에 형성된 외층회로층(401)을 더 포함한다.
여기서, 코어기판(100)의 상 하면에 절연층(400)을 형성하고, 그 위에 외층회로층(401)을 형성한 후, 절연층(400)에 비아홀 등을 가공하여 전자소자(300)와 회로층(101) 및/또는 외층회로층(401)을 전기적으로 연결할 수 있다.
상기 절연층(400)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
회로기판 분야에서 상기 회로층(101) 및/또는 외층회로층(401)은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
이와 같이, 상기 코어기판(100)의 모래시계 형상의 캐비티(200)로부터 전자 소자가 고정됨으로써, 기존에 캐비티(200)내에 전자소자(300)를 고정하는 과정에서 사용되던 접착단계를 생략할 수 있다.
본 발명의 구조를 통해서 공정단계 및 비용을 절감할 수 있는 이점이 있다.
또한, 일괄적층을 함으로써, 기존에 순차적층 빌드업 방법의 층간박리 불량 발생 원인을 줄이고, 공정 수를 줄여 시간과 비용을 절감할 수 있는 이점이 있다.
전자소자 내장 인쇄회로기판의 제조방법
제1 실시예
도 3 내지 도 6은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 제작방법을 개략적으로 나타낸 공정 순서도이다.
도 3을 참조하면, 양면에 회로층(101)이 형성된 코어기판(100)을 준비한 뒤, 상기 코어기판(100)에 테이퍼 형상의 캐비티(200)를 형성한다.
이때, 상기 캐비티(200)를 형성하는 단계는, 상기 코어기판(100) 상면의 캐비티 폭(200-a)이 상기 전자소자(300) 상부의 폭 보다 크게 형성되도록 수행된다.
또한, 상기 코어기판(100) 하면의 캐비티 폭(200-b)이 상기 전자소자(300) 하부의 폭 보다 작게 형성되도록 수행된다.
여기서, 상기 캐비티(200)를 형성하는 단계는, CO2 레이저 가공에 의해 수행될 수 있으나, 본 발명은 레이저를 특별히 한정하는 것은 아니다.
여기서, 도 12를 참조하면, 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 평면도로 상기 전자소자(300)가 실장 되기 전 코어기판(100)의 캐비티(200) 형성 후의 도면이다.
상기 상면의 캐비티 폭(200-a)이 상기 하면의 캐비티 폭(200-b)보다 넓게 형성된 테이퍼 구조를 확인할 수 있다.
또한, 도 13은 본 발명의 일 실시예에 따른 상기 전자소자(300)가 상기 캐비티(200)의 테이퍼면에 걸쳐지기 위한 캐비티(200) 간격 및 각도를 개략적으로 설명하기 위한 단면도이며, 도 14는 본 발명의 다른 실시예에 따른 상기 전자소자(300)가 상기 캐비티(200)의 테이퍼면에 걸쳐지기 위한 캐비티(200) 간격 및 각도를 개략적으로 설명하기 위한 단면도이다.
도 13과 14를 참조하면, 코어기판(100)의 두께가 0.15㎜이고 전자소자(300)가 예를 들어 MLCC일 때, MLCC의 두께가 0.13㎜라고 가정한다.
상기, 도 13과 14의 수치일 때, 도 15의 도표를 참조하여 적당한 캐비티(200) 간격과 코어기판(100) 하부면의 각도를 정할 수 있다.
도 15는, 상기 전자소자(300)가 상기 캐비티(200)의 테이퍼면에 걸쳐지기 위한 캐비티(200) 간격 및 각도을 개략적으로 설명하기 위한 도표이다.
예를 들어, 상기 캐비티(200) 간격이 0.05~0.1㎜ 일 때, 상기 코어기판(100) 하부면 각도는 52.4°<θ<71.6°로 하는 것이 적당하나, 본 발명에서는 상기 캐비티(200)의 간격과 각도 수치를 이에 한정하지 않는다.
이때, 각도가 도표에 제시된 값 이상인 경우 전자소자(300)가 외부로 돌출되기 쉬우며, 각도가 도표에 제시된 값 이하인 수치인 경우 전자소자(300)가 캐비티(200)면에 걸쳐지지 않을 수 있다.
도 4를 참조하면, 상기 형성된 캐비티(200)에 전자소자(300)를 내장한다.
이때, 상기 전자소자(300)를 내장하는 단계는, 상기 전자소자(300)가 상기 코어기판(100)의 양면으로부터 이격되도록 수행된다.
또한, 상기 전자소자(300)의 하부 양쪽 모서리가 테이퍼면에 접촉하여 걸쳐지도록 수행된다.
도 5를 참조하면, 상기 전자소자(300)가 내장된 코어기판(100)의 상 하부 양면에 절연층(400)을 적층하는 단계를 더 포함한다.
또한, 상기 절연층(400)에 외층회로층(401)을 형성하는 단계를 더 포함한다.
도 6을 참조하면, 전자소자(300)가 내장된 코어기판의 양면에 절연층(400) 및 외층회로층(401)을 일괄적층 한 뒤, 절연층(400)에 비아홀 등을 가공하여 전자소자(300)와 회로층(101) 및/또는 외층회로층(401)을 전기적으로 연결한다.
제2 실시예
도 7 내지 도 11은 본 발명의 다른 실시예에 따른 전자소자 내장형 인쇄회로기판의 제작방법을 개략적으로 나타낸 공정 순서도이다.
도 7을 참조하면, 양면에 회로층(101)이 형성된 코어기판(100)을 준비한 뒤, 상기 코어기판(100)에 테이퍼 형상의 캐비티(200)를 형성한다.
도 8을 참조하면, 상기 테이퍼 형상에 포함되는 모래 시계를 형상을 형성한다.
여기서, 상기 코어기판(100) 상면의 캐비티 폭(200-a)이 상기 전자소자(300) 상부의 폭 보다 크게 형성되도록 수행된다.
상기 코어기판(100) 하부의 캐비티 폭(200-b)이 상기 전자소자(300) 하부의 폭 보다 작게 형성되도록 수행된다.
또한, 상기 코어기판(100) 최하면의 캐비티 폭(200-c)은 상기 전자소자(300) 하부의 폭보다 크게 형성될 수 있다.
여기서, 상기 캐비티(200)를 형성하는 단계는, CO2 레이저 가공에 의해 수행될 수 있으나, 본 발명은 레이저를 특별히 한정하는 것은 아니다.
도 9를 참조하면, 상기 캐비티(200)에 전자소자(300)를 내장한다.
이때, 상기 전자소자(300)를 내장하는 단계는, 상기 전자소자(300)가 상기 코어기판(100)의 양면으로부터 이격되도록 수행된다.
또한, 상기 전자소자(300)의 하부 양쪽 모서리가 테이퍼면에 접촉하여 걸쳐지도록 수행된다.
도 10을 참조하면, 상기 전자소자(300)가 내장된 코어기판(100)의 상 하부 양면에 절연층(400)을 적층하는 단계를 더 포함한다.
또한, 상기 절연층(400)에 외층회로층(401)을 형성하는 단계를 더 포함한다.
도 11을 참조하면, 전자소자(300)가 내장된 코어기판(100)의 양면에 절연층(400) 및 외층회로층(401)을 일괄적층 한 뒤, 절연층(400)에 비아홀 등을 가공하여 전자소자(300)와 회로층(101) 및/또는 외층회로층(401)을 전기적으로 연결한다.
여기서, 도 12를 참조하면, 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 평면도로 상기 전자소자(300)가 실장 되기 전 코어기판(100)의 캐비티(200) 형성 후의 도면이다.
상기 상면의 캐비티 폭(200-a)이 상기 하면의 캐비티 폭(200-b) 보다 넓게 형성된 테이퍼 구조를 확인할 수 있다..
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 코어기판
101: 회로층
200: 캐비티
200-a: 상면의 캐비티 폭
200-b: 하면의 캐비티 폭
200-c: 최하면의 캐비티 폭
300: 전자소자
400: 절연층
401: 외층회로층

Claims (17)

  1. 양면에 회로층이 형성된 코어기판;
    상기 코어기판에 형성된 테이퍼(Taper) 형상의 캐비티(cavity); 및
    상기 캐비티에 내장되는 전자소자;
    를 포함하는 전자소자 내장형 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 코어기판 상면의 상기 캐비티 폭은 상기 전자소자 상부의 폭 보다 크게 형성된 전자소자 내장형 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 코어기판 하면의 상기 캐비티 폭은 상기 전자소자 하부의 폭 보다 작게 형성된 전자소자 내장형 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 전자소자가 상기 코어기판의 양면으로부터 각각 이격되어 내장되는 전자소자 내장형 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 전자소자 하부의 양쪽 모서리가 상기 캐비티의 테이퍼면에 접촉하여 걸쳐지도록 상기 캐비티의 폭이 형성되는 전자소자 내장형 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 테이퍼 형상은 모래시계(hourglass) 형상을 포함하는 전자소자 내장형 인쇄회로기판.
  7. 청구항 1에 있어서,
    상기 전자소자가 내장된 코어기판의 양면에 적층된 절연층을 더 포함하는 전자소자 내장형 인쇄회로기판.
  8. 청구항 7에 있어서,
    상기 절연층에 형성된 외층회로층을 더 포함하는 전자소자 내장형 인쇄회로기판.
  9. 양면에 회로층이 형성된 코어기판을 준비하는 단계;
    상기 코어기판에 테이퍼 형상의 캐비티를 형성하는 단계; 및
    상기 캐비티에 전자소자를 내장하는 단계;
    를 포함하는 전자소자 내장형 인쇄회로기판의 제조방법
  10. 청구항 9에 있어서,
    상기 캐비티를 형성하는 단계는, 상기 코어기판 상면의 폭이 상기 전자소자 상부의 폭 보다 크게 형성되도록 수행되는 전자소자 내장형 인쇄회로기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 캐비티를 형성하는 단계는, 상기 코어기판 하면의 폭이 상기 전자소자 하부의 폭 보다 작게 형성되도록 수행되는 전자소자 내장형 인쇄회로기판의 제조방법.
  12. 청구항 9에 있어서,
    상기 전자소자를 내장하는 단계는, 상기 전자소자가 상기 코어기판의 양면으로부터 이격되도록 수행되는 전자소자 내장형 인쇄회로기판의 제조방법.
  13. 청구항 9에 있어서,
    상기 전자소자를 내장하는 단계는, 상기 전자소자의 하부 양쪽 모서리가 테이퍼면에 접촉하여 걸쳐지도록 수행되는 전자소자 내장형 인쇄회로 기판의 제조방법.
  14. 청구항 9에 있어서,
    상기 테이퍼 형상은 모래시계 시계 형상을 포함하는 전자소자 내장형 인쇄회로기판의 제조방법.
  15. 청구항 9에 있어서,
    상기 캐비티를 형성하는 단계는, CO2 레이저 가공에 의해 수행되는 전자소자 내장형 인쇄회로 기판의 제조방법.
  16. 청구항 9에 있어서,
    상기 전자소자가 내장된 코어기판의 상하부 양면에 절연층을 적층하는 단계를 더 포함하는 전자소자 내장형 인쇄회로기판의 제조방법.
  17. 청구항 16에 있어서,
    상기 절연층에 외층회로층을 형성하는 단계를 더 포함하는 전자소자 내장형 인쇄회로기판의 제조방법.
KR1020130083156A 2013-07-15 2013-07-15 전자소자 내장형 인쇄회로기판 및 그 제조방법 KR102080663B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130083156A KR102080663B1 (ko) 2013-07-15 2013-07-15 전자소자 내장형 인쇄회로기판 및 그 제조방법
US14/060,365 US9504169B2 (en) 2013-07-15 2013-10-22 Printed circuit board having embedded electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130083156A KR102080663B1 (ko) 2013-07-15 2013-07-15 전자소자 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150008771A true KR20150008771A (ko) 2015-01-23
KR102080663B1 KR102080663B1 (ko) 2020-02-24

Family

ID=52276227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130083156A KR102080663B1 (ko) 2013-07-15 2013-07-15 전자소자 내장형 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US9504169B2 (ko)
KR (1) KR102080663B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018235A1 (ko) * 2021-08-10 2023-02-16 엘지이노텍 주식회사 회로 기판
US11997801B2 (en) 2021-12-15 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
EP3443584B1 (en) * 2016-04-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Batch manufacturing of component carriers and their related semi-finished product
KR20190044249A (ko) * 2017-10-20 2019-04-30 김창균 방오성이 우수한 하드코팅조성물 및 이를 이용한 하드코팅물
JP6978335B2 (ja) * 2018-02-02 2021-12-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
CN110753447B (zh) * 2018-07-24 2021-05-28 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
CN111225499A (zh) * 2018-11-27 2020-06-02 庆鼎精密电子（淮安）有限公司 局部混压电路板结构及其制作方法
EP3982700A4 (en) * 2019-06-04 2023-11-29 LG Innotek Co., Ltd. PRINTED CIRCUIT BOARD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
KR20110057643A (ko) * 2009-11-24 2011-06-01 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2015140972A (ja) * 2014-01-29 2015-08-03 イビデン株式会社 熱交換器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1355034A (fr) * 1963-02-01 1964-03-13 Crouzet S A R L Nouveau mode de construction d'ensembles comportant des éléments à conductibilité asymétrique et analogues
US6366468B1 (en) * 2000-04-28 2002-04-02 Hewlett-Packard Company Self-aligned common carrier
JP4027788B2 (ja) 2002-12-10 2007-12-26 新光電気工業株式会社 電子部品実装構造の製造方法
JP4023339B2 (ja) * 2003-03-05 2007-12-19 日立電線株式会社 配線板の製造方法
US20080054443A1 (en) * 2006-08-23 2008-03-06 Chao-Wen Shih Carrier board structure with semiconductor chip embedded therein
CN102150482B (zh) 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP6029342B2 (ja) * 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
KR20110057643A (ko) * 2009-11-24 2011-06-01 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2015140972A (ja) * 2014-01-29 2015-08-03 イビデン株式会社 熱交換器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018235A1 (ko) * 2021-08-10 2023-02-16 엘지이노텍 주식회사 회로 기판
US11997801B2 (en) 2021-12-15 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR102080663B1 (ko) 2020-02-24
US20150014034A1 (en) 2015-01-15
US9504169B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
KR102080663B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP6281016B2 (ja) 回路基板及びその製造方法
US8339796B2 (en) Embedded printed circuit board and method of manufacturing the same
US9338891B2 (en) Printed wiring board
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
US9781835B2 (en) Printed circuit board
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2019040901A (ja) 回路基板
KR20160090625A (ko) 전자소자내장형 인쇄회로기판 및 그 제조방법
FI126777B (fi) Menetelmä joustavan piirilevyn valmistamiseksi ja joustava piirilevy
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR102026214B1 (ko) 인쇄회로 기판 및 그 제조 방법
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
KR102026229B1 (ko) 인쇄회로 기판 및 그 제조 방법
KR101175901B1 (ko) 다층 임베디드 인쇄회로기판 및 이의 제조 방법
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
WO2017141597A1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
CN112492777B (zh) 电路板及其制作方法
CN108260304B (zh) 复合电路板及其制造方法
JP6135837B1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant