JP6029342B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6029342B2
JP6029342B2 JP2012136118A JP2012136118A JP6029342B2 JP 6029342 B2 JP6029342 B2 JP 6029342B2 JP 2012136118 A JP2012136118 A JP 2012136118A JP 2012136118 A JP2012136118 A JP 2012136118A JP 6029342 B2 JP6029342 B2 JP 6029342B2
Authority
JP
Japan
Prior art keywords
layer
hole
wiring
electronic component
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012136118A
Other languages
English (en)
Other versions
JP2014003087A (ja
JP2014003087A5 (ja
Inventor
貴昭 小柳
貴昭 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012136118A priority Critical patent/JP6029342B2/ja
Priority to US13/914,894 priority patent/US9161453B2/en
Priority to KR1020130067810A priority patent/KR101975302B1/ko
Publication of JP2014003087A publication Critical patent/JP2014003087A/ja
Publication of JP2014003087A5 publication Critical patent/JP2014003087A5/ja
Application granted granted Critical
Publication of JP6029342B2 publication Critical patent/JP6029342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Description

本発明は、配線基板及びその製造方法に関する。
従来より、プレス加工やドリル加工により貫通孔を設け、貫通孔内にキャパシタ等の電子部品を収容した配線基板が知られている。プレス加工やドリル加工により形成した貫通孔は、配線基板を略一定の開口面積で厚さ方向に貫通する孔（テーパ形状を有さない孔）となる。配線基板の製造工程では、貫通孔内にキャパシタ等を収容する際に、例えば、電子部品のマウンターが用いられる。
特開２０１１−２１６７４０号公報
しかしながら、略一定の開口面積で厚さ方向に貫通する貫通孔に電子部品を収容することは容易ではない。つまり、電子部品の収容にマウンターを用いる場合、電子部品の搭載精度が高いマウンターの場合には貫通孔内に正確に電子部品を収容できるが、電子部品の搭載精度が低いマウンターの場合には貫通孔内に正確に電子部品を収容できない。具体的には、貫通孔内に電子部品が斜めに収容される問題や、貫通孔の端部に電子部品が接触して脱落し電子部品を貫通孔内に収容できない問題等があった。
本発明は、上記の点に鑑みてなされたものであり、電子部品を容易に貫通孔内に収容可能な配線基板及びその製造方法を提供することを課題とする。
本配線基板は、コア層と、前記コア層を厚さ方向に貫通する貫通孔と、前記貫通孔内に収容された電子部品と、を有し、前記貫通孔は、前記コア層の一方の面側の開口部及び前記コア層の他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部を備え、前記内方突出部は、前記電子部品の電極のみと接して前記電子部品を保持していることを要件とする。
開示の技術によれば、電子部品を容易に貫通孔内に収容可能な配線基板及びその製造方法を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態の変形例１に係る配線基板を例示する断面図である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態の変形例２に係る配線基板を例示する断面図である。 第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。 図１のＡ−Ａ線に沿う断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）の電子部品近傍を拡大した平面図である。但し、図１（ｂ）において、貫通孔１１ｘ及び電子部品１２以外は、図示が省略されている。
図１を参照するに、配線基板１０は、コア層１１と、電子部品１２と、樹脂部１３と、配線層１４と、配線層１５と、貫通配線１６と、絶縁層１７と、配線層１８と、ソルダーレジスト層１９と、絶縁層２０と、配線層２１と、ソルダーレジスト層２２とを有する。
なお、配線基板１０において、便宜上、ソルダーレジスト層１９が形成される側を一方の側（一方の面）、ソルダーレジスト層２２が形成される側を他方の側（他方の面）と称する場合がある。
配線基板１０の中央部近傍にはコア層１１が配されている。コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、０．２〜１．０ｍｍ程度とすることができる。
コア層１１には、コア層１１を厚さ方向に貫通する貫通孔１１ｘが設けられている。貫通孔１１ｘ内には電極１２ａを備えた電子部品１２が収容されており、貫通孔１１ｘ内の電子部品１２の周囲には樹脂部１３ａが充填されている。樹脂部１３ａは、コア層１１の一方の面及び他方の面から各々突出する突出部を備えている。樹脂部１３ａの材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。
電子部品１２は、例えば、キャパシタである。キャパシタの一例としては、セラミックチップキャパシタを挙げることができる。セラミックチップキャパシタとしては、一例として、直方体のキャパシタ本体の長手方向の両端に電極が形成されたものを用いることができる。
電子部品１２の平面形状は、例えば、矩形状であり、その寸法は、例えば、１．０ｍｍ（幅Ｗ１）×０．５ｍｍ（奥行きＷ２）程度とすることができる。電子部品１２の厚さは、例えば、０．２〜１．０ｍｍ程度とすることができる。但し、電子部品１２はキャパシタには限定されず、例えば、インダクタ、抵抗、サーミスタ、水晶振動子、半導体素子等であってもよい。又、電子部品１２は２つの電極１２ａを有する形態には限定されず、３つ以上の電極を有していてもよい。
貫通孔１１ｘは、コア層１１の一方の面から形成された第１の孔１１ｘ１と、コア層１１の他方の面から形成された第２の孔１１ｘ２とを有する。第１の孔１１ｘ１は、コア層１１の一方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる断面形状（厚さ方向の断面形状）が逆台形状の孔である。又、第２の孔１１ｘ２は、コア層１１の他方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる断面形状（厚さ方向の断面形状）が台形状の孔である。
第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部がコア層１１内（例えば、コア層１１の厚さ方向の中央部近傍）で連通して貫通孔１１ｘを形成している。なお、第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部が連通した部分は、コア層１１の一方の面側の開口部及びコア層１１の他方の面側の開口部よりも平面視において内壁面が環状に内方に突出した内方突出部１１ｘ３を構成している。
内方突出部１１ｘ３は、コア層１１の厚さ方向の中央となる貫通孔１１ｘの内壁面に設けられている。なお、本願において、中央とは、コア層１１の厚さ方向の中心から±２０％以内を指す。つまり、内方突出部１１ｘ３は、コア層１１の厚さ方向の中心から±２０％以内の位置にある貫通孔１１ｘの内壁面に設けられている。
換言すれば、貫通孔１１ｘにおいて、コア層１１の一方の面側の開口部及びコア層１１の他方の面側の開口部の各々から内方突出部１１ｘ３にかけて、断面積（平面方向の断面積）が連続的に減少する。貫通孔１１ｘにおいて、内方突出部１１ｘ３が最も断面積の小さい部分（小面積部）となる。
つまり、貫通孔１１ｘの断面（厚さ方向の断面）は、コア層１１の一方の面側の開口部から内方突出部１１ｘ３（小面積部）にかけての傾斜面と、コア層１１の他方の面側の開口部から内方突出部１１ｘ３（小面積部）にかけての傾斜面とを有する。
貫通孔１１ｘにおいて、コア層１１の一方の面側の開口部及び他方の面側の開口部の平面形状は任意に決定することができる。貫通孔１１ｘは電子部品１２を収容するための孔であるから、貫通孔１１ｘの平面形状は、例えば、電子部品１２の平面形状と略相似形とすることができる。例えば、電子部品１２の平面形状が略矩形状であれば、貫通孔１１ｘの平面形状も略矩形状とすることができる。
但し、電子部品１２を貫通孔１１ｘに挿入しやすくするために、貫通孔１１ｘのコア層１１の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、電子部品１２の平面形状よりも大きく形成されている。貫通孔１１ｘのコア層１１の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、例えば、矩形状であり、その寸法は、例えば、１．５ｍｍ（幅Ｗ３）×１．０ｍｍ（奥行きＷ４）程度とすることができる。この場合、貫通孔１１ｘのコア層１１の一方の面側の開口部及び他方の面側の開口部と電子部品１２の外縁部との間には、各々平面視において幅０．２５ｍｍ程度の環状の隙間が形成される。
貫通孔１１ｘの内方突出部１１ｘ３は、電子部品１２の側面と環状に接し、電子部品１２を保持している。後述する配線基板１０の製造工程の説明で明らかになるように、内方突出部１１ｘ３の内側の領域の平面形状は、電子部品１２挿入前には、電子部品１２の平面形状よりも小さく形成されている。これにより、電子部品１２を貫通孔１１ｘに挿入して押圧すると、貫通孔１１ｘの内方突出部１１ｘ３が変形して電子部品１２の側面と環状に接し、電子部品１２を保持することができる。
なお、貫通孔１１ｘにおいて、内方突出部１１ｘ３は、コア層１１の厚さ方向の中央部近傍に位置するが、中央部近傍からコア層１１の一方の側又は他方の側にずれてもよい。つまり、内方突出部１１ｘ３は、コア層１１の厚さ方向の中央部近傍から垂直方向に多少ずれても問題はない。
又、第１の孔１１ｘ１の軸部及び第２の孔１１ｘ２の軸部が水平方向に多少ずれても問題はない。又、電子部品１２の挿入（図３（ａ）参照）に支障がなければ、第１の孔１１ｘ１の開口部の面積と第２の孔１１ｘ２の開口部の面積が多少異なっていても問題はない。
又、貫通孔１１ｘにおいて、一方の側の開口部から内方突出部１１ｘ３に至る部分の内壁面の断面形状（厚さ方向の断面形状）は、直線状であっても曲線状であってもよい。又、貫通孔１１ｘにおいて、他方の側の開口部から内方突出部１１ｘ３に至る部分の内壁面の断面形状（厚さ方向の断面形状）は、直線状であっても曲線状であってもよい。
なお、本実施の形態では、貫通孔１１ｘの平面形状を電子部品１２の平面形状と略相似形としたが、貫通孔１１ｘの平面形状を円形や楕円形等としてもよい。この場合には、電子部品１２の角部や側面の一部が、円形や楕円形等の貫通孔１１ｘの内方突出部１１ｘ３と接し保持される。
コア層１１の一方の面には、第１金属層１４ａ及び第２金属層１４ｂを有する配線層１４が形成されている。又、コア層１１の他方の面には、第３金属層１５ａ及び第４金属層１５ｂを有する配線層１５が形成されている。配線層１４及び１５の各々の厚さは、例えば１０〜２０μｍ程度とすることができる。配線層１４及び１５は、各々所定の平面形状にパターニングされている。配線層１４と配線層１５とはコア層１１を厚さ方向に貫通する貫通孔１１ｙの内壁面に形成された貫通配線１６により電気的に接続されている。
なお、貫通孔１１ｙを介して電気的に接続される部分の配線層１４の第１金属層１４ａ、配線層１５の第３金属層１５ａ、及び貫通配線１６は一体的に形成されているが、ここでは、便宜上、貫通孔１１ｘ内に形成されている部分を貫通配線１６として説明する。又、貫通配線１６よりも絶縁層１７側に形成されている部分を配線層１４の第１金属層１４ａ、貫通配線１６よりも絶縁層２０側に形成されている部分を配線層１５の第３金属層１５ａとして説明する。
貫通孔１１ｙに形成された貫通配線１６の内側部分には樹脂部１３ｂが充填されている。樹脂部１３ｂは、コア層１１の一方の面から突出し、樹脂部１３ｂの一端面は第１金属層１４ａの一方の面と略面一とされている。第２金属層１４ｂは、樹脂部１３ｂの一端面及び第１金属層１４ａの一方の面を被覆するように形成されている。又、樹脂部１３ｂの一端面は、樹脂部１３ａの一端面と略面一とされている。
又、樹脂部１３ｂは、コア層１１の他方の面から突出し、樹脂部１３ｂの他端面は第３金属層１５ａの他方の面と略面一とされている。第４金属層１５ｂは、樹脂部１３ｂの他端面及び第３金属層１５ａの他方の面を被覆するように形成されている。又、樹脂部１３ｂの他端面は、樹脂部１３ａの他端面と略面一とされている。
第１金属層１４ａ、第２金属層１４ｂ、第３金属層１５ａ、第４金属層１５ｂ、及び貫通配線１６の各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。樹脂部１３ｂの材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。なお、樹脂部１３ａ及び１３ｂを合わせて樹脂部１３と称する場合がある。
絶縁層１７は、コア層１１の一方の面に配線層１４及び樹脂部１３ａの突出部を覆うように形成されている。絶縁層１７の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。又、絶縁層１７の材料として、例えば、ポリイミド系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いてもよい。又、絶縁層１７として、ガラス繊維や炭素繊維等の織布や不織布に熱硬化性のエポキシ系絶縁性樹脂やポリイミド系絶縁性樹脂を含浸させた部材を用いてもよい。
絶縁層１７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１７の厚さは、例えば１５〜３５μｍ程度とすることができる。なお、絶縁層１７は、本発明に係る絶縁層の代表的な一例である。
絶縁層１７及び樹脂部１３ａには、絶縁層１７及び樹脂部１３ａを貫通し電子部品１２の電極１２ａを露出するビアホール１７ｘが形成されている。又、絶縁層１７には、絶縁層１７を貫通し配線層１４の一方の面を露出するビアホール１７ｙが形成されている。ビアホール１７ｘは、ソルダーレジスト層１９側に開口されていると共に、電子部品１２の電極１２ａによって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。ビアホール１７ｙは、ソルダーレジスト層１９側に開口されていると共に、配線層１４の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。
配線層１８は、絶縁層１７の一方の側に形成されている。配線層１８は、ビアホール１７ｘ内に充填されたビア配線、ビアホール１７ｙ内に充填されたビア配線、及び絶縁層１７の一方の面に形成された配線パターンを含んで構成されている。ビアホール１７ｘ内に充填されたビア配線は、電子部品１２の電極１２ａと直接電気的に接続されている。又、ビアホール１７ｙ内に充填されたビア配線は、配線層１４と直接電気的に接続されている。配線層１８の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１８を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。なお、配線層１８は、本発明に係る配線層の代表的な一例である。
ソルダーレジスト層１９は、絶縁層１７の一方の面に、配線層１８を覆うように形成されている。ソルダーレジスト層１９は、例えば、感光性樹脂等から形成することができる。ソルダーレジスト層１９の厚さは、例えば１５〜３５μｍ程度とすることができる。
ソルダーレジスト層１９は、開口部１９ｘを有し、開口部１９ｘ内には配線層１８の一部が露出している。開口部１９ｘ内に露出する配線層１８は、半導体チップ等（図示せず）と電気的に接続されるパッドとして機能する。そこで、開口部１９ｘ内に露出する配線層１８を第１パッド１８と称する場合がある。
必要に応じ、第１パッド１８の一方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層の厚さは、例えば、０．０３〜１０μｍ程度とすることができる。
絶縁層２０は、コア層１１の他方の面に配線層１５及び樹脂部１３ａの突出部を覆うように形成されている。絶縁層２０の材料や厚さは、例えば、絶縁層１７と同様とすることができる。絶縁層２０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。なお、絶縁層２０は、本発明に係る他の絶縁層の代表的な一例である。
絶縁層２０及び樹脂部１３ａには、絶縁層２０及び樹脂部１３ａを貫通し電子部品１２の電極１２ａを露出するビアホール２０ｘが形成されている。又、絶縁層２０には、絶縁層２０を貫通し配線層１５の一方の面を露出するビアホール２０ｙが形成されている。ビアホール２０ｘは、ソルダーレジスト層２２側に開口されていると共に、電子部品１２の電極１２ａによって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。ビアホール２０ｙは、ソルダーレジスト層２２側に開口されていると共に、配線層１５の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。
配線層２１は、絶縁層２０の他方の側に形成されている。配線層２１は、ビアホール２０ｘ内に充填されたビア配線、ビアホール２０ｙ内に充填されたビア配線、及び絶縁層２０の他方の面に形成された配線パターンを含んで構成されている。ビアホール２０ｘ内に充填されたビア配線は、電子部品１２の電極１２ａと直接電気的に接続されている。つまり、配線層２１は、電子部品１２の電極１２ａを介して、配線層１８と電気的に接続されている。又、ビアホール２０ｙ内に充填されたビア配線は、配線層１５と直接電気的に接続されている。配線層２１の材料や厚さは、例えば、配線層１８と同様とすることができる。なお、配線層２１は、本発明に係る他の配線層の代表的な一例である。
ソルダーレジスト層２２は、絶縁層２０の他方の面に、配線層２１を覆うように形成されている。ソルダーレジスト層２２は、例えば、感光性樹脂等から形成することができる。ソルダーレジスト層２２の厚さは、例えば１５〜３５μｍ程度とすることができる。
ソルダーレジスト層２２は、開口部２２ｘを有し、開口部２２ｘ内には配線層２１の一部が露出している。開口部２２ｘ内に露出する配線層２１は、マザーボード等の実装基板（図示せず）と電気的に接続されるパッドとして機能する。そこで、開口部２２ｘ内に露出する配線層２１を第２パッド２１と称する場合がある。
必要に応じ、第２パッド２１の他方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層の厚さは、例えば、０．０３〜１０μｍ程度とすることができる。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図５は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
まず、図２（ａ）に示す工程では、コア層１１の一方の面に第１金属箔１４Ｍ（パターニングされていないプレーン状の金属箔）、他方の面に第２金属箔１５Ｍ（パターニングされていないプレーン状の金属箔）が形成された積層板を準備する。但し、第１金属箔１４Ｍ及び第２金属箔１５Ｍが形成された積層板に代えて、金属箔を有しないコア層１１自体を出発材料としてもよい。
コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、０．２〜１．０ｍｍ程度とすることができる。第１金属箔１４Ｍ及び第２金属箔１５Ｍとしては、例えば、各々銅箔等を用いることができる。第１金属箔１４Ｍ及び第２金属箔１５Ｍの各々の厚さは、例えば、１２〜４０μｍ程度とすることができる。
そして、準備した積層板に、第１金属箔１４Ｍ、コア基板１１、及び第２金属箔１５Ｍを貫通する貫通孔１１ｙを形成する。貫通孔１１ｙは、例えば、ドリル等を用いて機械的に形成できる。貫通孔１１ｙの直径は、例えば、８０〜２５０μｍ程度とすることができる。貫通孔１１ｙを形成後、デスミア処理を行い、貫通孔１１ｙの内壁面に付着したコア層１１に含まれる樹脂の残渣を除去することが好ましい。
次に、図２（ｂ）に示す工程では、貫通孔１１ｙの内壁面を被覆する貫通配線１６を形成する。貫通配線１６は、例えば、以下のようにして形成できる。まず、無電解めっき法等により、第１金属箔１４Ｍの一方の面、貫通孔１１ｙの内壁面、及び第２金属箔１５Ｍの他方の面を被覆する第１導電層を形成する。次に、第１導電層を給電層とする電解めっき法により第１導電層上に第２導電層を形成する。これにより、貫通孔１１ｙ内には、貫通孔１１ｙの内壁面を被覆する貫通配線１６（第１導電層及び第２導電層からなる）が形成される。第１導電層及び第２導電層の材料としては、例えば、銅等を用いることができる。
第１金属箔１４Ｍの一方の面及び第２金属箔１５Ｍの他方の面にも第１導電層及び第２導電層が形成されるが、これらは、後述する工程でパターニングされて、各々配線層１４及び１５の一部となる。なお、図２（ｂ）では、図面の簡略化のため、第１金属箔１４Ｍ、第１導電層、及び第２導電層を含めて金属層１４Ｎ、第２金属箔１５Ｍ、第１導電層、及び第２導電層を含めて金属層１５Ｎとしている（他の図についても同様）。
次に、図２（ｃ）及び図２（ｄ）に示す工程では、金属層１４Ｎ、コア層１１、及び金属層１５Ｎを貫通する貫通孔１１ｘを形成する。貫通孔１１ｘを形成するには、まず、図２（ｃ）に示すように、金属層１４Ｎを介して、コア層１１の一方の面側に紫外線レーザ（ＵＶレーザ）を照射し、コア層１１の一方の面側に第１の孔１１ｘ１を形成する。なお、紫外線の波長範囲は、２００ｎｍ〜４００ｎｍ程度とすることが好ましい。
但し、一回の紫外線レーザ（ＵＶレーザ）の照射で形成できる開口部径は５μｍ程度が限度である。そこで、貫通孔１１ｘのコア層１１の一方の面側の開口部の平面形状を、例えば、１．５ｍｍ（幅Ｗ３）×１．０ｍｍ（奥行き）程度とするためには、紫外線レーザ（ＵＶレーザ）の照射を複数回行う必要がある。つまり、紫外線レーザ（ＵＶレーザ）の照射を複数回行って複数の貫通孔を互いに連通するように形成し、所望の形状の開口部を形成する必要がある。
第１の孔１１ｘ１は、コア層１１の一方の面側の開口部の面積がコア層１１の他方の面側に形成された開口部の面積よりも大となる断面形状（厚さ方向の断面形状）が逆台形状（テーパ状）の孔となる。但し、最終的に貫通孔１１ｘが形成されれば、図２（ｃ）に示す工程において、第１の孔１１ｘ１はコア層１１を貫通しなくてもよい。この場合には、第１の孔１１ｘ１は、コア層１１の一方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる断面形状（厚さ方向の断面形状）が逆台形状（テーパ状）の孔となる。
次に、図２（ｄ）に示すように、金属層１５Ｎを介して、第１の孔１１ｘ１に対応する部分のコア層１１の他方の面側に紫外線レーザ（ＵＶレーザ）を照射し、コア層１１の他方の面側に第２の孔１１ｘ２を形成する。第２の孔１１ｘ２は、コア層１１の他方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる断面形状（厚さ方向の断面形状）が台形状（テーパ状）の孔となる。第２の孔１１ｘ２において、紫外線レーザ（ＵＶレーザ）の照射を複数回行って複数の貫通孔を互いに連通するように形成し、所望の形状の開口部を形成する必要がある点は、第１の孔１１ｘ１の場合と同様である。
図２（ｄ）に示す工程により、第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部がコア層１１の厚さ方向の中央部近傍で連通し、貫通孔１１ｘが形成される。第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部が連通した部分には、コア層１１の一方の面側の開口部及びコア層１１の他方の面側の開口部よりも平面視において内壁面が環状に内方に突出した内方突出部１１ｘ３が形成される。
コア層１１の一方の面に対する第１の孔１１ｘ１の内壁面の傾斜角及びコア層１１の他方の面に対する第２の孔１１ｘ２の内壁面の傾斜角は、後工程で電子部品１２が挿入しやすいように適宜決定できるが、例えば、６０〜８５°程度とすることができる。内壁面の傾斜角は、照射するレーザ光のパワーや焦点距離等を最適化することにより調整できる。
なお、図２（ｄ）に示す工程の後、デスミア処理を行い、貫通孔１１ｘの内壁面に付着したコア層１１に含まれる樹脂の残渣を除去することが好ましい。
図２（ｄ）に示す工程において、貫通孔１１ｘのコア層１１の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、後述する工程で挿入される電子部品１２の平面形状よりも大きく形成されている。貫通孔１１ｘのコア層１１の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、例えば、矩形状であり、その寸法は、例えば、１．５ｍｍ（幅Ｗ３）×１．０ｍｍ（奥行き）程度とすることができる。
又、図２（ｄ）に示す工程において、内方突出部１１ｘ３の内側の領域の平面形状は、後述する工程で挿入される電子部品１２の平面形状よりも小さく形成されている。内方突出部１１ｘ３の内側の領域の平面形状において、幅Ｗ５は、例えば、電子部品１２の幅Ｗ１よりも２００〜４００μｍ程度小さくすることができる。
又、内方突出部１１ｘ３の内側の領域の平面形状において、奥行き（紙面に垂直な方向）は、例えば、電子部品１２の奥行きＷ２よりも２００〜４００μｍ程度小さくすることができる。但し、内方突出部１１ｘ３の内側の領域の平面形状を電子部品１２の平面形状よりどの程度小さくするかは、コア層１１を構成する絶縁性樹脂の硬度等を考慮して適宜決定できる。
なお、貫通孔１１ｘにおいて、内方突出部１１ｘ３は、コア層１１の厚さ方向の中央部近傍に位置するが、中央部近傍からコア層１１の一方の側又は他方の側にずれてもよい。つまり、内方突出部１１ｘ３は、コア層１１の厚さ方向の中央部近傍から垂直方向に多少ずれても問題はない。又、第１の孔１１ｘ１の軸部及び第２の孔１１ｘ２の軸部が水平方向に多少ずれても問題はない。又、電子部品１２の挿入（図３（ａ）参照）に支障がなければ、第１の孔１１ｘ１の開口部の面積と第２の孔１１ｘ２の開口部の面積が多少異なっていても問題はない。
又、貫通孔１１ｘにおいて、一方の側の開口部から内方突出部１１ｘ３に至る部分の内壁面の断面形状（厚さ方向の断面形状）は、直線状であっても曲線状であってもよい。又、貫通孔１１ｘにおいて、他方の側の開口部から内方突出部１１ｘ３に至る部分の内壁面の断面形状（厚さ方向の断面形状）は、直線状であっても曲線状であってもよい。なお、本実施の形態では、貫通孔１１ｘの平面形状を電子部品１２の平面形状と略相似形としたが、貫通孔１１ｘの平面形状を円形や楕円形等としてもよい。
なお、図２（ｃ）及び図２（ｄ）において紫外線レーザ（ＵＶレーザ）を用いる理由は、金属は紫外線レーザ（ＵＶレーザ）の照射する波長帯の光の吸収率が高いため、比較的小さな出射パワーでも金属を貫通できるためである。銅は紫外線レーザ（ＵＶレーザ）の照射する波長帯の光の吸収率が特に高いため、金属層１４Ｎ及び１５Ｎの材料として銅を用いる場合に特に有効である。
次に、図３（ａ）に示す工程では、貫通孔１１ｘ内に電子部品１２を挿入（仮配置）する。電子部品１２の挿入（仮配置）は、例えば、電子部品のマウンターを用いて行うことができる。前述のように、内方突出部１１ｘ３の内側の領域の平面形状は挿入される電子部品１２の平面形状よりも小さく形成されているため、電子部品１２は内方突出部１１ｘ３上に仮配置される。
又、前述のように、貫通孔１１ｘのコア層１１の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、電子部品１２の平面形状よりも大きく形成されている。つまり、貫通孔１１ｘにおいて、電子部品１２を挿入する部分はテーパ形状とされている。そのため、マウンターによる電子部品１２の搭載位置が貫通孔１１ｘの中心からずれた場合でも、電子部品１２はテーパ形状の部分に誘い込まれて、貫通孔１１ｘ内に正確に挿入（仮配置）できる。
次に、図３（ｂ）に示す工程では、電子部品１２を内方突出部１１ｘ３側に押圧する。これにより、貫通孔１１ｘの内方突出部１１ｘ３が変形して電子部品１２の側面と環状に接し、電子部品１２が保持される。換言すれば、内方突出部１１ｘ３が電子部品１２をかしめる支点となり、電子部品１２が貫通孔１１ｘ内に固定される。
次に、図３（ｃ）及び図３（ｄ）に示す工程では、樹脂部１３ａ及び１３ｂを含む樹脂部１３を形成する。樹脂部１３ａを形成するには、まず、図３（ｃ）に示すように、貫通孔１１ｘ内の電子部品１２の周囲にエポキシ系樹脂を主成分とする絶縁性樹脂等を流し込み、更に、金属層１４Ｎの一方の面及び金属層１５Ｎの他方の面から各々絶縁性樹脂等を突出させる。その後、加熱により絶縁性樹脂等を硬化させる。
又、樹脂部１３ｂを形成するには、まず、図３（ｃ）に示すように、貫通孔１１ｙ内の貫通配線１６の内側にエポキシ系樹脂を主成分とする絶縁性樹脂等を流し込み、更に、金属層１４Ｎの一方の面及び金属層１５Ｎの他方の面から各々絶縁性樹脂等を突出させる。その後、絶縁性樹脂等を硬化させる。
そして、図３（ｄ）に示すように、金属層１４Ｎの一方の面及び金属層１５Ｎの他方の面から各々突出した絶縁性樹脂等を研磨し平滑化する。これにより、樹脂部１３ａ及び１３ｂの一端面は、金属層１４Ｎの一方の面と略面一となり、樹脂部１３ａ及び１３ｂの他端面は、金属層１５Ｎの他方の面と略面一となる。
次に、図４（ａ）に示す工程では、樹脂部１３ａの一端面、樹脂部１３ｂの一端面、及び金属層１４Ｎの一方の面を被覆する金属層１４Ｐを形成する。又、樹脂部１３ａの他端面、樹脂部１３ｂの他端面、及び金属層１５Ｎの他方の面を被覆する金属層１５Ｐを形成する。金属層１４Ｐ及び１５Ｐの材料としては、例えば、銅等を用いることができる。金属層１４Ｐ及び１５Ｐの厚さは、例えば、１５〜４５μｍ程度とすることができる。
金属層１４Ｐは、例えば、以下のようにして形成できる。まず、無電解めっき法等により、樹脂部１３ａの一端面、樹脂部１３ｂの一端面、及び金属層１４Ｎの一方の面を被覆する第３導電層を形成する。次に、第３導電層を給電層とする電解めっき法により第３導電層上に第４導電層を形成する。
これにより、樹脂部１３ａの一端面、樹脂部１３ｂの一端面、及び金属層１４Ｎの一方の面を被覆する金属層１４Ｐ（第３導電層及び第４導電層からなる）が形成される。金属層１５Ｐも金属層１４Ｐと同様の方法により形成できる。なお、図４（ａ）では、図面の簡略化のため、第３導電層及び第４導電層を一体的に金属層１４Ｐとして示している。金属層１５Ｐについても同様である。
次に、図４（ｂ）に示す工程では、配線層１４及び１５を形成する。具体的には、配線層１４となる部分の金属層１４Ｎ及び１４Ｐ上にレジスト層（図示せず）を形成し、レジスト層（図示せず）に覆われていない部分の金属層１４Ｎ及び１４Ｐをエッチングで除去して、第１金属層１４ａ及び第２金属層１４ｂを有する配線層１４を形成する。なお、第１金属層１４ａ及び第２金属層１４ｂは、各々金属層１４Ｎ及び１４Ｐがパターニングされたものである。樹脂部１３ａの一端は、コア層１１の一方の面から突出する。
又、配線層１５となる部分の金属層１５Ｎ及び１５Ｐ上にレジスト層（図示せず）を形成し、レジスト層（図示せず）に覆われていない部分の金属層１５Ｎ及び１５Ｐをエッチングで除去して、第３金属層１５ａ及び第４金属層１５ｂを有する配線層１５を形成する。なお、第３金属層１５ａ及び第４金属層１５ｂは、各々金属層１５Ｎ及び１５Ｐがパターニングされたものである。樹脂部１３ａの他端は、コア層１１の他方の面から突出する。
次に、図４（ｃ）に示す工程では、コア層１１の一方の面に配線層１４及び樹脂部１３ａの突出部を覆うようにフィルム状の樹脂等をラミネートし、絶縁層１７を形成する。又、コア層１１の他方の面に配線層１５及び樹脂部１３ａの突出部を覆うようにフィルム状の樹脂等をラミネートし、絶縁層２０を形成する。フィルム状の樹脂としては、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等を用いることができる。
或いは、フィルム状の樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させて絶縁層１７及び２０を形成してもよい。絶縁層１７及び２０の各々の厚さは、例えば、１５〜３５μｍ程度とすることができる。絶縁層１７及び２０の各々は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
次に、絶縁層１７及び樹脂部１３ａに、絶縁層１７及び樹脂部１３ａを貫通し電子部品１２の電極１２ａを露出するビアホール１７ｘを形成する。又、絶縁層１７に、絶縁層１７を貫通し配線層１４の一方の面を露出するビアホール１７ｙを形成する。又、絶縁層２０及び樹脂部１３ａに、絶縁層２０及び樹脂部１３ａを貫通し電子部品１２の電極１２ａを露出するビアホール２０ｘを形成する。又、絶縁層２０に、絶縁層２０を貫通し配線層１５の一方の面を露出するビアホール２０ｙを形成する。
ビアホール１７ｘ、１７ｙ、２０ｘ、及び２０ｙは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１７ｘ、１７ｙ、２０ｘ、及び２０ｙを形成後、デスミア処理を行い、ビアホール１７ｘ、１７ｙ、２０ｘ、及び２０ｙの内壁面に付着した樹脂の残渣を除去することが好ましい。
次に、図５（ａ）に示す工程では、絶縁層１７の一方の側に配線層１８を形成する。配線層１８は、ビアホール１７ｘ内に充填されたビア配線、ビアホール１７ｙ内に充填されたビア配線、及び絶縁層１７の一方の面に形成された配線パターンを含んで構成される。ビアホール１７ｘ内に充填されたビア配線は、電子部品１２の電極１２ａと直接電気的に接続される。又、ビアホール１７ｙ内に充填されたビア配線は、配線層１４と直接電気的に接続される。
同様に、絶縁層２０の他方の側に配線層２１を形成する。配線層２１は、ビアホール２０ｘ内に充填されたビア配線、ビアホール２０ｙ内に充填されたビア配線、及び絶縁層２０の他方の面に形成された配線パターンを含んで構成される。ビアホール２０ｘ内に充填されたビア配線は、電子部品１２の電極１２ａと直接電気的に接続される。又、ビアホール２０ｙ内に充填されたビア配線は、配線層１５と直接電気的に接続される。
配線層１８及び２１の各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１８及び２１の各々の厚さは、例えば、１０〜２０μｍ程度とすることができる。配線層１８及び２１の各々は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。なお、配線層１８及び２１上に更に任意数の絶縁層及び配線層を積層してもよい。
次に、図５（ｂ）に示す工程では、絶縁層１７の一方の面に配線層１８を被覆するソルダーレジスト層１９を形成する。ソルダーレジスト層１９は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層１８を被覆するように絶縁層１７の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層１８を被覆するように絶縁層１７の一方の面にラミネートすることにより形成してもよい。同様にして、絶縁層２０の他方の面に配線層２１を被覆するソルダーレジスト層２２を形成する。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１９に開口部１９ｘを形成する（フォトリソグラフィ法）。又、ソルダーレジスト層２２に開口部２２ｘを形成する（フォトリソグラフィ法）。なお、開口部１９ｘ及び２２ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部１９ｘ及び２２ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１９ｘの直径は、例えば、５０〜１００μｍ程度、開口部２２ｘの直径は、例えば、４００〜１２００μｍ程度とすることができる。
必要に応じ、開口部１９ｘ及び２２ｘの各々の底部に露出する配線層１８の一方の面及び配線層２１の他方の面に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。或いは、開口部１９ｘ及び２２ｘの各々の底部に露出する配線層１８の一方の面及び配線層２１の他方の面に、金属層の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。
図５（ｂ）に示す工程で配線基板１０が完成するが、更に、図５（ｃ）に示すように、配線基板１０に接合部３０を介して半導体チップ４０を搭載し、配線基板１０と半導体チップ４０との間にアンダーフィル樹脂５０を充填して半導体パッケージとしてもよい。接合部３０としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、図２〜図５では、１個の配線基板１０を作製する例を示したが、複数の配線基板１０となる部材を作製後、それを切断して個片化し、複数の配線基板１０を得る工程としても構わない。又、配線基板１０に電子部品を収容するための複数の貫通孔を形成し、各貫通孔に電子部品を収容した構造としても構わない。この際、各貫通孔には同一の電子部品を収容してもよいし、異なる電子部品を収容してもよい。
このように、第１の実施の形態では、コア層１１に、コア層１１の一方の面側の開口部及び他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部１１ｘ３を備えた貫通孔１１ｘを形成する。貫通孔１１ｘは、コア層１１の一方の面側の開口部及び他方の面側の開口部の各々の平面形状が電子部品１２の平面形状よりも大きく形成されている。つまり、貫通孔１１ｘにおいて、電子部品１２を挿入する部分はテーパ形状とされている。そのため、マウンターによる電子部品１２の搭載位置が貫通孔１１ｘの中心からずれた場合でも、電子部品１２はテーパ形状の部分に誘い込まれて、貫通孔１１ｘ内に正確に挿入（仮配置）できる。
又、貫通孔１１ｘは、内方突出部１１ｘ３の内側の領域の平面形状が挿入される電子部品１２の平面形状よりも小さく形成されている。そのため、貫通孔１１ｘ内に挿入（仮配置）された電子部品１２を内方突出部１１ｘ３側に押圧することにより、貫通孔１１ｘの内方突出部１１ｘ３が変形して電子部品１２の側面と環状に接し、電子部品１２を保持（固定）できる。
又、第１の実施の形態では、貫通孔１１ｘの形成に金属（特に銅）による光の吸収率が高い紫外線レーザ（ＵＶレーザ）を用いるため、金属層（特に銅層）を介してレーザ光を照射しても、容易に金属層を貫通して貫通孔１１ｘを形成できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、樹脂部１３を設けない例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
［第１の実施の形態の変形例１に係る配線基板の構造］
まず、第１の実施の形態の変形例１に係る配線基板の構造について説明する。図６は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図６を参照するに、配線基板１０Ａは、配線層１４、配線層１５、及び貫通配線１６が、配線層２４、配線層２５、及び貫通配線２６に置換された点、樹脂部１３が設けられていない点が、第１の実施の形態に係る配線基板１０（図１参照）と相違する。
配線基板１０Ａにおいて、コア層１１の一方の面には、配線層２４が形成されている。又、コア層１１の他方の面には、配線層２５が形成されている。配線層２４及び２５の各々の厚さは、例えば１０〜２０μｍ程度とすることができる。配線層２４及び２５は、各々所定の平面形状にパターニングされている。配線層２４と配線層２５とはコア層１１を厚さ方向に貫通する貫通孔１１ｙを充填する貫通配線２６により電気的に接続されている。
なお、貫通孔１１ｙを介して電気的に接続される部分の配線層２４、配線層２５、及び貫通配線２６は一体的に形成されているが、ここでは、便宜上、貫通孔１１ｘ内に充填されている部分を貫通配線２６として説明する。又、貫通配線２６よりも絶縁層１７側に形成されている部分を配線層２４、貫通配線２６よりも絶縁層２０側に形成されている部分を配線層２５として説明する。
配線層２４、配線層２５、及び貫通配線２６の各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２４、配線層２５、及び貫通配線２６は、各々複数の層から構成されていてもよい。
絶縁層１７は、コア層１１の一方の面に、配線層２４を覆い、第１の孔１１ｘ１の電子部品１２の周囲を充填するように形成されている。又、絶縁層２０は、コア層１１の他方の面に、配線層２５を覆い、第２の孔１１ｘ２の電子部品１２の周囲を充填するように形成されている。つまり、絶縁層１７及び２０は、第１の実施の形態の樹脂部１３ａの機能を兼ねている。
［第１の実施の形態の変形例１に係る配線基板の製造方法］
次に、第１の実施の形態の変形例１に係る配線基板の製造方法について説明する。図７及び図８は、第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。
まず、図７（ａ）に示す工程では、コア層１１に、コア層１１を貫通する貫通孔１１ｙを形成する。貫通孔１１ｙは、例えば、ドリル等を用いて機械的に形成できる。貫通孔１１ｙは、例えば、レーザ加工法等により形成してもよい。貫通孔１１ｙの直径は、例えば、８０〜２５０μｍ程度とすることができる。貫通孔１１ｙを形成後、デスミア処理を行い、貫通孔１１ｙの内壁面に付着したコア層１１に含まれる樹脂の残渣を除去することが好ましい。
次に、図７（ｂ）に示す工程では、コア層１１の一方の面に配線層２４、コア層１１の他方の面に配線層２５、貫通孔１１ｙを充填し配線層２４と配線層２５とを電気的に接続する貫通配線２６を形成する。配線層２４及び２５の各々の厚さは、例えば１０〜２０μｍ程度とすることができる。配線層２４及び２５は、各々所定の平面形状にパターニングされている。配線層２４、配線層２５、及び貫通配線２６の各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２４、配線層２５、及び貫通配線２６は、各々複数の層から構成されていてもよい。
具体的には、例えば、コア層１１の一方の面、貫通孔１１ｙの内壁面、及びコア層１１の他方の面に、無電解めっき法により銅等からなる第１めっき層を形成する。次いで、第１めっき層上に配線層２４及び２５（配線パターン部分及び貫通孔１１ｙ部分）を形成する領域を露出するレジストパターンを形成する。次いで、例えば、第１めっき層を給電層とする電解めっき法により、レジストパターンから露出する第１めっき層上に銅等からなる第２めっき層を析出し、かつ、貫通孔１１ｙ内を第２めっき層で充填する。次いで、レジストパターンを除去し、更に、第２めっき層から露出する第１めっき層を除去する。これにより、第１めっき層及び第２めっき層からなる配線層２４、配線層２５、及び貫通配線２６が形成される。
次に、図７（ｃ）に示す工程では、第１の実施の形態の図２（ｃ）及び図２（ｄ）に示す工程と同様にして、コア層１１を貫通する貫通孔１１ｘを形成する。なお、本実施の形態では、金属層を介してレーザ光を照射しないため、貫通孔１１ｘの形成に紫外線レーザ（ＵＶレーザ）を用いてもよいし、ＣＯ２レーザ等の紫外線レーザ（ＵＶレーザ）以外のレーザを用いてもよい。次に、図８（ａ）に示す工程では、第１の実施の形態の図３（ａ）及び図３（ｂ）に示す工程と同様にして、電子部品１２を貫通孔１１ｘ内に固定する。
次に、図８（ｂ）に示す工程では、コア層１１の一方の面に、配線層２４を覆うようにフィルム状の樹脂をラミネートする。又、コア層１１の他方の面に、配線層２５を覆うようにフィルム状の樹脂をラミネートする。そして、コア層１１の一方の面及び他方の面にラミネートしたフィルム状の樹脂を加熱しながらコア層１１方向に加圧し、軟化した樹脂の一部を貫通孔１１ｘの電子部品１２の周囲に充填し、その状態で硬化させる。
これにより、コア層１１の一方の面に、配線層２４を覆い、第１の孔１１ｘ１の電子部品１２の周囲を充填する絶縁層１７が形成される。又、コア層１１の他方の面に、配線層２５を覆い、第２の孔１１ｘ２の電子部品１２の周囲を充填する絶縁層２０が形成される。なお、フィルム状の樹脂のラミネートに代えて、液状又はペースト状の樹脂を塗布後、硬化させて絶縁層１７及び２０を形成してもよい。絶縁層１７及び２０の材料や厚さ等は、第１の実施の形態で説明した通りである。
なお、図８（ｃ）に示すように、絶縁層１７として、補強材１７ｚに熱硬化性のエポキシ系絶縁性樹脂やポリイミド系絶縁性樹脂を含浸させた樹脂フィルムを用いてもよい。同様に、絶縁層２０として、補強材２０ｚに熱硬化性のエポキシ系絶縁性樹脂やポリイミド系絶縁性樹脂を含浸させた樹脂フィルムを用いてもよい。補強材１７ｚ及び２０ｚとしては、例えば、ガラス繊維や炭素繊維等の織布や不織布等を用いることができる。
図８（ｃ）の場合、絶縁層１７及び２０を構成する樹脂成分のみが貫通孔１１ｘ内に充填され、貫通孔１１ｘの両開口部を補強材１７ｚ及び２０ｚで閉塞することになる。よって、貫通孔１１ｘの両開口部からの電子部品１２の突出を抑制できる。なお、図８（ｂ）又は図８（ｃ）に示す工程では、電子部品１２の厚さをコア層１１の厚さの±２０％程度とすることにより、貫通孔１１ｘ内を絶縁層１７及び２０を構成する樹脂成分で十分に充填できる。
図８（ｂ）又は図８（ｃ）に示す工程の後、第１の実施の形態の図４（ｃ）〜図５（ｃ）に示す工程と同様にして、配線基板１０Ａ（図６参照）及び配線基板１０Ａに半導体チップを搭載した半導体パッケージが完成する。
なお、第１の実施の形態の変形例１において、図７（ａ）及び図７（ｂ）に示す工程に代えて、図８（ｄ）に示す工程を採用してもよい。図８（ｄ）に示す工程では、第１の実施の形態の図２（ａ）〜図４（ｂ）に示す工程と同様にして、コア層１１の一方の面に配線層１４、他方の面に配線層１５、貫通孔１１ｙの内壁面に配線層１４と配線層１５とを電気的に接続する貫通配線１６を形成する。又、貫通配線１６の内側部分に樹脂部１３ｂを充填する。但し、第１の実施の形態とは異なり、この時点では貫通孔１１ｘは形成しない。図８（ｄ）に示す工程の後、図７（ｃ）以降の工程を実行することにより、配線基板１０Ａ（図６参照）に対応する配線基板が製造される。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態の変形例１において、更に、コア層上に絶縁層及び配線層を多層に積層する例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図９は、第１の実施の形態の変形例２に係る配線基板を例示する断面図である。図９を参照するに、配線基板１０Ｂは、コア層１１の一方の面の配線層１８とソルダーレジスト層１９との間に、絶縁層３１、配線層３２、絶縁層３３、配線層３４が追加された点が、第１の実施の形態の変形例１に係る配線基板１０Ａ（図６参照）と相違する。又、コア層１１の他方の面の配線層２１とソルダーレジスト層２２との間に、絶縁層３５、配線層３６、絶縁層３７、配線層３８が追加された点が、第１の実施の形態の変形例１に係る配線基板１０Ａ（図６参照）と相違する。
絶縁層３１は、配線層１８を覆うように形成されている。又、絶縁層３５は、配線層２１を覆うように形成されている。絶縁層３１及び３５の材料や厚さは、例えば、絶縁層１７と同様とすることができる。絶縁層３１及び３５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
絶縁層３１には、絶縁層３１を貫通し配線層１８の一方の面を露出するビアホール３１ｘが形成されている。ビアホール３１ｘは、絶縁層３３側に開口されていると共に、配線層１８の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。又、絶縁層３５には、絶縁層３５を貫通し配線層２１の他方の面を露出するビアホール３５ｘが形成されている。ビアホール３５ｘは、絶縁層３７側に開口されていると共に、配線層２１の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。
配線層３２は、絶縁層３１の一方の側に形成されている。配線層３２は、ビアホール３１ｘ内に充填されたビア配線、及び絶縁層３１の一方の面に形成された配線パターンを含んで構成されている。ビアホール３１ｘ内に充填されたビア配線は、配線層１８と電気的に接続されている。又、配線層３６は、絶縁層３５の他方の側に形成されている。配線層３６は、ビアホール３５ｘ内に充填されたビア配線、及び絶縁層３５の他方の面に形成された配線パターンを含んで構成されている。ビアホール３５ｘ内に充填されたビア配線は、配線層２１と電気的に接続されている。配線層３２及び３６の材料や厚さは、例えば、配線層１８と同様とすることができる。
絶縁層３３は、配線層３２を覆うように形成されている。又、絶縁層３７は、配線層３６を覆うように形成されている。絶縁層３３及び３７の材料や厚さは、例えば、絶縁層１７と同様とすることができる。絶縁層３３及び３７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
絶縁層３３には、絶縁層３３を貫通し配線層３２の一方の面を露出するビアホール３３ｘが形成されている。ビアホール３３ｘは、ソルダーレジスト層１９側に開口されていると共に、配線層３２の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。又、絶縁層３７には、絶縁層３７を貫通し配線層３６の他方の面を露出するビアホール３７ｘが形成されている。ビアホール３７ｘは、ソルダーレジスト層２２側に開口されていると共に、配線層３６の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。
配線層３４は、絶縁層３３の一方の側に形成されている。配線層３４は、ビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んで構成されている。ビアホール３３ｘ内に充填されたビア配線は、配線層３２と電気的に接続されている。又、配線層３８は、絶縁層３７の他方の側に形成されている。配線層３８は、ビアホール３７ｘ内に充填されたビア配線、及び絶縁層３７の他方の面に形成された配線パターンを含んで構成されている。ビアホール３７ｘ内に充填されたビア配線は、配線層３６と電気的に接続されている。配線層３４及び３８の材料や厚さは、例えば、配線層１８と同様とすることができる。
このように、コア層１１の一方の面及び他方の面に積層される絶縁層及び配線層の数は任意に決定できる。又、図１０に示すように、配線基板１０Ｂに接合部３０を介して半導体チップ４０を搭載し、配線基板１０Ｂと半導体チップ４０との間にアンダーフィル樹脂５０を充填して半導体パッケージ１０Ｃとしてもよい。
ここで、貫通孔１１ｘの内方突出部１１ｘ３と電子部品１２との接触状態について説明する。第１の実施の形態及びその変形例では、貫通孔１１ｘの内方突出部１１ｘ３が電子部品１２の側面と環状に接し電子部品１２を保持すると説明した。しかし、これには限定されず、内方突出部１１ｘ３と電子部品１２との状態は、例えば、図１１に示すようにしてもよい。
図１１は、図１のＡ−Ａ線に沿う断面図である。つまり、図１のＡ−Ａ線に沿う平面方向の断面を、コア層１１の一方の面側から視た図である。但し、図１１では、内方突出部１１ｘ３及び電子部品１２のみを図示し、他は図示を省略している。
電子部品１２がキャパシタである場合、内方突出部１１ｘ３がキャパシタの本体部分（電極１２ａを除く部分）と嵌合すると、本体部分の側面が削れ、キャパシタの容量が変動するおそれがある。そこで、図１１（ａ）に示すように、内方突出部１１ｘ３をキャパシタの電極１２ａの部分のみと嵌合させることにより、キャパシタの本体部分の側面が削れないため、キャパシタの容量の変動を防止できる。
又、図１１（ｂ）や図１１（ｃ）に示すように、内方突出部１１ｘ３の平面形状を円形（楕円形も含む）や多角形（本例では８角形）にすると、内方突出部１１ｘ３の４点で電子部品１２と嵌合するため、電子部品１２の位置決め及び保持を好適に行うことができる。なお、図１１（ｂ）や図１１（ｃ）の場合にも、図１１（ａ）の場合と同様に、内方突出部１１ｘ３はキャパシタの電極１２ａの部分のみと嵌合しているため、キャパシタの容量の変動を防止できる。
このように、内方突出部１１ｘ３は、電子部品１２の一部のみに接していてもよい。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、上記実施の形態及びその変形例では、金属層を介して紫外線レーザ（ＵＶレーザ）を照射して貫通孔を形成する例を示したが、予め金属層をパターニングした後、金属層の形成されていない領域（樹脂領域）にレーザを照射して貫通孔を形成してもよい。この場合には、紫外線レーザ（ＵＶレーザ）を用いてもよいし、ＣＯ２レーザ等を用いてもよい。何れのレーザを用いた場合にも、図１等に示す形状の貫通孔１１ｘが形成される。
１０、１０Ａ、１０Ｂ 配線基板
１０Ｃ 半導体パッケージ
１１ コア層
１１ｘ、１１ｙ 貫通孔
１１ｘ１ 第１の孔
１１ｘ２ 第２の孔
１１ｘ３ 内方突出部
１２ 電子部品
１２ａ 電極
１３、１３ａ、１３ｂ 樹脂部
１４、１５、１８、２１、２４、２５、３２、３４、３６、３８ 配線層
１４ａ 第１金属層
１４ｂ 第２金属層
１４Ｍ 第１金属箔
１４Ｎ、１５Ｎ、１４Ｐ、１５Ｐ 金属層
１５ａ 第３金属層
１５ｂ 第４金属層
１５Ｍ 第２金属箔
１６、２６ 貫通配線
１７、２０、３１、３３、３５、３７ 絶縁層
１７ｘ、１７ｙ、２０ｘ、２０ｙ、３１ｘ、３３ｘ、３５ｘ、３７ｘ ビアホール
１７ｚ、２０ｚ 補強材
１９、２２ ソルダーレジスト層
１９ｘ、２２ｘ 開口部
３０ 接合部
４０ 半導体チップ
５０ アンダーフィル樹脂

Claims (15)

  1. コア層と、
    前記コア層を厚さ方向に貫通する貫通孔と、
    前記貫通孔内に収容された電子部品と、を有し、
    前記貫通孔は、前記コア層の一方の面側の開口部及び前記コア層の他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部を備え、
    前記内方突出部は、前記電子部品の電極のみと接して前記電子部品を保持している配線基板。
  2. 前記電子部品は、前記電極と、本体部分と、を有し、
    前記本体部分と前記内方突出部との間に間隙を有する請求項１記載の配線基板。
  3. 前記内方突出部は、前記コア層の厚さ方向の中央となる前記貫通孔の内壁面に設けられている請求項１又は２記載の配線基板。
  4. 前記内方突出部は、環状に形成され、
    前記内方突出部は、前記電子部品の側面をなす前記電極と接している請求項１乃至３の何れか一項記載の配線基板。
  5. 前記貫通孔は、前記コア層の一方の面側の開口部から前記コア層内に形成された頂部にかけて平面方向の断面積が連続的に減少する第１の孔と、前記コア層の他方の面側の開口部から前記コア層内に形成された頂部にかけて平面方向の断面積が連続的に減少する第２の孔と、を有し、
    前記第１の孔の頂部と前記第２の孔の頂部とが前記コア層内で連通し、前記貫通孔内で平面方向の断面積が最も小さい前記内方突出部を形成している請求項１乃至４の何れか一項記載の配線基板。
  6. 前記コア層の一方の面には、絶縁層及び配線層が順次積層され、
    前記配線層は、前記絶縁層の一方の面に形成された配線パターンと、前記絶縁層内に形成され前記電子部品の電極と電気的に接続されたビア配線と、を含む請求項１乃至５の何れか一項記載の配線基板。
  7. 前記コア層の他方の面には、他の絶縁層及び他の配線層が順次積層され、
    前記他の配線層は、前記他の絶縁層の他方の面に形成された他の配線パターンと、前記他の絶縁層内に形成され前記電子部品の電極と電気的に接続された他のビア配線と、を含む請求項６記載の配線基板。
  8. 前記貫通孔内の前記電子部品の周囲には樹脂部が充填され、
    前記絶縁層は、前記樹脂部を覆うように形成され、
    前記配線層は、前記絶縁層の一方の面に形成された配線パターンと、前記絶縁層内及び前記樹脂部内に形成され前記電子部品の電極と直接電気的に接続されたビア配線と、を含み、
    前記他の絶縁層は、前記樹脂部を覆うように形成され、
    前記他の配線層は、前記他の絶縁層の他方の面に形成された他の配線パターンと、前記他の絶縁層内及び前記樹脂部内に形成され前記電子部品の電極と直接電気的に接続された他のビア配線と、を含む請求項７記載の配線基板。
  9. 前記貫通孔内の前記電子部品の周囲の一部は前記絶縁層で覆われ、残部は前記他の絶縁層で覆われている請求項７又は８記載の配線基板。
  10. コア層に、前記コア層を貫通すると共に、前記コア層の一方の面側の開口部及び前記コア層の他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部を備えた貫通孔を形成する工程と、
    前記貫通孔内の前記内方突出部上に電子部品を仮配置する工程と、
    前記電子部品を前記内方突出部側に押圧して前記貫通孔に収容し、前記内方突出部が前記電子部品の電極のみと接して前記電子部品を保持する工程と、を有する配線基板の製造方法。
  11. 前記電子部品は、前記電極と、本体部分と、を有し、
    前記電子部品を保持する工程では、前記本体部分と前記内方突出部との間に間隙が形成される請求項１０記載の配線基板の製造方法。
  12. 前記貫通孔を形成する工程において、前記内方突出部は環状に形成され、
    前記電子部品を保持する工程において、前記内方突出部は前記電子部品の側面をなす前記電極と接する請求項１０又は１１記載の配線基板の製造方法。
  13. 前記貫通孔を形成する工程において、前記貫通孔の前記コア層の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、前記電子部品の平面形状よりも大きく形成され、かつ、前記内方突出部の内側の領域の平面形状は前記電子部品の平面形状よりも小さく形成され、
    前記電子部品を保持する工程において、前記電子部品を前記内方突出部側に押圧することにより前記内方突出部が変形して前記電子部品の側面をなす前記電極と接する請求項１０乃至１２の何れか一項記載の配線基板の製造方法。
  14. 前記貫通孔を形成する工程は、
    前記コア層の一方の面に第１金属箔、他方の面に第２金属箔が形成された積層板を準備する工程と、
    前記第１金属箔を介して前記コア層に紫外線レーザを照射して前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部又は前記コア層の他方の面側に形成された開口部の面積よりも大となる第１の孔を形成する工程と、
    前記第２金属箔を介して前記第１の孔に対応する部分の前記コア層に紫外線レーザを照射して前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる第２の孔を形成し、前記第１の孔と前記第２の孔とを前記コア層内で連通させ、連通する部分に前記内方突出部を形成する工程と、を含む請求項１０乃至１３の何れか一項記載の配線基板の製造方法。
  15. 前記電子部品を保持する工程の後に、
    前記コア層の一方の面に絶縁層を形成する工程と、
    前記コア層の他方の面に他の絶縁層を形成する工程と、を有し、
    前記貫通孔内の前記電子部品の周囲の一部は前記絶縁層で覆われ、残部は前記他の絶縁層で覆われる請求項１０乃至１４の何れか一項記載の配線基板の製造方法。
JP2012136118A 2012-06-15 2012-06-15 配線基板及びその製造方法 Active JP6029342B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012136118A JP6029342B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法
US13/914,894 US9161453B2 (en) 2012-06-15 2013-06-11 Wiring board and method of manufacturing the same
KR1020130067810A KR101975302B1 (ko) 2012-06-15 2013-06-13 배선 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012136118A JP6029342B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014003087A JP2014003087A (ja) 2014-01-09
JP2014003087A5 JP2014003087A5 (ja) 2015-07-23
JP6029342B2 true JP6029342B2 (ja) 2016-11-24

Family

ID=49754848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012136118A Active JP6029342B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US9161453B2 (ja)
JP (1) JP6029342B2 (ja)
KR (1) KR101975302B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027020A (ja) * 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法
KR101472639B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR102080663B1 (ko) * 2013-07-15 2020-02-24 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6334962B2 (ja) * 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
KR20150144587A (ko) * 2014-06-17 2015-12-28 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
WO2016013904A1 (ko) * 2014-07-25 2016-01-28 엘지이노텍 주식회사 인쇄회로기판
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
KR101609264B1 (ko) * 2014-12-09 2016-04-05 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP6442123B2 (ja) * 2015-02-16 2018-12-19 日本特殊陶業株式会社 セラミック配線基板の製造方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140972A (en) * 1978-04-25 1979-11-01 Matsushita Electric Ind Co Ltd Printed circuit board and method of producing same
JPS5661191A (en) * 1979-10-24 1981-05-26 Alps Electric Co Ltd Electric part mounting board
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US7542301B1 (en) * 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US7876577B2 (en) * 2007-03-12 2011-01-25 Tyco Electronics Corporation System for attaching electronic components to molded interconnection devices
JP5074089B2 (ja) * 2007-04-27 2012-11-14 株式会社Ｊｖｃケンウッド 電子部品収容基板及びその製造方法
JP4988629B2 (ja) * 2008-03-12 2012-08-01 日立オートモティブシステムズ株式会社 電子機器および車載モジュール
JP5153417B2 (ja) * 2008-04-01 2013-02-27 京セラ株式会社 部品内蔵基板および実装構造体
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US8610001B2 (en) * 2010-05-21 2013-12-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
JP2014003087A (ja) 2014-01-09
KR20130141384A (ko) 2013-12-26
KR101975302B1 (ko) 2019-08-28
US9161453B2 (en) 2015-10-13
US20130333930A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
JP6029342B2 (ja) 配線基板及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6114527B2 (ja) 配線基板及びその製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
KR101968957B1 (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP6054080B2 (ja) 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP6385635B2 (ja) 配線基板の製造方法
JP7064349B2 (ja) 配線基板及びその製造方法
JP7046639B2 (ja) 配線基板及びその製造方法
JP5873152B1 (ja) 配線基板
JP4758869B2 (ja) 半導体装置の製造方法
JP2016058472A (ja) 電子部品内蔵配線板及びその製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP6997670B2 (ja) 配線基板及びその製造方法
US20160189979A1 (en) Method for producing wiring board
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6671256B2 (ja) 配線基板及びその製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
JP2016033975A (ja) 電子部品内蔵配線板およびその製造方法
JP5972137B2 (ja) 配線基板の製造方法
JP2016127248A (ja) 多層配線基板
JP2005101075A (ja) 電子部品内蔵基板の製造方法
JP7240909B2 (ja) 配線基板及びその製造方法
JP2019121764A (ja) 配線板およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161018

R150 Certificate of patent or registration of utility model

Ref document number: 6029342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150