JP2012069926A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2012069926A
JP2012069926A JP2011179349A JP2011179349A JP2012069926A JP 2012069926 A JP2012069926 A JP 2012069926A JP 2011179349 A JP2011179349 A JP 2011179349A JP 2011179349 A JP2011179349 A JP 2011179349A JP 2012069926 A JP2012069926 A JP 2012069926A
Authority
JP
Japan
Prior art keywords
core substrate
interlayer insulating
wiring board
printed wiring
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011179349A
Other languages
English (en)
Inventor
Masatome Takada
昌留 高田
Fusaji Nagaya
不三二 長屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011179349A priority Critical patent/JP2012069926A/ja
Publication of JP2012069926A publication Critical patent/JP2012069926A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】芯材を備えない層間絶縁層をコア基板に積層しても反りの生じないプリント配線板を提供する。
【解決手段】ガラスクロスの芯材にガラスエポキシ樹脂を含浸させたコア基板３０に無機粒子を添加して、熱膨張係数（ＣＴＥ）を２０〜４０ｐｐｍまで低下させている。そして、コア基板３０の厚みａを０．２mmに、上面側の第１層間絶縁層５０Ａの厚みｂを０．１mmに、下面側の第２層間絶縁層５０Ｂの厚みｃを０．１mmに設定してある。これにより、薄いコア基板３０と、芯材を備えない層間絶縁層５０Ａ、５０Ｂとを用いて、プリント配線板に反りを発生させない。
【選択図】図６

Description

本発明は、スルーホールを介して表裏を電気的接続させるコア基板に絶縁層を設けたプリント配線板に関し、特に、ＩＣチップなどの電子部品を載置するパッケージ基板に好適に用い得るプリント配線板及び該プリント配線板の製造方法に関するものである。
電子部品を載置するパッケージ基板として、ガラス繊維などの芯材を備えるコア基板に、芯材を備えるプリプレグを積層したプリント配線板が広く用いられている。特許文献１には、コア基板にプリプレグを積層した複合基板において、プリプレグからなる層間絶縁層の弾性率をコア基板よりも小さくすることが開示されている。特許文献２には、コア基板にビルドアップ層を積層した多層プリント配線板において、ビルドアップ層の熱膨張係数を７０ｐｐｍ／℃以下にすることが開示されている。特許文献３には、片面基板を積層した多層回路基板において、層間絶縁層の熱膨張係数を３５ｐｐｍ以下にすることが開示されている。特許文献４には、コア基板と第１、第２層間絶縁層との厚みを調整することが開示されている。特許文献５には、プリント配線板上に熱膨張係数６〜１３ｐｐｍの熱膨張緩和シートを積層することが開示されている。
特開２００７−３２９４４１号公報 特開２００４−２８１６９５号公報 特開２００８−２７７７２１号公報 特開２００８−２４４１８９号公報 特開２００１−２７４５５６号公報
近年、電子部品の小型化やＩＣチップの周波数が３ＧＨｚ以上の高周波数になってきたため、ＩＣ搭載用基板の薄型化や配線の高密度化に伴うファインパターン配線形成と、発熱量増加による熱応力低減のための放熱が必要となってきた。そこで、基板を薄くしても反りが生じないファインパターン配線の形成が可能な基板が必要となる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、ガラス繊維等の芯材を備えない層間絶縁層をコア基板に積層しても反りの生じないプリント配線板、及び、該プリント配線板の製造方法を提供することにある。
請求項１に記載の発明は、
第１面と該第１面の裏面側の第２面とを有し、貫通孔を備えるコア基板と、
前記コア基板の前記第１面上に形成された第１導体回路と、
前記コア基板の前記第２面上に形成された第２導体回路と、
前記貫通孔に形成されている前記第１導体回路と第２導体回路とを接続するスルーホール導体と、
前記コア基板の第１面上に形成されている少なくとも１つの第１層間絶縁層と、
前記コア基板の第２面上に形成されている少なくとも１つの第２層間絶縁層と、からなるプリント配線板であって、
前記コア基板の熱膨張係数がα（１／Ｋ）、前記コア基板のヤング率がＥ（ＧＰa）、前記コア基板の厚みがａ（mm）、各第１層間絶縁層の厚みの和がｂ（mm）、各第２層間絶縁層の厚みの和がｃ（mm）であるとき、前記α、前記Ｅ、前記ａ、前記ｂ、前記ｃは以下の関係式を満足する。
α／（Ｅ×(ａ＋ｂ＋ｃ））＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋ
が成立することを技術的特徴とする。
コア基板に無機粒子を添加して、熱膨張係数を下げると共に、コア基板と少なくとも１つの各第１層間絶縁層及び少なくとも１つの各第２層間絶縁層の厚みを調整し、α／（Ｅ×(ａ＋ｂ＋ｃ)）＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋを成立させることで、低熱膨張係数の薄いコア基板と、ガラス繊維等の芯材を備えない層間絶縁層とを用いて、プリント配線板に反りを発生させないと予測される。ここで、コア基板のスルーホール導体が、第１面上に形成された第１導体回路と、第２面上に形成された第２導体回路と、貫通孔内部にめっき充填して成り第１導体回路と第２導体回路を接続しているため、スルーホール導体により放熱性が向上し、プリント配線板の反りを抑えることができると推測される。薄いコア基板に、ガラス繊維等の芯材を備えない層間絶縁層を積層することで、ファインパターン配線の形成が可能で、プリント配線板を薄くし、放熱性を改善できると予測される。
本発明の実施例１に係るプリント配線板の製造工程図である。 実施例１のプリント配線板の製造工程図である。 実施例１のプリント配線板の製造工程図である。 実施例１のプリント配線板の製造工程図である。 実施例１のプリント配線板の製造工程図である。 実施例１に係るプリント配線板の断面図である。 ＩＣチップを実装した状態の実施例１に係るプリント配線板の断面図である。 実施例１の別例の断面図である。 実施例３に係るプリント配線板の断面図である。 図１０（Ａ）は反り量を説明するための模式図であり、図１０（Ｂ）は重心を説明するための模式図である。 実施例２で反り量を試験した結果を示す図表である。 実施例２で用いたコア基板のガラスクロスの構成を示す図表である。
[実施例１]
次に、本発明の実施例１に係るプリント配線板１０の構成について、図１〜図７を参照して説明する。図６は、該プリント配線板１０の断面図を、図７は、図６に示すプリント配線板１０にＩＣチップ８０を取り付けた状態を示している。図６に示すように、プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール導体３６を介して接続されている。スルーホール導体３６は、上面（第１面）側から下面（第２面）に向けてテーパーしている第１導体部３６ａと、下面（第２面）側から第１面に向けてテーパーしている第２導体部３６ｂとからなる。コア基板３０の上面（第１面）に、バイアホール６０及び導体回路５８の形成された第１層間絶縁層５０Ａが配設され、下面（第２面）に、バイアホール６０及び導体回路５８の形成された第２層間絶縁層５０Ｂが配設されている。該バイアホール６０及び導体回路５８の上層にはソルダーレジスト層７０が形成されている。上面（第１面）側のソルダーレジスト層７０の開口７１には、半田バンプ７６Ｕが形成され、下面（第２面）側のソルダーレジスト層７０の開口には、半田バンプ７６Ｄが形成されている。図７に示すように、上面側の半田バンプ７６Ｄに、ＩＣチップ８０のパッド８２が接続される。
実施例１では、ガラスクロスの芯材にエポキシ樹脂を含浸させたコア基板３０にシリカ又はアルミナから成る無機粒子を２０ｗｔ％〜４０ｗｔ添加して、熱膨張係数（α）を５×１０−６(1/K)〜８×１０−６(1/K)まで低下させている。そして、コア基板３０のヤング率（Ｅ）は２２ＧＰａに設定されている。また、ガラス転位点を既存のものよりも高めている。ここで、コア基板３０は厚みａを０．１５mmに調整してある。上面側の第１層間絶縁層５０Ａは厚みｂを０．０２mmに、下面側の第２層間絶縁層５０Ｂは同様に、厚みｃを０．０２mmに設定されている。
これにより、実施例１のプリント配線板１０は、
α／（Ｅ×(ａ＋ｂ＋ｃ)）＝０．９×１０−６〜１．７×１０−６／ＧＰａ・mm・Ｋを成立させている。
上記関係を成立させることで、薄いコア基板３０と、芯材を備えない第１層間絶縁層５０Ａ、第２層間絶縁層５０Ｂとを用いて、プリント配線板に反りを発生させない。ここで、コア基板３０のスルーホール導体３６が、上面（第１面）側から下面（第２面）に向けてテーパーしている第１導体部３６ａと、下面（第２面）側から第１面に向けてテーパーしている第２導体部３６ｂとからなるため、該スルーホール導体３６によりコア基板３０の反りを抑えることができると予測される。薄いコア基板に、芯材を備えず薄い層間絶縁層を積層することで、プリント配線板を薄くし、放熱性を高めることができると推測される。
コア基板の厚みと層間絶縁層の厚みの和が０．０８mm〜０．６０mmの範囲では、コア基板の厚みは０．０６ｍｍ〜０．４０ｍｍであることが望ましい。さらに、第１層間絶縁層と第２層間絶縁層のそれぞれの厚みが０．０１mm〜０．１０mmであることが望ましい。コア基板の厚みが０．０６mm未満の場合、コア基板の熱膨張係数、ヤング率を調整してもプリント配線板の反りを防止することはできないと推測される。一方、コア基板の厚みが０．４０ｍｍを超える場合、第１層間絶縁層と第２層間絶縁層のそれぞれの厚みが薄すぎて、絶縁性を確保できなくなると推測される。
スルーホール導体は最大外径（コア基板の表面部での径）ｄが７０〜１５０μｍであることが望ましい。７０μｍ未満では、スルーホール導体の第１導体部と第２導体部とを中央部に向けて縮径させた場合に、第１導体部と第２導体部の接続不良が発生する可能性がある。１５０μｍを越えると、スルーホールの配線密度を下がり、ファインピッチを実現できなくなると推測される。ここで、スルーホール導体は、コア基板に１％〜５％配置することが望ましい。１％未満では、スルーホールの配線密度が下がり、ファインピッチを実現できなくなる可能性がある。５％を越えると、コア基板の剛性が下がり、反りの発生を防ぐことが難しくなると推測される。
引き続き、図６を参照して上述したプリント配線板１０の製造方法について図１〜図６を参照して説明する。
（１）ガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂をガラスクロス等の芯材に含浸させ、樹脂中に平均粒子径０．３μｍのシリカ又はアルミナから成る無機粒子を２０〜４０重量％添加して、熱膨張係数（ＣＴＥ）を５×１０−６(1/K)〜８×１０−６(1/K)まで低下させた厚さ０．１５ｍｍの絶縁性基板３０を用いる。この絶縁性基板３０の両面に３〜５μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とする（図１（Ａ））。まず、上面（第１面）側からレーザを照射し、スルーホール形成位置に第１面側から第２面に向けて縮径するテーパーから成る第１開口３１ａを形成する（図１（Ｂ））。引き続き、下面（第２面）側からレーザを照射し、スルーホール形成位置に第２面側から第１面に向けて縮径するテーパーから成る第２開口３１ｂを形成することで、第１開口３１ａ及び第２開口３１ｂから成るスルーホール用通孔３１を設ける（図１（Ｃ））。テーパーしているとは、コア基板の中心に向かって第１開口３１aおよび第２開口３１ｂが除除に小さくなることを含んでいる。
実施例１では、絶縁性基板３０の厚みが０．１５ｍｍと薄いため、上面、下面の２回に分けてレーザを照射しなくても１度で開口を形成することはできるが、レーザの出力を下げて２回に分けて通孔を形成することで、 第２面に向けて縮径するテーパーから成る第１開口３１ａ、第１面に向けて縮径するテーパーから成る第２開口３１ｂを形成し、後述する工程で、中央部に向けて縮径する第１導体部３６ａ、第２導体部３６ｂからなるスルーホール導体を形成する。
（２）基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、基板表面及びスルーホール用通孔３１側壁に厚さ０．６μｍの無電解銅めっき膜３３を形成する（図１（Ｄ））。
（３）市販の感光性フィルムを張り付け、マスクを載置して露光・現像処理し、導体回路とスルーホール導体を形成する部分の無電解めっき膜３３が露出する所定パターンのめっきレジスト３５を形成する（図１（Ｅ））。
（４）下記条件で電解めっきを施し、スルーホール用通孔３１内、及び、基板３０のめっきレジスト３５非形成部に電解銅めっき３７を形成する（図２（Ａ））。
〔電解めっき水溶液〕
硫酸 １８０ ｇ／ｌ
硫酸銅 ８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ７０分
温度 室温
（５）そして、めっきレジスト３５を５％ＫＯＨで剥離後、めっきレジストを形成していた部分の無電解めっき膜３３と銅箔３２を、塩化第２銅を主成分とするエッチング液にて溶解除去し、スルーホールランド３６ｃを含む導体回路３４を形成する（図２（Ｂ））。
（６）導体回路３４およびスルーホールランド３６ｃの表面をエッチング液で粗化し粗化層（凹凸層）３４αを形成する（図２（Ｃ））。
（７）基板３０の上面（第１面）及び下面（第２面）に、芯材を備えず基板より少し小さめの層間絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより第１層間絶縁層５０Ａ、第２層間絶縁層５０Ｂを形成する（図２（Ｄ））。すなわち、層間絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。図６を参照して上述したようにコア基板３０は厚みａを０．１５mmに、上面側の第１層間絶縁層５０Ａは厚みｂを０．０２mmに、下面側の第２層間絶縁層５０Ｂは厚みｃを０．０２mmに設定されている。
（８）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で層間絶縁層５０Ａ、５０Ｂにバイアホール用開口５１を形成する（図２（Ｅ））。
（９）バイアホール用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間絶縁層５０Ａ、５０Ｂの表面に存在する粒子を除去することにより、バイアホール用開口５１の内壁を含む層間絶縁層５０Ａ、５０Ｂの表面を粗化し粗化面５０αを形成する（図３（Ａ））。
（１０）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いする。さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与する。
（１１）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む第１層間絶縁層５０Ａ、第２層間絶縁層５０Ｂの表面に無電解銅めっき膜５２の形成された基板を得る（図３（Ｂ））。
（１２）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設ける（図３（Ｃ））。
（１３）基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ１５μｍの電解銅めっき膜５６を形成した（図４（Ａ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ７０ 分
温度 ２２±２ ℃
（１４）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、導体回路５８及びバイアホール６０とする（図４（Ｂ））。
（１５）ついで、上記（４）と同様の処理を行い、導体回路５８及びバイアホール６０の表面を粗化し粗化面５８αを形成する（図４（Ｃ））。
（１６）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２０μｍの厚さで塗布し、乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて紫外線で露光し、ＤＭＴＧ溶液で現像処理し、上面側に小径の開口７１、下面側に大径の開口７１を形成する（図５（Ａ））。さらに、加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成する。
（１７）次に、ソルダーレジスト層７０を形成した基板を無電解ニッケルめっき液に浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成する（図５（Ｂ））。ニッケル−金層以外にも、ニッケル−パラジウム−金層、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（１８）開口７１内にフラックス７８を塗布した後、上面側ソルダーレジスト層７０の開口７１に小径半田ボール７７Ｕを搭載し、下面側ソルダーレジスト層７０の開口７１に大径半田ボール７７Ｄを搭載し（図５（Ｃ））、リフローすることにより上面に半田バンプ７６Ｕを、下面側に半田バンプ７６Ｄを形成する（図６）。
（１９）プリント配線板１０にＩＣチップ８０を載置し、リフローを行うことで、半田バンプ７６Ｕを介してプリント配線板の接続パッドとＩＣチップ８０の電極８２が接続される（図７）。
図８は、実施例１の別例を示す。別例では、スルーホール導体３６の第１導体部３６ａを構成する第１開口３１ａの重心を通り前記コア基板の第１面に垂直な直線ＡＬと、第２導体部３６ｂを構成する第２開口３１ｂの重心を通りコア基板の第１面に垂直な直線ＢＬとはオフセットしている。ここで、重心とは図１０（Ｂ）に示すように、円形の開口に於ける長径（最長径部分）と短径（最短径部分）との交点を意味する。
[実施例２]
実施例２で、実施例１と同様に形成すると共に、コア基板の厚み（ａ）、第１層間絶縁層の厚み（ｂ）、第２層間絶縁層の厚み（ｃ）、コア基板の熱膨張係数（ＣＴＥ）、コア基板のヤング率（Ｅ）を変えて、反り量を測定した結果を図１１中に示す。ただし、第１層間樹脂絶縁層、第２層間樹脂絶縁層はそれぞれ１層でも複数層でもよい。プリント配線板は、１２mm×１２mmの大きさで、反り量は、図１０（Ａ）中に示すようにプリント配線板の外端部から、一番反った部位までのプリント配線板の垂直方向での距離を、温度２５℃と２６０℃とで測定した。ここで、反り量が±１００μｍ（ここで、＋とは凹形状で上側への反り量を、−とは凹形状で下側への反り量を意味する）を越えると、ＩＣチップの実装精度が低下するため、反り量を１００μｍ以下に抑える必要がある。なお、反り量はシュミレーションにより計算した値である。
[実施例２−１]
コア基板の熱膨張係数（ＣＴＥ）８．６１、コア基板のヤング率（Ｅ）１９．１（Ｇpa）、コア基板の厚み（ａ）０．１５（mm）、第１層間絶縁層の厚み（ｂ）０．０３（mm）、第２層間絶縁層の厚み（ｃ）０．０３（mm）にした。コア基板の構造は、ＢＴ（ビスマレイミドトリアジン）イミド系樹脂、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−１では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝２．１５×１０−６／ＧＰａ・mm・Ｋ，反り量は１００μｍ以下の８１μｍであった。
[実施例２−２]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．１（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−２では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝１．３２×１０−６／ＧＰａ・mm・Ｋ，反り量は７９μｍであった。
[実施例２−３]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．１５（mm）、第１層間絶縁層の厚み（ｂ）０．０３（mm）、第２層間絶縁層の厚み（ｃ）０．０３（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−３では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝１．１３×１０−６／ＧＰａ・mm・Ｋ，反り量は７０μｍであった。
[実施例２−４]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．２（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−４では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．８５×１０−６／ＧＰａ・mm・Ｋ，反り量は６４μｍであった。
[実施例２−５]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．２５（mm）、第１層間絶縁層の厚み（ｂ）０．０３（mm）、第２層間絶縁層の厚み（ｃ）０．０３（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−５では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．７７×１０−６／ＧＰａ・mm・Ｋ，反り量は６１μｍであった。
[実施例２−６]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．３（mm）、第１層間絶縁層の厚み（ｂ）０．０２５（mm）、第２層間絶縁層の厚み（ｃ）０．０２５（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−６では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．６８×１０−６／ＧＰａ・mm・Ｋ，反り量は５５μｍであった。
[実施例２−７]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．２５（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−７では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．７２×１０−６／ＧＰａ・mm・Ｋ，反り量は５６μｍであった。
[実施例２−８]
コア基板の熱膨張係数（ＣＴＥ）８．６１（１／Ｋ）、コア基板のヤング率（Ｅ）１９．１(Ｇpa）、コア基板の厚み（ａ）０．１５（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、ＢＴ（ビスマレイミドトリアジン）イミド系樹脂、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−８では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝１．９６×１０−６／ＧＰａ・mm・Ｋ，反り量は８２μｍであった。
[実施例２−９]
コア基板の熱膨張係数（ＣＴＥ）８．６１（１／Ｋ）、コア基板のヤング率（Ｅ）１９．１（Ｇpa）、コア基板の厚み（ａ）０．２（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、ＢＴ（ビスマレイミドトリアジン）イミド系樹脂、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−９では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝１．６１×１０−６／ＧＰａ・mm・Ｋ，反り量は７６μｍであった。
[実施例２−１０]
コア基板の熱膨張係数（ＣＴＥ）８．６１（１／Ｋ）、コア基板のヤング率（Ｅ）１９．１（Ｇpa）、コア基板の厚み（ａ）０．１（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、ＢＴ（ビスマレイミドトリアジン）イミド系樹脂、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。実施例２−１０では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝２．５０×１０−６／ＧＰａ・mm・Ｋ，反り量は８５μｍであった。
[比較例１]
コア基板の熱膨張係数（ＣＴＥ）１２．２１（１／Ｋ）、コア基板のヤング率（Ｅ）９．６（Ｇpa）、コア基板の厚み（ａ）０．１（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率４．５（１／Ｋ）のＥガラス（図１２参照）、フィラーはＳｉＯ２、Ａｌ2Ｏ3を２５％含む。比較例１では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝７．０７×１０−６／ＧＰａ・mm・Ｋ，反り量は１００μｍであった。
[比較例２]
コア基板の熱膨張係数（ＣＴＥ）１２．３５（１／Ｋ）、コア基板のヤング率（Ｅ）１３．２（Ｇpa）、コア基板の厚み（ａ）０．１（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、ＢＴ（ビスマレイミドトリアジン）イミド系樹脂、ガラスクロスは熱膨張率４．５（１／Ｋ）のＥガラス（図１２参照）、フィラーはＳｉＯ2を２５％含む。比較例１では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝５．２０×１０−６／ＧＰａ・mm・Ｋ，反り量は１００μｍを超える１３６μｍであった。
[比較例３]
コア基板の熱膨張係数（ＣＴＥ）８．６１（１／Ｋ）、コア基板のヤング率（Ｅ）１９．１（Ｇpa）、コア基板の厚み（ａ）０．０５（mm）、第１層間絶縁層の厚み（ｂ）０．０６（mm）、第２層間絶縁層の厚み（ｃ）０．０６（mm）にした。コア基板の構造は、ＢＴ（ビスマレイミドトリアジン）イミド系樹脂、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。比較例３では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝２．６５×１０−６／ＧＰａ・mm・Ｋ，反り量は１００μｍを超える１４５μｍであった。
[参考例１]
コア基板の熱膨張係数（ＣＴＥ）６．１８（１／Ｋ）、コア基板のヤング率（Ｅ）２６（Ｇpa）、コア基板の厚み（ａ）０．５（mm）、第１層間絶縁層の厚み（ｂ）０．０４（mm）、第２層間絶縁層の厚み（ｃ）０．０４（mm）にした。コア基板の構造は、変性エポキシ（低熱膨張のエポキシ系樹脂）、ガラスクロスは熱膨張率２．４（１／Ｋ）のＳガラス（図１２参照）、フィラーはＳｉＯ2を３０％含む。参考例１では、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．４１×１０−６／ＧＰａ・mm・Ｋ，反り量は５１μｍであった。
実施例２−１〜実施例２−１０に示すように、コア基板の熱膨張係数を下げると共に、コア基板と第１層間絶縁層及び第２層間絶縁層の厚みを調整し、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋを成立させることで、プリント配線板に１００μｍ以上の反りを発生させないと推定される。なお、コア基板の厚みを０．０６mm未満にすると、ＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋを満たしても、反り量を±１００μｍ以下に抑えることができなく成ると推定される。また、参考例１に示すようにＣＴＥ／（Ｅ×（ａ＋ｂ＋ｃ））＝０．５×１０−６／ＧＰａ・mm・Ｋ未満の場合、反り量を１００μｍ以下に抑えることができるが、コア基板の厚みを０．４mm以上に設定する必要があり、総厚みを薄くする本願の目的を達成できなくなると予想される。
[実施例３]
実施例１では、コア基板３０の上に第１層間絶縁層５０Ａ、第２層間絶縁層５０Ｂが一層設けられた。これに対して、実施例３では、コア基板３０の上に、第１面（上面）側に２層の第１層間絶縁層５０Ａ、１５０Ａが、第２面（下面）側に２層の第２層間絶縁層５０Ｂ、１５０Ｂが設けられる。層間絶縁層１５０Ａ、１５０Ｂには、バイアホール１６０及び導体回路１５８が形成される。実施例３のように、２層以上の層間絶縁層を備える場合でも、第１面（上面）側の下側第１層間絶縁層５０Ａの厚みＢ１と、上側第１層間絶縁層１５０Ａの厚みＢ２とを加えたｂ、第２面（下面）側の下側第２層間絶縁層５０Ｂの厚みＣ１と、上側第２層間絶縁層１５０Ｂの厚みＣ２とを加えたｃが、実施例１と同様に、
α／（Ｅ×(ａ＋ｂ＋ｃ)）＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋ
を成立させることで、反りの発生を抑えることができると推測される。
実施例２−１〜実施例２−１０は、第１層間樹脂絶縁層および第２層間樹脂絶縁層は、実施例１と同様に１層づつでもいいし、実施例３と同様にそれぞれ２層以上の複数層でもよい。
１０ プリント配線板
３０ 絶縁性基板
３１ バイアホール用通孔
３１ａ 第１開口
３１ｂ 第２開口
３４ 導体回路
３６ バイアホール導体
３６ａ 第１導体部
３６ｂ 第２導体部
３６ｃ バイアホールランド
５０Ａ 第１層間絶縁層
５０Ｂ 第２層間絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層

Claims (25)

  1. 第１面と該第１面の裏面側の第２面とを有し、貫通孔を備えるコア基板と、
    前記コア基板の前記第１面上に形成された第１導体回路と、
    前記コア基板の前記第２面上に形成された第２導体回路と、
    前記貫通孔に形成されている前記第１導体回路と第２導体回路とを接続するスルーホール導体と、
    前記コア基板の第１面上に形成されている少なくとも１つの第１層間絶縁層と、
    前記コア基板の第２面上に形成されている少なくとも１つの第２層間絶縁層と、からなるプリント配線板であって、
    前記コア基板の熱膨張係数がα（１／Ｋ）、前記コア基板のヤング率がＥ（ＧＰa）、前記コア基板の厚みがａ（mm）、各第１層間絶縁層の厚みの和がｂ（mm）、各第２層間絶縁層の厚みの和がｃ（mm）であるとき、前記α、前記Ｅ、前記ａ、前記ｂ、前記ｃは以下の関係式を満足する。
    α／（Ｅ×(ａ＋ｂ＋ｃ））＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋ
  2. 請求項１のプリント配線板において、前記コア基板は、ガラス繊維、無機粒子および樹脂から成る。
  3. 請求項１のプリント配線板において、前記コア基板は、無機粒子を２０ｗｔ％〜４０ｗｔ％含有する。
  4. 請求項２のプリント配線板において、前記無機粒子が、シリカ又はアルミナからなる。
  5. 請求項１のプリント配線板において、前記層間絶縁層は、ガラス繊維を含有しない。
  6. 請求項１のプリント配線板において、前記貫通孔は、前記第１面に第１開口を有する第１開口部と前記第２面に第２開口を有する第２開口部からなり、前記第１開口部は前記第１面から前記第２面に向かってテーパーしているとともに前記第２開口部は前記第２面から前記第１面に向かってテーパーしていて、前記第１開口部と第２開口部は前記コア基板の内部で繋がっている。
  7. 請求項１のプリント配線板において、前記スルーホール導体は、前記貫通孔を充填しているめっき膜から成る。
  8. 請求項６のプリント配線板において、前記第１開口の重心を通り前記コア基板の第１面に垂直な直線と前記第２開口の重心を通り前記コア基板の第１面に垂直な直線はオフセットしている。
  9. 請求項１のプリント配線板において、前記コア基板の厚みと、前記各第１層間絶縁層の厚みと、前記各第２層間絶縁層の厚みの和が、０．０８mm〜０．６０mmの範囲である。
  10. 請求項１のプリント配線板において、前記コア基板の厚みが０．０６ｍｍ〜０．４０ｍｍの範囲である。
  11. 請求項１のプリント配線板において、前記各第１層間絶縁層の厚みｂと、前記各第２層間絶縁層の厚みｃが、それぞれ０．０１mm〜０．１０mmの範囲である。
  12. 前記第１層間絶縁層と前記第２層間絶縁層とがそれぞれ複数層であることを特徴とする請求項１のプリント配線板。
  13. 第１面と該第１面の裏面側の第２面とを有するコア基板に、スルーホール導体用の貫通孔を形成することと；
    前記第１面上に第１導体回路を形成することと、
    前記第２面上に第２導体回路を形成することと、
    前記貫通孔に形成されている第１導体回路と第２導体回路を接続するスルーホール導体を形成することと；
    前記コア基板の前記第１面上に少なくとも１つの第１層間絶縁層を積層することと；
    前記コア基板の前記第２面上に少なくとも１つの第２層間絶縁層を積層することと；
    前記第１層間絶縁層と前記第２層間絶縁層にバイアホールを形成することと；からなるプリント配線板の製造方法であって：
    前記コア基板の熱膨張係数がα（１／Ｋ）、前記コア基板のヤング率がＥ（ＧＰa）、前記コア基板の厚みがａ（mm）、各第１層間絶縁層の厚みの和がｂ（mm）、各第２層間絶縁層の厚みの和がｃ（mm）であるとき、前記α、前記Ｅ、前記ａ、前記ｂ、前記ｃは以下の関係式を満足する。
    α／（Ｅ×(ａ＋ｂ＋ｃ））＝０．５×１０−６〜２．５×１０−６／ＧＰａ・mm・Ｋ
  14. 請求項１３のプリント配線板の製造方法において、スルーホール導体を形成することは前記貫通孔をめっき膜で充填することからなる。
  15. 請求項１３および請求項１４のプリント配線板の製造方法において、前記スルーホール用貫通孔を電解めっきで充填することと、前記導体回路用開口に電解めっき膜を形成する工程は同時に行われる。
  16. 請求項１３のプリント配線板の製造方法において、前記コア基板は、ガラス繊維、無機粒子および樹脂から成る。
  17. 請求項１３のプリント配線板の製造方法において、前記コア基板は、無機粒子を２０ｗｔ％〜４０ｗｔ％含有する。
  18. 請求項１３のプリント配線板の製造方法において、前記無機粒子が、シリカ又はアルミナからなる。
  19. 請求項１３のプリント配線板の製造方法において、前記層間絶縁層は、ガラス繊維を含有しない。
  20. 請求項１３のプリント配線板の製造方法において、前記貫通孔を形成することは、前記第１面に第１開口を有する第１開口部を形成することと、前記第２面に第２開口を有する第２開口部を形成することとからなり、前記第１開口部は前記第１面から前記第２面に向かってテーパーしているとともに前記第２開口部は前記第２面から前記第１面に向かってテーパーしていて、前記第１開口部と第２開口部は前記コア基板の内部で繋がっている。
  21. 請求項１３のプリント配線板の製造方法において、前記第１開口の重心を通り前記コア基板の第１面に垂直な直線と前記第２開口の重心を通り前記コア基板の第１面に垂直な直線はオフセットしている。
  22. 請求項１３のプリント配線板の製造方法において、前記コア基板の厚みと、前記各第１層間絶縁層の厚みと、前記各第２層間絶縁層の厚みの和が、０．０８mm〜０．６０mmの範囲である。
  23. 請求項１３のプリント配線板の製造方法において、前記コア基板の厚みが０．０６ｍｍ〜０．４０ｍｍの範囲である。
  24. 請求項１３のプリント配線板の製造方法において、前記各第１層間絶縁層の厚みｂと、前記各第２層間絶縁層の厚みｃが、それぞれ０．０１mm〜０．１０mmの範囲である。
  25. 請求項１３のプリント配線板の製造方法において、前記第１層間絶縁層と前記第２層間絶縁層とがそれぞれ複数層である。
JP2011179349A 2010-08-21 2011-08-19 プリント配線板及びプリント配線板の製造方法 Pending JP2012069926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011179349A JP2012069926A (ja) 2010-08-21 2011-08-19 プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010185684 2010-08-21
JP2010185684 2010-08-21
JP2011179349A JP2012069926A (ja) 2010-08-21 2011-08-19 プリント配線板及びプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2012069926A true JP2012069926A (ja) 2012-04-05

Family

ID=45593176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011179349A Pending JP2012069926A (ja) 2010-08-21 2011-08-19 プリント配線板及びプリント配線板の製造方法

Country Status (3)

Country Link
US (1) US9049808B2 (ja)
JP (1) JP2012069926A (ja)
CN (1) CN102378478B (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247294A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014003087A (ja) * 2012-06-15 2014-01-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014045018A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板
JP2014187360A (ja) * 2013-02-21 2014-10-02 Ajinomoto Co Inc 部品内蔵回路板の製造方法、および半導体装置
US9307643B2 (en) 2013-12-10 2016-04-05 Ibiden Co., Ltd. Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2016167621A (ja) * 2016-04-28 2016-09-15 新光電気工業株式会社 配線基板
JP2017199854A (ja) * 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
US10420214B2 (en) 2017-03-24 2019-09-17 Ibiden Co., Ltd. Printed wiring board
WO2021108064A1 (en) * 2019-11-27 2021-06-03 Applied Materials, Inc. Package core assembly and fabrication methods
US11063169B2 (en) 2019-05-10 2021-07-13 Applied Materials, Inc. Substrate structuring methods
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11264333B2 (en) 2019-05-10 2022-03-01 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
CN115551184A (zh) * 2022-09-29 2022-12-30 高德(江苏)电子科技股份有限公司 采用锥形柱进行互联的印刷线路板及其制造方法
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP2013197245A (ja) * 2012-03-19 2013-09-30 Ibiden Co Ltd プリント配線板
JP6208411B2 (ja) * 2012-06-15 2017-10-04 新光電気工業株式会社 配線基板及びその製造方法
TWI453420B (zh) * 2013-01-11 2014-09-21 Mpi Corp 孔板
US9470715B2 (en) 2013-01-11 2016-10-18 Mpi Corporation Probe head
CN103113714A (zh) * 2013-02-17 2013-05-22 桂林理工大学 用于制作高压电机纳米复合主绝缘的环氧预浸玻璃布带
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
CN103369827B (zh) * 2013-07-18 2017-05-17 上海华勤通讯技术有限公司 印制电路板
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
JP6793517B2 (ja) * 2016-10-17 2020-12-02 株式会社ダイセル シート状プリプレグ
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
US20220302081A1 (en) * 2021-03-18 2022-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JP2001274556A (ja) 2000-03-23 2001-10-05 Nec Corp プリント配線板
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP2004281695A (ja) 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd 多層プリント配線板、多層プリント配線板の製造方法、及び実装構造体
CN102361534A (zh) * 2003-04-07 2012-02-22 揖斐电株式会社 多层印刷电路板
WO2005117510A1 (ja) 2004-05-27 2005-12-08 Ibiden Co., Ltd. 多層プリント配線板
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JP4924871B2 (ja) 2006-05-08 2012-04-25 日立化成工業株式会社 複合基板および配線板
JP5194601B2 (ja) 2006-07-20 2013-05-08 住友ベークライト株式会社 多層回路基板及び半導体装置
WO2008069055A1 (ja) * 2006-11-28 2008-06-12 Kyocera Corporation 配線基板およびそれを用いた半導体素子の実装構造体
US7745515B2 (en) * 2006-12-05 2010-06-29 Nan Ya Plastics Corporation Composition of dihydrobenzoxazine resin, epoxy resin(s), novolac resin and curing promoter
JP2008244189A (ja) 2007-03-28 2008-10-09 Sumitomo Bakelite Co Ltd 回路基板および半導体装置
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
JP2010114434A (ja) 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8461462B2 (en) * 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
US8513535B2 (en) * 2009-10-30 2013-08-20 Kyocera Corporation Circuit board and structure using the same

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247294A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014003087A (ja) * 2012-06-15 2014-01-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014045018A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板
JP2014187360A (ja) * 2013-02-21 2014-10-02 Ajinomoto Co Inc 部品内蔵回路板の製造方法、および半導体装置
US9307643B2 (en) 2013-12-10 2016-04-05 Ibiden Co., Ltd. Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2016167621A (ja) * 2016-04-28 2016-09-15 新光電気工業株式会社 配線基板
JP2017199854A (ja) * 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
US10420214B2 (en) 2017-03-24 2019-09-17 Ibiden Co., Ltd. Printed wiring board
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US11362235B2 (en) 2019-05-10 2022-06-14 Applied Materials, Inc. Substrate structuring methods
US11398433B2 (en) 2019-05-10 2022-07-26 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11715700B2 (en) 2019-05-10 2023-08-01 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11264333B2 (en) 2019-05-10 2022-03-01 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11264331B2 (en) 2019-05-10 2022-03-01 Applied Materials, Inc. Package structure and fabrication methods
US11063169B2 (en) 2019-05-10 2021-07-13 Applied Materials, Inc. Substrate structuring methods
US11476202B2 (en) 2019-05-10 2022-10-18 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11521935B2 (en) 2019-05-10 2022-12-06 Applied Materials, Inc. Package structure and fabrication methods
US11887934B2 (en) 2019-05-10 2024-01-30 Applied Materials, Inc. Package structure and fabrication methods
US11417605B2 (en) 2019-05-10 2022-08-16 Applied Materials, Inc. Reconstituted substrate for radio frequency applications
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11881447B2 (en) 2019-11-27 2024-01-23 Applied Materials, Inc. Package core assembly and fabrication methods
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
WO2021108064A1 (en) * 2019-11-27 2021-06-03 Applied Materials, Inc. Package core assembly and fabrication methods
US11742330B2 (en) 2020-03-10 2023-08-29 Applied Materials, Inc. High connectivity device stacking
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11927885B2 (en) 2020-04-15 2024-03-12 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN115551184A (zh) * 2022-09-29 2022-12-30 高德(江苏)电子科技股份有限公司 采用锥形柱进行互联的印刷线路板及其制造方法

Also Published As

Publication number Publication date
US20120043123A1 (en) 2012-02-23
CN102378478B (zh) 2014-08-20
CN102378478A (zh) 2012-03-14
US9049808B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
JP2012069926A (ja) プリント配線板及びプリント配線板の製造方法
JP5931547B2 (ja) 配線板及びその製造方法
US9029711B2 (en) Method for manufacturing a printed wiring board having a through-hole conductor
US8931168B2 (en) Method for manufacturing multilayer printed wiring board
JP5987314B2 (ja) プリント配線板
US8156647B2 (en) Method for manufacturing a multilayer printed wiring board
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
US8592691B2 (en) Printed wiring board
JP2006216714A (ja) 多層プリント配線板
US20100218986A1 (en) Method for manufacturing printed wiring board and printed wiring board
JP2006216713A (ja) 多層プリント配線板
JP2013214578A (ja) 配線板及びその製造方法
JP2011211194A (ja) 配線板及びその製造方法
JP2002016173A (ja) 半導体装置
JPWO2004086493A1 (ja) 電子部品搭載基板の製造方法
US20100221414A1 (en) Method for manufacturing printed wiring board
JP2014082334A (ja) 配線板及びその製造方法
JP2013243227A (ja) 配線板及びその製造方法
US8410374B2 (en) Printed wiring board
JP2005347391A (ja) プリント配線板
JP5861400B2 (ja) 半導体実装部材
JP2009099964A (ja) 配線基板の製造方法
JP2011216519A (ja) 配線基板の製造方法
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP2005150552A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150616