CN102378478A - 印刷电路板和印刷电路板的制造方法 - Google Patents

印刷电路板和印刷电路板的制造方法 Download PDF

Info

Publication number
CN102378478A
CN102378478A CN2011102435254A CN201110243525A CN102378478A CN 102378478 A CN102378478 A CN 102378478A CN 2011102435254 A CN2011102435254 A CN 2011102435254A CN 201110243525 A CN201110243525 A CN 201110243525A CN 102378478 A CN102378478 A CN 102378478A
Authority
CN
China
Prior art keywords
mentioned
core substrate
insulating film
interlayer insulating
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102435254A
Other languages
English (en)
Other versions
CN102378478B (zh
Inventor
高田昌留
长屋不三二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102378478A publication Critical patent/CN102378478A/zh
Application granted granted Critical
Publication of CN102378478B publication Critical patent/CN102378478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供印刷电路板和印刷电路板的制造方法。即使在芯基板上层叠不具有芯材的层间绝缘层也不产生翘曲。通过对使玻璃环氧树脂浸渍于玻璃布的芯材中而成的芯基板(30)添加无机颗粒，使热膨胀系数(CTE)降低到20ppm～40ppm。而且，将芯基板(30)厚度(a)调整为0.2mm，将上表面侧的第1层间绝缘层(50A)的厚度(b)设定为0.1mm，将下表面侧的第2层间绝缘层(50B)的厚度(c)设定为0.1mm。由此，推测出：使用薄的芯基板30和不具有芯材的层间绝缘层50A、50B不会使印刷电路板产生翘曲。

Description

印刷电路板和印刷电路板的制造方法
技术领域
本发明涉及在经由通孔电连接表背的芯基板上设有绝缘层的印刷电路板，特别是涉及能够较佳地用作用于载置IC芯片等电子零件的封装基板中的印刷电路板和该印刷电路板的制造方法。
背景技术
作为用于载置电子零件的封装基板，广泛地使用在具有玻璃纤维等芯材的芯基板上层叠具有芯材的预浸料而成的印刷电路板。在专利文献1中公开了如下内容：在芯基板上层叠预浸料而成的复合基板中，使由预浸料构成的层间绝缘层的弹性模量小于芯基板的弹性模量。在专利文献2中公开了如下内容：在芯基板上层叠积层(build-up)层而成的多层印刷电路板中，积层层的热膨胀系数为70ppm/℃以下。在专利文献3中公开了如下内容：在层叠单面基板而成的多层电路基板中，层间绝缘层的热膨胀系数为35ppm/℃以下。在专利文献4中公开了调整芯基板和第1层间绝缘层、第2层间绝缘层的厚度的内容。在专利文献5中公开了在印刷电路板之上层叠热膨胀系数为6ppm/℃～13ppm/℃的热膨胀缓和片的技术。
专利文献1：日本特开2007-329441号公报
专利文献2：日本特开2004-281695号公报
专利文献3：日本特开2008-277721号公报
专利文献4：日本特开2008-244189号公报
专利文献5：日本特开2001-274556号公报
近年来，由于电子零件的小型化、IC芯片的频率成为3GHz以上的高频率，所以需要伴随着IC装载用基板的薄型化、布线的高密度化的精细图案布线形成以及为了降低由发热量增加而产生的热应力进行散热。因此，需要能够形成即使基板薄也不产生翘曲的精细图案布线的基板。
发明内容
本发明是为了解决上述的课题而做成的，其目的在于提供一种即使在芯基板上层叠不具有玻璃纤维等芯材的层间绝缘层也不会产生翘曲的印刷电路板和该印刷电路板的制造方法。
技术方案1所述的发明是一种印刷电路板，其包括：
芯基板，其具有第1面和位于该第1面的背面侧的第2面，该芯基板具有贯穿孔；
第1导体电路，其形成在上述芯基板的上述第1面上；
第2导体电路，其形成在上述芯基板的上述第2面上；
通孔导体，其形成在上述贯穿孔中，用于连接上述第1导体电路和第2导体电路；
至少1层的第1层间绝缘层，其形成在上述芯基板的第1面上；
至少1层的第2层间绝缘层，其形成在上述芯基板的第2面上，
该印刷电路板的特征在于，
在上述芯基板的热膨胀系数为α(1/K)、上述芯基板的杨氏模量为E(GPa)、上述芯基板的厚度为a(mm)、各第1层间绝缘层的厚度之和为b(mm)、各第2层间绝缘层的厚度之和为c(mm)时，上述α、上述E、上述a、上述b、上述c满足以下的关系式，
α/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K成立。
预测到：对芯基板添加无机颗粒，降低热膨胀系数，并且调整芯基板、至少1层的各第1层间绝缘层以及至少1层的各第2层间绝缘层的厚度，使α/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K成立，由此使用低热膨胀系数的薄的芯基板和不具有玻璃纤维等芯材的层间绝缘层，不会使印刷电路板产生翘曲。在这里，推测出：芯基板的通孔导体通过在贯穿孔内部施镀填充而形成，用于连接形成在第1面上的第1导体电路和形成在第2面上的第2导体电路，因此利用通孔导体能够提高散热性，抑制印刷电路板的翘曲。预测到：通过在薄的芯基板上层叠不具有玻璃纤维等芯材的层间绝缘层，能够形成精细图案布线，能够使印刷电路板较薄，能够改善散热性。
附图说明
图1的(A)～(E)是本发明的实施例1的印刷电路板的制造工序图。
图2的(A)～(E)是实施例1的印刷电路板的制造工序图。
图3的(A)～(C)是实施例1的印刷电路板的制造工序图。
图4的(A)～(C)是实施例1的印刷电路板的制造工序图。
图5的(A)～(C)是实施例1的印刷电路板的制造工序图。
图6是实施例1的印刷电路板的剖视图。
图7是安装有IC芯片的状态的实施例1的印刷电路板的剖视图。
图8是实施例1的另一例的剖视图。
图9是实施例3的印刷电路板的剖视图。
图10的(A)是用于说明翘曲量的示意图，图10的(B)是用于说明重心的示意图。
图11是表示用实施例2测试了翘曲量的结果的图表。
图12是表示实施例2中所用的芯基板的玻璃布的结构的图表。
具体实施方式
实施例1
接着，参照图1～图7说明本发明的实施例1的印刷电路板10的结构。图6表示该印刷电路板10的剖视图，图7表示在图6所示的印刷电路板10上安装有IC芯片80的状态。如图6所示，对于印刷电路板10，在芯基板30的表面形成有导体电路34。芯基板30的表面和背面经由通孔导体36连接。通孔导体36由从上表面(第1面)侧朝向下表面(第2面)呈锥形的第1导体部36a和从下表面(第2面)侧朝向第1面呈锥形的第2导体部36b构成。在芯基板30的上表面(第1面)配设了形成有导通孔60和导体电路58的第1层间绝缘层50A，在下表面(第2面)配设了形成有导通孔60和导体电路58的第2层间绝缘层50B。在该导通孔60和导体电路58的上层形成有阻焊剂层70。在上表面(第1面)侧的阻焊剂层70的开口71处形成有焊锡凸块76U，在下表面(第2面)侧的阻焊剂层70的开口处形成有焊锡凸块76D。如图7所示，上表面侧的焊锡凸块76D与IC芯片80的焊盘82连接。
在实施例1中，对使玻璃布的芯材浸渍环氧树脂而成的芯基板30添加20wt％～40wt％的由二氧化硅或氧化铝构成无机颗粒，使热膨胀系数(α)降低到5×10-6(1/K)～8×10-6(1/K)。而且，芯基板30的杨氏模量(E)被设定为22GPa。此外，玻化温度比现有的芯基板有所提高。在这里，芯基板30的厚度a调整为0.15mm。上表面侧的第1层间绝缘层50A的厚度b被设定为0.02mm，下表面侧的第2层间绝缘层50B的厚度c同样地被设定为0.02mm。
由此，在实施例1的印刷电路板10中，
α/(E×(a+b+c))＝0.9×10-6～1.7×10-6/GPa·mm·K成立。
通过使上述关系成立，使用薄的芯基板30和不具有芯材的第1层间绝缘层50A、第2层间绝缘层50B，印刷电路板不会产生翘曲。在这里，芯基板30的通孔导体36由从上表面(第1面)侧朝向下表面(第2面)呈锥形的第1导体部36a和从下表面(第2面)侧朝向第1面呈锥形的第2导体部36b构成，因此，预测能利用该通孔导体36抑制芯基板30的翘曲。推测出通过在薄的芯基板上层叠不具有芯材的薄的层间绝缘层，能够使印刷电路板变薄且提高散热性。
优选芯基板的厚度和层间绝缘层的厚度之和在0.08mm～0.60mm的范围内，芯基板的厚度是0.06mm～0.40mm。进一步优选第1层间绝缘层和第2层间绝缘层的各自的厚度是0.01mm～0.10mm。芯基板的厚度小于0.06mm的情况下，推测出即使调整芯基板的热膨胀系数、杨氏模量也无法防止印刷电路板的翘曲。另一方面，芯基板的厚度超过0.40mm的情况下，第1层间绝缘层和第2层间绝缘层的各自的厚度过薄，推测出变得无法确保绝缘性。
优选通孔导体的最大外径(芯基板的表面部的直径)d是70μm～150μm。若小于70μm，通孔导体的第1导体部和第2导体部朝向中央部缩径的情况下，有可能产生第1导体部和第2导体部的连接不良。推测出若超过150μm，则通孔的布线密度下降，无法实现精细间距。在这里，优选通孔导体配置为体积占芯基板的1％～5％。推测若小于1％，则通孔的布线密度下降，有可能变得无法实现精细间距。若超过5％，则芯基板的刚性下降，难以防止翘曲的产生。
接着，参照图1～图6说明已参照图6进行了上述说明的印刷电路板10的制造方法。
(1)使用厚度为0.15mm的绝缘性基板30，该绝缘性基板30是这样形成的：使玻璃环氧树脂或BT(双马来酰亚胺三嗪)树脂浸渍于玻璃布等芯材中，并在树脂中添加20重量％～40重量％的由平均粒径为0.3μm的二氧化硅或氧化铝构成的无机颗粒，使热膨胀系数(CTE)降低到5×10-6(1/K)～8×10-6(1/K)。以在该绝缘性基板30的两面层压有3μm～5μm的铜箔32的铜箔叠层板30A为初始材料(图1的(A))。首先，从上表面(第1面)侧照射激光，在通孔形成位置形成由从第1面侧朝向第2面缩径的锥形构成的第1开口31a(图1的(B))。接着，从下表面(第2面)侧照射激光，在通孔形成位置形成由从第2面侧朝向第1面缩径的锥形构成的第2开口31b，由此设置由第1开口31a和第2开口31b构成的通孔用贯穿孔31(图1的(C))。所谓锥形包括第1开口31a和第2开口31b随着朝向芯基板的中心去而逐渐变小的情况。
在实施例1中，绝缘性基板30的厚度较薄，为0.15m m，因此即使不分为上表面、下表面这两次照射激光也能一次形成开口，但是通过降低激光的输出分为两次形成通孔，形成由朝向第2面缩径的锥形构成的第1开口31a、由朝向第1面缩径的锥形构成的第2开口31b，在后述的工序中，形成由向中央部缩径的第1导体部36a、第2导体部36b构成的通孔导体。
(2)通过对基板30的表面赋予钯催化剂(ATOTECH制)，并实施无电解镀铜，在基板表面和通孔用贯穿孔31侧壁上形成厚度为0.6μm的无电解镀铜膜33(图1的(D))。
(3)张贴市场销售的感光性膜，载置掩模，进行曝光-显影处理，形成用于形成导体电路和通孔导体的部分的无电镀膜33暴露出的规定图案的抗镀层35(图1的(E))。
(4)在下述条件下实施电解电镀，在通孔用贯穿孔31内和基板30的未形成有抗镀层35的部分上形成电解镀铜37(图2的(A))。
电解电镀水溶液
硫酸    180g/l
硫酸铜  80g/l
添加剂(ATOTECH JAPAN制，商品名：カパラシドGL)1ml/l
电解电镀条件
电流密度  1A/dm2
时间      70分钟
温度      室温
(6)然后，用5％KOH剥离抗镀层35后，利用以氯化铜为主要成分的蚀刻液溶解去除形成有抗镀层的部分的无电解镀膜33和铜箔32，形成包括通孔焊盘36c在内的导体电路34(图2的(B))。
(7)用蚀刻液使导体电路34和通孔焊盘36c的表面粗糙化，形成粗糙化层(凹凸层)34α(图2的(C))。
(8)在基板30的上表面(第1面)和下表面(第2面)，将比不具有芯材的基板稍小的层间绝缘层用树脂膜(味之素社制：商品名；ABF-45SH)载置在基板上，在压力为0.45MPa、温度为80℃、压接时间为10秒的条件下临时压接并切断后，进一步通过以下的方法用真空层压装置进行贴附而形成第1层间绝缘层50A、第2层间绝缘层50B(图2的(D))。即，在真空度为67Pa、压力为0.47MPa、温度为85℃、压接时间为60秒的条件下将层间绝缘层用树脂膜正式压接在基板上，之后，以170℃经过40分钟使其热固化。参照图6，如上所述，芯基板30的厚度a设定为0.15mm，上表面侧的第1层间绝缘层50A的厚度b设定为0.02mm，下表面侧的第2层间绝缘层50B的厚度c设定为0.02mm。
(9)接着，利用波长为10.4μm的CO2气体激光，在光束直径为4.0mm、高顶礼帽模式(top-hat mode，中间部分能量高且周边部分能量低的模式)、脉冲幅度为3μ秒～30μ秒、掩模的贯穿孔的直径为1.0mm～5.0mm、照射1～3次的条件下，在层间绝缘层50A、50B上形成导通孔用开口51(图2的(E))。
(10)将形成有导通孔用开口51的基板浸渍在含有60g/l的高锰酸的80℃的溶液中10分钟，去除存在于层间绝缘层50A、50B的表面的颗粒，从而使包括导通孔用开口51的内壁在内的层间绝缘层50A、50B的表面粗糙化，形成粗糙化面50α(图3的(A))。
(11)接着，将结束了上述处理的基板浸渍在中和溶液(Shipley社制)中后进行水洗。而且，通过对经过了粗糙面化处理(粗糙化深度为3μm)的该基板的表面赋予钯催化剂，使催化剂核附着于层间绝缘层的表面以及导通孔用开口的内壁面。即，将上述基板浸渍在包括氯化钯(PbCl2)和氯化锡(SnCl2)在内的催化剂液中，使钯金属析出而赋予催化剂。
(12)接着，将赋予了催化剂的基板浸渍在上村工业社制的无电解镀铜水溶液(スルカツプPEA)中，在整个粗糙面上形成厚度为0.3μm～3.0μm的无电解镀铜膜，得到在包括导通孔用开口51的内壁在内的第1层间绝缘层50A、第2层间绝缘层50B的表面形成有无电解镀铜膜52的基板(图3的(B))。
(13)在形成有无电解镀铜膜52的基板上张贴市场销售的感光性干膜，载置掩模，在110mJ/cm2的条件下曝光，通过用0.8％碳酸钠水溶液进行显影处理，设置厚度为25μm的抗镀层54(图3的(C))。
(14)用50℃的水清洗基板后进行脱脂，并且在用25℃的水水洗后，进一步用硫酸清洗，之后在以下的条件下实施电解电镀，在未形成有抗镀层54的部分上形成有厚度为15μm的电解镀铜膜56(图4的(A))。
电解电镀液
硫酸    2.24mol/l
硫酸铜  0.26mol/l
添加剂  19.5ml/l
(ATOTECH JAPAN社制、カパラシドGL)
电解电镀条件
电流密度  1A/dm2
时间      70分钟
温度      22±2℃
(15)而且，用5％KOH剥离去除了抗镀层54之后，用硫酸和双氧水的混合液蚀刻处理该抗镀层下的无电镀膜而使其溶解去除，形成导体电路58和导通孔60(图4的(B))。
(16)接着，进行与上述(4)同样的处理，使导体电路58和导通孔60的表面粗糙化，形成粗糙化面58α(图4的(C))。
(17)接着，在多层布线基板的两面，以20μm的厚度涂覆市场销售的阻焊剂组成物70，在进行了干燥处理之后，使描绘有阻焊剂开口部的图案的厚度为5mm的光掩模紧贴于阻焊剂层70，用紫外线进行曝光，用DMTG溶液进行显影处理，在上表面侧形成小径的开口71，在下表面侧形成大径的开口71(图5的(A))。另外，进行加热处理而使阻焊剂层固化，形成具有开口且厚度为15μm～25μm的阻焊剂图案层。
(18)接着，将形成有阻焊剂层70的基板浸渍在无电解镀镍液中，在开口部71形成厚度为5μm的镀镍层72。另外，将该基板浸渍在无电解镀金液中，在镀镍层72之上形成厚度为0.03μm的镀金层74(图5的(B))。也可以在除了镍-金层以外还形成镍-钯-金层、锡、贵金属层(金、银、钯、白金等)的单层。
(19)在开口71内涂覆了焊剂78之后，在上表面侧阻焊剂层70的开口71装载小径焊锡球77U，在下表面侧阻焊剂层70的开口71装载大径焊锡球77D(图5的(C))，利用回流焊在上表面形成焊锡凸块76D，在下表面侧形成焊锡凸块76U(图6)。
(20)在印刷电路板10上载置IC芯片80，通过进行回流焊，印刷电路板的连接焊盘和IC芯片80的电极82经由焊锡凸块76U连接(图7)。
图8表示实施例1的另一例。在另一例中，通过构成通孔导体36的第1导体部36a的第1开口31a的重心且与上述芯基板的第1面垂直的直线AL偏离于通过构成第2导体部36b的第2开口31b的重心且与芯基板的第1面垂直的直线BL(offset)。在这里，所谓重心，如图10的(B)所示，是指圆形的开口处的长径(直径最长的部分)和短径(直径最短的部分)的交点。
实施例2
在实施例2中，与实施例1相同地形成印刷电路板，并且改变芯基板的厚度(a)、第1层间绝缘层的厚度(b)、第2层间绝缘层的厚度(c)、芯基板的热膨胀系数(CTE)、芯基板的杨氏模量(E)，将测量了翘曲量的结果表示于图11中。但是，第1层间树脂绝缘层、第2层间树脂绝缘层分别既可以是1层也可以是多层。对于12mm×12mm的大小的印刷电路板的翘曲量，如图10的(A)所示，在温度25℃和260℃时测量了从印刷电路板的外端部到翘曲量最大的部位在印刷电路板的垂直方向上的距离。在这里，若翘曲量超过±100μm(在这里，+表示凹形状且向上侧的翘曲量，-表示凹形状且向下侧的翘曲量)，则IC芯片的安装精度降低，所以需要将翘曲量控制在100μm以下。另外，翘曲量是通过模拟算出的值。
实施例2-1
芯基板的热膨胀系数(CTE)为8.61，芯基板的杨氏模量(E)为19.1(Gpa)，芯基板的厚度(a)为0.15(mm)，第1层间绝缘层的厚度(b)为0.03(mm)，第2层间绝缘层的厚度(c)为0.03(mm)。芯基板的构造包括BT(双马来酰亚胺三嗪)酰亚胺系树脂、玻璃布的热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-1中，CTE/(E×(a+b+c))＝2.15×10-6/GPa·mm·K，翘曲量是100μm以下的81μm。
实施例2-2
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gpa)，芯基板的厚度(a)为0.1(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)，填料是SiO2，占30％。在实施例2-2中，CTE/(E×(a+b+c))＝1.32×10-6/GPa·mm·K，翘曲量是79μm。
实施例2-3
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gpa)，芯基板的厚度(a)为0.15(mm)，第1层间绝缘层的厚度(b)为0.03(mm)，第2层间绝缘层的厚度(c)为0.03(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-3中，CTE/(E×(a+b+c))＝1.13×10-6/GPa·mm·K，翘曲量是70μm。
实施例2-4
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gp a)，芯基板的厚度(a)为0.2(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-4中，CTE/(E×(a+b+c))＝0.85×10-6/GPa·mm·K，翘曲量是64μm。
实施例2-5
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gpa)，芯基板的厚度(a)为0.25(mm)，第1层间绝缘层的厚度(b)为0.03(mm)，第2层间绝缘层的厚度(c)为0.03(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-5中，CTE/(E×(a+b+c))＝0.77×10-6/GPa·mm·K，翘曲量是61μm。
实施例2-6
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gpa)，芯基板的厚度(a)为0.3(mm)，第1层间绝缘层的厚度(b)为0.025(mm)，第2层间绝缘层的厚度(c)为0.025(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。。在实施例2-6中，CTE/(E×(a+b+c))＝0.68×10-6/GPa·mm·K，翘曲量是55μm。
实施例2-7
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gp a)，芯基板的厚度(a)为0.25(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-7中，CTE/(E×(a+b+c))＝0.72×10-6/GPa·mm·K，翘曲量是56μm。
实施例2-8
芯基板的热膨胀系数(CTE)为8.61(1/K)，芯基板的杨氏模量(E)为19.1(Gpa)，芯基板的厚度(a)为0.15(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括BT(双马来酰亚胺三嗪)酰亚胺系树脂、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-8中，CTE/(E×(a+b+c))＝1.96×10-6/GPa·mm·K，翘曲量是82μm。
实施例2-9
芯基板的热膨胀系数(CTE)为8.61(1/K)，芯基板的杨氏模量(E)为19.1(Gpa)，芯基板的厚度(a)为0.2(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括BT(双马来酰亚胺三嗪)酰亚胺系树脂、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-9中，CTE/(E×(a+b+c))＝1.61×10-6/GP a·mm·K，翘曲量是76μm。
实施例2-10
芯基板的热膨胀系数(CTE)为8.61(1/K)，芯基板的杨氏模量(E)为19.1(Gpa)，芯基板的厚度(a)为0.1(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括BT(双马来酰亚胺三嗪)酰亚胺系树脂、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在实施例2-10中，CTE/(E×(a+b+c))＝2.50×10-6/GP a·mm·K，翘曲量是85μm。
比较例1
芯基板的热膨胀系数(CTE)为12.21(1/K)，芯基板的杨氏模量(E)为9.6(Gpa)，芯基板的厚度(a)为0.1(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率4.5(1/K)的E玻璃(参照图12)、填料是SiO2，Al2O3，占25％。在比较例1中，CTE/(E×(a+b+c))＝7.07×10-6/GPa·mm·K，翘曲量是100μm。
比较例2
芯基板的热膨胀系数(CTE)为12.35(1/K)，芯基板的杨氏模量(E)为13.2(Gpa)，芯基板的厚度(a)为0.1(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(m m)。芯基板的构造包括BT(双马来酰亚胺三嗪)酰亚胺系树脂、玻璃布是热膨胀率4.5(1/K)的E玻璃(参照图12)、填料是SiO2，占25％。在比较例2中，CTE/(E×(a+b+c))＝5.20×10-6/GPa·mm·K，翘曲量是超过100μm的136μm。
比较例3
芯基板的热膨胀系数(CTE)为8.61(1/K)，芯基板的杨氏模量(E)为19.1(Gpa)，芯基板的厚度(a)为0.05(mm)，第1层间绝缘层的厚度(b)为0.06(mm)，第2层间绝缘层的厚度(c)为0.06(mm)。芯基板的构造包括B T(双马来酰亚胺三嗪)酰亚胺系树脂、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在比较例3中，CTE/(E×(a+b+c))＝2.65×10-6/GPa·mm·K，翘曲量是超过100μm的145μm。
参考例1
芯基板的热膨胀系数(CTE)为6.18(1/K)，芯基板的杨氏模量(E)为26(Gpa)，芯基板的厚度(a)为0.5(mm)，第1层间绝缘层的厚度(b)为0.04(mm)，第2层间绝缘层的厚度(c)为0.04(mm)。芯基板的构造包括改性环氧树脂(低热膨胀的环氧系树脂)、玻璃布是热膨胀率为2.4(1/K)的S玻璃(参照图12)、填料是SiO2，占30％。在参考例1中，CTE/(E×(a+b+c))＝0.41×10-6/GPa·mm·K，翘曲量是51μm。
如实施例2-1～实施例2-10所示，推测出：通过降低芯基板的热膨胀系数，并且调整芯基板和第1层间绝缘层以及第2层间绝缘层的厚度，使CTE/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K成立，使印刷电路板不会产生100μm以上的翘曲。另外，推测出：芯基板的厚度小于0.06mm时，则即使满足CTE/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K，也无法将翘曲量控制在±100m以下。而且，推测出：如参考例1所示，在小于CTE/(E×(a+b+c))＝0.5×10-6/GPa·mm·K的情况下，能将翘曲量控制在100μm以下，但是需要将芯基板的厚度设定为0.4mm以上，无法实现总厚度变薄的本申请的目的。
实施例3
在实施例1中，在芯基板30上设有一层第1层间绝缘层50A、第2层间绝缘层50B。相对于此，在实施例3中，在芯基板30上，在第1面(上表面)侧设有两层的第1层间绝缘层50A、150A，在第2面(下表面)侧设有两层的第2层间绝缘层50B、150B。在层间绝缘层150A、150B上形成有导通孔160和导体电路158。如实施例3所示，推测出：即使在具有两层以上的层间绝缘层的情况下，第1面(上表面)侧的下侧第1层间绝缘层50A的厚度B1和上侧第1层间绝缘层150A的厚度B2相加而得到的b、第2面(下表面)侧的下侧第2层间绝缘层50B的厚度C1和上侧第2层间绝缘层150B的厚度C2相加而得到的c也与实施例1相同，通过使
α/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K成立，能抑制翘曲的产生。
实施例2-1～实施例2-10中的第1层间树脂绝缘层和第2层间树脂绝缘层，既可以分别与实施例1同样为1层，也可以分别与实施例3同样是两层以上的多层。

Claims (25)

1.一种印刷电路板，其包括：
芯基板，其具有第1面和位于该第1面的背面侧的第2面，该芯基板具有贯穿孔；
第1导体电路，其形成在上述芯基板的上述第1面上；
第2导体电路，其形成在上述芯基板的上述第2面上；
通孔导体，其形成在上述贯穿孔中，用于连接上述第1导体电路和第2导体电路；
至少1层的第1层间绝缘层，其形成在上述芯基板的第1面上；
至少1层的第2层间绝缘层，其形成在上述芯基板的第2面上，
该印刷电路板的特征在于，
在上述芯基板的热膨胀系数为α、α的单位为1/K、上述芯基板的杨氏模量为E、E的单位为GPa、上述芯基板的厚度为a，a的单位为mm、各第1层间绝缘层的厚度之和为b、b的单位为mm、各第2层间绝缘层的厚度之和为c、c的单位为mm时，上述α、上述E、上述a、上述b、上述c满足以下的关系式，
α/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K。
2.根据权利要求1所述的印刷电路板，
上述芯基板由玻璃纤维、无机颗粒和树脂构成。
3.根据权利要求1所述的印刷电路板，
上述芯基板含有20wt％～40wt％的无机颗粒。
4.根据权利要求2所述的印刷电路板，
上述无机颗粒由二氧化硅或氧化铝构成。
5.根据权利要求1所述的印刷电路板，
上述层间绝缘层不含有玻璃纤维。
6.根据权利要求1所述的印刷电路板，
上述贯穿孔由在上述第1面上具有第1开口的第1开口部和在上述第2面上具有第2开口的第2开口部构成，上述第1开口部从上述第1面朝向上述第2面呈锥形，并且上述第2开口部从上述第2面朝向上述第1面呈锥形，上述第1开口部和第2开口部在上述芯基板的内部相连。
7.根据权利要求1所述的印刷电路板，
上述通孔导体由填充上述贯穿孔的镀膜构成。
8.根据权利要求6所述的印刷电路板，
通过上述第1开口的重心且与上述芯基板的第1面垂直的直线偏离于通过上述第2开口的重心且与上述芯基板的第1面垂直的直线。
9.根据权利要求1所述的印刷电路板，
上述芯基板的厚度、上述各第1层间绝缘层的厚度和上述各第2层间绝缘层的厚度之和在0.08mm～0.60mm的范围内。
10.根据权利要求1所述的印刷电路板，
上述芯基板的厚度在0.06mm～0.40mm的范围内。
11.根据权利要求1所述的印刷电路板，
上述各第1层间绝缘层的厚度b和上述各第2层间绝缘层的厚度c分别在0.01mm～0.10m m的范围内。
12.根据权利要求1所述的印刷电路板，其特征在于，
上述第1层间绝缘层和上述第2层间绝缘层分别为多层。
13.一种印刷电路板的制造方法，其包括以下工序：
在具有第1面和位于该第1面的背面侧的第2面的芯基板中形成通孔导体用的贯穿孔；
在上述第1面上形成第1导体电路；
在上述第2面上形成第2导体电路；
形成通孔导体，该通孔导体形成在上述贯穿孔中，用于连接第1导体电路和连接第2导体电路；
在上述芯基板的上述第1面上层叠至少1层的第1层间绝缘层；
在上述芯基板的上述第2面上层叠至少1层的第2层间绝缘层；
在上述第1层间绝缘层和上述第2层间绝缘层中形成导通孔，
其中，
在上述芯基板的热膨胀系数为α、α的单位为1/K、上述芯基板的杨氏模量为E、E的单位为GPa、上述芯基板的厚度为a、a的单位为mm、各第1层间绝缘层的厚度之和为b、b的单位为mm、各第2层间绝缘层的厚度之和为c、c的单位为mm时，上述α、上述E、上述a、上述b、上述c满足以下的关系式，
α/(E×(a+b+c))＝0.5×10-6～2.5×10-6/GPa·mm·K。
14.根据权利要求13所述的印刷电路板的制造方法，
形成通孔导体的工序由利用镀膜填充上述贯穿孔的工序构成。
15.根据权利要求13或14所述的印刷电路板的制造方法，
同时进行利用电解电镀填充上述通孔用贯穿孔的工序和在上述导体电路用开口中形成电解镀膜的工序。
16.根据权利要求13所述的印刷电路板的制造方法，
上述芯基板由玻璃纤维、无机颗粒和树脂构成。
17.根据权利要求13所述的印刷电路板的制造方法，
上述芯基板含有20wt％～40wt％的无机颗粒。
18.根据权利要求13所述的印刷电路板的制造方法，
上述无机颗粒由二氧化硅或氧化铝构成。
19.根据权利要求13所述的印刷电路板的制造方法，
上述层间绝缘层不含有玻璃纤维。
20.根据权利要求13所述的印刷电路板的制造方法，
形成上述贯穿孔的工序由在上述第1面上形成具有第1开口的第1开口部的工序和在上述第2面上形成具有第2开口的第2开口部的工序构成，上述第1开口部从上述第1面朝向上述第2面呈锥形，并且上述第2开口部从上述第2面朝向上述第1面呈锥形，上述第1开口部和第2开口部在上述芯基板的内部相连。
21.根据权利要求13所述的印刷电路板的制造方法，
通过上述第1开口的重心且与上述芯基板的第1面垂直的直线偏离于通过上述第2开口的重心且与上述芯基板的第1面垂直的直线。
22.根据权利要求13所述的印刷电路板的制造方法，
上述芯基板的厚度、上述各第1层间绝缘层的厚度和上述各第2层间绝缘层的厚度之和在0.08mm～0.60mm的范围内。
23.根据权利要求13所述的印刷电路板的制造方法，
上述芯基板的厚度在0.06mm～0.40mm的范围内。
24.根据权利要求13所述的印刷电路板的制造方法，
上述各第1层间绝缘层的厚度b和上述各第2层间绝缘层的厚度c分别在0.01mm～0.10mm的范围内。
25.根据权利要求13所述的印刷电路板的制造方法，
上述第1层间绝缘层和上述第2层间绝缘层分别为多层。
CN201110243525.4A 2010-08-21 2011-08-22 印刷电路板和印刷电路板的制造方法 Active CN102378478B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010185684 2010-08-21
JP2010-185684 2010-08-21

Publications (2)

Publication Number Publication Date
CN102378478A true CN102378478A (zh) 2012-03-14
CN102378478B CN102378478B (zh) 2014-08-20

Family

ID=45593176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110243525.4A Active CN102378478B (zh) 2010-08-21 2011-08-22 印刷电路板和印刷电路板的制造方法

Country Status (3)

Country Link
US (1) US9049808B2 (zh)
JP (1) JP2012069926A (zh)
CN (1) CN102378478B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103113714A (zh) * 2013-02-17 2013-05-22 桂林理工大学 用于制作高压电机纳米复合主绝缘的环氧预浸玻璃布带
CN103369827A (zh) * 2013-07-18 2013-10-23 上海华勤通讯技术有限公司 印制电路板
CN103517548A (zh) * 2012-06-15 2014-01-15 新光电气工业株式会社 布线基板及其制造方法
CN104010448A (zh) * 2013-02-21 2014-08-27 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
TWI453420B (zh) * 2013-01-11 2014-09-21 Mpi Corp 孔板
CN104684254A (zh) * 2013-11-27 2015-06-03 Tdk株式会社 Ic内置基板及其制造方法
CN104781907A (zh) * 2013-11-13 2015-07-15 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
US9470715B2 (en) 2013-01-11 2016-10-18 Mpi Corporation Probe head
CN115551184A (zh) * 2022-09-29 2022-12-30 高德(江苏)电子科技股份有限公司 采用锥形柱进行互联的印刷线路板及其制造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP2013197245A (ja) * 2012-03-19 2013-09-30 Ibiden Co Ltd プリント配線板
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP6029342B2 (ja) * 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014045018A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板
JP6318690B2 (ja) * 2013-02-21 2018-05-09 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6287149B2 (ja) 2013-12-10 2018-03-07 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
JP2016167621A (ja) * 2016-04-28 2016-09-15 新光電気工業株式会社 配線基板
JP2017199854A (ja) * 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
JP6793517B2 (ja) * 2016-10-17 2020-12-02 株式会社ダイセル シート状プリプレグ
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP2018163901A (ja) 2017-03-24 2018-10-18 イビデン株式会社 プリント配線板
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US20220302081A1 (en) * 2021-03-18 2022-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400172B1 (en) * 1997-12-18 2002-06-04 Micron Technology, Inc. Semiconductor components having lasered machined conductive vias
CN1957649A (zh) * 2004-05-27 2007-05-02 揖斐电株式会社 多层印刷配线板
CN101352109A (zh) * 2006-02-22 2009-01-21 揖斐电株式会社 印刷线路板及其制造方法
CN101720165A (zh) * 2008-10-08 2010-06-02 日本特殊陶业株式会社 组件内置布线基板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274556A (ja) 2000-03-23 2001-10-05 Nec Corp プリント配線板
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP2004281695A (ja) 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd 多層プリント配線板、多層プリント配線板の製造方法、及び実装構造体
KR20050112122A (ko) * 2003-04-07 2005-11-29 이비덴 가부시키가이샤 다층프린트배선판
JP4924871B2 (ja) 2006-05-08 2012-04-25 日立化成工業株式会社 複合基板および配線板
JP5194601B2 (ja) 2006-07-20 2013-05-08 住友ベークライト株式会社 多層回路基板及び半導体装置
US20100065318A1 (en) * 2006-11-28 2010-03-18 Kyocera Corporation Circuit board and semiconductor element mounted structure using the same
US7745515B2 (en) * 2006-12-05 2010-06-29 Nan Ya Plastics Corporation Composition of dihydrobenzoxazine resin, epoxy resin(s), novolac resin and curing promoter
JP2008244189A (ja) 2007-03-28 2008-10-09 Sumitomo Bakelite Co Ltd 回路基板および半導体装置
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5582944B2 (ja) * 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
US8513535B2 (en) * 2009-10-30 2013-08-20 Kyocera Corporation Circuit board and structure using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400172B1 (en) * 1997-12-18 2002-06-04 Micron Technology, Inc. Semiconductor components having lasered machined conductive vias
CN1957649A (zh) * 2004-05-27 2007-05-02 揖斐电株式会社 多层印刷配线板
CN101352109A (zh) * 2006-02-22 2009-01-21 揖斐电株式会社 印刷线路板及其制造方法
CN101720165A (zh) * 2008-10-08 2010-06-02 日本特殊陶业株式会社 组件内置布线基板及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517548A (zh) * 2012-06-15 2014-01-15 新光电气工业株式会社 布线基板及其制造方法
TWI453420B (zh) * 2013-01-11 2014-09-21 Mpi Corp 孔板
US9470715B2 (en) 2013-01-11 2016-10-18 Mpi Corporation Probe head
CN103113714A (zh) * 2013-02-17 2013-05-22 桂林理工大学 用于制作高压电机纳米复合主绝缘的环氧预浸玻璃布带
CN104010448A (zh) * 2013-02-21 2014-08-27 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
CN104010448B (zh) * 2013-02-21 2018-04-10 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
CN103369827A (zh) * 2013-07-18 2013-10-23 上海华勤通讯技术有限公司 印制电路板
CN104781907A (zh) * 2013-11-13 2015-07-15 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
CN104781907B (zh) * 2013-11-13 2016-11-23 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
CN104684254A (zh) * 2013-11-27 2015-06-03 Tdk株式会社 Ic内置基板及其制造方法
CN104684254B (zh) * 2013-11-27 2017-12-19 Tdk株式会社 Ic内置基板及其制造方法
CN115551184A (zh) * 2022-09-29 2022-12-30 高德(江苏)电子科技股份有限公司 采用锥形柱进行互联的印刷线路板及其制造方法

Also Published As

Publication number Publication date
US9049808B2 (en) 2015-06-02
JP2012069926A (ja) 2012-04-05
CN102378478B (zh) 2014-08-20
US20120043123A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
CN102378478B (zh) 印刷电路板和印刷电路板的制造方法
CN101180727B (zh) 印刷线路板及其制造方法
TWI708352B (zh) 配線電路基板之製造方法及半導體裝置之製造方法
CN101112141B (zh) 多层印刷线路板
US9480157B2 (en) Wiring board and method for manufacturing the same
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
US8592691B2 (en) Printed wiring board
US8156647B2 (en) Method for manufacturing a multilayer printed wiring board
WO2005081312A1 (ja) 半導体搭載用基板
JP2011211194A (ja) 配線板及びその製造方法
WO2005107350A1 (ja) 多層プリント配線板
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
TWI511635B (zh) 印刷佈線板
JP2011129903A (ja) プリント配線板及びプリント配線板の製造方法
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
TWI294760B (zh)
JP2010206170A (ja) プリント配線板
TW200524494A (en) Wiring substrate and manufacturing process of the same
JP5861400B2 (ja) 半導体実装部材
JP5432800B2 (ja) 配線基板の製造方法
JP2006245518A (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP6082233B2 (ja) 配線板及びその製造方法
JP7368693B2 (ja) インダクタ内蔵基板
JP4003400B2 (ja) 多層配線基板及びその製造方法
JP2021097128A (ja) インダクタ内蔵基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant