JP6287149B2 - 電子部品内蔵基板及び電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板及び電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP6287149B2
JP6287149B2 JP2013255047A JP2013255047A JP6287149B2 JP 6287149 B2 JP6287149 B2 JP 6287149B2 JP 2013255047 A JP2013255047 A JP 2013255047A JP 2013255047 A JP2013255047 A JP 2013255047A JP 6287149 B2 JP6287149 B2 JP 6287149B2
Authority
JP
Japan
Prior art keywords
electronic component
conductor
substrate
terminal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013255047A
Other languages
English (en)
Other versions
JP2015115398A (ja
Inventor
久幸 中込
久幸 中込
俊樹 古谷
俊樹 古谷
剛 田島
剛 田島
泰之 嶌田
泰之 嶌田
清水　直樹
直樹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Murata Manufacturing Co Ltd
Original Assignee
Ibiden Co Ltd
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd, Murata Manufacturing Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013255047A priority Critical patent/JP6287149B2/ja
Priority to US14/565,763 priority patent/US9307643B2/en
Publication of JP2015115398A publication Critical patent/JP2015115398A/ja
Application granted granted Critical
Publication of JP6287149B2 publication Critical patent/JP6287149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、コンデンサ等の電子部品を内蔵している電子部品内蔵基板、及び、該電子部品内蔵基板の製造方法に関する。
ＣＰＵを搭載するパッケージ基板等においては、ＣＰＵへの供給電力を強化するためチップコンデンサ等が表面実装されている。ここで、ＣＰＵとチップコンデンサとの配線長を短縮して、更に供給電力の電圧を安定させるため、パッケージ基板内にチップコンデンサを埋め込む構成が採用される。特許文献１は、導体パターンを設けたコア基板の開口にコンデンサを収容し、コア基板及びコンデンサ上に層間樹脂絶縁層を積層し、層間樹脂絶縁層に形成したビア導体で、導体パターン及びコンデンサの電極に接続を取るパッケージ基板を開示している。
特開２００１−２２３２９９号公報
特許文献１の構成で、上述した、層間樹脂絶縁層に形成したビア導体で、導体パターン及びコンデンサの電極に接続を取る構成で、ビア導体の接続信頼性が低いことが明らかになった。
本発明の目的は、ビア導体の接続信頼性の高い電子部品内蔵基板及び該電子部品内蔵基板の製造方法を提供することである。
本発明の電子部品内蔵基板は、導体パターンを備える樹脂製の絶縁基板の開口に端子を備えるセラミック製の電子部品を収容し、前記絶縁基板及び前記電子部品上に樹脂絶縁層を被覆し、前記樹脂絶縁層を貫通して前記導体パターン及び前記端子に至るビア導体を設ける。そして、前記ビア導体と前記導体パターンの接続部、前記ビア導体と前記端子の接続部は窪んでいて、前記導体パターンの接続部の窪みの深さは、前記端子の接続部の窪みの深さよりも深い。
本発明の電子部品内蔵基板の製造方法は、樹脂製の絶縁基板に導体パターンを形成することと、前記絶縁基板に開口を形成することと、前記絶縁基板の開口に端子を備えるセラミック製の電子部品を収容することと、前記絶縁基板及び前記電子部品上に樹脂絶縁層及び銅箔を積層することと、前記銅箔及び樹脂絶縁層を貫通して前記導体パターン及び前記端子に至るビア用開口をレーザで設けることと、エッチングにより前記銅箔を剥離すると共に、前記ビア用開口の底部の前記端子に窪みを形成し、前記ビア用開口の底部の前記導体パターンに前記端子の窪みよりも深い窪みを形成することと、前記ビア用開口にめっきによりビア導体を設けることと、を備える。
本発明の電子部品内蔵基板は、ビア導体と導体パターンの接続部、ビア導体と端子の接続部は窪んでいて、樹脂製のコア基板上の導体パターンの窪みの深さは、セラミック製のコンデンサ等の電子部品上の端子の窪みの深さよりも深い。樹脂製のコア基板上の導体パターンには、層間樹脂絶縁層とコア基板との熱膨張率の差から引張り応力が大きく、また、樹脂製のコア基板上の導体パターンは変位量も大きい。一方、剛性の高いセラミック上の端子の変位量は小さい。このため、ビア導体を導体パターンに大きく入り込ませ、窪みを深くすることで、導体パターンに接続するビア導体の接続信頼性を高めることができる。
本発明の電子部品内蔵基板の製造方法は、ビア導体と導体パターンの接続部、ビア導体と端子の接続部は窪んでいて、樹脂製のコア基板上の導体パターンの窪みの深さは、セラミック製のコンデンサ等の電子部品上の端子の窪みの深さよりも深い。樹脂製のコア基板上の導体パターンには、層間樹脂絶縁層とコア基板との熱膨張率の差から引張り応力が大きく、また、樹脂製のコア基板上の導体パターンは変位量も大きい。一方、剛性の高いセラミック上の端子の変位量は小さい。このため、ビア導体を導体パターンに大きく入り込ませ、窪みを深くすることで、導体パターンに接続するビア導体の接続信頼性を高めることができる。
また、コア基板の表面には、層間樹脂絶縁層との密着性を高めるため粗化処理を施すことが望ましいが、レーザによりビア用の開口を設けた際に、粗化処理の施されない端子上よりも導体パターン上に残渣が残り易い。このため、コア基板上の導体パターンの窪みの深さを、端子の窪みの深さよりも深くすることで、ビア用開口底部の残渣を除去し、導体パターンに接続するビア導体の接続信頼性を高める。
本発明の第１実施形態に係る電子部品内蔵基板の断面図 第１実施形態の電子部品内蔵基板の製造工程図 第１実施形態の電子部品内蔵基板の製造工程図 第１実施形態の電子部品内蔵基板の製造工程図 第１実施形態の電子部品内蔵基板の製造工程図 第１実施形態の電子部品内蔵基板の製造工程図 第１実施形態のコンデンサの製造工程図
本発明の第１実施形態に係る電子部品内蔵基板１００の断面が図１（Ａ）に示される。電子部品内蔵基板１００は、第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）とを有するコア基板３０を有している。
コア基板３０はキャビティ（開口部）２０を有している。本実施形態では、キャビティ２０はコア基板３０を貫通している。
キャビティ２０の内部には、コンデンサ１１０が収容されている。キャビティ２０の側壁とコンデンサ１１０との隙間には樹脂５０が充填されている。これにより、コンデンサ１１０がキャビティ２０の内部において固定されている。
コア基板３０の第１面Ｆ上には導体層３４Ｆが、第２面Ｓ上には導体層３４Ｓが形成されている。コア基板３０は、複数の貫通孔３１を有しており、貫通孔３１の内部には、導体層３４Ｆ、３４Ｓを接続するスルーホール導体３６が形成されている。
スルーホール導体３６は、貫通孔３１内をめっきで充填することにより形成される。貫通孔３１は、コア基板３０の第１面Ｆに開口する第１開口部３１ｆと、第２面Ｓに開口する第２開口部３１ｓとで形成されている。第１開口部３１ｆは第１面から第２面に向かってテーパしているとともに、第２開口部３１ｓは第２面から第１面に向かってテーパしており、該第１開口部３１ｆと該第２開口部３１ｓはコア基板３０の内部で繋がっている。
コア基板３０の第１面Ｆとコンデンサ１１０上に上側のビルドアップ層５５Ｆが形成されている。上側のビルドアップ層は、コア基板３０の第１面Ｆとコンデンサ１１０上に形成されている絶縁層５０Ｆと、その絶縁層５０Ｆ上の導体層５８Ｆと、絶縁層５０Ｆの内部に設けられ導体層５８Ｆと導体層３４Ｆとを接続するビア導体６０Ｆとを有する。絶縁層５０Ｆの内部には、さらに導体層５８Ｆとコンデンサ１１０の電極１１２Ｍ、１１２Ｐとを接続する接続ビア導体６０Ｆａが設けられている。
コア基板３０の第２面Ｓとコンデンサ１１０上に下側のビルドアップ層５５Ｓが形成されている。下側のビルドアップ層は、コア基板３０の第２面Ｓとコンデンサ１１０上に形成されている絶縁層５０Ｓと、その絶縁層５０Ｓ上の導体層５８Ｓと、絶縁層５０Ｓの内部に設けられ導体層５８Ｓと導体層３４Ｓとを接続するビア導体６０Ｓとを有する。絶縁層５０Ｓの内部には、さらに導体層５８Ｓとコンデンサ１１０の電極１１２Ｍ、１１２Ｐとを接続する接続ビア導体６０Ｓａが設けられている。
上側のビルドアップ層５５Ｆ上には、開口７１Ｆを有するソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層５５Ｓ上には開口７１Ｓを有するソルダーレジスト層７０Ｓが形成されている。ソルダーレジスト層７０Ｆ、７０Ｓの開口７１Ｆ、７１Ｓにより露出している導体パターン５８Ｆ、５８Ｓは、後述する半田バンプが形成されるパッドとして機能する。パッド上には、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕなどの金属膜７２、７４が形成され、その金属膜上に半田バンプ７６Ｆ、７６Ｓが形成されている。上側のビルドアップ層５５Ｆ上に形成されている半田バンプ７６Ｆを介してＩＣチップが電子部品内蔵基板１００に搭載される。下側のビルドアップ層５５Ｓ上に形成されている半田バンプ７６Ｓを介して電子部品内蔵基板１００はマザーボードに搭載される。
図１（Ａ）中の円Ｃで囲まれた部分が拡大され図１（Ｂ）に示される。
コンデンサ１１０は、小型で容量の大きな積層セラミックコンデンサ（ＭＬＣＣ）からなる。該コンデンサは、ＢａＴｉＯ３から主として成る誘電体層１２２とＮｉ製の内部電極１２４とを交互に積層して成る本体部１２０と、電極１１２Ｐ、１１２Ｍとから成る。コンデンサ１１０の電極１１２Ｐ、１１２Ｍは、本体部１２０の端部まで延在している内部電極１２４と接触するようにＮｉペースト１１４が設けられ、該Ｎｉペースト１１４がＣｕめっき膜１１６で被覆され成る。
コンデンサの電極１１２Ｍの表面のＣｕめっき膜１１６に接続ビア導体６０Ｆａ、６０Ｓａが接続されている。Ｃｕめっき膜１１６は、ピロリン酸銅めっきにより形成されている。接続ビア導体６０Ｆａ、６０Ｓａの底部は略半球形状であり、Ｃｕめっき膜１１６の略半球状の窪み１１６ｄに接している。Ｃｕめっき膜１１６表面から略半球状の窪み１１６ｄの最深部までの窪み深さｄ２は、２〜６μｍで、Ｃｕめっき膜１１６の厚みｓ２は、８〜１５μｍである。
導体パターン３４Ｆは、銅箔３２と無電解めっき膜３３と電解めっき膜３７の３層構造から成る。表層の電解めっき膜３７は、硫酸銅めっきにより形成されている。導体パターン３４Ｆ、３４Ｓの表層の電解めっき膜３７にビア導体６０Ｆ、６０Ｓが接続されている。ビア導体６０Ｆ、６０Ｓの底部は略半球形状であり、電解めっき膜３７の略半球状の窪み３７ｄに接している。電解めっき膜３７表面から略半球状の窪み３７ｄの最深部までの窪み深さｄ１は２〜７μｍで、導体パターン３４Ｆの厚みｓ１は１０〜２０μｍである。
第１実施形態で、ビア導体６０Ｆ、６０Ｓと導体パターン３４Ｆ、３４Ｓの接続部、接続ビア導体６０Ｆａ、６０Ｓａとコンデンサの端子１１２Ｍ、１１２Ｐの接続部は窪んでいて、樹脂製のコア基板３０上の導体パターン３４Ｆ、３４Ｓの窪み３７ｄの深さはｄ１、セラミック製のコンデンサ上の端子１１２Ｍ、１１２Ｐの窪み１１６ｄの深ｄ２さよりも深い。樹脂製のコア基板上の導体パターン３４Ｆ、３４Ｓには、層間樹脂絶縁層５０Ｆ、５０Ｓとコア基板３０との熱膨張率の差から引張り応力が大きく、また、樹脂製のコア基板上の導体パターン３４Ｆ、３４Ｓは変位量も大きい。一方、剛性の高いセラミック上の端子１１２Ｍ、１１２Ｐの変位量は小さい。このため、ビア導体６０Ｆ、６０Ｓを導体パターン３４Ｆ、３４Ｓに大きく入り込ませ、窪み３７ｄを深くすることで、導体パターン３４Ｆ、３４Ｓに接続するビア導体６０Ｆ、６０Ｓの接続信頼性を高めることができる。なお、コア基板のＸ−Ｙ方向の熱膨張係数は、セラミック製のコンデンサのＸ−Ｙ方向の熱膨張係数よりも低い。
ここで、導体パターン３４Ｆ、３４Ｓの窪み３７ｄの深さｄ１と導体パターンの厚みｓ１との比（ｄ１／ｓ１）は１／２０以上７／１０以下であることが望ましい。導体パターン３４Ｆ、３４Ｓとビア導体６０Ｆ、６０Ｓの接続信頼性が向上する。一方、端子１１２Ｍ、１１２Ｐの窪み１１６ｄの深さｄ２と端子のめっき層１１６の厚みｓ２との比は２／１５上１／４以下であることが望ましい。また、端子１１２Ｍ、１１２Ｐの窪み１１６ｄの深さｄ２と導体パターン３４Ｆ、３４Ｓの窪み３７ｄの深さｄ１との比は、０．５以上／１未満であることが望ましい。端子のめっき層１１６と接続ビア導体６０Ｆａ、６０Ｓａの接続信頼性が向上する。
図７は第１実施形態のコンデンサの製造工程を示している。
（１）ＢａＴｉＯ３から成る誘電体層１２２αとＮｉ製の内部電極層１２４αとが交互に積層され積層体１２０αが形成される（図７（Ａ））。
（２）積層体１２０αの端部まで延在している内部電極層１２４αと接触するようにＮｉペースト層１１４αが積層体の短辺側に塗布される（図７（Ｂ））。Ｎｉペースト層は、Ｎｉ粉とＴｉＢａベース成分から主として成る。
（３）積層体１２０αとＮｉペースト層１１４αが同時焼成され、本体部１２０とＮｉペースト１１４が形成される（図７（Ｃ））。
（４）ピロリン酸銅（Ｃｕ7 Ｐ2 Ｏ7）とピロリン酸カリウム（Ｋ4 Ｐ2 Ｏ7）を用いるピロリン酸銅めっきによって、Ｎｉペースト１１４上にＣｕめっき膜１１６が被覆され、水洗工程を経てコンデンサ１１０が完成される（図７（Ｄ））。
第１実施形態の電子部品内蔵基板は、内蔵されるコンデンサ１１０が大容量の積層セラミックコンデンサである。電極は、コンデンサ本体の内部電極に接続されたＮｉペースト１１４と、該導電性ペーストを覆う銅めっき１１６から成る。銅めっき形成に密着性の高いピロリン酸銅めっきを用いても、Ｎｉペーストがガラス成分を含まないためガラス空孔が存在せず、後述する製造工程で内蔵の際に真空状態にされてもカリウムイオンが飛散することが無く、電極１１２Ｐ−１１２Ｍ間でマイグレーションが発生しない。
第１実施形態の電子部品内蔵基板１００の製造方法が図２〜図６に示される。
（１）絶縁性基材１８とその両面に銅箔３２が積層されている両面銅張積層板３０ｚが出発材料である。絶縁性基材は第１面Ｆとその第１面と反対側の第２面Ｓを有する。銅箔３２の厚みは１μｍ以上５μｍ以下であることが好ましい。銅箔３２の表面に図示されない黒化処理が施される（図２（Ａ））。
（２）絶縁性基材１８の第１面Ｆ側へレーザが照射される。絶縁性基材の第１面から第２面に向けて細くなっている第１開口部３１ｆが形成される（図２（Ｂ））。
（３）絶縁性基材１８の第２面Ｓ側へレーザが照射される。絶縁性基材の第２面から第１面に向けて細くなっている第２開口部３１ｓが形成される（図２（Ｃ））。第２開口部３１ｓは絶縁性基材内で第１開口部３１ｆと繋がりスルーホール導体用の貫通孔３１が形成される。
（４）無電解めっき処理により無電解めっき膜３３が貫通孔３１の内壁と銅箔３２上に形成される（図２（Ｄ））。無電解めっき膜３３の厚みは０．５〜２μｍであることが望ましい。後述する無電解めっき処理でのシールド層としての役割を果たし得る最小限の厚みがあればよい。
（５）硫酸銅を用いる電解めっき処理により、無電解めっき膜３３上に電解めっき膜３７が形成される。絶縁性基材１８上の無電解めっき膜３３の厚みは８〜１４μｍで、銅箔３２と無電解めっき膜３３と無電解めっき膜３３との３層の厚みｓ１は１０〜２０μｍである。貫通孔内にスルーホール導体３６が形成される。スルーホール導体３６は貫通孔の内壁に形成されている無電解めっき膜３３と貫通孔を充填している電解めっき膜３７で形成される（図２（Ｅ））。
（６）コア基板３０の表面の電解めっき膜３７に所定パターンのエッチングレジスト３５が形成される（図２（Ｆ））。
（７）エッチングレジストから露出する電解めっき膜３７、無電解めっき膜３３、銅箔３２が除去される。その後、エッチングレジストが除去され導体層３４Ｆ、３４Ｓ及びスルーホール導体３６が形成される（図３（Ａ））。上述したように導体層３４Ｆ、３４Ｓの厚みｓ１は１０〜２０μｍである。ＣＺ処理により導体層３４Ｆ、３４Ｓ上に粗化層３４βが形成される（図３（Ｂ））。コア基板上の導体層の形成は上記方法に限らず、例えば、特開２０１２−６９９２６号の図１、図２中に開示されている方法で形成することもできる。
（８）絶縁性基材１８の中央部にコンデンサを収容するための開口２０がレーザにより形成され、コア基板３０が完成する（図３（Ｃ））。
（９）コア基板３０の第２面Ｓにテープ９４が貼られる。開口２０はテープで塞がれる（図３（Ｄ））。テープ９４の例としてＰＥＴフィルムが挙げられる。
（１０）開口２０により露出するテープ９４上にコンデンサ１１０が置かれる（図３（Ｅ））。コア基材の開口２０に収容されるコンデンサの厚みはコア基材の厚みの３０％〜１００％である。
（１１）真空引きがなされ、コア基板３０の第１面Ｆ上にプライマー付き銅箔４９が積層されたＢ−ステージのプリプレグ５０Ｆαが圧着（積層）される。加熱プレスによりプリプレグから樹脂が開口内にしみ出て、開口２０が充填剤（樹脂充填剤）５０で充填される（図３（Ｆ））。銅箔４９の厚みは１μｍ以上３μｍ以下であることが望ましい。１μｍ未満では後述するレーザ時のマスクとしての効果が低く、３μｍを越えるとエッチングによる剥離が困難になる。開口の内壁とコンデンサ間の隙間が充填剤で満たされる。コンデンサがコア基材に固定される。プリプレグはガラスクロスなどの補強材を有する。プリプレグは、ガラス粒子などの無機粒子を含むことが好ましい。充填剤はシリカなどの無機粒子を含んでいる。
（１２）テープ剥離後（図４（Ａ））、真空引きがなされ、コア基板３０の第２面Ｓ上にプライマー付き銅箔４９が積層されたＢ−ステージのプリプレグが圧着される。コア基材の第１面と第２面上のプリプレグが硬化される。コア基材の第１面と第２面上に絶縁層（層間樹脂絶縁層）５０Ｆ、５０Ｓが形成される（図４（Ｂ））。ここで、コア基板と層間樹脂絶縁層との積層の際に、真空引きがなされるため、両者の密着性が高い。一方、上述したように、コンデンサの電極にＮｉペーストが用いられ、ガラス成分を含まないためガラス空孔が存在せず、積層の際に真空状態においても空孔からのＣｕめっき膜１１６形成の際のピロリン酸カリウム由来のカリウムイオンが飛散することが無く、電極１１２Ｐ−１１２Ｍ間でマイグレーションの原因とならない。
（１３）第１面側からＣＯ２ガスレーザにて絶縁層５０Ｆにコンデンサ１１０の電極１１２Ｐ、１１２Ｍ、導体層３４Ｆ、スルーホール導体３６に至るビア導体用の開口５１Ｆが形成される。第２面側から絶縁層５０Ｓにコンデンサ１１０の電極１１２Ｐ、１１２Ｍ、導体層３４Ｓ、スルーホール導体３６に至るビア導体用の開口５１Ｓが形成される（図４（Ｃ））。
（１４）エッチングにより銅箔４９が剥離され絶縁層５０Ｆ、５０Ｓ表面のプライマーが露出されると共に、ビア導体用の開口５１Ｆ、５１Ｓの底部の端子１１２Ｍ、１１２Ｐに窪み１１６ｄが形成され、ビア導体用の開口５１Ｆ、５１Ｓの底部の導体パターン３４Ｆ、３４Ｓに窪み３７ｄが形成される（図４（Ｄ））。図１（Ｂ）を参照して上述したように、導体パターン３４Ｆ、３４Ｓの窪み３７ｄの深さはｄ１は、コンデンサ上の端子１１２Ｍ、１１２Ｐの窪み１１６ｄの深さｄ２よりも深い。これは、導体パターン３４Ｆ、３４Ｓ表層の硫酸銅を用いる電解めっき処理により形成される電解めっき膜３７は、端子１１２Ｍ、１１２Ｐ表層のピロリン酸銅めっきにより形成されるＣｕめっき膜１１６よりもエッチングされ易いからである。第１実施形態では、導体パターン３４Ｆ、３４Ｓ表層の電解めっき膜３７と、端子１１２Ｍ、１１２Ｐ表層のＣｕめっき膜１１６との製造方法を異ならせることで、同一のエッチング処理で窪み３７ｄの深みｄ１と窪み１１６ｄの深さｄ２が調整される。
図３（Ｂ）を参照して上述されたように、コア基板の表面には、層間樹脂絶縁層との密着性を高めるため粗化処理を施され、導体パターン３４Ｆ、３４Ｓの表面に粗化層３４βが形成されている。レーザによりビア導体用の開口５１Ｆ、５１Ｓを設けた際に、粗化処理の施されない端子１１２Ｍ、１１２Ｐ上よりも導体パターン３４Ｆ、３４Ｓ上に残渣が残り易い。このため、コア基板上の導体パターン３４Ｆ、３４Ｓの窪み３７ｄの深さを、端子１１２Ｍ、１１２Ｐの窪み１１６ｄの深さよりも深くすることで、ビア導体用の開口底部の残渣を除去し、後述する工程で形成される導体パターン３４Ｆ、３４Ｓに接続するビア導体６０Ｆ、６０Ｓの接続信頼性を高めることができる。
（１５）無電解めっき処理により、ビア導体用の開口の内壁と絶縁層上に無電解めっき膜５２が形成される（図４（Ｅ））。
（１６）無電解めっき膜５２上にめっきレジスト５４が形成される（図５（Ａ））。
（１７）次に、電解めっき処理により、めっきレジストから露出する無電解めっき膜上に電解めっき膜５６が形成される（図５（Ｂ））。
（１８）続いて、アミン溶液を用いてめっきレジスト５４が除去される。その後、電解銅めっき膜から露出する無電解めっき膜５２がエッチングにて除去され、無電解めっき膜５２と電解めっき膜５６からなる導体層５８Ｆ、５８Ｓが形成される。導体層５８Ｆ、５８Ｓは複数の導体回路やビア導体のランドを含む。同時に、ビア導体６０Ｆ、６０Ｓや接続ビア導体６０Ｆａ、６０Ｓａが形成される（図５（Ｃ））。ビア導体６０Ｆ、６０Ｓはコア基材の導体層やスルーホール導体と絶縁層上の導体層５８Ｆ、５８Ｓを接続している。接続ビア導体６０Ｆａ、６０Ｓａはコンデンサの電極１１２Ｐ、１１２Ｍと絶縁層上の導体層５８Ｆを接続している。
（１９）上側のビルドアップ層５５Ｆ上に開口７１Ｆを有するソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層５５Ｓ上に開口７１Ｓを有するソルダーレジスト層７０Ｓが形成される（図６（Ａ））。開口７１Ｆ、７１Ｓは導体層やビア導体の上面を露出する。その部分はパッドとして機能する。
（２０）パッド上にニッケル層７２とニッケル層７２上の金層７４で形成される金属膜が形成される（図６（Ｂ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。
（２１）この後、上側のビルドアップ層５５Ｆのパッドに半田バンプ７６Ｆが形成され、下側のビルドアップ層５５Ｓのパッドに半田バンプ７６Ｓが形成される。半田バンプを有する電子部品内蔵基板１００が完成する（図１（Ａ））。
半田バンプ７６Ｆを介してＩＣチップが電子部品内蔵基板１００へ実装される（図示せず）。その後、半田バンプ７６Ｓを介して電子部品内蔵基板がマザーボードに搭載される。
１８ 絶縁性基材
２０ 開口
３０ コア基板
３４Ｆ、３４Ｓ 導体層
５０Ｆ、５０Ｓ 層間樹脂絶縁層
６０Ｆａ、６０Ｓａ 接続ビア導体
１００ 電子部品内蔵基板
１１０ コンデンサ
１１２Ｍ、１１２Ｐ 電極
１１４ Ｎｉペースト
１１６ 銅めき膜

Claims (12)

  1. 導体パターンを備える樹脂製の絶縁基板の開口に端子を備えるセラミック製の電子部品を収容し、前記絶縁基板及び前記電子部品上に樹脂絶縁層を被覆し、前記樹脂絶縁層を貫通して前記導体パターン及び前記端子に至るビア導体を設けた電子部品内蔵基板であって、
    前記ビア導体と前記導体パターンの接続部、前記ビア導体と前記端子の接続部は窪んでいて、前記導体パターンの接続部の窪みの深さは、前記端子の接続部の窪みの深さよりも深い。
  2. 請求項１の電子部品内蔵基板であって、
    前記電子部品は積層セラミックコンデンサである。
  3. 請求項２の電子部品内蔵基板であって、
    前記絶縁基板のＸ−Ｙ方向の熱膨張係数は、前記積層セラミックコンデンサのＸ−Ｙ方向の熱膨張係数よりも低い。
  4. 請求項１の電子部品内蔵基板であって、
    前記導体パターンの接続部の窪みの深さと、前記端子の接続部の窪みの深さとの比は０．５以上１．０未満である。
  5. 請求項１の電子部品内蔵基板であって、
    前記導体パターンは、銅箔、無電解めっき導体層、硫酸銅めっき導体層からなり、
    前記端子はピロリン酸銅めっき導体層である。
  6. 請求項５の電子部品内蔵基板であって、
    前記導体パターン側の窪みは、前記硫酸銅めっき導体層内に形成され、
    前記電子部品端子側の窪みは、前記ピロリン酸銅めっき導体層内に形成されている。
  7. 電子部品内蔵基板の製造方法であって、
    樹脂製の絶縁基板に導体パターンを形成することと、
    前記絶縁基板に開口を形成することと、
    前記絶縁基板の開口に端子を備えるセラミック製の電子部品を収容することと、
    前記絶縁基板及び前記電子部品上に樹脂絶縁層及び銅箔を積層することと、
    前記銅箔及び樹脂絶縁層を貫通して前記導体パターン及び前記端子に至るビア用開口をレーザで設けることと、
    エッチングにより前記銅箔を剥離すると共に、前記ビア用開口の底部の前記端子に窪みを形成し、前記ビア用開口の底部の前記導体パターンに、前記端子の窪みよりも深い窪みを形成することと、
    前記ビア用開口にめっきによりビア導体を設けることと、を備える。
  8. 請求項７の電子部品内蔵基板の製造方法であって、
    前記導体パターンの形成は硫酸銅めっきにより行われ、
    前記端子はピロリン酸銅めっきにより形成されている。
  9. 請求項７の電子部品内蔵基板の製造方法であって、
    前記導体パターンは、銅箔、無電解めっき導体層、硫酸銅めっき導体層から行わ、
    前記端子はピロリン酸銅めっきにより形成されている。
  10. 請求項７の電子部品内蔵基板の製造方法であって、
    前記樹脂絶縁層及び銅箔の積層は、プライマー付き銅箔を樹脂絶縁層に積層して行う。
  11. 請求項７の電子部品内蔵基板の製造方法であって、
    前記導体パターンを形成後、該導体パターンに粗化処理を行う。
  12. 請求項７の電子部品内蔵基板の製造方法であって、
    前記銅箔の厚みは１μｍ以上５μｍ以下である。
JP2013255047A 2013-12-10 2013-12-10 電子部品内蔵基板及び電子部品内蔵基板の製造方法 Active JP6287149B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013255047A JP6287149B2 (ja) 2013-12-10 2013-12-10 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US14/565,763 US9307643B2 (en) 2013-12-10 2014-12-10 Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255047A JP6287149B2 (ja) 2013-12-10 2013-12-10 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015115398A JP2015115398A (ja) 2015-06-22
JP6287149B2 true JP6287149B2 (ja) 2018-03-07

Family

ID=53272584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255047A Active JP6287149B2 (ja) 2013-12-10 2013-12-10 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Country Status (2)

Country Link
US (1) US9307643B2 (ja)
JP (1) JP6287149B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423313B2 (ja) * 2015-05-26 2018-11-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置
JP6613670B2 (ja) * 2015-07-15 2019-12-04 富士通株式会社 電子部品、及び部品内蔵基板
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
KR101963182B1 (ko) * 2016-02-24 2019-07-31 주식회사 에스에프에이반도체 반도체 패키지 제조 방법
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
CN209643071U (zh) * 2018-11-21 2019-11-15 奥特斯(中国)有限公司 一种部件载体
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP2020178004A (ja) * 2019-04-17 2020-10-29 イビデン株式会社 インダクタ内蔵基板
JP2021097129A (ja) * 2019-12-17 2021-06-24 イビデン株式会社 インダクタ内蔵基板
JP7354867B2 (ja) * 2020-02-13 2023-10-03 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592177B2 (ja) 1999-12-01 2010-12-01 イビデン株式会社 パッケージ基板
WO2006101134A1 (ja) * 2005-03-24 2006-09-28 Ibiden Co., Ltd. 多層プリント配線板
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
US9307643B2 (en) 2016-04-05
US20150163919A1 (en) 2015-06-11
JP2015115398A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
JP6287149B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US10887995B2 (en) Method for manufacturing a printed circuit board including an embedded electronic component
KR100798989B1 (ko) 프린트 배선판 및 그 제조 방법
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US20140360765A1 (en) Wiring substrate and manufacturing method of wiring substrate
US20150213946A1 (en) Printed wiring board
US9113574B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP2015122545A (ja) 多層配線基板及びその製造方法
US9313894B2 (en) Wiring substrate and manufacturing method of wiring substrate
JP2012191204A (ja) プリント配線板の製造方法
JP2014216375A (ja) プリント配線板及び多層コア基板の製造方法
JP2015170770A (ja) プリント配線板
TWI295912B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP2015220282A (ja) プリント配線板
US9655249B2 (en) Substrate with built-in capacitor and method for manufacturing substrate with built-in capacitor
JP2021086856A (ja) インダクタ内蔵基板、インダクタ内蔵基板の製造方法
US20140209361A1 (en) Wiring board and method for manufacturing the same
JP2015170769A (ja) プリント配線板及びプリント配線板の製造方法
KR101442423B1 (ko) 전자부품 내장기판 제조 방법 및 전자부품 내장기판
JP4396493B2 (ja) 配線基板の製造方法
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250