JP2006245518A - 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法 - Google Patents

Abstract

【課題】 絶縁層と金属層の接着性（ピール強度）を向上させ、後に形成される配線間の絶縁信頼性も確保し、これによって、微細な配線を有する信頼性の高い配線基板（マザーボード）と半導体チップ搭載基板と半導体パッケージの製造方法を提供する。
【解決手段】絶縁層と配線が一層以上形成された配線基板の製造方法において、前記絶縁層表面に金属層を形成した後に、前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程、前記絶縁層表面に配線を形成する工程を有することを特徴とする配線基板の製造方法。
【選択図】 図２

Description

本発明は，配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法に関する。

近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話などの小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータなどのネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。実装関係についてみると、ＣＰＵ、ＤＳＰや各種のメモリなどのＬＳＩの高速化、高機能化と共に、新たな高密度実装技術としてシステムオンチップ（ＳｏＣ）、システムインパッケージ（ＳｉＰ）などの開発が盛んに行われている。

このために、半導体チップ搭載基板やマザーボードも、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が使用されるようになってきた。高密度微細配線の形成において、エッチングにより配線を形成するサブトラクト法で、歩留り良く形成できる配線は、配線幅／配線間隔（以下、Ｌ／Ｓという。）＝５０μｍ／５０μｍが限度である。更に微細なＬ／Ｓ＝３５μｍ／３５μｍ程度の配線形成では、絶縁層表面に比較的薄い金属層（シード層）を形成しておき、その上にめっきレジストを形成して、電気めっきで配線を必要な厚さに形成し、めっきレジストを剥離後に、シード層をソフトエッチングで除去するというセミアディティブ法が使用され始めている。シード層を形成する方法としては、無電解めっき法や薄い金属箔を貼り合わせる方法が一般的である。

しかし、無電解めっき法は絶縁層表面を物理的、または化学的な方法で処理してその表面を親水化・粗面化する工程を必要とする上、形成した金属層と絶縁層間の接着力も低い。また、シード層のエッチングの際にエッチング残りが発生しやすいという問題がある。一方、薄い金属箔を貼り合わせる方法は１μｍ以下の金属箔を作製することが困難であるため、薄いシード層を形成できないという問題がある。

これらの問題を解決する方法として、５００ｎｍ以下のシード層を、スパッタリング法を用いて形成する方法が古くから知られている。さらに、絶縁層とシード層間の高い接着力を得るために、前処理として、逆スパッタリング処理を施すことによって接着力を向上させる方法が提案されている（特許文献１参照）。

逆スパッタリング処理を施した場合において、逆スパッタリング処理装置（真空槽）がステンレス鋼を用いる場合、前記ステンレス鋼自体もプラズマ中のイオン粒子の衝撃によってその構成元素であるＦｅ、Ｎｉ、Ｃｏなどを放出する。これらの放出された金属が、プラズマ中のイオン粒子の衝撃によって絶縁層中に埋め込まれ、絶縁層の表層近傍に絶縁層を形成する樹脂と金属からなる混合層が形成される。この混合層が形成されることにより、絶縁層とシード層の接着力が向上するといわれている（特許文献２参照）。
特開平７−０４５９４８号公報 特開平７−３３５６２６号公報

ところが、上記のような逆スパッタリング処理方法では、接着力向上に寄与する金属を優先的に絶縁層中に埋め込むことは困難であり、また長時間処理をかけないと絶縁層とシード層の接着力を向上できないという問題点があった。さらに、長時間の処理を行うと、後に形成する配線間の絶縁抵抗値が下がってしまうという問題点もあった。本発明は、絶縁層と金属層の接着性（ピール強度）を向上させ、後に形成される配線間の絶縁信頼性も確保し、これによって、微細な配線を有する信頼性の高い配線基板（マザーボード）と半導体チップ搭載基板と半導体パッケージの製造方法を提供することを目的とする。

すなわち、本発明は以下の通りである。
１．絶縁層と配線が一層以上形成された配線基板の製造方法において、前記絶縁層表面に金属層を形成した後に、前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程、前記絶縁層表面に配線を形成する工程を有することを特徴とする配線基板の製造方法。
２．前記金属層が、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｚｒ、Ｍｏ、Ｐｄ、Ｗから選ばれる少なくとも１種類以上の金属からなることを特徴とする項１に記載の配線基板の製造方法。
３．前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、真空中で行われることを特徴とする項１又は２に記載の配線基板の製造方法。
４．前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、逆スパッタリング処理法を用いることを特徴とする項３に記載の配線基板の製造方法。
５．前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、イオンガン処理法を用いることを特徴とする項３に記載の配線基板の製造方法。
６．前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、プラズマ処理法を用いることを特徴とする項３に記載の配線基板の製造方法。
７．前記絶縁層表面に金属層を形成する工程、及び前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、真空中で行われることを特徴とする項３〜６いずれかに記載の配線基板の製造方法。
８．前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、真空中で行われ、真空から取り出すことなく、前記金属層上にさらに金属層を形成する工程を有することを特徴とする項３〜７いずれかに記載の配線基板の製造方法。
９．前記金属層の厚みが、０．１ｎｍ〜１００ｎｍであることを特徴とする項１〜８いずれかに記載の配線基板の製造方法。
１０．前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、不活性ガスを使用する処理であることを特徴とする項３〜９いずれかに記載の配線基板の製造方法。
１１．項１〜１０いずれかに記載の配線基板の製造方法であって、前記配線基板の一方の表面に半導体チップ接続端子を形成する工程と、他方の面に外部接続端子を形成する工程をさらに有することを特徴とする半導体チップ搭載基板の製造方法。
１２．項１１に記載の半導体チップ搭載基板の製造方法により製造された半導体チップ搭載基板を準備する工程、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を有することを特徴とする半導体パッケージの製造方法。

絶縁層と金属層の接着性（ピール強度）を向上させ、後に形成される配線間の絶縁信頼性も確保し、これによって、微細な配線を有する信頼性の高い配線基板（マザーボード）と半導体チップ搭載基板と半導体パッケージの製造方法を提供することが可能となった。

以下、図面を用いて本発明の実施の形態を説明する。本発明の配線基板の製造方法は、絶縁層と配線が一層以上形成された配線基板の製造方法において、前記絶縁層表面に金属層を形成した後に、前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程、前記絶縁層表面に配線を形成する工程を有することを特徴としている。以下配線基板の一例として、半導体チップ搭載基板について説明するが、他の一般の配線基板にも同様に適用することができる。

（絶縁層）
本発明の配線基板の絶縁層としては、熱硬化性の絶縁材料、熱可塑性の絶縁材料、またはそれらの混合絶縁材料が使用できるが、絶縁層は熱硬化性の絶縁材料を主成分とするのが好ましい。熱硬化性の絶縁材料としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂、ノルボルネン樹脂等を用いることができる。熱可塑性の絶縁材料としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。本発明でいう絶縁層とは、前記有機絶縁材料を用いて形成された絶縁基板、コア基板、フィルム、層間絶縁層、ビルドアップ層などを示す。

（金属層）
絶縁層上に形成する金属層は、絶縁層と金属層の接着力を向上させる効果をもつ金属が好ましく、例えばＡｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｚｒ、Ｍｏ、Ｐｄ、Ｗなどが使用でき、またこれらの金属を１種類以上組合せて形成することもできる。金属層の厚みは、物理的に絶縁層中に金属を埋め込むことができる厚さであれば特に問わないが、０．１ｎｍ〜１００ｎｍの範囲であると効率よく金属を埋め込むことができ好ましく、さらに０．１ｎｍ〜１０ｎｍがより好ましく、特に、１ｎｍ〜８ｎｍが好ましい。金属層の厚みが１００ｎｍを超えると混合層の形成が難しくなり、０．１ｎｍ未満の場合には、後に形成される配線間の絶縁抵抗値が下がる傾向がある。金属層の厚みは、埋め込む方法や処理条件によって影響を受けるため、あらかじめ実験等により最適な厚みを求めるのが好ましい。

（金属層の形成方法）
絶縁層上に金属層を形成する方法は、スパッタリング、イオンプレーティング、クラスターイオンビーム、または化学的気相成長（ＣＶＤ）、めっき等によって形成することができるが、スパッタリングのような真空中で形成する方法がより好ましい。例えば、金属層をスパッタリングによって形成する場合、使用されるスパッタリング装置は、２極スパッタリング、３極スパッタリングなどの多極スパッタリング、マグネトロンスパッタリング、ＲＦスパッタリング、ミラートロンスパッタリング、反応性スパッタリング等を用いることができる。

（金属層を形成している金属を絶縁層中に物理的に埋め込む方法）
金属層を形成している金属を絶縁層中に物理的に埋め込む方法としては、逆スパッタリング処理法、イオンガン処理法、プラズマ処理法、サンドブラスト法などがあるが、例えば逆スパッタリング処理法、イオンガン処理法、プラズマ処理法などの真空中で処理する方法がより好ましい。これらの方法では、金属層を形成している金属を優先的に絶縁層中に埋め込むことができ、効率よく混合層を形成することで、絶縁層と金属層の接着力を向上させることができる。また、これらの処理に用いるガスは、絶縁層と金属層、及びその上にさらに形成する金属層の接着力を確保するために、不活性ガスであることが好ましい。たとえば、金属層としてＣｒを形成した場合、酸素ガスによる処理ではＣｒが酸化し、その上にさらに形成する金属層とＣｒの間の接着力が低下する。不活性ガスとしては例えばアルゴンなどの希ガス元素が挙げられる。

逆スパッタリング処理法、イオンガン処理法、プラズマ処理法を用いる場合には、試料がこげる場合がある。その際には、装置の電極と試料の間に絶縁物を挿入する方法や、試料を真空中に浮かす方法によって回避してもよい。また、装置電極と金属層を導通することによって回避してもよい。逆スパッタリング処理法やプラズマ処理法を用いる場合には、装置の電極に印加している電圧の周波数を変化させることによって回避してもよい。

（逆スパッタリング処理法）
逆スパッタリング処理法は、真空中で発生させたガスイオンを試料（絶縁層）に当てる処理である。特徴としては、スパッタリングで金属層を形成する場合、真空から取り出すことなく、金属層の形成と逆スパッタリング処理が容易に行える。

（イオンガン処理法）
イオンガン処理は真空中において、イオン化したガスを加速させて試料に打ち込む処理方法である。

（プラズマ処理法）
プラズマ処理はプラズマ化したガスのうちイオンを試料に当てる処理方法である。逆スパッタリング処理法との違いは、真空槽にアルマイト処理などの防プラズマ処理を施すことができるため、試料表面に形成される混合層中の不純物を少なくすることができる。

（混合層）
混合層は、絶縁層を形成する樹脂と金属からなる層で、絶縁層と、金属層との接着力を向上させる効果がある。さらに、混合層中の金属は、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｚｒ、Ｍｏ、Ｐｄ、Ｗ、またこれらの金属を１種類以上組合せたものであることが好ましい。

混合層中の金属の濃度（ａｔｏｍ％）は、絶縁層中に金属が含まれている場合は、少なくとも絶縁層中の金属の濃度以上であり、０．００１ａｔｏｍ％以上、３ａｔｏｍ％以下含むことが好ましく、０．０１ａｔｏｍ％以上、１ａｔｏｍ％以下含むことがより好ましい。また、混合層中の、金属濃度の分布は、用いる処理方法によっても異なるが、金属層と平行な面においては、接着性を安定させるために均一であることが好ましい。一方、金属層と垂直な面（深さ方向）は、金属の濃度は均一ではなく、金属層側において最も高く、連続的に減少するようにすることが好ましい。混合層中の金属濃度が、０．００１ａｔｏｍ％未満では、接着性を向上させる効果が低く、また３ａｔｏｍ％を超えると混合層の絶縁抵抗値が低くなり、後に形成される配線間の絶縁抵抗値が低下する傾向がある。また、混合層の厚さは特に限定はしないが、０．０１μｍ以上、３μｍ以下であることが好ましく、０．０３μｍ以上、１μｍ以下であることがより好ましい。混合層の厚さが、０．０１μｍ未満では、接着性を向上させる効果が低く、また３μｍを超えると、後に形成される配線間の絶縁抵抗値が低下する傾向がある。

混合層を形成することによって絶縁抵抗値が低くなる場合は、必要に応じて、配線形成後に混合層を除去し、絶縁抵抗値を向上させることもできる。混合層の除去方法については、ウエット処理法やドライプロセス処理法が使用できる。

（金属層上にさらに形成する金属層）
シード層の金属層上にさらに形成する金属層は、金属層と接着力が高い金属が好ましい。例えばＡｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｚｒ、Ｍｏ、Ｐｄ、Ｗ、Ｃｕおよびそれらの混合金属が好ましい。このさらに形成する金属層をシード層や配線層として用いることができる。

（半導体チップ搭載基板）
図１に本発明の半導体チップ搭載基板の一実施例（片面層間絶縁層２層）の断面模式図を示した。ここでは、層間絶縁層（ビルドアップ層）を片面にのみ形成した実施形態で説明するが、必要に応じて図８に示すように層間絶縁層は両面に形成しても良い。また、本発明は一般の配線基板（片面板、両面板、多層板、ビルドアップ基板等）にも同様に適用可能である。

本発明の半導体チップ搭載基板は、例えば図１に示すように、半導体チップが搭載される側のコア基板１００上に、半導体チップ接続端子及び第１の層間接続端子１０１を含む第１の配線１０６ａが形成される。コア基板の他方の側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子と第２の層間接続端子は、コア基板の第１の層間接続用ＩＶＨ（バイアホール）１０２を介して電気的に接続される。コア基板の第２の配線側には、層間絶縁層１０４が形成され、層間絶縁層上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子と第３の層間接続端子は、第２の層間接続用ＩＶＨ１０８を介して電気的に接続される。

層間絶縁層が複数形成される場合は、同様の構造を積層し、最外層の層間絶縁層上には、マザーボードと接続される外部接続端子１０７が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子等を共用することも可能である。更に、最外層の層間絶縁層上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。

（コア基板）
コア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ_２：６５〜７５ｗｔ％、Ａｌ_２Ｏ_３：０．５〜４ｗｔ％、ＣａＯ：５〜１５ｗｔ％、ＭｇＯ：０．５〜４ｗｔ％、Ｎａ_２Ｏ：１０〜２０ｗｔ％）、ホウ珪酸ガラス（成分例：ＳｉＯ_２：６５〜８０ｗｔ％、Ｂ_２Ｏ_３：５〜２５ｗｔ％、Ａｌ_２Ｏ_３：１〜５ｗｔ％、ＣａＯ：５〜８ｗｔ％、ＭｇＯ：０．５〜２ｗｔ％、Ｎａ_２Ｏ：６〜１４ｗｔ％、Ｋ_２Ｏ：１〜６ｗｔ％）等が挙げられる。また、感光性ガラスとしてはＬｉ_２Ｏ−ＳｉＯ_２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。

有機基板としては、ガラス布に樹脂を含浸させた材料を積層した基板や樹脂フィルムが使用できる。使用する樹脂としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂、ノルボルネン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。

これらの樹脂には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。コア基板の厚さは１００〜８００μｍの範囲であるのが、ＩＶＨ形成性の点で好ましく、更に１５０〜５００μｍの範囲であるのがより好ましい。

（熱膨張係数）
前記のようにコア基板表面に、熱硬化性の絶縁材料、熱可塑性の絶縁材料樹脂、またはそれらの混合絶縁材料を使用して層間絶縁層を形成した場合、半導体チップの熱膨張係数とコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数と層間絶縁層の熱膨張係数とが近似していることが好ましいが、これに限定したものではない。さらに、半導体チップ、コア基板、層間絶縁層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。

具体的には、コア基板の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐｍ／℃である。層間絶縁層の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃であり、１１〜１７ｐｐｍ／℃が特に好ましい。

（ヤング率）
層間絶縁層のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。層間絶縁層中の充填材は、層間絶縁層の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。

（半導体チップ搭載基板の製造方法）
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。なお一般の配線基板でも同様に行うことができる。

（配線形成方法）
本発明の配線基板の製造方法は、絶縁層表面に配線を形成する工程を有しており、その配線の形成方法としては、コア基板表面または層間絶縁層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法（サブトラクト法）、コア基板表面または層間絶縁層上の必要な箇所にのみ、めっきにより配線を形成する方法（アディティブ法）、コア基板表面または層間絶縁層上にシード層（薄い金属層）を形成し、その後、電解めっきで必要な配線を形成した後、シード層をエッチングで除去する方法（セミアディティブ法）がある。本発明は、サブトラクト法及びセミアディティブ法による配線形成に特に有効である。

（エッチングによる配線形成）
コア基板または層間絶縁層上に金属箔を形成し、さらに金属箔の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えばレジストインクをシルクスクリーン印刷してエッチングレジストを形成したり、またエッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。

（めっきによる配線形成）
また、配線は、コア基板または層間絶縁層上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い、配線を形成する。

（セミアディティブ法による配線形成）
セミアディティブ法による配線形成法は、シード層を形成し、その上にめっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、配線が形成できる。

（セミアディティブ法のシード層の形成方法）
シード層はセミアディティブ法における電気めっき工程において、電流を流すことができる厚さを必要とする。コア基板表面または層間絶縁層上に、セミアディティブ法のシード層を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクト法の金属箔を形成することもできる。

（蒸着又はめっきによるシード層の形成）
シード層の形成法は、コア基板表面または層間絶縁層上に蒸着、スパッタリング、イオンプレーティング、クラスターイオンビーム、または化学的気相成長（ＣＶＤ）、めっき等によって、シード層を形成することができる。本発明は、蒸着、スパッタリング、イオンプレーティング、クラスターイオンビーム、化学的気相成長でシード層を形成する場合に、特に有効な手段である。例えば、シード層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、使用されるスパッタリング装置は、２極スパッタリング、３極スパッタリングなどの多極スパッタリング、マグネトロンスパッタリング、ＲＦスパッタリング、ミラートロンスパッタリング、反応性スパッタリング等を用いることができる。スパッタリングに用いるターゲットは、密着を確保するために、例えばＡｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｚｒ、Ｍｏ、Ｐｄ、Ｗ、Ｃｕおよびそれらの合金を一層、もしくはそれ以上の層を下地金属として用い、０．１〜５０ｎｍスパッタリングする。その後、銅をターゲットにして１００〜５００ｎｍスパッタリングして薄膜銅層を形成できる。また、コア基板表面または層間絶縁層上にシード層としてめっき銅を、０．５〜３μｍ無電解銅めっきし、形成することもできる。

（金属箔を貼り合わせる方法）
コア基板または層間絶縁層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることによりシード層を形成することもできる。しかし、薄い金属箔を直接貼り合わせるのは非常に困難であるため、厚い金属箔を貼り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。例えば前者としては、キャリア銅／ニッケル／薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去すればよい。後者としては、アルミ、銅、絶縁フィルムなどをキャリアとしたピーラブル銅箔などが使用でき、５μｍ以下のシード層を形成できる。また、厚み９〜１８μｍの銅箔を貼り付け、５μｍ以下になるように、エッチングにより均一に薄くし、シード層を形成してもかまわない。

（配線の形状）
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には、半導体チップ接続端子１６（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図３に示したように（内層配線、層間接続端子等は省略）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図４に示したような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。図５に、ファン−インタイプ半導体チップ搭載基板の平面図を、図６にファン−アウトタイプ半導体チップ搭載基板の平面図を示した。なお、半導体チップ接続端子１６の形状は、ワイヤボンド接続やフリップチップ接続などが、可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは、可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１（図６参照）を形成してもかまわない。ダミーパターンの形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。

（バイアホール）
本発明の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板または層間絶縁層に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング加工などがある。また、層間絶縁層のバイアホール形成方法としては、予め層間絶縁層に導電性ペーストやめっきなどで導電層を形成し、これをコア基板にプレス等で積層する方法などもある。

（絶縁被覆の形成）
半導体チップ搭載基板の外部接続端子側には絶縁被覆１０９（図１〜４、８参照）を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。

このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは、反りが発生しないように調整することがより好ましい。その場合、予備検討を行い、両面の絶縁被覆の厚みを決定することが好ましい。また、薄型の半導体パッケージとするには、絶縁被覆の厚みが５０μｍ以下であることが好ましく、３０μｍ以下がより好ましい。

（配線表面へのめっき）
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施される。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。

（半導体チップ搭載基板の製造）
このような半導体チップ搭載基板は、例えば以下のような工程で製造することができる。なお一般の配線基板でも同様に行うことができる。図２の（ａ）〜（ｇ）に、本発明における半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示す。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。

（工程ａ）
（工程ａ）は、図２（ａ）に示したようにコア基板１００上に第１の配線１０６ａを形成する工程である。例えば片面に銅層が形成されたコア基板に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いて配線を形成することができる。ガラス基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により薄膜を形成した後、電気銅めっきで膜厚を所望の厚みまでめっきすることにより、銅層を得ることができる。また、配線を形成する前に、プラズマアシストによる物理的蒸着法（蒸着、スパッタリング、イオンプレーティングなどを含む）、バイアスを印加することによる物理的蒸着法（蒸着、スパッタリング、イオンプレーティングなどを含む）、逆スパッタリング法、金属をイオンとして打ち込むイオンガンのような方法、プラズマ処理、熱処理方法などにより金属を拡散させ、コア基板表面に混合層を形成してもよい。また、絶縁層表面に金属層を形成した後、物理的処理を施して混合層を形成することによって、絶縁層（コア基板）と第１の配線の接着性を確保してもよい。

なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分）を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良く、シード層を本発明の方法により形成することもできる。

（工程ｂ）
（工程ｂ）は、図２（ｂ）に示したように、前記第１の層間接続端子１０１と、後述する第２の配線とを接続するための第１の層間接続用ＩＶＨ１０２（バイアホール）を形成する工程である。バイアホールの形成は、コア基板が非感光性基材の場合、レーザ光を用いることができる。非感光性基材としては、前述した非感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、使用するレーザ光は限定されるものではなく、ＣＯ_２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。また、コア基板が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。なお感光性基材としては、前述した感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、紫外光を照射後、熱処理とエッチングによりバイアホールを形成する。また、コア基板が、有機溶剤等の薬液による化学エッチング加工が可能な基材の場合は、化学エッチングによってバイアホールを形成することもできる。形成されたバイアホールは層間を電気的に接続するために、導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。

（工程ｃ）
（工程ｃ）は、図２（ｃ）に示したように、コア基板の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板の第１の配線と反対の面に（工程ａ）と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第２の配線を形成する。銅層の形成方法としては、（工程ａ）と同様にスパッタリング、蒸着、無電解めっきなどでシード層である銅薄膜を形成した後、電気銅めっきを用いて所望の厚みまで銅めっきすることにより銅層が得られる。

なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。また、（工程ａ）と同様にして金属層を形成した後、物理的処理を施して混合層を形成することによって、絶縁層（コア基板）と第２の配線の接着性を確保してもよい。

（工程ｄ）
（工程ｄ）は、図２（ｄ）に示すように前記第２の配線を形成した面に層間絶縁層１０４を形成する工程である。まず、第２の配線表面に表面処理を施した後、コア基板１００表面及び第２の配線１０６ｂ表面に、層間絶縁層１０４を形成する。層間絶縁層１０４の絶縁材料としては、前記したように熱硬化性の絶縁材料、熱可塑性の絶縁材料、またはそれらの混合絶縁材料が使用できるが、熱硬化性の絶縁材料を主成分とするのが好ましい。ワニス状の絶縁材料の場合、印刷やスピンコートで、またはフィルム状の絶縁材料の場合、ラミネートやプレスなどの手法を用いて層間絶縁層を得ることができる。絶縁材料が、熱硬化性の絶縁材料を含む場合は、さらに加熱硬化させることが好ましい。

（工程ｅ）
（工程ｅ）は、図２（ｅ）に示したように、前記層間絶縁層に第２の層間接続用のＩＶＨ（バイアホール）１０８を形成する工程であり、バイアホールの形成手段としては、レーザ穴あけ機を使用することができる。レーザ穴あけ機で用いられるレーザの種類はＣＯ_２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができるが、ＣＯ_２レーザが生産性及び穴品質の点で好ましい。また、ＩＶＨ径が３０μｍ未満の場合は、レーザ光を絞ることが可能なＹＡＧレーザが適している。また、層間絶縁層が有機溶剤等の薬液による化学エッチング加工が可能な材料の場合は、化学エッチングによってバイアホールを形成することもできる。

（工程ｆ）
（工程ｆ）は、図２（ｆ）に示したように、前記第２の層間接続用のＩＶＨ（バイアホール）１０８が形成された層間絶縁層上に、第３の配線１０６ｃを形成する工程である。またＬ／Ｓ＝３５μｍ／３５μｍ以下の微細な配線を形成するプロセスとしては、前記したセミアディティブ法が好ましい。その際の工程は、層間絶縁層上に、層間絶縁層と第３の配線１０６ｃとの接着力を確保するために、層間絶縁層上に金属層を形成する。次に、金属層を形成している金属を層間絶縁層中に物理的に埋め込む方法によって、樹脂と金属の混合層を形成する。次に、蒸着法、スパッタリング法、めっき法などにより、さらに金属層を形成することでシード層を作製する。さらに、前述の方法で形成されたシード層上にめっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。次に、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、微細な配線が形成できる。なお、第３の配線１０６ｃは第２の層間接続端子を含んでいる。

（工程ｄ）から（工程ｆ）までを繰り返して、図２（ｇ）に示すように層間絶縁層１０４を２層以上形成してもよい。この場合、最外の層間絶縁層上に形成された層間接続端子が、外部接続端子１０７となる。

（工程ｇ）
（工程ｇ）は、図２（ｇ）に示したように、外部接続端子以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダレジストを用いることができ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。

（半導体チップ搭載基板の形状）
半導体チップ搭載基板２２の形状は、特に問わないが、図７に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。

図７に示したように、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図７では、２個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。

このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク等１１を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。

さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきを施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板２２を作製することができる。

（半導体パッケージ）
図３に、本発明を用いたフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図３に示したように、本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ１１２を用いてフリップチップ接続することによって電気的に接続して得ることができる。

さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板１００の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）や導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため特に好ましい。

また、図４には、本発明を用いたワイヤボンドタイプ半導体パッケージの実施形態の断面図を示した。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、ダイボンドフィルム１１７を用いるのがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は金ワイヤ１１５を用いたワイヤボンドで行うのが一般的である。半導体チップの封止は、半導体用封止樹脂１１６をトランスファモールドで行うことができる。その場合、半導体チップの少なくともフェース面を半導体用封止樹脂で封止するが、封止領域は、必要な部分だけを封止しても良いが、図４のように半導体パッケージ領域全体を封止するのが、より好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。

また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えば、はんだボール１１４を用いることができる。はんだボールには、共晶はんだやＰｂフリーはんだが用いられる。はんだボールを外部接続端子に固着する方法としては、Ｎ_２リフロー装置を用いるのが一般的であるがこれに限定したものではない。

半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板においては、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。

（実施例１）
図２及び図３を用いて本発明の第１の実施例を説明する。
（工程ａ）
コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にスパッタリングにより２００ｎｍの銅薄膜を作製した後、電気銅めっきで１０μｍの厚さまでめっきを行った。なおスパッタリングは、ロードロック式スパッタリング装置型式ＳＩＨ−３５０−Ｔ０８（株式会社アルバック社製、商品名）を用いて、以下に示した条件１で行った。その後、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子を含む）を形成した。
条件１
パワー：５００Ｗ
アルゴン流量：１００ＳＣＣＭ
真空度：７．０×１０^−１Ｐａ
基板温度：室温（２５℃）
成膜レート：５２ｎｍ／ｍｉｎ

（工程ｂ）
第１の配線が形成されたガラス基板の第１の配線と反対面から第１の層間接続端子に到達するまで、レーザで穴径５０μｍのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件でＩＶＨ穴の形成を行った。得られたＩＶＨの穴に導電性ペーストＭＰ−２００Ｖ（日立化成工業株式会社製、商品名）を充填して、１６０℃、３０分で硬化し、ガラス基板の第１の層間接続端子と電気的に接続し、第１の層間接続用ＩＶＨ（バイアホール）１０２を形成した。

（工程ｃ）
（工程ｂ）で形成された第１の層間接続用ＩＶＨ（バイアホール）１０２と電気的に接続するために、ガラス基板の、第１の配線と反対側の面にスパッタリングにより２００ｎｍの銅薄膜を作製した後、電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、（工程ａ）と同様に行った。さらに、（工程ａ）と同様に第２の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用い、エッチングして第２の配線１０６ｂ（第２の層間接続端子１０３を含む）を形成した。

（工程ｄ）
（工程ｃ）で形成した第２の配線側の面に、配線の表面処理として、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００（ワールドメタル社製、商品名）に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに１分間水洗した。次いで、３．６Ｎの硫酸水溶液に１分間浸漬し、１分間水洗した後、黒化処理液ＨＩＳＴ−５００（日立化成工業株式会社製、商品名）に８５℃で３０秒間浸漬した。この後、５分間水洗し、還元処理液ＨＩＳＴ−１００（日立化成工業株式会社製、商品名）に４０℃で２分、４０秒間浸漬し、さらに１０分間水洗を行った。この前処理工程を経た後に、酢酸によりｐＨ５に調整した水溶液に、アミノメチルトリメチルシランの濃度が０．５重量％となるように調整した水溶液に２５℃で、１０分間浸漬した。さらに水洗することなく、常温（２５℃）にて乾燥を行った。

次に、層間絶縁層１０４を次のように形成した。すなわち、シアネ―トエステル系樹脂組成物の絶縁材料ワニスをスピンコート法により、条件１５００ｒｐｍで、ガラス基板上に塗布し、厚み２０μｍの層間絶縁層を形成した後、常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃で８０分間保持することにより熱硬化し、１５μｍの層間絶縁層を形成した。

（工程ｅ）
層間絶縁層１０４の表面から第２の層間接続用端子１０３に到達するまで、レーザで穴径５０μｍのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数２０、マスク径０．４ｍｍの条件でＩＶＨ穴の形成を行った。

（工程ｆ）
層間絶縁層１０４上に金属層としてＣｒを５ｎｍスパッタリングで形成した。なおスパッタリングは、ロードロック式スパッタリング装置型式ＳＩＨ−３５０−Ｔ０８（株式会社アルバック社製、商品名）を用いて、以下に示した条件２で行った。
条件２
パワー：５００Ｗ
アルゴン流量：１００ＳＣＣＭ
真空度：７．０×１０^−１Ｐａ
基板温度：室温（２５℃）
成膜レート：３４ｎｍ／ｍｉｎ

次に、物理的に金属を層間絶縁層中に埋めこむ方法として、真空中から取り出すことなく逆スパッタリング処理によって、層間絶縁層表面にシアネ―トエステル系樹脂組成物（絶縁材料）とＣｒの混合層を形成した。混合層の形成は、ＸＰＳ（Ｘ線光電子分光分析法）やＳＩＭＳ（２次イオン質量分析法）を用いて別途分析することで確認した。混合層は、金属の濃度が表面において０．１ａｔｏｍ％であり、深さ方向で連続的に減少しており、３０ｎｍの深さでは０．０１ａｔｏｍ％であり、１５０ｎｍの深さまで金属が確認された。なお混合層中の金属は、主にＣｒであった。なお逆スパッタリング処理は、ロードロック式スパッタリング装置型式ＳＩＨ−３５０−Ｔ０８（株式会社アルバック社製、商品名）を用いて、以下に示した条件３で行った。
条件３
パワー：５００Ｗ
アルゴン流量：１００ＳＣＣＭ
真空度：７．０×１０^−１Ｐａ
基板温度：室温（２５℃）
処理時間：０．５分

さらに、真空中から取り出すことなく、スパッタリングによりＣｒ層５ｎｍ及び薄膜銅層２００ｎｍを形成することによってシード層を作製した。スパッタリングは、ロードロック式スパッタリング装置型式ＳＩＨ−３５０−Ｔ０８（株式会社アルバック社製、商品名）を用いて以下に示した条件４で行った。
条件４
（Ｃｒ）
パワー：５００Ｗ
アルゴン流量：１００ＳＣＣＭ
真空度：７．０×１０^−１Ｐａ
基板温度：室温（２５℃）
成膜レート：３４ｎｍ／ｍｉｎ
（銅）
パワー：５００Ｗ
アルゴン流量：１００ＳＣＣＭ
真空度：７．０×１０^−１Ｐａ
基板温度：室温（２５℃）
成膜レート：５２ｎｍ／ｍｉｎ

次に、めっきレジストＡＺ−１０ＸＴ（クラリアント・ジャパン株式会社製、商品名）を用い、スピンコート法で薄膜銅層上に、膜厚８μｍのめっきレジスト層を形成した。その後、５５０ｍＪ／ｃｍ^２の条件で露光し、現像液ＡＺ４００Ｋデベロッパー（クラリアント・ジャパン株式会社製、商品名）用いて２３℃で６分間浸漬揺動し、最小Ｌ／Ｓ＝５μｍ／５μｍの回路レジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを５μｍ行った。めっきレジストの剥離は、Ｎ−メチル−２−ピロリドンを用いて室温（２５℃）で１分間浸漬し除去した。シード層のクイックエッチングとして、薄膜銅層のエッチングはＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することにより除去した。また、Ｃｒ層のクイックエッチングはフェリシアン化カリウム３００ｇ／Ｌ、水酸化カリウム５０ｇ／Ｌの組成のエッチング液で、３０℃で１分間浸漬揺動することにより除去した。以上のようにして、セミアディティブ法により配線を形成した。

（工程ｇ）
この後、（工程ｄ）〜（工程ｆ）までを再度繰り返し、層間絶縁層及び外部接続端子１０７を含む最外層の配線をさらに一層形成し、最後に絶縁被覆１０９であるソルダレジストを形成して、図１（１パッケージ分の断面図）、図５（１パッケージ分の平面図）、及び図７（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。

（工程ｈ）
前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２の形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材１１３を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ_２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図３に示す半導体パッケージを作製した。

（実施例２）
図９及び図１０を用いて本発明の第２の実施例を説明する。第２の実施例は絶縁抵抗試験用基板及びピール強度の測定用基板の作製方法である。
（工程ａ）
図９（ａ）に示すように、コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意して、絶縁層（ビルドアップ層）を次のように形成した。すなわち、シアネ―トエステル系樹脂組成物の絶縁ワニスを用いて、スピンコート法で、条件１５００ｒｐｍで、ガラス基板上に塗布し、厚み２０μｍの絶縁層を形成した後、常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃で８０分間保持することにより熱硬化し、１５μｍのビルドアップ層１０４を形成した。

（工程ｂ）
層間絶縁層（ビルドアップ層）１０４上に金属層としてＣｒを５ｎｍスパッタリングで形成した。なおスパッタリングは実施例１の（工程ｆ）に示した条件２と同様にした。次に、物理的に金属を層間絶縁層中に埋めこむ方法として、真空中から取り出すことなく逆スパッタリング処理によって、層間絶縁層表面にシアネ―トエステル系樹脂組成物（絶縁材料）とＣｒの混合層を形成した。なお、逆スパッタリングの条件は実施例１の（工程ｆ）に示した条件３と同様にした。さらに、真空中から取り出すことなく、スパッタリングによりＣｒ層５ｎｍ及び薄膜銅層２００ｎｍを形成することによってシード層を作製した。スパッタリングは、実施例１の（工程ｆ）に示した条件４と同様にした。

次に、絶縁抵抗試験用基板については、めっきレジストＡＺ−１０ＸＴ（クラリアント・ジャパン株式会社製、商品名）を用い、スピンコート法で薄膜銅層上に、膜厚８μｍのめっきレジスト層を形成した。その後、５５０ｍＪ／ｃｍ^２の条件で露光し、現像液ＡＺ４００Ｋデベロッパー（クラリアント・ジャパン株式会社製、商品名）用いて２３℃で６分間浸漬揺動し、配線長が３ｍｍ、Ｌ／Ｓ＝５μｍ／５μｍ、７μｍ／７μｍ、１０μｍ／１０μｍ、１５μｍ／１５μｍのくし型レジストパターンをそれぞれ２５対形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを５μｍ行った。めっきレジストの剥離は、Ｎ−メチル−２−ピロリドンを用いて室温（２５℃）で１分間浸漬し除去した。シード層のクイックエッチングとして、薄膜銅層のエッチングはＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することにより除去した。また、Ｃｒ層のクイックエッチングはフェリシアン化カリウム３００ｇ／Ｌ、水酸化カリウム５０ｇ／Ｌの組成のエッチング液で、３０℃で１分間浸漬揺動することにより除去した。以上のようにして、セミアディティブ法によりくし型配線１０６を形成した。

また、ピール強度の測定用基板については、めっきレジストＡＺ−１０ＸＴ（クラリアント・ジャパン株式会社製、商品名）を用い、薄膜銅層上に、膜厚５０μｍのめっきレジスト層を形成した。その後、露光と現像およびパターン銅めっきを行い、レジストの剥離とシード層のクイックエッチングを行うことによって、配線幅が１０ｍｍで、銅めっき厚が３５μｍのパターン配線を形成した。以上のようにして、セミアディティブ法により配線を形成した。

（工程ｃ）
絶縁抵抗試験用基板については、（工程ａ）を再度繰り返し、ビルドアップ層をさらに一層形成し、図１０に示すようなくし型配線１０６をもつ耐電食性評価用基板を作製した。

（比較例１）
（工程ｆ）において、逆スパッタリング処理を施さない以外は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例２）
（工程ｆ）において、層間絶縁層上にＣｒ層を形成することなく、逆スパッタリング処理後に形成するＣｒ層の膜厚を１０ｎｍにした以外は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例３）
（工程ｂ）において、逆スパッタリング処理を施さない以外は、実施例２と同様にして絶縁抵抗試験用基板及びピール強度の測定用基板を作製した。

（比較例４）
（工程ｂ）において、層間絶縁層上にＣｒ層を形成することなく、逆スパッタリング処理後に形成するＣｒ層の膜厚を１０ｎｍにした以外は、実施例２と同様にして絶縁抵抗試験用基板及びピール強度の測定用基板を作製した。

以上のように作製した実施例１および比較例１〜２に対し、以下の半導体パッケージの信頼性試験を行い、結果を表１に示した。また、実施例２および比較例３〜４に対し、配線間の絶縁抵抗試験を行い、結果を表２〜５に示した。また実施例２および比較例３〜４に対し、銅配線のピール強度を測定し、結果を表６に示した。

（半導体パッケージの信頼性試験）
実施例１および比較例１〜２の半導体パッケージを、１２１℃、２気圧飽和、２時間の条件で吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、２２個のサンプルをリフローし、クラックの発生を調べ、発生した場合をＮＧとした。結果を表１に示した。

（絶縁抵抗試験）
実施例２および比較例３〜４によって作製した絶縁抵抗試験用基板を用いて、くし型パターンの配線間の絶縁抵抗試験をそれぞれ試料数３個で行った。なお絶縁抵抗試験には、デジタルマルチメータ型式３４５７Ａ（株式会社ヒューレットパッカード製、商品名）を使用した。それぞれの絶縁抵抗の測定結果について、表２に示した（Ｌ／Ｓ＝５μｍ／５μｍ、７μｍ／７μｍ、１０μｍ／１０μｍ、１５μｍ／１５μｍ）。なお、測定結果の単位はΩであり、１ＧΩ以上の結果が得られたものについては＞１０^９と示した。

（銅配線のピール強度の測定試験）
実施例２および比較例３〜４によって作製したピール強度の測定用基板を用いて、ピール強度（銅配線引き剥がし強度）の測定を行った。結果を表３に示した。

実施例１〜２に示したように、本発明の場合、配線間の絶縁抵抗値は１ＧΩ以上であり、また、半導体パッケージの信頼性試験においてもクラックは発生しなかった。それに対して、比較例１と比較例３に示したように、逆スパッタ処理を行わなかった場合は、配線間の絶縁抵抗試値は良好であったものの、半導体パッケージの信頼性試験において、すべてのサンプルでクラックが発生し、またピール強度（銅配線引き剥がし強度）も０．２ｋＮ／ｍ以下と低かった。

また、比較例２と比較例４に示したように、絶縁層上に金属層を形成しない逆スパッタ処理を行った場合は、半導体パッケージの信頼性試験においてクラックの発生はなく、ピール強度も高かったが、配線間の絶縁抵抗値はいずれのＬ／Ｓにおいても１００ＭΩ以下と低く、不良になった。

従って、本発明のとおり、金属層を絶縁層上に形成した後に、物理的に前記金属層を形成している金属を絶縁層中に埋め込むことによって、絶縁層と金属層の接着性（ピール強度）が向上し、後に形成される配線間の絶縁信頼性も確保できる。これによって、微細な配線を有する信頼性の高い配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージが製造できる。

本発明の一実施形態が適用される半導体チップ搭載基板の断面図。 （ａ）〜（ｇ）は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図。 本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図。 本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図。 本発明のファン−インタイプ半導体チップ搭載基板の平面図。 本発明のファン−アウトタイプ半導体チップ搭載基板の平面図。 本発明の半導体チップ搭載基板のフレーム形状を表す平面図。 本発明の一実施形態が適用される半導体チップ搭載基板の断面図。 （ａ）〜（ｃ）は本発明の絶縁抵抗試験用基板及びピール強度の測定用基板の製造方法の一実施形態を示す工程図。 本発明の一実施例で評価した絶縁抵抗試験用基板のくし型配線の平面図。

符号の説明

１１ 位置決めマーク（位置合わせ用ガイド穴）
１３ 半導体パッケージ領域
１４ ダイボンドフィルム接着領域（フリップチップタイプ）
１５ 半導体チップ搭載領域（フリップチップタイプ）
１６ 半導体チップ接続端子
１７ ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８ 半導体チップ搭載領域（ワイヤボンドタイプ）
１９ 外部接続端子
２０ 展開配線
２１ ダミーパターン
２２ 半導体チップ搭載基板
２３ ブロック
２４ 補強パターン
２５ 切断位置合わせマーク
１００ コア基板
１０１ 第１の層間接続端子
１０２ 第１の層間接続用ＩＶＨ（バイアホール）
１０３ 第２の層間接続端子
１０４ 層間絶縁層（ビルドアップ層）
１０５ 第３の層間接続用ＩＶＨ（バイアホール）
１０６ くし型配線
１０６ａ 第１の配線
１０６ｂ 第２の配線
１０６ｃ 第３の配線
１０７ 外部接続端子
１０８ 第２の層間接続用ＩＶＨ（バイアホール）
１０９ 絶縁被覆
１１１ 半導体チップ
１１２ 接続バンプ
１１３ アンダーフィル材
１１４ はんだボール
１１５ 金ワイヤ
１１６ 半導体用封止樹脂
１１７ ダイボンドフィルム

Claims (12)

1. 絶縁層と配線が一層以上形成された配線基板の製造方法において、前記絶縁層表面に金属層を形成した後に、前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程、前記絶縁層表面に配線を形成する工程を有することを特徴とする配線基板の製造方法。
2. 前記金属層が、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｚｒ、Ｍｏ、Ｐｄ、Ｗから選ばれる少なくとも１種類以上の金属からなることを特徴とする請求項１に記載の配線基板の製造方法。
3. 前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、真空中で行われることを特徴とする請求項１又は２に記載の配線基板の製造方法。
4. 前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、逆スパッタリング処理法を用いることを特徴とする請求項３に記載の配線基板の製造方法。
5. 前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、イオンガン処理法を用いることを特徴とする請求項３に記載の配線基板の製造方法。
6. 前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、プラズマ処理法を用いることを特徴とする請求項３に記載の配線基板の製造方法。
7. 前記絶縁層表面に金属層を形成する工程、及び前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、真空中で行われることを特徴とする請求項３〜６いずれかに記載の配線基板の製造方法。
8. 前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、真空中で行われ、真空から取り出すことなく、前記金属層上にさらに金属層を形成する工程を有することを特徴とする請求項３〜７いずれかに記載の配線基板の製造方法。
9. 前記金属層の厚みが、０．１ｎｍ〜１００ｎｍであることを特徴とする請求項１〜８いずれかに記載の配線基板の製造方法。
10. 前記金属層を形成している金属を前記絶縁層中に物理的に埋め込む工程が、不活性ガスを使用する処理であることを特徴とする請求項３〜９いずれかに記載の配線基板の製造方法。
11. 請求項１〜１０いずれかに記載の配線基板の製造方法であって、前記配線基板の一方の表面に半導体チップ接続端子を形成する工程と、他方の面に外部接続端子を形成する工程をさらに有することを特徴とする半導体チップ搭載基板の製造方法。
12. 請求項１１に記載の半導体チップ搭載基板の製造方法により製造された半導体チップ搭載基板を準備する工程、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を有することを特徴とする半導体パッケージの製造方法。
    
    
    

Images