JP2007324568A - パッケージ基板の製造方法 - Google Patents
パッケージ基板の製造方法 Download PDFInfo
- Publication number
- JP2007324568A JP2007324568A JP2007080460A JP2007080460A JP2007324568A JP 2007324568 A JP2007324568 A JP 2007324568A JP 2007080460 A JP2007080460 A JP 2007080460A JP 2007080460 A JP2007080460 A JP 2007080460A JP 2007324568 A JP2007324568 A JP 2007324568A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- bonding pad
- manufacturing
- dry film
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 238000007747 plating Methods 0.000 abstract description 21
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 6
- 238000004381 surface treatment Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 7
- 238000007772 electroless plating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】パッケージ基板の製造方法を提供する。
【解決手段】本発明は、電子素子の電極がボンディングパッドに繋がることで上記電子素子を実装するためのパッケージ基板を製造する方法であって、(a)絶縁層に回路パターンとボンディングパッドが埋立(buried)されるし、絶縁層の表面にシード層が積層された埋立パターン基板を製造する段階と、(b)シード層にドライフィルムを積層して、ボンディングパッドの上面の上記シード層とドライフィルムとを除去する段階と、(c)残存するシード層をメッキ引込線として上記ボンディングパッドに表面処理する段階と、(d)残存するシード層とドライフィルムを除去して上記回路パターンが露出されるようにする段階と、を含むパッケージ基板の製造方法は、別途のメッキ引込線の形成及び除去の工程なしで既存のシード層をメッキ引込線として用いることで、製造工程を短縮させる。
【選択図】図3
【解決手段】本発明は、電子素子の電極がボンディングパッドに繋がることで上記電子素子を実装するためのパッケージ基板を製造する方法であって、(a)絶縁層に回路パターンとボンディングパッドが埋立(buried)されるし、絶縁層の表面にシード層が積層された埋立パターン基板を製造する段階と、(b)シード層にドライフィルムを積層して、ボンディングパッドの上面の上記シード層とドライフィルムとを除去する段階と、(c)残存するシード層をメッキ引込線として上記ボンディングパッドに表面処理する段階と、(d)残存するシード層とドライフィルムを除去して上記回路パターンが露出されるようにする段階と、を含むパッケージ基板の製造方法は、別途のメッキ引込線の形成及び除去の工程なしで既存のシード層をメッキ引込線として用いることで、製造工程を短縮させる。
【選択図】図3
Description
本発明は、パッケージ基板の製造方法に関する。
最近、集積回路の軽薄短小化にもかかわらず、集積回路パッケージからのリード(lead)の数はかえって増加している。これを解決するための方法として、最近BGA(ball grid array)及びCSP(chip scale package)などのパッケージ基板の使用が一般化されている。パッケージ基板は、ソルダボール(solder ball)を使用して基板の高密度化が容易いので、半導体チップを実装するパッケージ基板として活発に適用されている。
パッケージ基板において、半導体チップと接続されるボンディングフィンガやソルダボールが接続されるボールパッドなど、いわゆる‘ボンディングパッド’は、その電気的な接続状態を向上させるために金メッキが適用される場合が多く、これのために基板上にメッキ引込線を形成する。
図1は、従来技術によるメッキ引込線を用いる印刷回路基板の製造工程図である。図面に示す順序により印刷回路基板の製造方法を説明する。
工程1で、印刷回路基板を製作するために銅箔積層板を用意する。以後、工程2で、用意した銅箔積層板の上下を連結するためにホールを加工する。一般的にホール加工にはドリルを用いる。工程3で、このホールにメッキをする。これで、上下銅箔は電気的に繋がるようになる。以後、工程4でドライフィルムを積層し、露光、現像、エッチングを行って回路パターンを形成する。これはサブトラクティブ(subtractive)工法を用いた回路パターンの形成方法である。以後、工程5で、印刷回路基板の全面に無電解メッキをして、印刷回路基板全面にシード層(seed layer)を形成する。シード層の一部は、後でメッキ引込線となる部分である。工程6では、ドライフィルムを用いてメッキ引込線となる部分だけを残して現像する。工程7、8で、弱いエッチングを介して全面に敷いているシード層を除去し、ドライフィルムを剥離すれば、メッキ引込線の形成されている回路パターンが形成される。
以後、工程9で、ドライフィルムを塗布して金メッキされる部分のみを現像させて、工程10で、予め形成されているメッキ引込線を用いてニッケル、金メッキをする。以後、工程11で、ドライフィルムを剥離して、工程12で、弱いエッチングを介して薄い厚みのメッキ引込線を除去する。工程13で、ソルダレジストを塗布し、工程14で、金メッキされている部分のみを現像すれば、製品製作が完了される。
このような従来技術によりメッキ引込線を形成する場合、回路の高密度化が制限され、メッキの後にメッキ引込線を除去する追加工程が必要となり、メッキ引込線の残留による信号のノイズ発生を引き起こすという問題点がある。
本発明は、高密度集積回路パッケージに用いられる基板において、メッキ引込線を使用しないでボンディングパッドを金メッキすることができるパッケージ基板の製造方法を提供する。
本発明の一実施形態によれば、電子素子の電極がボンディングパッドに繋がるようにして、上記電子素子を実装するためのパッケージ基板を製造する方法であって、(a)絶縁層に回路パターンとボンディングパッドが埋立(buried)され、絶縁層の表面にシード層が積層された埋立パターン基板を製造する段階と、(b)シード層にドライフィルムを積層し、ボンディングパッドの上面の上記シード層とドライフィルムを除去する段階と、(c)残存するシード層をメッキ引込線として、上記ボンディングパッドに表面処理する段階と、(d)残存するシード層とドライフィルムを除去して上記回路パターンが露出されるようにする段階と、を含むパッケージ基板の製造方法が提供される。
上記段階(a)は、(a1)キャリア板に上記シード層を積層する段階と、(a2)シード層に回路パターンとボンディングパッドを形成する段階と、(a3)キャリア板と絶縁層を積層するにあたり、キャリア板の回路パターンとボンディングパッドが絶縁層に埋立されるようにする段階と、(a4)キャリア板を除去する段階と、を含むことができる。
本発明の好ましい実施例によれば、ボンディングパッドなどに金メッキをするための別途のメッキ引込線が不要であるので回路設計の自由度が向上し、メッキ引込線が形成される部分に追加的な回路設計が可能であるので高密度の回路製品の製作に有利であって、メッキ引込線が残存することにより発生し得る信号ノイズを防止してパッケージ基板の電気的な特性を向上させることができる。
また、メッキ引込線が不要であるため、メッキ引込線を形成して除去するための工程が追加されないので工程の効率性が増加される。
以下、本発明によるパッケージ基板の製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるものや対応する構成要素は同一な図面番号を付与し、これに対する重複される説明は略する。
図2は、本発明の好ましい一実施例によるパッケージ基板の製造方法を示す順序図であり、図3は本発明の好ましい一実施例によるパッケージ基板の製造工程図である。図3を参照すると、キャリア板31、シード層(seed layer)32、ドライフィルム33a、33b及び33c、回路パターン34、ボンディングパッド35、絶縁層36、ビアホール37、無電解メッキ層38a、フィル(fill)メッキ層38bが示されている。
図2のS21は、絶縁層36に回路パターン34とボンディングパッド35が埋立されて、絶縁層36の表面にはシード層32が積層された埋立パターン基板を製造する段階であって、図3の(a)ないし(e)が、ここに応ずる工程である。図3の(a)工程は、キャリア板31にシード層32を積層する段階である。キャリア板31は、シード層32を支持する役目をし、後の工程で除去される部分である。キャリア板31としては、金属(metal)性材質を一般的に使用する。シード層32も回路パターン34とボンディングパッド35を形成するために一時的に必要な部分であって無電解メッキを行って形成する。本実施例は、絶縁層36の両面に二つの回路パターン層34を形成するために二つのキャリア板31を用意する。
図3の(b)工程は、セミ−アディティブ(semi−additive)工法を行うためにシード層32の上面にドライフィルム33aを積層して、回路パターン34とボンディングパッド35が形成される部分のドライフィルム33aを除去する工程である。ドライフィルム33aは、感光性フィルムを指称し、光により硬化される性質がある。よって、シード層32の上面にドライフィルム33aを積層した後、回路パターン34とボンディングパッド35が形成される部分を除いて露光する。以後、現像すると、図3の(b)のように回路パターン34とボンディングパッド35が形成される部分のシード層32が露出される。
図3の(c)は、回路パターン34とボンディングパッド35を形成する段階である。図3の(b)の工程を経て露出されたシード層32の上面をメッキする。以後、残りのドライフィルム33aを除去すると、図3の(c)のようになる。
図3の(d)は、絶縁層36を中心として回路パターン34とボンディングパッド35の形成されたキャリア板31を対称的に整列する段階である。ここで、回路パターン34とボンディングパッド35が絶縁層36の方向に向くようにする。これは回路パターン34とボンディングパッド35が絶縁層36に埋立されるようにするためである。絶縁層36としては、プリプレグ(Prepreg)を用いる。
図3の(e)は、図3の(d)から絶縁層36とキャリア板31を一括積層した後、キャリア板31を除去する工程である。キャリア板31が除去されると、図3の(e)のようにシード層32が露出される。また、シード層32に積層された回路パターン34とボンディングパッド35は、図3の(e)のように絶縁層36に埋立されることになる。
図3の(f)工程から(i)工程は、上下層の回路パターン34を電気的に連結するためにビアホール37を形成する工程である。先ず、ドリルやレーザを用いてビアホール37を穿孔する。以後、図4の(g)のように、ビアホール37の内部に無電解メッキ層38aを形成する。ビアホール37の内部をフィル(fill)メッキするために図3の(h)のように、ビアホール37のみを除いて残りの部分はドライフィルム33bで積層する。以後、電解メッキを行ってビアホール37の内部をフィル(fill)メッキ層38bで充填する。図3の(i)は、ビアホール37の内部をフィルメッキ層38bで充填してドライフィルム33bを除去した後の形態である。
図3の(j)から(m)は、ボンディングパッド35を表面処理する工程である。図3の(j)のようにドライフィルム33cを積層して、露光及び現像工程を経てボンディングパッド35となる部分のドライフィルム33cをオープンする。オープンした結果、ボンディングパッド35の上面のシード層32が外部に露出される。図3の(k)工程は、オープンされた部分のシード層32を除去する工程である。シード層32は、フラッシュエッチングで除去される。フラッシュエッチングは、通常のエッチングより弱く行われるエッチング工程である。シード層32を除去すると、ボンディングパッドが外部に露出される。このような図3の(j)と(k)は、図2のS22段階に該当する。以後、図3の(l)は、ボンディングパッド35をメッキする工程であって、図3のS23段階に該当する。この際、除去されなかったシード層32は、メッキ引込線の役目をする。図3の(l)は断面図であるためボンディングパッド35とシード層32が電気的に短絡されたように見えるが、実質的にボンディングパッド35とシード層32は電気的に繋がっていて、外部から電流が印加される場合、ボンディングパッド35に電流が流れる。本実施例では、金でボンディングパッド35をメッキする。
図3の(m)は、残りのドライフィルム33cとシード層32を除去して、回路パターン34を露出させる工程であって、図2のS24段階に該当する。以後、ソルダレジストを印刷回路基板の表面に塗布して、ボンディングパッド35部分をオープンする工程が追加的に行われる。
本発明の技術思想が上述した実施例により具体的に記述されたが、上述した実施例はその説明のためのものであり、その制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解できるであろう。
31 キャリア板
32 シード層
33a、33b、33c ドライフィルム
34 回路パターン
35 ボンディングパッド
36 絶縁層
37 ビアホール
38a 無電解メッキ層
38b フィル(fill)メッキ層
32 シード層
33a、33b、33c ドライフィルム
34 回路パターン
35 ボンディングパッド
36 絶縁層
37 ビアホール
38a 無電解メッキ層
38b フィル(fill)メッキ層
Claims (2)
- 電子素子の電極がボンディングパッドに繋がるようにして、前記電子素子を実装するためのパッケージ基板を製造する方法であって、
(a)絶縁層に回路パターンとボンディングパッドが埋立(buried)され、前記絶縁層表面にシード層が積層された埋立パターン基板を製造する段階と、
(b)前記シード層にドライフィルムを積層して、前記ボンディングパッドの上面の前記シード層と前記ドライフィルムとを除去する段階と、
(c)残存する前記シード層をメッキ引込線として、前記ボンディングパッドに表面処理する段階と、
(d)残存する前記シード層と前記ドライフィルムを除去して前記回路パターンが露出されるようにする段階と、
を含むパッケージ基板の製造方法。 - 前記段階(a)は、
(a1)キャリア板に前記シード層を積層する段階と、
(a2)前記シード層に前記回路パターンと前記ボンディングパッドとを形成する段階と、
(a3)前記キャリア板と絶縁層を積層するにあたり、前記キャリア板の前記回路パターンと前記ボンディングパッドを前記絶縁層に埋立されるようにする段階と、
(a4)前記キャリア板を除去する段階と、
を含むことを特徴とする請求項1に記載のパッケージ基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060049999A KR100732385B1 (ko) | 2006-06-02 | 2006-06-02 | 패키지 기판 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007324568A true JP2007324568A (ja) | 2007-12-13 |
Family
ID=38373434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007080460A Pending JP2007324568A (ja) | 2006-06-02 | 2007-03-27 | パッケージ基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070281390A1 (ja) |
JP (1) | JP2007324568A (ja) |
KR (1) | KR100732385B1 (ja) |
CN (1) | CN101083214A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102505132A (zh) * | 2011-10-25 | 2012-06-20 | 深南电路有限公司 | 封装基板表面电镀方法 |
JP2015088628A (ja) * | 2013-10-31 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100909310B1 (ko) | 2007-11-13 | 2009-07-24 | 주식회사 두산 | 회로기판의 제조방법 |
TWI380423B (en) * | 2008-12-29 | 2012-12-21 | Advanced Semiconductor Eng | Substrate structure and manufacturing method thereof |
TWI578472B (zh) * | 2014-11-27 | 2017-04-11 | 矽品精密工業股份有限公司 | 封裝基板、半導體封裝件及其製法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193549A (ja) * | 2002-12-12 | 2004-07-08 | Samsung Electro Mech Co Ltd | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 |
JP2006135277A (ja) * | 2004-10-06 | 2006-05-25 | North:Kk | 配線基板と、その製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
US6707159B1 (en) * | 1999-02-18 | 2004-03-16 | Rohm Co., Ltd. | Semiconductor chip and production process therefor |
US6579738B2 (en) * | 2000-12-15 | 2003-06-17 | Micron Technology, Inc. | Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials |
KR100584965B1 (ko) * | 2003-02-24 | 2006-05-29 | 삼성전기주식회사 | 패키지 기판 및 그 제조 방법 |
US7377032B2 (en) * | 2003-11-21 | 2008-05-27 | Mitsui Mining & Smelting Co., Ltd. | Process for producing a printed wiring board for mounting electronic components |
-
2006
- 2006-06-02 KR KR1020060049999A patent/KR100732385B1/ko not_active IP Right Cessation
-
2007
- 2007-03-27 JP JP2007080460A patent/JP2007324568A/ja active Pending
- 2007-03-28 US US11/727,852 patent/US20070281390A1/en not_active Abandoned
- 2007-03-30 CN CNA2007100906177A patent/CN101083214A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193549A (ja) * | 2002-12-12 | 2004-07-08 | Samsung Electro Mech Co Ltd | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 |
JP2006135277A (ja) * | 2004-10-06 | 2006-05-25 | North:Kk | 配線基板と、その製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102505132A (zh) * | 2011-10-25 | 2012-06-20 | 深南电路有限公司 | 封装基板表面电镀方法 |
JP2015088628A (ja) * | 2013-10-31 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100732385B1 (ko) | 2007-06-27 |
CN101083214A (zh) | 2007-12-05 |
US20070281390A1 (en) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988998B2 (ja) | メッキ引込線なしにメッキされるパッケージ基板の製造方法 | |
KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
US9099313B2 (en) | Embedded package and method of manufacturing the same | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2010258468A (ja) | 半導体パッケージ基板の製造方法 | |
KR100736636B1 (ko) | 전자소자 패키지용 인쇄회로기판 및 그 제조방법 | |
JP2014033174A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
JP2007088477A (ja) | キャビティを備えた基板の製造方法 | |
JP2007324568A (ja) | パッケージ基板の製造方法 | |
JP2011124555A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2016134621A (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
JP2013058775A (ja) | 半導体パッケージ基板の製造方法 | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
JP2009290043A (ja) | 配線基板 | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
KR20030011434A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |