TWI708352B - 配線電路基板之製造方法及半導體裝置之製造方法 - Google Patents

配線電路基板之製造方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI708352B
TWI708352B TW105117835A TW105117835A TWI708352B TW I708352 B TWI708352 B TW I708352B TW 105117835 A TW105117835 A TW 105117835A TW 105117835 A TW105117835 A TW 105117835A TW I708352 B TWI708352 B TW I708352B
Authority
TW
Taiwan
Prior art keywords
layer
forming
glass substrate
circuit board
conductive
Prior art date
Application number
TW105117835A
Other languages
English (en)
Other versions
TW201711153A (zh
Inventor
今吉孝二
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW201711153A publication Critical patent/TW201711153A/zh
Application granted granted Critical
Publication of TWI708352B publication Critical patent/TWI708352B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

提供一種配線電路基板、半導體裝置、配線電路基板之製造方法、半導體裝置之製造方法，其可以在玻璃基材表面形成配線並具有充分的可靠性。配線電路基板包含：玻璃基材，具有貫通孔；絕緣性樹脂層，積層在玻璃基材上且形成了導通通路；配線群，積層在絕緣性樹脂層；第1無機緊貼層，積層在貫通孔內的內徑面；貫通電極，藉由積層在第1無機緊貼層的第1導電層形成；及第2導電層，與貫通電極的上下端電性連接，形成在貫通電極及玻璃基材上，玻璃基材的表面粗糙度Ra為100nm以下，第2導電層的貫通電極上的凹陷量為5μm以下。

Description

配線電路基板之製造方法及半導體裝置之製造方法
本發明涉及配線電路基板(中介層)或半導體裝置，特別是具備介於封裝基板與半導體元件之間的配線電路基板、或供連接半導體元件用的配線電路基板的半導體裝置。
目前，為了將微間距的半導體元件與子板等外部基板連接而使用封裝基板。
作為封裝基板的材料，可使用陶瓷或樹脂。
此處，陶瓷封裝基板，由於使用經燒成的金屬化物，因此電阻值變高。另外，陶瓷的介電率高，搭載高頻、高性能的半導體元件是困難的。
另一方面，樹脂製封裝基板，由於使用由鍍敷所形成的銅配線，因此可以降低配線電阻，樹脂的介電率低，搭載高頻、高性能的半導體元件則相對容易。
此處，作為使中介層(配線電路基板)介於封裝基板與半導體元件之間的技術，例如有專利文獻1~4的技術。
此外，近年來，作為高端應用的中介層，盛行將矽或玻璃用於基板的材質的中介層的研究，受到極大的關注。
就使用矽或玻璃作為基材的中介層而言，其很大的特徵便是使用在內部形成貫通孔並用導電性物質填充該貫通孔的稱為TSV(Through-Silicon Via)、或TGV(Through-Glass Via)的技術。利用此技術所形成的貫通電極可以藉由以最短距離連接正反面來縮短配線長度，可期待訊號傳送速度的高速化等優異的電氣特性。
此外，線膨脹係數係值與半導體元件同等或者接近半導體元件，因此加熱時的基板尺寸變化變小，可以實現更高密度的構裝-高密度配線。另外，藉由採用貫通電極，可以進行多接腳並聯連接，不需要使LSI本身高速化，可得到優異的電氣特性，因此可期待低耗電化的實現。
特別是，近年來，使用玻璃作為基板的材質的玻璃中介層受到極大的關注。此外，作為對玻璃中介層的極大關心之一，可舉出低成本化的實現。這是因為相對於矽中介層僅能以晶圓尺寸製造，認為玻璃中介層可以進行在大型面板的大量處理，有機會能夠解決被視為目前高端應用的中介層的極大課題的成本問題。
先前技術文獻 專利文獻
專利文獻1 日本特開2001-102479號公報
專利文獻2 日本特開2002-261204號公報
專利文獻3 日本特開2000-302488號公報
專利文獻4 日本特開2000-246474號公報
儘管如此，當設計玻璃中介層時，也有好幾個要克服的課題。
作為在玻璃基板中形成貫通孔的方法，可舉出：鑽孔或轟擊(blast)法、利用反應性氣體或氟酸的蝕刻法、利用雷射的加工法。儘管如此，玻璃基板係非晶質的材料，具有彈性低而對材料拉伸應力容易破裂等特性的材料，因此就鑽孔或轟擊法等的物理性加工而言有產生微龜裂或玻璃基板本身會破裂等的問題。
此外，還有下述的問題：利用氟系的反應性氣體的蝕刻法係分解速度慢而加工時間費時、由於利用氟酸的蝕刻法係等向性地進行反應而無法因應小口徑的貫通孔的加工等。
前述的方法當中，利用UV雷射、CO2雷射、短脈衝雷射的加工法係加工速度快、可以進行小口徑的貫通孔的加工的方法。但是，加工速度與孔的真圓度存在抵換(trade-off)的關係，若提高加工速度，則產生玻璃材因雷射所產生的熱而在玻璃基板表面熔融並飛散的結球、或在貫通孔周圍產生堤防狀的浮渣，玻璃基板表面的平滑性會降低。由於此玻璃基板的凹凸，時而會很難在玻璃基板表面形成微細配線，或在凹凸部應力集中於配線而產生斷線。
此外，利用板鍍敷在玻璃表面形成導電性的材料後，由於所形成的傳導層的厚度厚，因此可以用 CMP(Chemical Mechanical Polishing)法除去它。此時，利用CMP的研磨液研磨玻璃表面的非晶質的脆弱部分，在玻璃表面產生微細的凹凸，玻璃表面的平滑性會降低。在此情況下，由於此玻璃基板的凹凸而很難在玻璃基板表面形成微細配線，在凹凸部應力集中於配線而產生斷線。
例如，如第6圖所示，在利用UV雷射、CO2雷射等，從上側在玻璃基材1形成貫通孔13的情況下，在玻璃表面產生玻璃熔融附著的堤防狀的浮渣21或結球22。此時的浮渣21或結球22的距玻璃表面的高度為10μm左右。
此外，如第7圖所示，在利用板鍍敷在玻璃表面形成導電層的材料後，用CMP法除去玻璃表面的導電層的情況下，利用CMP的具有導電層的溶解性的酸性研磨液研磨玻璃表面的非晶質的脆弱部分或金屬成分部分，在玻璃表面產生微細的凹部24。此時的凹部24的距玻璃表面的深度為3μm以下。
此外，在用CMP法除去玻璃表面的導電層的情況下，除了研磨液中的化學研磨成分外，形成在貫通孔13內的導電層或填埋樹脂14還被包含填料的物理研磨成分從玻璃表面深深地研磨除去而產生碟部23。碟部23的距玻璃表面的深度達到10μm左右，即使在其上形成導電層，仍會留下5μm左右的碟部23。
本發明係要解決這種問題的發明，目的在於提供一種配線電路基板、半導體裝置、配線電路基板 之製造方法、半導體裝置之製造方法，其在形成了貫通孔的玻璃基材中，藉由使玻璃基材表面平滑而可以在玻璃基材表面具有配線並具有充分的可靠性。
用於解決上述課題的本發明的一態樣係一種配線電路基板，包含：玻璃基材，具有貫通孔；絕緣性樹脂層，積層在玻璃基材上且形成了導通通路；配線群，積層在絕緣性樹脂層；第1無機緊貼層，積層在貫通孔內的內徑面；貫通電極，由積層在第1無機緊貼層的第1導電層構成；及第2導電層，與貫通電極的上下端電性連接，形成在貫通電極及玻璃基材上，玻璃基材的表面粗糙度Ra(算術平均粗糙度)為100nm以下，第2導電層的貫通電極上的凹陷量為5μm以下。
此外，可以用填埋樹脂填充第1導電層的內側，用第2導電層被覆貫通電極的上下端。
此外，第1無機緊貼層可以利用第1導電層填充內側。
此外，可以在玻璃基材及貫通電極上形成第2無機緊貼層，第2導電層係形成在第2無機緊貼層上而形成配線群。
此外，配線群可以用熱膨脹率比第2導電層的材料高的絕緣性樹脂層被覆。
此外，第1或第2無機緊貼層可以是包含氧化錫、氧化銦、氧化鋅、鎳、鎳磷、鉻、氧化鉻、氮化鋁、氮化銅、氧化鋁、鉭、鈦、銅當中任一個的單層或積層的膜。
此外，形成第1或第2導電層及貫通電極的導電性材料可以包含銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個。
此外，填埋樹脂可以是包含氧化矽、銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個的粉體、和環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂當中任一個的樹脂材料的混合物。
此外，作為絕緣性樹脂層的材料，可以包含環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂、氧化矽當中任一個。
此外，本發明的另一態樣係一種半導體裝置，包含上述的配線電路基板、和積層在上述的配線電路基板的半導體元件。
此外，本發明的另一態樣係一種配線電路基板之製造方法，包含下述步驟：貫通孔形成步驟，在玻璃基材形成貫通孔；無機緊貼層形成步驟，在玻璃基材的兩表面和貫通孔的內徑面形成由無機材料構成的第1無機緊貼層；貫通電極形成步驟，在第1無機緊貼層上形成由導電性材料構成的第1導電層，同時在貫通孔內的間隙填充填埋樹脂以形成貫通電極；不需要層除去步驟，留下貫通電極，除去積層在玻璃基材表面的第1無機緊貼層及第1導電層；僅對玻璃基材的表面進行研磨的步驟；在玻璃基材及貫通電極上形成第2無機緊貼層，在第2無機緊貼層上形成第2導電層而被覆貫通電 極的上下端，同時形成第1配線群的步驟；絕緣性樹脂層步驟，被覆第1配線群，形成絕緣性樹脂層；通路孔形成步驟，在絕緣性樹脂層中之第1配線群的配線上形成通路孔；配線群-導通通路形成步驟，用導電性物質在絕緣性樹脂層上形成第2配線群及導通通路；及形成既定層數的絕緣性樹脂層和配線群的步驟。
此外，本發明的另一態樣係一種配線電路基板之製造方法，包含下述步驟：貫通孔形成步驟，在玻璃基材形成貫通孔；無機緊貼層形成步驟，在玻璃基材的兩表面和貫通孔的內徑面形成由無機材料構成的第1無機緊貼層；貫通電極形成步驟，在第1無機緊貼層上形成由導電性材料構成的第1導電層，用導電性材料填充貫通孔內以形成貫通電極；不需要層除去步驟，留下貫通電極，除去積層在玻璃基材表面的第1無機緊貼層及第1導電層；僅對玻璃基材的表面進行研磨的步驟；在玻璃基材及貫通電極上形成第2無機緊貼層，在第2無機緊貼層上形成第2導電層而被覆貫通電極的上下端，同時形成第1配線群的步驟；絕緣性樹脂層步驟，被覆第1配線群，形成絕緣性樹脂層；通路孔形成步驟，在絕緣性樹脂層中之第1配線群的配線上形成通路孔；配線群-導通通路形成步驟，用導電性物質在絕緣性樹脂層上形成第2配線群及導通通路；及形成既定層數的絕緣性樹脂層和配線群的步驟。
此外，本發明的另一態樣係一種半導體裝置之製造方法，包含下述步驟：導通墊形成步驟，在用 上述的配線電路基板之製造方法所製造的配線電路基板形成導通墊；及半導體元件固定步驟，將半導體元件固定於導通墊上。
根據本發明，便可提供一種配線電路基板、及使用其之半導體裝置、配線電路基板之製造方法、半導體裝置之製造方法，該配線電路基板係藉由使玻璃基板表面平滑而可以在玻璃表面形成微細的配線，並且可以避免局部的應力集中於微細配線而具有充分可靠性的高密度配線電路基板。
1‧‧‧玻璃基材
2‧‧‧第1導電層
3‧‧‧貫通電極
4‧‧‧第1無機緊貼層
5‧‧‧第2導電層
6‧‧‧焊盤
7‧‧‧絕緣性樹脂層
8‧‧‧配線群
9‧‧‧導通通路或通路孔
10‧‧‧芯基板
11‧‧‧半導體元件
12‧‧‧防焊阻劑
13‧‧‧貫通孔
14‧‧‧填埋樹脂
21‧‧‧浮渣
22‧‧‧結球
23‧‧‧碟部(凹部)
24‧‧‧(玻璃)凹部
100‧‧‧配線電路基板
200‧‧‧半導體裝置
第1圖係顯示本發明的一實施形態的配線電路基板的剖面圖。
第2圖係顯示本發明的一實施形態的半導體裝置的剖面圖。
第3A圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3B圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3C圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3D圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3E圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3F圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3G圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第3H圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4A圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4B圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4C圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4D圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4E圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4F圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4G圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第4H圖係顯示本發明的一實施形態的配線電路基板之製造方法的剖面圖。
第5A圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第5B圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第5C圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第5D圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第5E圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第5F圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第5G圖係顯示比較例的配線電路基板之製造方法的剖面圖。
第6圖係現有技術的配線電路基板的剖面圖。
第7圖係現有技術的配線電路基板的剖面圖。
[用於實施發明的形態]
以下，對於本發明的一實施形態的配線電路基板100及半導體裝置200，一邊參照圖式一邊進行說明。
(配線電路基板的結構)
第1圖係本發明的一實施形態的配線電路基板100的剖面圖。如第1圖所示，配線電路基板(玻璃中介層)100具備玻璃基材1、貫通電極3、第1無機緊貼層4、第2導電層5、焊盤6、絕緣性樹脂層7、配線群8、導通通路9、和填埋樹脂14。
詳細而言，配線電路基板100包含：玻璃基材1，具有貫通孔13；絕緣性樹脂層7，積層在玻璃基材1上且形成了導通通路9；配線群8，積層在絕緣性樹脂層7；第1無機緊貼層4，積層在貫通孔13內的內徑面；貫通電極3，藉由積層在第1無機緊貼層4的第1導電層2形成；及第2導電層5，與貫通電極3的上下端電性連接，形成在貫通電極3及玻璃基材1上。玻璃基材1的表面粗糙度Ra為100nm以下，第2導電層5的貫通電極3上的凹陷量為5μm以下。
此外，可以用填埋樹脂14填充第1導電層2的內側，用第2導電層5被覆貫通電極3的上下端。
此外，第1無機緊貼層4可以利用第1導電層2填充內側。
此外，可以在玻璃基材1及貫通電極3上形成第2無機緊貼層，第2導電層5係形成在第2無機緊貼層上而形成配線群。
此外，配線群8可以用熱膨脹率比第2導電層5的材料高的絕緣性樹脂層7被覆。
此外，第1無機緊貼層4或第2無機緊貼層可以是包含氧化錫、氧化銦、氧化鋅、鎳、鎳磷、鉻、氧化鉻、氮化鋁、氮化銅、氧化鋁、鉭、鈦、銅當中任一個的單層或積層的膜。
此外，形成第1或第2導電層2,5及貫通電極3的導電性材料可以包含銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個。
此外，填埋樹脂14可以是包含氧化矽、銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個的粉體、和環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂當中任一個的樹脂材料的混合物。
此外，作為絕緣性樹脂層7的材料，可以包含環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂、氧化矽當中任一個。
用第1導電層2形成的貫通電極3的上下面的連接盤6、及積層形成的導通通路9的配置沒有特別的限定，也可以是用貫通電極3或填埋樹脂14填充貫通孔13的內部，從而將導通電極3和導通通路9重疊形成的堆疊通路結構。
玻璃基材1係以SiO2為主要成分之包含玻璃的基板(玻璃基板)，具有貫通孔13。
此外，玻璃基材1的熱膨脹率，在低膨脹玻璃方面適合為3ppm/℃~4ppm/℃，在鈉玻璃方面適合為8ppm/℃~9ppm/℃，可以藉由製造方法、或Na等金屬成分的添加來控制為3ppm/℃~9ppm/℃。形成貫通孔13前的玻璃基材1的Ra為100nm以下。
又，上述的熱膨脹率係根據JIS：R3102或JIS：K7197，以TMA(熱機械分析)進行測定的值。此外，上述玻璃基材1的Ra(算術平均粗糙度)係以觸針式的膜厚計進行測定的值。
作為在玻璃基材1形成貫通孔13的方法，例如，除了CO2雷射或UV雷射以外，還可以使用：皮秒雷射或飛秒雷射、準分子雷射或放電加工、感光性玻璃或噴擊(blast)加工等，依玻璃基材1的厚度或貫通孔13的孔徑選擇即可。
此外，選擇從玻璃基材1的單面進行加工以形成貫通孔13的方法、或從兩面進行加工以形成貫通孔13的方法即可。
此外，作為第1無機緊貼層4的材料，可使用與玻璃基材1和導電性材料的緊貼性高的材料的氧化錫、氧化銦、氧化鋅、鎳(熱膨脹率：15ppm/℃)、鎳磷、鉻(熱膨脹率：8ppm/℃)、氧化鉻、氮化鋁、氮化銅、氧化鋁、鉭(熱膨脹率：6ppm/℃)、鈦(熱膨脹率：9ppm/℃)、銅(熱膨脹率：16ppm/℃)等材料。
此外，第1無機緊貼層4可以以單體形式使用上述材料，或者，如ITO膜(熱膨脹率：9ppm/℃)般以單層形式使用2種以上的複合材料。此外，第1無機緊貼層4可以如鉻/銅、鈦/銅般以2層以上的積層膜形式使用2種以上的複合材料。
藉由第1無機緊貼層4的使用，可以使玻璃基材1與貫通電極3及第1導電層2之間的緊貼性提升。除此之外，第1無機緊貼層4係熱膨脹率比玻璃基材1高，因而可以減低由貫通電極3及第1導電層2與玻璃基材1的線膨脹係數的差所產生之施加於層間的應力。
此外，第1無機緊貼層4的膜厚沒有特別的限定，若在0.1μm以上1μm以下的範圍內的話，便可以得到緩和與玻璃基材1的緊貼性、和熱膨脹率的差的效果。
此外，第1無機緊貼層4的形成方法沒有特別的限定，可以使用濺鍍成膜法、無電解鍍敷法等。
貫通電極3係用導電性材料形成，形成在貫通孔13內。貫通電極3也可以用填埋樹脂14填充第1導電層2的內側來形成，也可以藉由第1導電層2填充第1無機緊貼層4的內側來形成。
作為形成貫通電極3的導電性材料，例如，可以使用銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個單體金屬，或者，任一個單體金屬的積層或化合物，選定與第1無機緊貼層4的緊貼性、或電性上連接穩定性高的材料即可。
此外，作為形成貫通電極3的第1導電層2的方法，使用無電解鍍敷法或電解鍍敷法，以共形鍍敷形狀或充填鍍敷形狀來形成即可。
此外，例如，也可以是在形成第1無機緊貼層4後，用上述材料當中至少1個的金屬粉和樹脂材料的混合物的具有導電性填埋樹脂14填充第1導電層2的內側來形成。
因半導體裝置的高密度化，配線或貫通電極3的口徑Φ被微細化，貫通電極3成為高深寬比而有無法採用充填鍍敷形態的區域存在。在高深寬比的區域，以共形鍍 敷形態形成貫通電極3即可。此外，低深寬比的區域或貫通孔13的上下面的開口寬的形狀等，以充填鍍敷形態形成貫通電極3即可。
又，在用鍍敷法形成的共形鍍敷形態方面，在貫通孔13的中央留有穿孔狀的孔，此中央的穿孔狀的孔，用網版印刷法或定量塗布(dispenser)等填充填埋樹脂14即可。
理想的是填埋樹脂14的熱膨脹率低，在260℃以下的區域可以是150ppm/℃以下，理想的是100ppm/℃以下。
作為第1CMP，能夠藉由用CMP將玻璃基材1表面的第1導電層2和存在於玻璃表面的填埋樹脂14研磨除去，來使玻璃基材1表面露出。作為CMP的研磨液，具有第1導電層2和填埋樹脂14的研磨性，使用玻璃表面的研磨性低到數十nm以下、具有選擇研磨性的藥液即可。
作為具有選擇研磨性的研磨液，例如，混合作為針對第1導電層2的研磨液的包含氧化鋁、氧化矽或氧化鈰、或作為添加劑成分的有機酸、過氧化氫或者有機鹼或鹼等的藥液、和作為針對填埋樹脂14的研磨液的包含氧化矽、氧化鈰或氧化鋁等的藥液來使用即可。在第1CMP後，玻璃表面的Ra為300nm，碟部深度(凹陷量)為10μm。
然後，作為第2CMP的研磨液，為了將由第1CMP所產生的玻璃表面的凹部24、或包含因雷射加工熔融附 著的玻璃的浮渣(dross)21及結球(nodule)22平滑化，而使用包含利用與玻璃基板的化學反應而凹凸的平滑化性高的氧化鈰的藥液，將玻璃表面的平滑性設為100nm以下，將碟部深度(凹陷量)設為5μm以下。
此外，作為第2CMP的研磨液，也可以使用以包含矽酸膠(colloidal silica)或氧化鋁的藥液抑制導電層或填埋樹脂14的研磨性的組成的藥液。
Ra(算術平均粗糙度)或表面的凹凸的測定係使用觸針式的膜厚計、或可以測定焦點深度的光學顯微鏡。
接著，能夠藉由在貫通電極3的上下積層形成第2導電層5來用第2導電層5被覆貫通電極3的上下端，從而形成具有連接貫通電極3內的第1導電層2和填埋樹脂14以在玻璃基材1的正反面得到電性導通的貫通電極3的芯基板10。能夠在芯基板10的兩面上積層配線群8和絕緣性樹脂層7以形成配線電路基板100。
又，在充填鍍敷形態方面，第1導電層2的膜厚變厚，因此為了形成微細配線而用第1CMP來將第1導電層2研磨除去直到玻璃基材1的表面為止以使貫通電極3的上下端露出後，用第2CMP來將玻璃基材1的表面平滑化以減低貫通電極3的碟部23即可。之後，在玻璃基材1積層第2無機緊貼層和第2導電層5以形成配線群8即可。
第2導電層5係用導電性材料形成，透過無機緊貼層配置在玻璃基材1的兩面。
作為形成第2導電層5的導電性材料，例如，可以使用銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個單體金屬，或者，任一個單體金屬的積層或化合物，選定與無機緊貼層4的緊貼性、或電性上連接穩定性高的材料即可。
作為形成第2導電層5的導電性材料，能使用無電解鍍敷、電解鍍敷、濺鍍成膜，也可以使用例如上述材料當中至少1個的金屬粉和樹脂材料的混合物的導電性膏。作為形成第2導電層5的方法，沒有特別的限定。
形成配線群8的方法沒有特別的限定，可以是在第2CMP之後，形成第2導電層5並形成用感光性阻劑被覆成為配線電路的部分的圖案，對非被覆部分進行蝕刻除去以形成配線群8。
此外，也可以是在第2CMP之後，形成第2無機緊貼層並用感光性阻劑形成成為配線電路的部分開口的圖案，在開口部形成第2導電層5後，除去感光性阻劑和第2無機緊貼層以形成配線群8。
焊盤6係用第2導電層5形成，可以是用與貫通電極3相同的口徑形成，或在上下端或者靠貫通電極3迴繞的配線上形成。
絕緣性樹脂層7係形成在包含第2導電層5的配線群8上。
此外，電路基板100並不限於第1圖的層數，將絕緣性樹脂層7、導通通路9和配線群8積層需要的層數，例如，依製品的設計來設定即可。
此外，配線群8的形成方法沒有特別的限定，使用無電解鍍敷、或者濺鍍膜作為種晶層，以電解鍍敷進行增長，利用半加成法或扣除法形成圖案的方法即可。
此外，作為絕緣性樹脂層7的材料，可以使用環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂當中任一個的材料、或者組合氧化矽等無機填料等至少二個材料的複合材料。
在此情況下，例如，可以藉由將絕緣性樹脂層7的材料設為熱膨脹率為30ppm/℃~100ppm/℃並比導電性材料高且彈性率高的材料，藉由覆蓋配線群8來使施加於配線群8與玻璃基材1的層間的應力減少，賦予抑制配線群8的剝離的效果。
此外，作為絕緣性樹脂層7的材料，例如，可以使用乾膜或液狀阻劑，沒有特別的限定。
配線群8係形成在第2無機緊貼層上。
導通通路9係形成在絕緣性樹脂層7，使第2導電層5與配線群8電性連接。
此外，導通通路9係在形成於絕緣性樹脂層7的通路孔內，進行共形鍍敷或充填鍍敷、導電性膏的填充等填充導電性物質的加工來形成。
在絕緣性樹脂層7形成通路孔9的方法，例如，依絕緣性樹脂層7的材料選擇即可，絕緣性樹脂層7的材料為熱硬化性樹脂的話，可以利用使用CO2雷射或UV雷射等的加工來形成，雷射加工後，為了除去因雷射加工所產生的渣滓(smear)，進行除渣處理即可。此外，在 絕緣性樹脂層7的材料為感光性阻劑的情況下，以光微影法形成即可。
如以上說明，配線電路基板100係多層構造的附貫通電極的電路基板。此外，配線電路基板100可以進行貫通電極3的小口徑化或窄間距化及玻璃基材1表面的配線的微細化。此外，在形成在玻璃基材1的兩面的配線群8之間，貫通電極3的積體度高且可以實現高導通可靠性。
(半導體裝置的結構)
第2圖係本發明的一實施形態的半導體裝置200的剖面圖。如第2圖所示，能將半導體元件11連接於配線電路基板100以形成半導體裝置200。
如第2圖所示，半導體裝置200具備配線電路基板100、和半導體元件11。
配線電路基板100使用焊球或導通凸塊，搭載在未圖示的印刷基板。
半導體元件11使用未圖示的焊球或導通凸塊，搭載在配線電路基板100的單面(第2圖中，上側的面)。
又，第2圖所示的半導體元件11的形狀、或半導體元件11與配線電路基板100的連接方式係一個例子，沒有特別的限定。
由上可知，若為半導體裝置200，則連接對象的半導體元件11或在與配線電路基板100之間的連接點可以是多接腳，半導體裝置200可以小型化。
此外，提升配線電路基板100的玻璃基材1表面的平滑性，減低玻璃基材1表面的段差或凹凸，從而可以使包含第2導電層5的配線群8的線寬或膜厚的均勻性提升，在伴隨高溫-低溫的溫度變化的可靠性試驗中避免剝離斷裂，實現高連接可靠性。
(配線電路基板之製造方法)
接著，對於本發明的實施形態的配線電路基板100之製造方法，一邊參照第3A圖~第3H圖及第4A圖~第4H圖一邊進行說明。第3A圖~第3H圖係顯示第1實施形態的配線電路基板之製造方法的剖面圖，第4A圖~第4H圖係顯示第2實施形態的配線電路基板之製造方法的剖面圖。
第1實施形態的配線電路基板之製造方法，包含下述步驟：貫通孔形成步驟(第3A圖)，在玻璃基材1形成貫通孔13；無機緊貼層形成步驟(第3B圖)，在玻璃基材1的兩表面和貫通孔的內徑面形成由無機材料構成的第1無機緊貼層4；貫通電極形成步驟(第3C圖)，在第1無機緊貼層4上形成由導電性材料構成的第1導電層2，同時在貫通孔內的間隙填充填埋樹脂14以形成貫通電極3；不需要層除去步驟(第3D圖)，留下貫通電極3，除去積層在玻璃基材1表面的第1無機緊貼層4及第1導電層2；僅對玻璃基材1的表面進行研磨的步驟(第3E圖)；在玻璃基材1及貫通電極3上形成第2無機緊貼層，在第2無機緊貼層上形成第2導電層5而被覆貫通電極3的上下端，同時形成第1配線群8的 步驟(第3F圖)；絕緣性樹脂層步驟，被覆第1配線群8地形成絕緣性樹脂層7；通路孔形成步驟(第3G圖)，在絕緣性樹脂層7中之第1配線群8的配線上形成通路孔9；配線群-導通通路形成步驟，用導電性物質在絕緣性樹脂層7上形成第2配線群8及導通通路9；及形成既定層數的絕緣性樹脂層7和配線群8的步驟(第3H圖)。
此外，第2實施形態的配線電路基板之製造方法，包含下述步驟：貫通孔形成步驟(第4A圖)，在玻璃基材1形成貫通孔13；無機緊貼層形成步驟(第4B圖)，在玻璃基材1的兩表面和貫通孔13的內徑面形成由無機材料構成的第1無機緊貼層4；貫通電極形成步驟(第4C圖)，在第1無機緊貼層4上形成由導電性材料構成的第1導電層2，用導電性材料填充貫通孔13內以形成貫通電極3；不需要層除去步驟(第4D圖)，留下貫通電極3，除去積層在玻璃基材1表面的第1無機緊貼層4及第1導電層2；僅對玻璃基材1的表面進行研磨的步驟(第4E圖)；在玻璃基材1及貫通電極3上形成第2無機緊貼層，在第2無機緊貼層上形成第2導電層5而被覆貫通電極3的上下端，同時形成第1配線群8的步驟(第4F圖)；絕緣性樹脂層步驟，被覆第1配線群8地形成絕緣性樹脂層7；通路孔形成步驟(第4G圖)，在絕緣性樹脂層7中之第1配線群8的配線上形成通路孔9；配線群-導通通路形成步驟，用導電性物質在絕緣性樹脂層7上形成第2配線群8及導通通路9；及形成既定層數的絕緣性樹脂層7和配線群8的步驟(第4H圖)。
[實施例]
以下對於包含配線電路基板之製造方法、和半導體裝置之製造方法在內之本發明的實施例進行說明。
(實施例1)
以下，對於實施例1，一邊參照第1圖、第2圖、第3A圖~第3H圖一邊進行說明。
玻璃基材1使用厚度0.3mm、大小200mm×200mm的低膨脹玻璃(Ra：100nm，CTE：4ppm/℃)。
首先，就對玻璃基材1形成貫通孔13而言，使用第4光長波的UV-YAG雷射。貫通孔13的內徑係形成為Top60μmΦ、Bottom40μmΦ。(第3A圖)
接著，作為第1無機緊貼層4，以濺鍍成膜在玻璃基材1的表面和貫通孔13的內部積層0.05μm厚的Ti膜、和0.2μm厚的Cu膜來形成。(第3B圖)
接著，以電解鍍銅、以6μm的膜厚在玻璃基材1的表面和貫通孔13的內部形成第1導電層2。又，貫通孔13內係以共形鍍銅形狀來形成。
另外，在貫通孔13的共形鍍銅的穿孔的內部，利用網版印刷填充由氧化矽和環氧系的有機樹脂構成的混合材料的填埋樹脂14。(第3C圖)
接著，使用包含氧化矽、氧化鋁和過氧化氫的混合液的研磨液，以第1CMP對玻璃基材1表面的第1導電層2、和在表面露出的填埋樹脂14進行研磨、除去直到玻璃基材1的表面露出為止。此時，在玻璃基 材1的表面產生浮渣21，在第1導電層2或填埋樹脂14產生碟部23(第3D圖)。
接著，使用以氧化鈰為主要成分的研磨液，以第2CMP研磨玻璃基材1的表面進行玻璃基材1的平滑化。(第3E圖)
接著，在玻璃基材1的兩面形成未圖示的第2無機緊貼層、和第2導電層5，形成配線群8製成芯基板10。
配線群8係以濺鍍成膜來積層形成0.05μm厚的Ti膜、和0.2μm厚的Cu膜作為第2無機緊貼層，使用第2無機緊貼層作為種晶層，利用半加成法形成厚度4μm的電解鍍銅，形成LS值為4μm的配線群8。(第3F圖)
接著，將絕緣性樹脂層7積層在芯基板10的兩面，在絕緣性樹脂層7形成導通通路9。絕緣性樹脂層7的材料使用包含環氧系樹脂的ABF。
導通通路9係以共形鍍敷來形成。就對絕緣性樹脂層7形成導通通路9而言，使用UV-YAG雷射，內徑係形成為20μmΦ(第3G、3H圖)。
接著，在絕緣性樹脂層7上進一步積層需要層數的配線群8、新的絕緣性樹脂層7和導通通路9，在最表面的絕緣性樹脂層7上積層感光性的防焊阻劑12，以無電解Ni/Pt/Au鍍敷形成導通墊部，形成電路基板100(第3H圖)。
作為實施例1的配線電路基板100之製造方法，使用包含下述步驟的方法：貫通孔形成步驟、無 機緊貼層形成步驟、導電層-貫通電極形成步驟、焊盤形成步驟、絕緣性樹脂層步驟、通路孔形成步驟、和配線群-導通通路形成步驟。
在貫通孔形成步驟，如第3A圖所示，以UV-YAG雷射對玻璃基材1形成貫通孔13。
在無機緊貼層形成步驟，如第3B圖所示，對玻璃基材1的兩面和貫通孔13內連續地形成濺鍍Ti膜和濺鍍Cu膜，形成第1無機緊貼層4。
在導電層-貫通電極形成步驟，如第3C圖所示，對玻璃基材1的兩面和貫通孔13的內部，在第1無機緊貼層4上形成使用導電性材料的包含電解鍍銅的第1導電層2。電解鍍銅係作成共形鍍敷結構，共形鍍敷的內部係在以真空印刷填充填埋樹脂14後，使其硬化。
在焊盤形成步驟，如第3D圖至第3F圖所示，作為第1CMP，以玻璃基材1的玻璃面作為中止層，以CMP將在玻璃基材1的兩面形成的電解鍍銅、和從貫通孔13突出的填埋樹脂14研磨直到除去基板1的兩面的第1導電層2為止。
然後，作為第2CMP，進行玻璃基材1的表面的平滑化研磨。
接著，在芯基板10的兩面形成未圖示的第2無機緊貼層作為賦予貫通孔13的填埋樹脂14的上下面的電性導通的無機緊貼層，利用半加成法形成焊盤6的圖案開口的感光性阻劑圖案，在芯基板10的表面形成厚度4μm的電解鍍銅。另外，如第3F圖所示，剝離感光性阻劑， 對玻璃基材1的表面的焊盤6以外的第2無機緊貼層的Ti膜和Cu膜進行濕式蝕刻。
在絕緣性樹脂層步驟及通路孔形成步驟，如第3G圖所示，在芯基板10的兩面層疊絕緣性樹脂層7，以UV-YAG雷射在貫通電極3上的絕緣性樹脂層7形成通路孔。此處，通路孔的口徑係設為比貫通電極3的口徑小。此外，用鹼性水溶液系的處理液，對因UV-YAG雷射加工所產生的通路孔內的粉塵進行除渣處理並進行清洗。
在配線群-導通通路形成步驟，在絕緣性樹脂層7上，形成無電解鍍銅作為種晶層。另外，如第3H圖所示，朝種晶層上，以負型阻劑形成配線群8部和導通通路部9開口的阻劑圖案，利用半加成法形成4μm厚的電解鍍銅後，除去阻劑及不需要部分的種晶層，形成配線群8和導通通路9。
此外，作為實施例1的半導體裝置200之製造方法，係使用包含下述步驟的方法：導通墊形成步驟，在用上述的配線電路基板之製造方法所製造的配線電路基板100形成導通墊；及半導體元件固定步驟，將半導體元件11固定於導通墊上。
在導通墊形成步驟，對玻璃基材1積層感光性的防焊阻劑12並進行曝光及顯影，以無電解鍍Ni/Pt/Au形成導通墊部。
在半導體元件固定步驟，利用焊料，將半導體元件11固定於導通墊上。
又，實施例1中，將單面的配線群8的層數設為2層，將表面的被覆層設為防焊阻劑12，將導通墊表面的表面處理設為無電解鍍Ni/Pt/Au，但這些結構沒有特別的限定。
(實施例2)
以下，對於實施例2，一邊參照第1圖、第2圖，一邊使用第4A圖~第4H圖進行說明。
玻璃基材1使用厚度0.3mm、大小200mm×200mm的低膨脹玻璃(Ra：100nm，CTE：4ppm/℃)。
首先，就對玻璃基材1形成貫通孔13而言，使用第4光長波的UV-YAG雷射。貫通孔13的內徑係形成為Top100μmΦ、Bottom80μmΦ。(第4A圖)
接著，作為第1無機緊貼層4，以濺鍍成膜在玻璃基材1的表面和貫通孔13的內部積層0.05μm厚的Ni-Cr的合金膜、和0.2μm厚的Cu膜來形成。(第4B圖)
接著，以電解鍍銅、以充填鍍敷形狀在玻璃基材1的表面和貫通孔13內形成第1導電層2。第1導電層2的膜厚為15μm(第4C圖)。
接著，使用包含氧化矽、氧化鋁和有機酸的混合液的研磨液，以第1CMP對玻璃基材1表面的第1導電層2進行研磨、除去直到玻璃基材1的表面露出為止。此時，在玻璃基材1的表面產生浮渣21，在第1導電層2產生碟部23(第4D圖)。
接著，使用以氧化鈰為主要成分的研磨液，以第2CMP研磨玻璃基材1的表面進行玻璃基材1的平滑化。(第4E圖)
接著，在玻璃基材1的兩面形成未圖示的第2無機緊貼層、和第2導電層5，形成配線群8製成芯基板10。
配線群8係以濺鍍成膜來積層形成0.05μm厚的Ni-Cr膜、和0.2μm厚的Cu膜作為第2無機緊貼層，使用第2無機緊貼層作為種晶層，利用半加成法形成厚度4μm的電解鍍銅，形成LS值為4μm的配線群8(第4F圖)。
接著，將絕緣性樹脂層7積層在芯基板10的兩面，在絕緣性樹脂層7形成導通通路9。絕緣性樹脂層7的材料使用由環氧系樹脂構成的ABF。
導通通路9係以共形鍍敷來形成。就對絕緣性樹脂層7形成導通通路9而言，使用UV-YAG雷射，內徑係形成為20μmΦ(第4G、4H圖)。
接著，在絕緣性樹脂層7上進一步積層需要層數的配線群8、新的絕緣性樹脂層7和導通通路9，在最表面的絕緣性樹脂層7上積層感光性的防焊阻劑12，以無電解Ni/Au鍍敷形成導通墊部，形成電路基板100(第4H圖)。
作為實施例2的配線電路基板100之製造方法，使用包含下述步驟的方法：貫通孔形成步驟、無機緊貼層形成步驟、導電層-貫通電極形成步驟、焊盤形成步驟、絕緣性樹脂層步驟、通路孔形成步驟、和配線群-導通通路形成步驟。
在貫通孔形成步驟，如第4A圖所示，以UV-YAG雷射對玻璃基材1形成貫通孔13。
在無機緊貼層形成步驟，如第4B圖所示，對玻璃基材1的兩面和貫通孔13內連續地形成濺鍍Ni-Cr膜和濺鍍Cu膜，形成第1無機緊貼層4。
在導電層-貫通電極形成步驟，如第4C圖所示，對玻璃基材1的兩面和貫通孔13內，在第1無機緊貼層4上形成使用導電性材料的包含電解鍍銅的第1導電層2。電解鍍銅係作成充填鍍敷形狀。
在焊盤形成步驟，如第4D圖至第4F圖所示，作為第1CMP，以基板1的玻璃面作為中止層，以CMP將在玻璃基材1的兩面形成的電解鍍銅研磨直到除去玻璃基材1的兩面的導電層5為止。
然後，作為第2CMP，進行玻璃基材1的表面的平滑化研磨。
接著，在芯基板10的兩面形成未圖示的第2無機緊貼層作為供形成具有與貫通孔13電性連接的導電層5用的無機緊貼層，利用半加成法形成焊盤6的圖案開口的感光性阻劑圖案，在芯基板10的表面形成厚度4μm的電解鍍銅。另外，如第4F圖所示，剝離感光性阻劑，對玻璃基材1的表面的焊盤6以外的第2無機緊貼層的Ni-Cr膜和Cu膜進行濕式蝕刻。
在絕緣性樹脂層步驟及通路孔形成步驟，如第4G圖所示，在芯基板10的兩面層疊絕緣性樹脂層7，以UV-YAG雷射在貫通電極3上的絕緣性樹脂層7形成通 路孔。此處，通路孔的口徑係設為比貫通電極3的口徑小。此外，用鹼性水溶液系的處理液，對因UV-YAG雷射加工所產生的通路孔內的粉塵進行除渣處理並進行清洗。
在配線群-導通通路形成步驟，在絕緣性樹脂層7上，形成無電解鍍銅作為種晶層。另外，如第4H圖所示，朝種晶層上，以負型阻劑形成配線群8部和導通通路部9開口的阻劑圖案，利用半加成法形成4μm厚的電解鍍銅後，除去阻劑及不需要部分的種晶層，形成配線群8和導通通路9。
此外，作為實施例2的半導體裝置200之製造方法，係使用包含下述步驟的方法：導通墊形成步驟，在用上述的配線電路基板之製造方法所製造的配線電路基板100形成導通墊；及半導體元件固定步驟，將半導體元件11固定於導通墊上。
在導通墊形成步驟，對配線電路基板100積層感光性的防焊阻劑12並進行曝光及顯影，以無電解鍍Ni/Au形成導通墊部。
在半導體元件固定步驟，利用焊料，將半導體元件11固定於導通墊上。
又，實施例2中，將單面的配線群8的層數設為2層，將表面的被覆層設為防焊阻劑12，將導通墊表面的表面處理設為無電解鍍Ni/Au，但這些結構沒有特別的限定。
(實施例1及2的評價)
藉由實施例1和實施例2的製造方法，可以將第2CMP後的玻璃表面的平滑性Ra減少為100nm以下，將玻璃表面的浮渣21或結球22的高度減少為5μm以下。
此外，藉由將第2CMP後的貫通孔13內的貫通電極3的碟部23深度設為5μm以下，可以將形成在其上的導電層5的碟部深度抑制在5μm以下。這些結果確認了可以得到在玻璃基材1表面具有L/S為5μm以下的微細配線群的配線電路基板100。
此外，使用配線電路基板100形成的半導體裝置200中，能夠使導電層5的線寬或膜厚均勻性提升，在伴隨高溫-低溫的溫度變化的可靠性試驗中避免剝離斷裂，得到高連接可靠性。
玻璃基板的平滑性Ra(算術平均粗糙度)係以觸針式膜厚計進行測定。
可靠性試驗係以冷熱衝擊試驗(TST)JEDEC JESD 22-A106B、C：125℃~-55℃、400個循環，依有無斷線來進行評價。
將實施例1、2和後面記載的比較例1的資料整理於表1。
Figure 105117835-A0202-12-0031-1
TST後的斷線的記號係「+」為生存率(沒有發生斷線的配線電路基板100的比例)6成以上小於8成，「-」為生存率2成以上小於6成。
實施例1、2的「+」係起因於貫通電極3內的斷裂，而非起因於玻璃基板表面的導電層5的斷裂者。此外，比較例的「-」係由在貫通電極3的玻璃表面附近、玻璃基板表面導電層5的斷裂、因碟部23所形成的貫通孔13的玻璃邊緣部起點的導電層5的斷裂所造成者。
此外，利用第2CMP減低貫通電極3的碟部深度，同時貫通孔的玻璃邊緣的翹起成為平緩的曲面狀而得到減低應力集中於導電層5的效果。
依本評價，確認了藉由使玻璃基材1的表面的平滑性提升，與比較例相比，配線的可靠性提升為約2倍。
(比較例)
以下，對於比較例，一邊參照第1圖、第2圖、第3A圖~第3H圖、第4A圖~第4H圖，一邊使用第5A圖~第5G圖進行說明。第5A圖~第5G圖係顯示比較例的配線電路基板100之製造方法的圖。
玻璃基材1使用厚度0.3mm、大小200mm×200mm的低膨脹玻璃(Ra：100nm，CTE：4ppm/℃)。
首先，如第5A圖所示，就對玻璃基材1形成貫通孔13而言，使用第4光長波的UV-YAG雷射。貫通孔13的內徑係形成為Top60μmΦ、Bottom40μmΦ。
接著，如第5B圖所示，作為第1無機緊貼層4，以濺鍍成膜在玻璃基材1的表面和貫通孔13的內部積層0.05μm厚的Ti膜、和0.2μm厚的Cu膜來形成。
接著，如第5C圖所示，以電解鍍銅、以6μm的膜厚在玻璃基材1的表面和貫通孔13的內部形成第1導電層2。又，貫通孔13內係以共形鍍銅形狀來形成。
另外，在貫通孔13的共形鍍銅的穿孔的內部，利用網版印刷填充包含氧化矽和環氧系的有機樹脂的混合材料的填埋樹脂14。
接著，如第5D圖所示，以第1CMP對玻璃基材1表面的第1導電層2、和在表面露出的填埋樹脂14進行研磨、除去直到玻璃基材1的表面露出為止。此時，在玻璃基材1的表面產生浮渣21，在填埋樹脂14產生碟部23。
接著，如第5E圖所示，在玻璃基材1的兩面形成未圖示的第2無機緊貼層、和第2導電層5，形成配線群8製成芯基板10。配線群8係以濺鍍成膜來積層形成0.05μm厚的Ti膜、和0.2μm厚的Cu膜作為第2無機緊貼層，使用第2無機緊貼層作為種晶層，利用半加成法形成厚度4μm的電解鍍銅，形成LS值為4μm的配線群8。
接著，如第5F、5G圖所示，將絕緣性樹脂層7積層在芯基板10的兩面，在絕緣性樹脂層7形成導通通路9。絕緣性樹脂層7的材料使用包含環氧系樹脂的ABF。
導通通路9係以共形鍍敷來形成。就對絕緣性樹脂層7形成導通通路9而言，使用UV-YAG雷射，內徑係形成為20μmΦ。
接著，如第5G圖所示，在絕緣性樹脂層7上進一步積層需要層數的配線群8、新的絕緣性樹脂層7和導通通路9，在最表面的絕緣性樹脂層形成感光性的防焊阻劑12，以無電解Ni/Pt/Au鍍敷形成於導通墊部，形成電路基板。
此外，製造比較例的半導體裝置之方法中，對用上述的配線電路基板之製造方法所製造的配線電路基板，利用焊料將半導體元件11固定於導通墊上。
(比較例的評價)
藉由比較例的製造方法，可以在玻璃基材1的表面形成導電層5，積層絕緣性樹脂層7積層形成配線群8而製作配線電路基板，確認了因玻璃基材1的表面的浮渣21或結球22及玻璃表面的凹部23等的凹凸，配線電路基板內的配線寬度的變異比實施例1、2大上約4倍。
此外，關注導電層5的TST可靠性試驗後，確認了起因於貫通孔13的在玻璃孔的邊緣部的配線段差或玻璃基材1表面的凹凸部所產生的配線寬度或厚度的變異，導通的斷裂比實施例1、2大上約2倍。
如以上說明，確認了根據本發明，便可提供具有充分可靠性的配線電路基板100及半導體裝置200。
又，本發明不限於以上所公開的特徵的特定組合，可以任意地選擇、省略各特徵來實施。
[產業上的可利用性]
本發明涉及配線電路基板及半導體裝置，特別是，可以利用於具備介於封裝基板與半導體元件之間的配線電路基板、或供連接半導體元件用的配線電路基板的半導體裝置。

Claims (8)

  1. 一種配線電路基板之製造方法，包含下述步驟：貫通孔形成步驟，在玻璃基材形成貫通孔；無機緊貼層形成步驟，在該玻璃基材的兩表面和該貫通孔的內徑面形成由無機材料構成的第1無機緊貼層；貫通電極形成步驟，在該第1無機緊貼層上形成由導電性材料構成的第1導電層，同時在該貫通孔內的間隙填充填埋樹脂以形成貫通電極；不需要層除去步驟，藉由使用有氧化鋁、氧化矽或氧化鈰當中至少任一者的化學機械研磨(CMP)，留下該貫通電極，除去積層在該玻璃基材表面的該第1無機緊貼層及該第1導電層；藉由使用有氧化鈰的CMP，僅對該玻璃基材的表面進行研磨的步驟；在該玻璃基材及該貫通電極上形成第2無機緊貼層，在該第2無機緊貼層上形成第2導電層而被覆該貫通電極的上下端，同時形成第1配線群的步驟；絕緣性樹脂層步驟，被覆該第1配線群，形成絕緣性樹脂層；通路孔形成步驟，在該絕緣性樹脂層中之第1配線群的配線上形成通路孔；配線群-導通通路形成步驟，用導電性物質在該絕緣性樹脂層上形成第2配線群及導通通路；及形成既定層數的該絕緣性樹脂層和該配線群的步驟。
  2. 如請求項1的配線電路基板之製造方法，其中該第1或第2無機緊貼層係包含氧化錫、氧化銦、氧化鋅、鎳、鎳磷、鉻、氧化鉻、氮化鋁、氮化銅、氧化鋁、鉭、鈦、銅當中任一個的單層或積層的膜。
  3. 一種配線電路基板之製造方法，包含下述步驟：貫通孔形成步驟，在玻璃基材形成貫通孔；無機緊貼層形成步驟，在該玻璃基材的兩表面和該貫通孔的內徑面形成由無機材料構成的第1無機緊貼層；貫通電極形成步驟，在該第1無機緊貼層上形成由導電性材料構成的第1導電層，用導電性材料填充該貫通孔內以形成貫通電極；不需要層除去步驟，藉由使用有氧化鋁、氧化矽或氧化鈰當中至少任一者的CMP，留下該貫通電極，除去積層在該玻璃基材表面的該第1無機緊貼層及該第1導電層；藉由使用有氧化鈰的CMP，僅對該玻璃基材的表面進行研磨的步驟；在該玻璃基材及該貫通電極上形成第2無機緊貼層，在該第2無機緊貼層上形成第2導電層而被覆貫通電極的上下端，同時形成第1配線群的步驟；絕緣性樹脂層步驟，被覆該第1配線群，形成絕緣性樹脂層；通路孔形成步驟，在該絕緣性樹脂層中之第1配線群的配線上形成通路孔； 配線群-導通通路形成步驟，用導電性物質在該絕緣性樹脂層上形成第2配線群及導通通路；及形成既定層數的該絕緣性樹脂層和該配線群的步驟。
  4. 如請求項3的配線電路基板之製造方法，其中該第1或第2無機緊貼層係包含氧化錫、氧化銦、氧化鋅、鎳、鎳磷、鉻、氧化鉻、氮化鋁、氮化銅、氧化鋁、鉭、鈦、銅當中任一個的單層或積層的膜。
  5. 如請求項1或3的配線電路基板之製造方法，其中形成該第1或第2導電層及貫通電極的導電性材料係包含銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個。
  6. 如請求項1的配線電路基板之製造方法，其中該填埋樹脂係包含氧化矽、銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛當中任一個的粉體、和環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂當中任一個的樹脂材料的混合物。
  7. 如請求項1或3的配線電路基板之製造方法，其中作為該絕緣性樹脂層的材料，包含環氧/酚系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂、氧化矽當中任一個。
  8. 一種半導體裝置之製造方法，包含下述步驟：導通墊形成步驟，在用如請求項1至7中任一項的配線電路基板之製造方法所製造的配線電路基板上形成導通墊；及半導體元件固定步驟，將半導體元件固定於該導通墊上。
TW105117835A 2015-06-12 2016-06-06 配線電路基板之製造方法及半導體裝置之製造方法 TWI708352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015119668A JP6657609B2 (ja) 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
JP2015-119668 2015-06-12

Publications (2)

Publication Number Publication Date
TW201711153A TW201711153A (zh) 2017-03-16
TWI708352B true TWI708352B (zh) 2020-10-21

Family

ID=57503468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117835A TWI708352B (zh) 2015-06-12 2016-06-06 配線電路基板之製造方法及半導體裝置之製造方法

Country Status (6)

Country Link
US (1) US10790209B2 (zh)
JP (1) JP6657609B2 (zh)
KR (1) KR102550276B1 (zh)
CN (1) CN107683524A (zh)
TW (1) TWI708352B (zh)
WO (1) WO2016199399A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP6819416B2 (ja) * 2017-03-31 2021-01-27 大日本印刷株式会社 貫通電極基板およびその製造方法
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
JP7110731B2 (ja) * 2017-05-30 2022-08-02 大日本印刷株式会社 貫通電極基板及びその製造方法
US10531566B2 (en) * 2017-07-11 2020-01-07 AGC Inc. Glass substrate
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
KR102386554B1 (ko) * 2018-02-20 2022-04-14 미쓰이금속광업주식회사 유리 캐리어를 구비하는 구리박 및 그 제조 방법
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
EP3806141A4 (en) * 2018-06-08 2021-08-04 Toppan Printing Co., Ltd. METHOD OF MANUFACTURING GLASS DEVICE AND GLASS DEVICE
US11171094B2 (en) 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
EP3916770A4 (en) * 2019-03-07 2022-11-02 Absolics Inc. ENCAPSULATING SUBSTRATE AND SEMICONDUCTOR DEVICE COMPRISING THEM
JP7293360B2 (ja) * 2019-03-07 2023-06-19 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP7254930B2 (ja) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
US11694959B2 (en) 2019-07-29 2023-07-04 Intel Corporation Multi-die ultrafine pitch patch architecture and method of making
JP7400575B2 (ja) 2020-03-23 2023-12-19 大日本印刷株式会社 貫通電極基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205356A (ja) * 2007-02-22 2008-09-04 Siix Corp 回路基板及び回路基板への電子部品実装方法
US20130119555A1 (en) * 2010-03-03 2013-05-16 Georgia Tech Research Corporation Through-Package-Via (TPV) Structures On Inorganic Interposer And Methods For Fabricating Same
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000246474A (ja) 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
JP2000302488A (ja) 1999-04-23 2000-10-31 Seiko Epson Corp ガラスの微細穴加工方法
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
WO2005027606A1 (ja) * 2003-09-09 2005-03-24 Hoya Corporation 両面配線ガラス基板の製造方法
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2009039827A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd 研磨装置、基板及び電子機器の製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
EP2619791B1 (en) 2010-09-23 2015-10-21 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205356A (ja) * 2007-02-22 2008-09-04 Siix Corp 回路基板及び回路基板への電子部品実装方法
US20130119555A1 (en) * 2010-03-03 2013-05-16 Georgia Tech Research Corporation Through-Package-Via (TPV) Structures On Inorganic Interposer And Methods For Fabricating Same
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10790209B2 (en) 2020-09-29
JP2017005174A (ja) 2017-01-05
US20180166354A1 (en) 2018-06-14
TW201711153A (zh) 2017-03-16
CN107683524A (zh) 2018-02-09
JP6657609B2 (ja) 2020-03-04
WO2016199399A1 (ja) 2016-12-15
KR20180017117A (ko) 2018-02-20
KR102550276B1 (ko) 2023-06-30

Similar Documents

Publication Publication Date Title
TWI708352B (zh) 配線電路基板之製造方法及半導體裝置之製造方法
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP6747063B2 (ja) ガラス回路基板
JP6840935B2 (ja) 配線回路基板の製造方法
JP6672859B2 (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
US9232644B2 (en) Wiring substrate
JP2015207580A (ja) 配線基板およびその製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
JP2007194646A (ja) 表裏導通基板の製造方法および表裏導電基板
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP2017107934A (ja) 回路基板、電子機器、及び回路基板の製造方法
JP2020102593A (ja) 基板、基板の製造方法及び電子装置
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP6950795B2 (ja) ガラス回路基板
JP2020053512A (ja) 配線回路基板、半導体装置および配線回路基板の製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2006173650A (ja) 多層配線基板
JP2017069399A (ja) インターポーザ、半導体装置及び半導体装置の製造方法