WO2005027606A1 - 両面配線ガラス基板の製造方法 - Google Patents

両面配線ガラス基板の製造方法 Download PDF

Info

Publication number
WO2005027606A1
WO2005027606A1 PCT/JP2004/012720 JP2004012720W WO2005027606A1 WO 2005027606 A1 WO2005027606 A1 WO 2005027606A1 JP 2004012720 W JP2004012720 W JP 2004012720W WO 2005027606 A1 WO2005027606 A1 WO 2005027606A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
glass substrate
hole
metal
copper
Prior art date
Application number
PCT/JP2004/012720
Other languages
English (en)
French (fr)
Inventor
Takashi Fushie
Norimichi Annaka
Takeshi Kagatsume
Original Assignee
Hoya Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corporation filed Critical Hoya Corporation
Priority to JP2005513846A priority Critical patent/JP4134172B2/ja
Priority to EP04772674.0A priority patent/EP1667510B1/en
Publication of WO2005027606A1 publication Critical patent/WO2005027606A1/ja
Priority to US11/370,241 priority patent/US7993509B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Definitions

  • the present invention relates to a method for manufacturing a double-sided wiring glass substrate, and more particularly, to a method for manufacturing a double-sided wiring glass substrate provided with wiring on the front and back surfaces and mounted with various electronic components.
  • a substrate using a ceramic substrate, a glass epoxy substrate, a glass substrate, or the like as a core substrate material is known.
  • a photosensitive glass substrate on which holes and grooves can be formed by using a photolithography method is often used.
  • a wiring substrate using a photosensitive glass substrate for example, through holes formed in the photosensitive glass substrate using a photolithography method and a wiring groove are filled with a conductive paste by a screen printing method.
  • a multilayer wiring board formed by stacking and firing a plurality of similarly formed boards see Patent Document 1.
  • a conductive film was formed on the inner wall of the through hole and the wiring by using a plating method, and a resin insulating material was formed inside the through hole after the formation of the conductive film and between the wiring.
  • a build-up multilayer wiring board see Patent Document 2.
  • a wiring board on which such electronic components and the like are mounted has a firing temperature of 400 ° C of an inorganic bonding paste usually used when bonding the electronic components and the like to the wiring board. Since the temperature may be extremely high as described above, it is required to have high heat resistance. Secondly, high-density wiring is required in order to mount many small electronic components, especially very small ones using MEMS. Third, in order to increase the mounting density, it is required that the wiring be formed on the front and back surfaces of the substrate.
  • Patent Document 1 JP-A-63-128699 (page 4, column 2, line 6, line 19)
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2001-44639 (Paragraph No. [0030]-[0084], FIGS. 1 to 6)
  • the present invention has been made in view of the above points, and provides a method for manufacturing a double-sided wiring glass substrate having high heat resistance and having fine wiring formed at high density on the front and back surfaces.
  • the purpose is to:
  • the present invention has an electric wiring formed on the front and back surfaces of a glass substrate, and a metal-filled through hole communicating with the front and back surfaces of the glass substrate, A method for manufacturing a double-sided wiring glass substrate, wherein each of the electric wirings formed on the front and back surfaces of the glass substrate is electrically connected to each other through a metal filled in the through-hole.
  • a method for manufacturing a double-sided wiring glass substrate is provided.
  • the metal to be filled in the through hole is copper, nickel, gold, silver, platinum or the like.
  • the present invention provides a method for producing a double-sided wiring glass substrate, characterized by comprising at least one of palladium, chromium, and aluminum.
  • a photosensitive glass substrate is used as the glass substrate, and in the first step, a latent image is formed in a portion where the through-hole is formed through a photomask in the glass substrate.
  • Double-sided wiring glass comprising: exposing the exposed portion to heat to crystallize the exposed portion; and dissolving and removing the crystallized portion to form the through-hole.
  • the through-hole is formed by an electroless plating method while leaving a void communicating with the front and back surfaces of the glass substrate in the center of the through-hole.
  • the metal is deposited on the side wall of the glass substrate, one of the openings of the voids on the front and back surfaces of the glass substrate is closed with a metal by an electrolytic plating method, and then one of the openings is closed by an electrolytic plating method.
  • a method for manufacturing a double-sided wiring glass substrate is provided, wherein metal is deposited in the gap from the opening toward the other opening, and the metal is filled in the through hole.
  • the electroless plating is performed.
  • the metal is deposited on the side wall of the through-hole while leaving a void in the center of the through-hole by a method, and then, the electrolytic solution is applied to one of the closed openings by the electrolytic plating method.
  • a method for manufacturing a double-sided wiring glass substrate is provided, wherein a metal is deposited in a void portion and the metal is filled in the through hole.
  • a metal deposited by an electroless plating method and a metal deposited by an electrolytic plating method are different types of metals, and the method for manufacturing a double-sided wiring glass substrate is characterized in that: Is provided.
  • FIG. 1 is a cross-sectional view of an example of a double-sided wiring glass substrate according to the first embodiment.
  • FIG. 2 is a sectional view of an exposure step according to the first embodiment.
  • FIG. 3 is a cross-sectional view of a step of removing an exposed crystallized part according to the first embodiment.
  • FIG. 4 is a cross-sectional view of a step of forming an ion-blocking layer according to the first embodiment.
  • FIG. 5 is a cross-sectional view of a step of forming a preliminary adhesion reinforcing layer according to the first embodiment.
  • FIG. 6 is a cross-sectional view of an electroless plating step according to the first embodiment.
  • FIG. 7 is a sectional view of an opening closing step according to the first embodiment.
  • FIG. 8 is a first sectional view of an electroplating step according to the first embodiment.
  • FIG. 9 is a second cross-sectional view of the electroplating step of the first embodiment.
  • FIG. 10 is a third sectional view of the electroplating step of the first embodiment.
  • FIG. 11 is a cross-sectional view of a metal layer removing step according to the first embodiment.
  • FIG. 12 is a cross-sectional view of a step of forming an adhesion reinforcing layer according to the first embodiment.
  • FIG. 13 is a cross-sectional view of a wiring forming step according to the first embodiment.
  • FIG. 14 is a sectional view of an electrode layer forming step according to the second embodiment.
  • FIG. 15 is a first cross-sectional view of an electroplating step according to the second embodiment.
  • FIG. 16 is a sectional view of an electroless plating step according to the second embodiment.
  • FIG. 17 is a first cross-sectional view of a metal layer removing step according to the second embodiment.
  • FIG. 18 is a second sectional view of the electroplating step of the second embodiment.
  • FIG. 19 is a third sectional view of the electroplating step of the second embodiment.
  • FIG. 20 is a second sectional view of the metal layer removing step according to the second embodiment.
  • FIG. 1 is a cross-sectional view of an example of a double-sided wiring glass substrate according to the first embodiment.
  • the double-sided wiring glass substrate 1 uses a photosensitive glass substrate 2 as its core substrate.
  • the photosensitive glass substrate 2 is provided with a through hole 3 penetrating therethrough, and an ion blocking layer 4 on the front and back surfaces for suppressing leakage of alkali metal ions contained in the photosensitive glass substrate 2.
  • the through-hole 3 is filled with a copper film layer 5 made of metallic copper (Cu), and the copper film layer 5 also penetrates the ion blocking layer 4.
  • a copper film layer 6 serving as a wiring is formed in a predetermined wiring pattern via an adhesion reinforcing layer 7, and is formed on the copper film layer 5 and on the copper film layer 5.
  • the front side and the back side of the double-sided wiring glass substrate 1 are electrically connected to each other by the part of the adhesion strengthening layer 7 and the copper film layer 6 thus formed.
  • the photosensitive glass substrate 2 is excellent as a core substrate material of a wiring substrate in terms of its smoothness, rigidity, insulation, workability, and the like. This property is the same for chemically strengthened glass such as soda lime glass, crystallized glass, alkali-free glass, and aluminosilicate glass, and these can be used for the core substrate of the double-sided wiring glass substrate 1.
  • the ion blocking layer 4 includes a silicon nitride (Si N) layer (hereinafter referred to as “sputtered silicon nitride layer”) 4a formed by a sputtering method, and silicon oxide (Si ⁇ ) formed by a sputtering method. (Hereinafter referred to as “sputtered silicon oxide layer”) 4b.
  • the ion blocking layer 4 has a two-layer structure in which a sputtered silicon oxide layer 4b is stacked on a sputtered silicon nitride layer 4a formed on the front and back surfaces of the photosensitive glass substrate 2.
  • the ion blocking layer 4 is not always an essential component.
  • the adhesion reinforcing layer 7 includes a chromium (Cr) layer formed by a sputtering method (hereinafter referred to as a "sputtered chromium layer”) 7a, and a mixed layer of chromium and copper formed by a sputtering method (hereinafter referred to as a "sputtered chromium layer”). 7b) and a copper layer formed by a sputtering method (hereinafter, referred to as a “sputtered copper layer”) 7c.
  • the adhesion reinforcing layer 7 has a three-layer structure in which a sputtered chromium layer 7a, a sputtered chromium copper layer 7b, and a sputtered copper layer 7c are sequentially stacked on the sputtered silicon oxide layer 4b.
  • the copper film layer 6 serving as a wiring is formed on the sputtered copper layer 7c, and a part of the copper film layer 6 is connected to the copper film layer 5 filled in the through hole 3 via the adhesion reinforcing layer 7, You.
  • a more detailed configuration of the double-sided wiring glass substrate 1 and a method of manufacturing the same will be described.
  • the manufacturing process of the double-sided wiring glass substrate 1 is roughly divided into a through hole forming step, an ion blocking layer forming step, a through hole filling step, an adhesion reinforcing layer forming step, and a wiring forming step.
  • FIG. 2 is a cross-sectional view of an exposure step according to the first embodiment.
  • FIG. 3 is an exposure-crystallized part removing step according to the first embodiment.
  • a region corresponding to a portion where the through-hole 3 is formed (hereinafter, referred to as a “through-hole forming portion”) is formed.
  • a photomask (not shown) having an opening only is placed in close contact with the photosensitive glass substrate 2 in this state.
  • the photosensitive glass substrate 2 is not particularly limited as long as it exhibits photosensitivity.
  • the photosensitive glass substrate 2 preferably contains at least one of gold (Au), silver (Ag), cuprous oxide (Cu ⁇ ) or cerium oxide (Ce ⁇ ) as a photosensitive component. It is more preferable to include two or more types.
  • SiO As such a photosensitive glass substrate 2, for example, SiO: 55
  • Those containing 0.01% -0.2% as a photosensitizer can be used.
  • the photomask is not particularly limited as long as the photomask can be in close contact with the photosensitive glass substrate 2 and selectively expose the through-hole forming portion.
  • a photomask for example, a photomask in which a light-shielding pattern is formed of a transparent thin glass sheet such as a chromium film, which is substantially impermeable to exposure light such as ultraviolet light, can be used.
  • the light-sensitive glass substrate 2 is subjected to a heat treatment.
  • the heat treatment is preferably performed at a temperature between the transition point and the yield point of the photosensitive glass substrate 2 to be used. At a temperature lower than the transition point, the heat treatment effect is not sufficiently obtained, and at a temperature higher than the yield point, the photosensitive glass substrate 2 shrinks and the exposure is performed. This is because dimensional accuracy may be reduced.
  • the heat treatment time is preferably about 30 minutes to 5 hours.
  • the through-hole-formed portion irradiated with ultraviolet light is crystallized, and as shown in FIG. 2, the exposed crystallized portion 3a is formed in the through-hole formed portion of the photosensitive glass substrate 2. Is formed. Thereafter, by spraying an etching solution such as dilute hydrofluoric acid at a predetermined concentration on the photosensitive glass substrate 2 on which the exposed crystallized portion 3a is formed, the exposed crystallized portion 3a is selectively dissolved and removed, As shown in FIG. 3, a through hole 3 is formed in the photosensitive glass substrate 2.
  • an etching solution such as dilute hydrofluoric acid
  • a desired number of through holes 3 having an aspect ratio of about 10 can be simultaneously formed in the photosensitive glass substrate 2.
  • a photosensitive glass substrate 2 having a thickness of about 0.3 mm and 1.5 mm is used, a plurality of through holes 3 of about 30 ⁇ m and about 150 ⁇ m can be simultaneously formed at desired positions. This makes it possible to reduce the size of the wiring pattern and increase the efficiency of the through-hole forming step.
  • the land width is made extremely small or the land width is made zero with the aim of increasing the wiring density, a sufficiently large space between the through holes 3 can be secured. .
  • a through hole can be formed by, for example, laser irradiation.
  • FIG. 4 is a cross-sectional view of the step of forming the ion-blocking layer according to the first embodiment.
  • the photosensitive glass substrate 2 contains alkali metal ions such as lithium ions (Li + ) and potassium ions (K + ). If these alkali metal ions leak into the wiring metal of the double-sided wiring glass substrate 1 and water is further adsorbed on the wiring metal, the wiring metal is ionized between the circuits to which the voltage is applied, and the wiring metal is ionized again. Ion migration which is reduced and precipitated is generated. In the worst case, this ion migration The formed metal forms a wiring that is directed from one circuit to the other circuit, resulting in a short circuit between the circuits. Such short-circuit failure becomes remarkable when the wiring interval is small, and it is necessary to suppress ion migration in order to form fine wiring with high density.
  • alkali metal ions such as lithium ions (Li + ) and potassium ions (K + ).
  • an ion blocking layer 4 is formed on the front and back surfaces of the photosensitive glass substrate 2 to suppress leakage of alkali metal ions from the photosensitive glass substrate 2 to the copper film layer 6 and the adhesion reinforcing layer 7. Further, by forming the ion blocking layer 4, even if the photosensitive glass substrate 2 has a small thickness, it is possible to secure a sufficient insulation resistance between the front and back surfaces.
  • a dealkalization treatment for removing alkali metal ions contained in the front and back surfaces of the photosensitive glass substrate 2 is performed.
  • the photosensitive glass substrate 2 is immersed in an electrolytic solution such as a sulfuric acid aqueous solution, and a voltage is applied to the photosensitive glass substrate 2 to remove alkali metal ions contained in the front and back regions. Elute into the electrolyte.
  • an ion blocking layer 4 is formed on the front and back surfaces of the photosensitive glass substrate 2 as shown in FIG.
  • the ion-blocking layer 4 can be made of either an organic material or an inorganic material, has insulating properties, and has a small expansion coefficient difference from the photosensitive glass substrate 2. Excellent in electrical properties, such as conductivity, dielectric constant and dielectric loss tangent, are preferred. Materials satisfying such requirements include silicon oxide, silicon nitride, and aluminum oxide. Silicon oxide and silicon nitride are more preferable because they have a high insulation withstand voltage at which defects such as pinholes are formed.
  • a sputtering method As a film forming method, it is more preferable to use a sputtering method from the viewpoint that a good adhesion can be obtained without particular limitation, such as a sputtering method, a vacuum evaporation method, and a CVD (Chemical Vapor D mark osition) method.
  • a sputtering method As shown in FIG. 4, first, a sputtered silicon nitride layer 4a having a thickness of about 0.05 zm was formed on each of the front and back surfaces of the photosensitive glass substrate 2 after the dealkalization treatment, and a film was formed thereon.
  • An ion blocking layer 4 is formed by forming a sputtered silicon oxide layer 4b having a thickness of about 0.05 zm.
  • the ion blocking layer 4 is formed after the dealkalization treatment. However, the ion blocking layer 4 may be formed without performing the alkali removal treatment.
  • the ion blocking layer 4 has a two-layer structure. A single layer or a single layer may be used depending on the material used. Can have a structure of three or more layers. Further, the formation of the ion blocking layer 4 can be omitted by performing only the decalcifying process of the photosensitive glass substrate 2 according to the use environment or required characteristics of the double-sided wiring glass substrate 1.
  • the ion blocking layer 4 becomes unnecessary by subjecting the photosensitive glass substrate 2 which is not essential to the following crystallization treatment to the following. That is, in the crystallization process, the entirety of the photosensitive glass substrate 2 in which the through-holes 3 are formed is irradiated with ultraviolet rays, and then heat treatment is performed. Thereby, the entire photosensitive glass substrate 2 is crystallized.
  • the heat treatment temperature is preferably set at a temperature equal to or higher than the crystallization temperature of the photosensitive glass substrate 2 and equal to or lower than the softening point, for example, at 850 ° C. for 2 hours.
  • the step of crystallizing the entire photosensitive glass substrate 2 performed after the formation of the through holes 3 is referred to as a “glass substrate modifying step”.
  • FIG. 5 to 11 are explanatory views of the through hole filling step
  • FIG. 5 is a cross-sectional view of the preliminary adhesion reinforcing layer forming step of the first embodiment
  • FIG. FIG. 7 is a cross-sectional view of the plating step
  • FIG. 7 is a cross-sectional view of the opening closing step of the first embodiment
  • FIG. 8 is a first cross-sectional view of the electrolytic plating step of the first embodiment
  • FIG. FIG. 10 is a second cross-sectional view of the electrolytic plating step of the first embodiment
  • FIG. 10 is a third cross-sectional view of the electrolytic plating step of the first embodiment
  • FIG. 11 is a diagram of the metal layer removing step of the first embodiment. It is sectional drawing.
  • a preliminary adhesion reinforcing layer 17 is formed on the ion blocking layer 4.
  • the preliminary adhesion reinforcing layer 17 is formed on the front and back surfaces of the substrate at the same time as the through hole 3 at the time of forming the plating metal layer on the through hole 3 using the plating method described below, which is performed to fill the metal into the through hole 3. It is formed to prevent the peeled metal layer from peeling off.
  • the plating metal layer formed on the front and back surfaces of the substrate is eventually removed during this through-hole filling step, but if peeling off from the front and back surfaces of the substrate occurs before the removal, the metal layer is formed in the through-hole 3 at that time.
  • Metal layer can be peeled off at the same time, resulting in poor conduction. This is because the performance becomes higher.
  • the adhesion between the metal layer formed at the same time on the through hole 3 and the front and back surfaces of the substrate, that is, the metal filling the through hole 3 and the ion blocking layer 4 is not very good, the preliminary adhesion force on the ion blocking layer 4
  • the reinforcing layer 17 is formed to increase the adhesion strength of the metal layer and prevent its peeling.
  • the preliminary adhesion reinforcing layer 17 is a layer having good adhesion between the metal filling the through hole 3 and both the ion blocking layer 4 and the ion blocking layer 4 formed by sputtering, vacuum deposition, CVD or the like.
  • the preliminary adhesion reinforcing layer 17 includes a first layer having a material strength having good adhesion with the ion blocking layer 4, a third layer made of a material having good adhesion with the metal filling the through hole 3, and A three-layer structure in which the second layer containing both the material of the first layer and the material of the third layer is laminated on the ion blocking layer 4 in the order of the first layer, the second layer, and the third layer. it can.
  • a two-layer structure in which the second layer is omitted can be used.
  • a material having good adhesion to both may be formed as a single layer.
  • the preliminary adhesion reinforcing layer 17 can have a single-layer, two-layer or three-layer structure.
  • the preliminary adhesion reinforcing layer 17 may be made of a metal material such as chromium, tantalum, or titanium. it can.
  • the preliminary adhesion reinforcing layer 17 is made of chromium, a sputtered chromium layer 17a having good adhesion to the sputtered silicon oxide layer 4b, a sputtered copper layer 17c having good adhesion to copper, and an intervening layer therebetween.
  • the sputtered chromium copper layer 17b has a three-layer structure.
  • the pre-adhesion-strengthening layer 17 may have the same configuration when the ion-blocking layer 4 is not formed, that is, when it is formed on the photosensitive glass substrate 2.
  • the thickness of each metal layer constituting the preliminary adhesion reinforcing layer 17 is not particularly limited.For example, when chromium is used as described above, the thickness of the sputtered chromium layer 17a is about 0.04 z mO.lzm, It is sufficient that the thickness of the sputter chromium copper layer 17b as the intermediate layer is about 0.04 z mO. 1 ⁇ m. It is sufficient that the thickness of the sputtered copper layer 17c is about 0.5 ⁇ m-l.5 ⁇ m.
  • the through-holes 3 are filled with copper.
  • the plating method is used to fill the through holes 3 with copper.
  • the electroless plating method and the electrolytic plating method are used in combination.
  • the electroless plating is mainly used for the purpose of making the walls of the through holes 3 of the photosensitive glass substrate 2 conductive, and the electrolytic plating is mainly performed by the electroless plating due to the high deposition rate and good film heat resistance. After the walls of the through-holes 3 are made conductive, they are used for efficiently depositing and filling copper inside the through-holes 3.
  • a thin copper electroless plating layer (hereinafter, referred to as “electroless plating copper layer”) 5 a having a thickness of 1 ⁇ m or less is formed on the wall of the through hole 3 by an electroless plating method. Form.
  • the electroless plating copper layer 5a is formed on the pre-adhesion strength-enhancing layer 17 formed on the front and back surfaces of the substrate together with the through-hole 3 wall surface.
  • the pre-adhesion-strengthening layer 17 prevents the electroless plating copper layer 5a from peeling off from the front and back surfaces of the substrate.
  • an insulating adhesive tape 10 is attached so as to cover the opening of the through hole 3 on one of the front and back surfaces of the substrate.
  • the surface on which the adhesive tape 10 is forked is referred to as the substrate surface, and the opposite surface is referred to as the substrate back surface.
  • This adhesive tape 10 prevents copper from adhering to the substrate surface in the next electrolytic plating step.
  • the opening of the through-hole 3 may be closed with an adhesive tape 10 using other force.
  • an electrolytic plating layer of copper (hereinafter, referred to as “electrolytic plating copper layer”) by an electrolytic plating method. 5b is formed, and the opening of the through hole 3 on the back surface of the substrate is closed by the electrolytic plating copper layer 5b.
  • the electrolytic plating here is carried out, for example, by energizing in a plating bath containing a copper sulphate aqueous solution, which is a plating liquid, with the copper plate as the anode, the substrate as the cathode, and the backside of the substrate facing the copper plate. It is preferable to do so.
  • the formation of the electrolytic plating copper layer 5b depends on the diameter of the through-hole 3, but is performed under a condition of a relatively higher current density of about 1 A / dm 2 to 5AZdm 2 than usual. Since this current density also depends on the plating solution concentration, its value should be set appropriately. Generally, when the plating solution concentration is high, a higher current density can be set than when the plating solution concentration is low. Electrolysis plating should be performed under such current density conditions. Thus, the opening of the through hole 3 can be closed by the electrolytic plating copper layer 5b. Hereinafter, this plating process will be referred to as “opening blockage”.
  • the adhesive tape 10 is peeled off, and the electroless plating copper layer 5a and the preliminary adhesion reinforcing layer 17 formed on the substrate surface side are removed. Then, the ion blocking layer 4 is exposed.
  • a method for removing each of these metal layers there are a lapping method, an etching method, a method using a combination of the lapping method and the etching method, and the like.
  • an electrolytic plating copper layer 5b is further formed by an electrolytic plating method, and the inside of the through hole 3 is filled with the electrolytic plating copper layer 5b.
  • the electroplating is performed by energizing the copper plate as an anode and the substrate as a cathode in, for example, an aqueous copper sulfate solution in the same manner as in the above electroplating.
  • the electroplating is performed in a state where the substrate surface side, that is, the opening side of the through-hole 3 after peeling off the adhesive tape 10 is not closed, faces the copper plate.
  • Formation of the electrolytic plated copper layer 5b here depending on the size Ya plated fluid concentrations of the through-hole 3, 0. 2A / dm 2 - under the condition of 0. 8A / dm 2 about a relatively low current density To do.
  • the electroplated copper layer 5b is sequentially formed on the electroplated copper layer 5b previously formed inside the through-hole 3, and the through-hole 3 is formed. It is possible to avoid a situation in which the opening is closed before all the metal copper is filled. Further, since the ion blocking layer 4 is insulative, the electrolytic plating copper layer 5b is not formed on the ion blocking layer 4. As described above, by performing the electroplating at different current densities, it becomes possible to fill the through-hole 3 with metallic copper from the closed opening side. Hereinafter, this plating process is referred to as “filling plating”.
  • the electrolytic plating copper layer 5b may be formed so as to protrude also on the substrate surface side. FIG. 10 shows a state after such a protruding portion is removed by a lap method or the like. .
  • the electrolytic plating copper layer 5b After filling the through hole 3 with the electrolytic plating copper layer 5b, the electrolytic plating copper layer 5b, the electroless plating copper layer 5a, and the preliminary adhesion reinforcing layer 17 formed on the back surface of the substrate were removed, and FIG. As shown, the ion blocking layer 4 is exposed.
  • a method for removing each of these metal layers there are a lapping method, an etching method, a method using a combination of the lapping method and the etching method, and the like.
  • an electroless plated copper layer 5a and an electrolytic plated copper layer 5b are formed in the through hole 3.
  • the through-hole 3 is filled with the copper film layer 5 made of metallic copper.
  • the electrolytic plating copper layer 5b is formed after the formation of the electroless plating copper layer 5a and the through-hole 3 is filled with metallic copper, the through-hole 3 can be efficiently filled without gaps.
  • the ion blocking layer 4 is removed when the preliminary adhesion reinforcing layer 17 is removed in FIG. No. 4 shows no state, that is, a state where the substrate after the photosensitive glass substrate 2 is crystallized is exposed.
  • FIG. 12 is a cross-sectional view of the step of forming the adhesion reinforcing layer according to the first embodiment.
  • the adhesion reinforcing layer 7 is formed on the exposed ion blocking layer 4.
  • the adhesion-strengthening layer 7 is for ensuring adhesion between the ion-blocking layer 4 and the copper film layer 6 to be formed later as wiring, and its material, layer structure, forming method, etc. are as described above. The same as in the case of the adhesion reinforcing layer 17. The same applies when the ion blocking layer 4 is not formed.
  • the adhesion-strengthening layer 7 has the following differences in thickness. That is, it is desirable that the thickness of each metal layer constituting the adhesion reinforcing layer 7 be as thin as possible in consideration of the amount of side etching when forming a wiring pattern by etching described later. However, if the thickness of each metal layer constituting the adhesion reinforcing layer 7 is too small, care must be taken because the adhesion reinforcing layer 7 is removed before the wiring is formed by the processing performed at the time of forming the wiring. . For example, when chromium is used for the adhesion reinforcing layer 7, the thickness of the sputtered chromium layer 7a is desirably about 0.-0. Lxm. Also, a sputtered chromium copper layer which is an intermediate layer
  • the thickness of 7b is preferably 0.04 x m—0.1 l x m.
  • the thickness of the sputtered copper layer 7c is preferably about 0.5 ⁇ m 1.5 zm. As a result, a very thin adhesion enhancing layer 7 having a total thickness of 2 ⁇ m or less is formed.
  • FIG. 13 is a cross-sectional view of a wiring forming step according to the first embodiment.
  • the copper film layer 6 is formed by using the key method.
  • the thickness of the copper film layer 6 is desirably as thin as possible in consideration of the amount of side etching as in the case of the adhesion reinforcing layer 7.
  • the temperature coefficient of the copper film layer 6 and the coefficient of thermal expansion of the photosensitive glass substrate 2 will be different if the temperature change of the double-sided wiring glass substrate 1 is repeated depending on the use environment. The difference causes metal fatigue in the copper film layer 6. Therefore, in order to ensure the connection reliability of the copper film layer 6 against such metal fatigue, the copper film layer 6 needs to have a certain thickness.
  • the thickness of the copper film layer 6 is desirably about 1 111-20 111, and more preferably about 4 zm 7 zm. If the thickness of the copper film layer 6 is less than lxm, the risk of disconnection of the copper film layer 6 due to the above metal fatigue increases, and if the thickness of the copper film layer 6 exceeds 20 ⁇ m, the wiring pattern becomes It becomes difficult to miniaturize.
  • a wiring pattern is formed by photolithography and etching.
  • a resist pattern corresponding to the wiring pattern of the double-sided wiring glass substrate 1 is formed by a photolithography method.
  • the copper film layer 6, the sputtered copper layer 7c, the sputtered chromium copper layer 7b, and the sputtered chromium layer 7a in the region not covered with the resist are removed by etching to form a wiring pattern.
  • a double-sided wiring glass substrate 1 having the configuration shown in FIG. 1 is obtained.
  • the resist used here may be a liquid resist, a dry film resist, or an electrodeposition resist.
  • the resist type may be either a positive type or a negative type. However, in general, a positive type resist has higher resolution and is more suitable for forming a fine wiring pattern. I have.
  • the configuration of the double-sided wiring glass substrate of the second embodiment is the same as that of the double-sided wiring glass substrate 1 of the first embodiment. However, there are many differences in the manufacturing method.
  • the manufacturing process of the double-sided wiring glass substrate according to the second embodiment is roughly divided into a through-hole forming process, a glass substrate modifying process, a through-hole filling process, an adhesion reinforcing layer forming process, and a wiring forming process. It is composed of steps. Of these steps, the through-hole forming step, the glass substrate reforming step, the adhesion reinforcing layer forming step, and the wiring forming step are the same as those in the first embodiment. This will be described with reference to FIGS.
  • FIG. 14 is a cross-sectional view of an electrode layer forming step according to the second embodiment
  • FIG. 15 is a sectional view of the second embodiment
  • FIG. 16 is a cross-sectional view of an electroless plating step of the second embodiment
  • FIG. 17 is a first cross-sectional view of a metal layer removing step of the second embodiment
  • FIG. 18 is a second sectional view of the electrolytic plating step of the second embodiment
  • FIG. 19 is a third sectional view of the electrolytic plating step of the second embodiment
  • FIG. 20 is the second embodiment.
  • FIG. 5 is a second cross-sectional view of the metal layer removing step of FIG.
  • an electrode layer 27 is formed on one surface of the crystallized glass substrate 21.
  • the surface on which the electrode layer 27 is formed is referred to as the back surface of the substrate, and the opposite surface is referred to as the substrate surface.
  • the material selection and the method of forming the electrode layer 27 are the same as those of the preliminary adhesion reinforcing layer 17 in the first embodiment.
  • the preliminary adhesion strengthening layer 17 is formed for the purpose of enhancing the adhesion between the electroless plating copper layer 5a and the ion blocking layer 4, or the photosensitive glass substrate 2 or the substrate after crystallization. 27 functions as an electrode when the electrolytic plating copper layer 5b is formed.
  • the electrode layer 27 can have a three-layer structure of, for example, a sputtered chromium layer 27a, a sputtered chromium copper layer 27b, and a sputtered copper layer 27c, as shown in FIG.
  • the thickness of the sputtering layer 27a is about 0.04-0.1 / im
  • the thickness of the sputtered chromium copper layer 27b as the intermediate layer is about 0.04-0.1 / im
  • the thickness of 27c is sufficient if it is about 0.5-1.5 ⁇ 5 ⁇ m.
  • the opening of the through hole 3 on the back surface side of the crystallized glass substrate 21 is closed with the electrolytic plating copper layer 5b by the opening closing method.
  • Current density conditions for forming the electrolytic plated copper layer 5b similarly to the outlet obstruction plated conditions of the first embodiment, 1A / dm 2 - carried out under the conditions of 5A / dm 2 about the current density To do.
  • power is supplied in a plating bath with the back surface of the substrate facing the anode.
  • an electroless plating copper layer 5a is formed by an electroless plating method. As shown in FIG. 16, the electroless plating copper layer 5 a is deposited not only on the side wall of the through hole 3 but also on the surface of the crystallized glass substrate 21.
  • the electroless plated copper layer 5a deposited on the surface side of the crystallized glass substrate 21 is removed by a lapping method or the like.
  • an electrolytic plating copper layer 5b is deposited on the surface side of the crystallized glass substrate 21. This is to prevent that.
  • the electrolytic plating copper layer was further formed by the filling plating.
  • the through hole 3 is filled together with the electroless plating copper layer 5a and the electrolytic plating copper layer 5b previously formed inside the through hole 3.
  • Current density conditions at this time as in the first embodiment, to perform under the conditions of 0. 2A / dm 2 -0. 8A / dm 2 about a relatively low current density.
  • current is supplied in a plating bath with the surface of the substrate facing the anode.
  • the electrolytic plating copper layer 5b may be formed so as to protrude also to the substrate surface side. Remove.
  • a double-sided wiring glass substrate having the same configuration as that shown in FIG. 1 can be obtained by going through the adhesion reinforcing layer forming step and the wiring forming step.
  • both the metal formed by the electroless plating method and the metal formed by the electrolytic plating method are copper is described. It is also possible to use different types of metal, such as copper, and nickel formed by electroless plating.
  • PEG3 (trade name) manufactured by HOYA CORPORATION was used as a photosensitive glass substrate serving as a core substrate of a double-sided wiring glass substrate.
  • This PEG3 is composed of Si ⁇ : 78.0% by weight, Li 0: 10.0% by weight, Al O: 6.0% by weight, K 0: 4.0% by weight, Na
  • the manufacturing process includes a through hole forming step, an ion blocking layer forming step, a through hole filling step, an adhesion reinforcing layer forming step, and a wiring forming step.
  • the details will be described below in the order of steps.
  • a photomask was brought into close contact with the photosensitive glass substrate 2, and a portion where a through-hole was formed was irradiated with ultraviolet light through the photomask to form a latent image corresponding to the exposed portion.
  • the photomask used was a quartz glass substrate with a desired through-hole array pattern formed by a chromium / chromium oxide layer.
  • the light source used was a deep UV lamp, and the irradiation energy was 800 mJ / cm 2 . Thereafter, a heat treatment was performed at a temperature of about 400 ° C. to crystallize the portion where the through hole was formed, thereby forming an exposure crystallized portion 3a (FIG. 2).
  • dilute hydrofluoric acid about 10% solution
  • dilute hydrofluoric acid about 10% solution
  • a positive voltage of about 20 V is applied thereto for about 10 minutes, and the photosensitive glass substrate 2 is removed from the photosensitive glass substrate 2 by force. Processing was performed. Stainless steel was used for the negative electrode at this time.
  • an approximately 0.05 zm thick SiN film is formed on the front and back surfaces of the photosensitive glass substrate 2 using a normal RF sputtering apparatus to form a sputtered silicon nitride layer 4a. After that, a 31 ° film having a thickness of about 0.05111 was formed thereon to form a sputtered silicon oxide layer 4b (FIG. 4).
  • a chromium film having a thickness of about 0.05 ⁇ m is formed on the sputtered silicon oxide layer 4b to form a sputtered chromium layer 17a on the sputtered chromium layer 17a.
  • a chromium copper alloy film (chromium: about 4% / copper: about 96%) of .05 / im is formed to form a sputtered chromium copper layer 17b, and a film thickness of about 1.5 /
  • a copper film of “im” was formed to form a sputtered copper layer 17 c, which was used as a preliminary adhesion reinforcing layer 17.
  • a copper film having a thickness of about 0. 3 beta m was formed by electroless plated method to form an electroless plated copper layer 5a ( Figure 6).
  • This electroless plating process was performed in the order of pretreatment, soft etching, pre-dip, catalyst application, catalyst activation, and electroless plating.
  • the pretreatment is for cleaning the photosensitive glass substrate 2 after the formation of the preliminary adhesion reinforcing layer 17, and is performed using a commercially available cleaning solution, Melplate PC-321 manufactured by Meltex Corporation. did.
  • the soft etching is for removing an oxide film formed on the surface of the preliminary adhesion reinforcing layer 17, and was soft-etched using a commercially available soft etching solution, Enplate E_462 manufactured by Meltex Corporation. .
  • Predip is to immerse the photosensitive glass substrate 2 with the pre-adhesion strengthening layer 17 in a pre-dip solution in order to protect the catalyst bath in the next process.
  • Enplate PC-236 manufactured by Meltex Co., Ltd. was used.
  • the catalyst is provided by adsorbing the catalyst onto the photosensitive glass substrate 2 having the pre-adhesion strength reinforcing layer 17 in order to precipitate electroless copper plating. Processed.
  • the catalyst activation is for activating the adsorbed catalyst, and the treatment was carried out using a commercially available Enplate PA-360 manufactured by Meltex.
  • the electroless plating was for forming the electroless plating copper layer 5a, and commercially available Melplate Cu-390 manufactured by Meltex Co., Ltd. was used as the plating solution.
  • an adhesive tape 10 is attached to the substrate surface to close the opening of the through hole 3 on the substrate surface side (FIG. 7). Then, the opening of the through hole 3 on the back surface of the substrate to which the adhesive tape 10 was not attached was closed with the electrolytic plating copper layer 5b (FIG. 8).
  • the electrolytic plating solution used was a commercially available one, and is a REBCO 300 (trade name) manufactured by Uemura Kogyo Co., Ltd., a copper sulfate-based plating solution.
  • the current density at the time of the electroplating was set to 3 A / dm 2, and electricity was passed in a plating bath with the back surface of the substrate facing the anode. Under these conditions, an electrolytic plating copper layer 5b having a thickness of 30 zm was formed on the flat portion on the back surface of the substrate.
  • the adhesive tape 10 was peeled off, and the adhesive tape 10 was first applied.
  • the electroless plating copper layer 5a and the sputtered copper layer 17c on the substrate surface were mechanically removed by a lap method.
  • the sputtered chromium copper layer 17b and the sputtered chromium layer 17a were removed by etching using a chemical containing potassium potassium as a main component, thereby exposing the ion blocking layer 4 to the substrate surface.
  • an electrolytic plating copper layer 5b was further formed by filling plating, and the through-hole 3 was filled together with the electrolytic plating copper layer 5b previously formed inside the through-hole 3 (FIGS. 9 and 10).
  • plated solution used is the same as that used during the opening closed plated, the current density is 0. 5A / dm 2, lower than the current density in the through-hole closed plated current Set to a value.
  • electricity was supplied in a plating bath with the substrate surface side facing the anode.
  • an electrolytic plating copper layer 5b, an electroless plating copper layer 5a, a sputtered copper layer 17c, and a sputtering chromium formed on the back surface of the substrate using a chemical containing ferric chloride as a main component.
  • the chromium in the sputtered chromium copper layer 17b and the chromium in the sputtered chromium layer 17a were removed by etching using a chemical containing potassium ferricyanide as a main component.
  • the ion blocking layer 4 was exposed on the front and back surfaces of the substrate, and the through-hole 3 was filled with the copper film layer 5 of metallic copper including the electroless plated copper layer 5a and the electrolytic plated copper layer 5b (FIG. 11).
  • a chromium film having a thickness of about 0.05 ⁇ m is formed on the exposed sputtered silicon oxide layer 4b, and a sputtered chromium layer 7a is formed on the sputtered chromium layer 7a.
  • a chromium copper alloy film (chromium: about 4% / copper: about 96%) of .05 / im is formed, and a sputtered chromium copper layer 7b is formed on the sputtered chromium copper layer 7b with a thickness of about 1.5 xm copper. Films were formed to form sputtered copper layers 7c, respectively, to form the adhesion reinforcing layer 7. These films were formed continuously without exposure to the atmosphere. ( Figure 12).
  • a copper film having a thickness of about 5 ⁇ m was formed by an electrolytic plating method, and a copper film layer 6 serving as a wiring was formed (FIG. 13).
  • the plating solution used was a commercially available copper sulfate plating solution (Power Pergium ST-901 manufactured by Meltex Co.), and the current density condition was 3AZ dm 2 .
  • a positive type liquid resist (Microposit SJR5440 manufactured by Shipley Co.) is applied on the surface of the copper film layer 6 with a spinner to a thickness of about 10 ⁇ m, and then a photomask on which a desired wiring pattern is drawn is formed. And exposed with a mask aligner. The exposure amount at this time was about 1000 mj / cm 2 .
  • chromium etching of the sputtered chromium copper layer 7b and the sputtered chromium layer 7a was performed using a chemical containing potassium ferricyanide as a main component, and a line width of about 20 mm.
  • a wiring pattern having a zm, an interval of about 20 ⁇ m, and a land width of about 120 ⁇ m was formed.
  • Example 2 This example is the same as Example 1 except that the conditions of the electroless plating method in the through hole filling step of Example 1 and the metal species formed by the electroless plating method are different. I will.
  • a nickel film having a thickness of about 0.3 ⁇ m was formed by an electroless plating method.
  • the electroless plating process is basically the same as the process of pretreatment, soft etching, pre-dip, catalyst application, catalyst activation, and electroless plating described in Example 1, except for the last electroless plating process.
  • Melplate NI-865 manufactured by Meltex Co., Ltd. was used as a plating solution for the electroless plating of the nickel film.
  • the manufacturing process includes a through-hole forming step, a glass substrate modifying step, a through-hole filling step, an adhesion reinforcing layer forming step, and a wiring forming step.
  • the through-hole forming step, the adhesion-strengthening layer forming step, and the wiring forming step are the same as in Example 1, and therefore, the glass substrate modifying step and the through-hole filling step will be described in detail below. I do.
  • the entire photosensitive glass substrate 2 in which the through-holes 3 were formed was irradiated with ultraviolet rays at about 700 mj / cm 2 , and then heat-treated at a temperature of about 850 ° C. for about 2 hours.
  • the entire photosensitive glass substrate 2 was crystallized, and a crystallized glass substrate 21 was formed.
  • a chromium film having a thickness of about 0.05 zm is formed on the rear surface side of the crystallized glass substrate 21 by using a normal sputtering apparatus to form a sputtered chromium layer 27a.
  • a chromium copper alloy film having a thickness of about 0.05 ⁇ m is formed on the sputtered chromium layer 27a to form a sputtered chromium copper layer 27b.
  • An electrode layer 27 was formed by forming a 5 ⁇ m copper film to form a sputtered copper layer 27c (FIG. 14). Note that these metal films were continuously formed without being exposed to the air.
  • an electrolytic plating copper layer 5 b is formed by an opening closing method, and the opening of the through hole 3 on the side of the crystallized glass substrate 21 on which the electrode layer 27 is formed is closed. ( Figure 15).
  • the electrolytic plating conditions at this time were the same as the conditions for the opening closing plating shown in Example 1.
  • an electroless plating copper layer 5a was formed inside the through-hole 3 by an electroless plating method.
  • the electroless plating conditions were the same as in Example 1.
  • the thickness of the electroless plating copper layer 5a inside the through hole 3 was about 3 ⁇ (FIG. 16).
  • the electroless plated copper layer 5a attached to the surface side of the crystallized glass substrate 21, that is, the surface side on which the electrode layer 27 was not formed was removed by a lap method (FIG. 17).
  • the electrolytic plated copper layer 5b is formed inside the through-hole 3 by a filing plating, and the through-hole 3 is filled. ( Figures 18 and 19).
  • the filling condition at this time was the same as the filling condition in Example 1.
  • the electrolytic plating copper layer 5b (FIG. 19) protruding to the substrate surface side was removed using a lap method.
  • Example 3 This example is the same as Example 3 except that the conditions of the electroless plating method in the through hole filling step of Example 3 and the metal species formed by the electroless plating method are different. I will.
  • a nickel film having a thickness of about 0.3 ⁇ was formed by an electroless plating method.
  • the electroless plating process is basically the same as the process described in Example 1, which is performed in the order of pretreatment, soft etching, pre-dip, catalyst application, catalyst activation, and electroless plating.
  • Melplate NI-865 manufactured by Meltex Co., Ltd. was used as a plating solution for the electroless plating of the nickel film.
  • the same plating liquid was used for the opening blockage and the subsequent filling plating.
  • a more suitable plating liquid for example, It is also possible to use a plating solution having a different plating metal ion concentration.
  • the through holes for electrically connecting the front and back surfaces are filled with metal, so that the front and back surfaces of the substrate can be reliably conducted.
  • the double-sided wiring glass substrate of the present invention does not use a conventional resin as a filler for the through-hole, so that high heat resistance of the entire substrate can be realized.
  • the plating method is used for filling the metal into the through hole, the through hole can be reliably filled with the metal.
  • the double-sided wiring glass substrate of the present invention enables high-density mounting of electronic components and the like with high connection reliability.
  • the method for producing a double-sided wiring glass substrate of the present invention in which a through hole is filled with metal can be applied to a multilayer wiring substrate, and a double-sided wiring substrate using a ceramic substrate or a glass epoxy substrate as a core substrate, or It is also applicable to a multilayer wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

　両面配線ガラス基板の耐熱性を向上させる。 　両面配線ガラス基板（１）の表裏面を電気的に接続するための貫通孔（３）に金属銅からなる銅膜層（５）を充填する。銅膜層（５）は、まず貫通孔（３）壁面に無電解メッキ銅層（５ａ）を形成した後、電解メッキ銅層（５ｂ）を形成することにより充填する。これにより、両面配線ガラス基板（１）の表裏面が確実に電気的に接続可能になるとともに、両面配線ガラス基板（１）全体として高い耐熱性を確保することが可能になる。                                                                                 

Description

明 細 書
両面配線ガラス基板の製造方法
技術分野
[0001] 本発明は両面配線ガラス基板の製造方法に関し、特に表裏面に配線を備え各種 電子部品が実装される両面配線ガラス基板の製造方法に関する。
背景技術
[0002] 近年、センサやスィッチ等の機能素子を ICの製造技術を利用してチップ上に構成 した MEMS (Micro Electro Mechanical System)の開発が急速に進められ、電子部 品の飛躍的な小型化、高性能化が実現されてきている。それに伴い、従来の各種電 子部品をはじめ、 MEMSを用いた電子部品（以下「電子部品等」という。）を、低コス トで信頼性高く高密度実装することのできる配線基板が要望されている。
[0003] 従来、配線基板としては、そのコア基板材料にセラミック基板、ガラスエポキシ基板 、ガラス基板等を用いたものが知られている。特に、ガラス基板の場合には、フォトリソ グラフィ法を用いて孔ゃ溝を形成することのできる感光性ガラス基板が多く使用され ている。感光性ガラス基板を用いた配線基板の例としては、例えば、フォトリソグラフィ 法を用いて感光性ガラス基板に形成した貫通孔ゃ配線用の溝に、スクリーン印刷法 によって導体ペーストを充填し、これと同様に形成された複数枚の基板を積層、焼成 して形成される多層配線基板がある（特許文献 1参照。）。感光性ガラス基板を用い た別の例としては、例えば、貫通孔内壁と配線にメツキ法を用いて導体膜を形成し、 導体膜形成後の貫通孔内部および配線間に樹脂絶縁材料を形成したビルドアップ 多層配線基板もある（特許文献 2参照。）。
[0004] このような電子部品等を実装する配線基板には、まず第 1に、電子部品等と配線基 板とを接合する際に通常用いられる無機系の接合ペーストの焼成温度が 400°C以上 と非常に高温になることがあるため、高い耐熱性を有していることが要求される。さら に第 2に、小型の電子部品等、特に MEMSを用いた非常に小型のものを多数実装 するためには、配線が高密度に形成されていることが要求される。そして第 3に、実装 密度向上のためには、配線が基板表裏面に形成されていることが要求される。 特許文献 1 :特開昭 63 - 128699号公報 (第 4頁第 2欄第 6行一第 19行）
特許文献 2 :特開 2001— 44639号公報（段落番号〔0030〕一〔0084〕，図 1一図 6) 発明の開示
発明が解決しょうとする課題
[0005] 感光性ガラス基板を用いた配線基板では、そのコア基板に耐熱性の高レ、ガラス基 板を用いれば、配線基板としての耐熱性の問題を回避することが可能ではあるが、 貫通孔への導体ペーストの充填や配線の形成をスクリーン印刷法によって行う場合 には、貫通孔内に形成された導体部にボイドが発生したり、微細な配線を高密度に 形成することができなかったりするといつた問題が生じ得る。そのため、耐熱性の高い ガラス基板を用いるとともに、貫通孔内の導体部や配線をフォトリソグラフィ法ゃメツキ 法を用いて形成し、耐熱性と微細化、高密度化に対応することが多くなつてきている 。しかし、例えばメツキ法によって貫通孔内壁に薄く導体膜を形成した後、更にその 内部を樹脂で充填する場合、たとえ耐熱性の高いガラス基板を用いていても、配線 基板全体としての耐熱性が低くなつてしまうという問題が生じる。これらの問題は、多 層配線基板のほか、その基本的構造ともなる単層の配線基板を形成する上でも同じ ように発生している。
[0006] 本発明はこのような点に鑑みてなされたものであり、高い耐熱性を有し、微細な配 線が表裏面に高密度に形成された両面配線ガラス基板の製造方法を提供することを 目的とする。
課題を解決するための手段
[0007] 本発明では上記問題を解決するために、ガラス基板の表裏面に形成された電気配 線と、前記ガラス基板の表裏面に連通する、金属が充填された貫通孔とを有し、前記 ガラス基板の表裏面に形成された各前記電気配線が、前記貫通孔に充填された金 属を介して電気的に導通された両面配線ガラス基板の製造方法であって、前記ガラ ス基板に前記貫通孔を形成する第 1の工程と、無電解メツキ法と電解メツキ法とを併 用するメツキ法によって前記貫通孔内に金属を充填する第 2の工程と、を有すること を特徴とする両面配線ガラス基板の製造方法が提供される。
[0008] さらに、本発明により、前記貫通孔に充填する金属が、銅、ニッケル、金、銀、白金 、パラジウム、クロム、アルミニウムのいずれか 1種または 2種以上からなることを特徴と する両面配線ガラス基板の製造方法が提供される。
[0009] また、本発明により、前記ガラス基板には感光性ガラス基板が用いられ、前記第 1の 工程が、前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が 形成されるように露光する工程と、露光した前記部分を熱処理して結晶化する工程と 、結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、を有することを 特徴とする両面配線ガラス基板の製造方法が提供される。
[0010] また、本発明により、前記第 2の工程においては、無電解メツキ法によって、前記貫 通孔の中央部に前記ガラス基板の表裏面に連通する空隙部を残存させつつ前記貫 通孔の側壁部に金属を堆積した後、電解メツキ法によって、前記ガラス基板の表裏 面における前記空隙部の開口部のいずれか一方を金属で閉塞し、その後、電解メッ キ法によって、閉塞した一方の開口部から他方の開口部に向けて前記空隙部内に 金属を堆積して前記貫通孔内に金属を充填することを特徴とする両面配線ガラス基 板の製造方法が提供される。
[0011] また、本発明により、前記第 2の工程においては、電解メツキ法によって、前記ガラ ス基板の表裏面における前記貫通孔の開口部のいずれか一方を金属で閉塞した後 、無電解メツキ法によって、前記貫通孔の中央部に空隙部を残存させつつ前記貫通 孔の側壁部に金属を堆積し、その後、電解メツキ法によって、閉塞した一方の開口部 力 他方の開口部に向けて前記空隙部内に金属を堆積して前記貫通孔内に金属を 充填することを特徴とする両面配線ガラス基板の製造方法が提供される。
[0012] さらに、また、本発明により、無電解メツキ法によって堆積する金属と、電解メツキ法 によって堆積する金属とは、異なる種類の金属であることを特徴とする両面配線ガラ ス基板の製造方法が提供される。
発明の効果
[0013] 本発明の両面配線ガラス基板の製造方法によれば、貫通孔に金属を充填するよう にしたため、両面配線ガラス基板の表裏面を確実に導通させることが可能になるとと もに、その耐熱性を向上させることができる。これにより、電子部品等の接続信頼性の 高い高密度実装を可能とする両面配線ガラス基板を実現することができる。 [0014] 本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施 の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
図面の簡単な説明
[0015] [図 1]第 1の実施の形態の両面配線ガラス基板の一例の断面図である。
[図 2]第 1の実施の形態の露光工程の断面図である。
[図 3]第 1の実施の形態の露光結晶化部除去工程の断面図である。
[図 4]第 1の実施の形態のイオンブロッキング層形成工程の断面図である。
[図 5]第 1の実施の形態の予備密着力強化層形成工程の断面図である。
[図 6]第 1の実施の形態の無電解メツキ工程の断面図である。
[図 7]第 1の実施の形態の開口部閉塞工程の断面図である。
[図 8]第 1の実施の形態の電解メツキ工程の第 1の断面図である。
[図 9]第 1の実施の形態の電解メツキ工程の第 2の断面図である。
[図 10]第 1の実施の形態の電解メツキ工程の第 3の断面図である。
[図 11]第 1の実施の形態の金属層除去工程の断面図である。
[図 12]第 1の実施の形態の密着力強化層形成工程の断面図である。
[図 13]第 1の実施の形態の配線形成工程の断面図である。
[図 14]第 2の実施の形態の電極層形成工程の断面図である。
[図 15]第 2の実施の形態の電解メツキ工程の第 1の断面図である。
[図 16]第 2の実施の形態の無電解メツキ工程の断面図である。
[図 17]第 2の実施の形態の金属層除去工程の第 1の断面図である。
[図 18]第 2の実施の形態の電解メツキ工程の第 2の断面図である。
[図 19]第 2の実施の形態の電解メツキ工程の第 3の断面図である。
[図 20]第 2の実施の形態の金属層除去工程の第 2の断面図である。
発明を実施するための最良の形態
[0016] 以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第 1の実施の形態について説明する。
図 1は第 1の実施の形態の両面配線ガラス基板の一例の断面図である。
[0017] 両面配線ガラス基板 1には、そのコア基板として感光性ガラス基板 2が用いられてレ、 る。この感光性ガラス基板 2には、これを貫通する貫通孔 3、およびその表裏面に感 光性ガラス基板 2に含まれるアルカリ金属イオンの漏洩を抑制するためのイオンプロ ッキング層 4が設けられている。貫通孔 3には金属銅（Cu)からなる銅膜層 5が充填さ れており、この銅膜層 5は、イオンブロッキング層 4も貫通している。イオンブロッキン グ層 4上および銅膜層 5上には、配線となる銅膜層 6が密着力強化層 7を介して所定 の配線パターンで形成されており、銅膜層 5とその上に形成された一部の密着力強 化層 7および銅膜層 6によって両面配線ガラス基板 1の表面側と裏面側とが電気的に 接続された状態になっている。
[0018] ここで、感光性ガラス基板 2は、その平滑性、硬質性、絶縁性、加工性等の面で、配 線基板のコア基板材料として優れている。なお、このような性質は、ソーダライムガラ ス等の化学強化ガラス、結晶化ガラス、無アルカリガラス、アルミノシリケートガラス等 でも同様であり、これらを両面配線ガラス基板 1のコア基板に用いることも可能である
[0019] イオンブロッキング層 4は、スパッタ法により形成された窒化シリコン（Si N )層（以 下「スパッタ窒化シリコン層」という。）4a、およびスパッタ法により形成された酸化シリ コン (Si〇）層（以下「スパッタ酸化シリコン層」という。） 4bから構成されている。ここで は、イオンブロッキング層 4は、感光性ガラス基板 2の表裏面に形成されたスパッタ窒 化シリコン層 4aの上にスパッタ酸化シリコン層 4bが積層された 2層構造になっている 。なお、後述するように、本発明に於いて、イオンブロッキング層 4は必ずしも必須の 構成要件ではない。
[0020] 密着力強化層 7は、スパッタ法により形成されたクロム（Cr)層（以下「スパッタクロム 層」という。） 7a、スパッタ法により形成されたクロムと銅の混合層（以下「スパッタクロム 銅層」という。） 7b、およびスパッタ法により形成された銅層（以下「スパッタ銅層」とい う。） 7cから構成されている。ここでは、密着力強化層 7は、スパッタ酸化シリコン層 4b 上に、スパッタクロム層 7a、スパッタクロム銅層 7b、スパッタ銅層 7cが順に積層された 3層構造になっている。
[0021] 配線となる銅膜層 6は、スパッタ銅層 7c上に形成され、その一部は密着力強化層 7 を介して貫通孔 3に充填された銅膜層 5に接続されてレ、る。 次に、上記両面配線ガラス基板 1のより詳細な構成とその製造方法について説明 する。
[0022] 両面配線ガラス基板 1の製造工程は、大きく分けて、貫通孔形成工程、イオンプロ ッキング層形成工程、貫通孔充填工程、密着力強化層形成工程、配線形成工程で 構成されている。
[0023] まず、貫通孔形成工程について説明する。図 2および図 3は貫通孔形成工程の説 明図であって、図 2は第 1の実施の形態の露光工程の断面図、図 3は第 1の実施の 形態の露光結晶化部除去工程の断面図である。
[0024] 貫通孔形成工程では、まず、感光性ガラス基板 2の表裏一方の面側に、貫通孔 3を 形成する部分 (以下「貫通孔形成部分」とレ、う。 )に対応する領域にのみ開口部を有 するフォトマスク（図示せず）を密着配置し、この状態で感光性ガラス基板 2に対して 紫外線を照射する。
[0025] 感光性ガラス基板 2は、感光性を示すものであれば特に制限はない。感光性ガラス 基板 2は、その感光性成分として金 (Au)、銀 (Ag)、亜酸化銅（Cu〇）または酸化セ リウム（Ce〇）のうち少なくとも 1種を含んでいることが好ましぐ 2種以上含んでいるこ とがより好ましい。このような感光性ガラス基板 2としては、例えば重量％で、 SiO : 55
%— 85%,酸化アルミニウム（Al O ) : 2%— 20%,酸化リチウム（Li〇）：5%— 15
%, SiO +A1 O +Li〇> 85%を基本成分とし、 Au : 0. 001%— 0. 05%, Ag : 0
. 001 %— 0. 5%, Cu O : 0. 001 %— 1 %を感光性金属成分とし、更に Ce〇 : 0. 0
01 %— 0. 2%を光増感剤として含有するものを用いることができる。
[0026] また、フォトマスクは、感光性ガラス基板 2に密着して貫通孔形成部分を選択的に 露光することのできるものであれば特に制限はなレ、。このようなフォトマスクとして、例 えば、透明な薄板ガラスにクロム膜等の実質的に紫外線等の露光光を通さない膜で 遮光パターンを形成したものを用いることができる。
[0027] このようにして貫通孔形成部分にフォトマスクを通して紫外線を照射した後、この感 光性ガラス基板 2を熱処理する。熱処理は、用いる感光性ガラス基板 2の転移点と屈 伏点との間の温度で行うことが好ましい。転移点を下回る温度では熱処理効果が十 分に得られず、屈伏点を上回る温度では感光性ガラス基板 2の収縮が起こって露光 寸法精度が低下する恐れがあるためである。熱処理時間としては 30分一 5時間程度 とすることが好ましい。
[0028] このような紫外線照射と熱処理により、紫外線が照射された貫通孔形成部分は結 晶化され、図 2に示すように、感光性ガラス基板 2の貫通孔形成部分に露光結晶化 部 3aが形成される。その後、この露光結晶化部 3aが形成された感光性ガラス基板 2 に、所定濃度の希フッ化水素酸等のエッチング液をスプレー等すれば、露光結晶化 部 3aは選択的に溶解除去され、図 3に示すように、感光性ガラス基板 2に貫通孔 3が 形成される。
[0029] このようなフォトリソグラフィ法を用いた貫通孔 3の形成方法によれば、感光性ガラス 基板 2にアスペクト比 10程度の貫通孔 3を所望の数だけ同時に形成することができる 。例えば、厚さ 0. 3mm 1. 5mm程度の感光性ガラス基板 2を用いた場合には、 30 μ m 150 μ m程度の貫通孔 3を所望の位置に複数同時に形成することができる。 これにより、配線パターンの微細化、貫通孔形成工程の効率化を図ることが可能にな る。さらに、配線の高密度化のために、ランド幅を極めて小さくする、あるいはランド幅 をゼロとしたランドレス構造とする場合には、貫通孔 3間のスペースを十分広く確保す ること力 Sできる。そのため、貫通孔 3間にも配線を形成することが可能になり、配線パ ターンの設計自由度の拡大や配線密度の向上を図ることも可能になる。また、複数 の貫通孔 3を狭ピッチで形成することによって配線密度の向上を図ることも可能にな る。
[0030] なお、感光性ガラス基板 2のような感光性を有していない他のガラス基板を用いる 場合には、例えばレーザ照射によって貫通孔を形成することができる。
次に、イオンブロッキング層形成工程について説明する。図 4は第 1の実施の形態 のイオンブロッキング層形成工程の断面図である。
[0031] 通常、感光性ガラス基板 2には、リチウムイオン (Li+)，カリウムイオン (K+)等のアル カリ金属イオンが含まれてレ、る。これらのアルカリ金属イオンが両面配線ガラス基板 1 の配線金属に漏洩して更にこれに水が吸着すると、電圧が印加されている回路間に ぉレ、て配線金属がイオン化し、これが再度電荷を受けて還元され析出するイオンマ ィグレーシヨンが発生する。このイオンマイグレーションにより、最悪の場合には、析出 した金属によって一方の回路から他方の回路に向力う配線が形成され、回路間が短 絡してしまう。このような短絡不良は、配線間隔が小さい場合に顕著となり、微細な配 線を高密度に形成するためにはイオンマイグレーションを抑止する必要がある。その ため、感光性ガラス基板 2の表裏面にイオンブロッキング層 4を形成し、感光性ガラス 基板 2から銅膜層 6や密着力強化層 7へのアルカリ金属イオンの漏洩を抑制する。ま た、イオンブロッキング層 4を形成することにより、感光性ガラス基板 2の膜厚が薄くて も表裏面間で十分な絶縁抵抗を確保することが可能になる。
[0032] イオンブロッキング層 4を形成する場合には、まず、感光性ガラス基板 2の表裏面領 域に含有されてレ、るアルカリ金属イオンを除去する脱アルカリ処理を施す。この脱ァ ルカリ処理では、感光性ガラス基板 2を例えば硫酸水溶液等の電解液中に浸漬し、 感光性ガラス基板 2に電圧を印加してその表裏面領域に含有されているアルカリ金 属イオンを電解液中に溶出させる。
[0033] このような脱アルカリ処理の終了後、図 4に示すように、感光性ガラス基板 2の表裏 面にイオンブロッキング層 4を形成する。このイオンブロッキング層 4には、有機系材 料、無機系材料のいずれも用いることが可能であり、絶縁性を有し、感光性ガラス基 板 2との膨張係数差が小さぐ耐熱性、耐湿性、誘電率や誘電正接等の電気的特性 に優れてレ、るものが好ましレ、。このような要件を満足する材料としては酸化シリコン、 窒化シリコン、酸化アルミニウム等があり、ピンホールなどの欠陥が形成されにくぐ絶 縁耐圧が高いという点から酸化シリコン、窒化シリコンがより好ましい。成膜方法は、ス パッタ法、真空蒸着法、 CVD (Chemical Vapor D印 osition)法等、特に限定されない 力 良好な密着性が得られるという点からスパッタ法を用いることがより好ましい。ここ では、図 4に示したように、まず、脱アルカリ処理後の感光性ガラス基板 2の表裏面に それぞれ、膜厚 0. 05 z m程度のスパッタ窒化シリコン層 4aを形成し、この上に膜厚 0. 05 z m程度のスパッタ酸化シリコン層 4bを形成して、イオンブロッキング層 4を構 成している。
[0034] なお、ここでは脱アルカリ処理後にイオンブロッキング層 4を形成するようにしたが、 脱アルカリ処理を行わずにイオンブロッキング層 4を形成するようにしてもよレ、。また、 ここではイオンブロッキング層 4を 2層構造とした力 用いる材質に応じて単層あるい は 3層以上の構造とすることもできる。また、イオンブロッキング層 4の形成は、両面配 線ガラス基板 1の使用環境あるいは要求特性等に応じて、感光性ガラス基板 2の脱ァ ルカリ処理のみ行って、省略することも可能である。
[0035] また、イオンブロッキング層 4は、必要不可欠なものではなぐ感光性ガラス基板 2に 、次に示すような結晶化処理を施すことにより不要となる。すなわち、結晶化処理で は、貫通孔 3が形成された感光性ガラス基板 2全体に紫外線を照射し、その後熱処 理を行う。これにより、感光性ガラス基板 2全体が結晶化する。この場合、熱処理温度 は、感光性ガラス基板 2の結晶化温度以上で、軟ィヒ点以下に設定することが好ましく 、例えば 850°C、 2時間の熱処理条件が好ましい。このように感光性ガラス基板 2全 体を結晶化することにより、結晶化前に比べて、感光性ガラス基板 2に含まれるァノレ カリ金属イオンを移動しにくい状態にすることができる。そのため、イオンマイグレーシ ヨンを抑止することができるようになり、イオンブロッキング層 4の形成は不要になる。 以下、貫通孔 3の形成後に行う感光性ガラス基板 2全体の結晶化処理工程を「ガラス 基板改質工程」という。
[0036] 次に、貫通孔充填工程について説明する。図 5—図 11は貫通孔充填工程の説明 図であって、図 5は第 1の実施の形態の予備密着力強化層形成工程の断面図、図 6 は第 1の実施の形態の無電解メツキ工程の断面図、図 7は第 1の実施の形態の開口 部閉塞工程の断面図、図 8は第 1の実施の形態の電解メツキ工程の第 1の断面図、 図 9は第 1の実施の形態の電解メツキ工程の第 2の断面図、図 10は第 1の実施の形 態の電解メツキ工程の第 3の断面図、図 11は第 1の実施の形態の金属層除去工程 の断面図である。
[0037] 貫通孔充填工程では、まず、図 5に示すように、イオンブロッキング層 4上に予備密 着力強化層 17を形成する。この予備密着力強化層 17は、貫通孔 3に金属を充填す るために行う後述のメツキ法を用いた貫通孔 3へのメツキ金属層の形成時に、貫通孔 3と同時に基板表裏面に形成されたメツキ金属層が剥離してしまうのを抑止するため に形成される。基板表裏面に形成されたメツキ金属層は、この貫通孔充填工程の中 でいずれ除去されるが、その除去前に基板表裏面からの剥離が起こると、その際に 貫通孔 3に形成されているメツキ金属層も一緒に剥がれて導通不良を引き起こす可 能性が高くなるためである。貫通孔 3および基板表裏面に同時に形成されるメツキ金 属層すなわち貫通孔 3に充填する金属と、イオンブロッキング層 4との密着性があまり 良くない場合に、イオンブロッキング層 4上に予備密着力強化層 17を形成してメツキ 金属層の密着強度を高め、その剥離を抑止する。
[0038] 予備密着力強化層 17は、貫通孔 3に充填する金属とイオンブロッキング層 4の双方 との密着性が良好な層を、スパッタ法、真空蒸着法、 CVD法等でイオンブロッキング 層 4の上に形成する。例えば、予備密着力強化層 17は、イオンブロッキング層 4との 密着性が良好な材料力 なる第 1層、貫通孔 3に充填する金属との密着性が良好な 材料からなる第 3層、および第 1層の材料と第 3層の材料を共に含んだ第 2層を、ィォ ンブロッキング層 4上に第 1層、第 2層、第 3層の順に積層した 3層構造とすることがで きる。第 1層と第 3層との密着性が十分得られる場合には、第 2層を省略した 2層構造 とすることも可能である。貫通孔 3に充填する金属とイオンブロッキング層 4の材質に よっては双方との密着性が良い材料を単層で形成した構成とすることも可能である。 また、イオンブロッキング層 4を形成しない場合には、貫通孔 3に充填する金属と感光 性ガラス基板 2の双方との密着性が良好な層を予備密着力強化層 17として形成する 。この場合にも、予備密着力強化層 17は、単層、 2層または 3層構造とすることができ る。
[0039] 第 1の実施の形態では、貫通孔 3に充填する金属として銅を用いており、この場合、 予備密着力強化層 17には、クロム、タンタル、チタン等の金属材料を用いることがで きる。予備密着力強化層 17は、ここではクロムを用レ、、スパッタ酸化シリコン層 4bとの 密着性が良いスパッタクロム層 17a、銅との密着性が良いスパッタ銅層 17c、および それらの間に介在させたスパッタクロム銅層 17bの 3層構造になっている。予備密着 力強化層 17は、イオンブロッキング層 4を形成しない場合、すなわち感光性ガラス基 板 2上に形成する場合にも、同じ構成とすることができる。予備密着力強化層 17を構 成する各金属層の厚さには特に制限はないが、例えばこのようにクロムを用いる場合 、スパッタクロム層 17aの厚さは 0. 04 z m-O. l z m程度、中間層であるスパッタク ロム銅層 17bの厚さは 0. 04 z m-O. 1 μ m程度あれば十分である。また、スパッタ 銅層 17cの厚さは、 0. 5 x m- l . 5 μ m程度あれば十分である。 [0040] このようにしてイオンブロッキング層 4上に予備密着力強化層 17を形成したうえで、 貫通孔 3に銅を充填していく。前述のように、貫通孔 3への銅の充填にはメツキ法を用 いる力 この第 1の実施の形態では無電解メツキ法と電解メツキ法を併用する。無電 解メツキは、主に感光性ガラス基板 2の貫通孔 3壁面を導電化する目的で用レ、、電解 メツキは、析出速度の速さおよび皮膜耐熱性の良さから、主に無電解メツキによって 貫通孔 3壁面を導電化した後に貫通孔 3内部に銅を効率的に析出させて充填する目 的で用いる。
[0041] まず、図 6に示すように、無電解メツキ法によって貫通孔 3壁面に厚さ 1 μ m以下の 薄い銅の無電解メツキ層（以下「無電解メツキ銅層」という。） 5aを形成する。その際に は、前述のように、貫通孔 3壁面と共に基板表裏面に形成されている予備密着力強 化層 17上にも無電解メツキ銅層 5aが形成される。この予備密着力強化層 17によつ て基板表裏面からの無電解メツキ銅層 5aの剥離が抑止されている。
[0042] 続いて、図 7に示すように、基板表裏面のいずれか一方の面側の貫通孔 3の開口 部を塞ぐように絶縁性の粘着テープ 10を貼り付ける。以下ではこの粘着テープ 10が 貝占り付けられた面を基板表面とし、その反対側の面を基板裏面とする。この粘着テー プ 10により、次の電解メツキ工程で銅が基板表面に付着するのが防止される。なお、 ここでは貫通孔 3の開口部を粘着テープ 10で塞ぐようにした力 その他の部材を用い て貫通孔 3の開口部を塞ぐようにしても構わなレ、。
[0043] 貫通孔 3の基板表面側の開口部を粘着テープ 10で塞いだ後は、図 8に示すように 、電解メツキ法によって銅の電解メツキ層（以下「電解メツキ銅層」という。） 5bを形成し 、この電解メツキ銅層 5bによって貫通孔 3の基板裏面側の開口部を塞ぐ。ここでの電 解メツキは、例えば、メツキ液である硫酸銅水溶液の入ったメツキ浴中で、銅板を陽極 に、基板を陰極にして、基板裏面側を銅板に対向させた状態で通電して行うようにす ることが好ましい。この電解メツキ銅層 5bの形成は、貫通孔 3の径にも依存するが、 1 A/dm2— 5AZdm2程度の通常よりも比較的高い電流密度の条件下で行うようにす る。また、この電流密度は、メツキ液濃度にも依存するため、その値を適当に設定す るようにする。一般的には、メツキ液濃度が高い場合には、低い場合に比べて、より高 い電流密度に設定することができる。このような電流密度条件下で電解メツキを行うこ とにより、貫通孔 3の開口部を電解メツキ銅層 5bにより塞ぐことができる。以下、本メッ キ過程を「開口部閉塞メツキ」とレ、う。
[0044] 基板裏面側の開口部を電解メツキ銅層 5bで塞いだ後は、粘着テープ 10を剥がし、 基板表面側に形成されている無電解メツキ銅層 5aおよび予備密着力強化層 17を除 去してイオンブロッキング層 4を露出させる。これらの各金属層の除去方法としては、 ラップ法、エッチング法、ラップ法とエッチング法とを併用する方法等がある。その後、 図 9および図 10に示すように、電解メツキ法により更に電解メツキ銅層 5bを形成して いき、貫通孔 3内部に電解メツキ銅層 5bを充填する。その際、電解メツキは、上記の 電解メツキのときと同じぐ例えば硫酸銅水溶液中で、銅板を陽極に、基板を陰極に して通電することによって行う。ただし、ここでは、基板表面側すなわち粘着テープ 10 を剥がした後の貫通孔 3の塞がれていない開口部側を銅板に対向させた状態で電 解メツキを行うようにすることが好ましい。ここでの電解メツキ銅層 5bの形成は、貫通 孔 3の径ゃメツキ液濃度に応じて、 0. 2A/dm2— 0. 8A/ dm2程度の比較的低い電 流密度の条件下で行うようにする。このような電流密度条件下で電解メツキを行うこと により、電解メツキ銅層 5bは、先に貫通孔 3内部に形成されている電解メツキ銅層 5b 上に順次形成されていき、貫通孔 3がすべて金属銅によって充填される前にその開 口部が塞がれてしまうような事態を回避することができるようになる。また、イオンプロ ッキング層 4は絶縁性であるため、イオンブロッキング層 4上に電解メツキ銅層 5bが形 成されることはない。このように、異なる電流密度で電解メツキを行うことにより、貫通 孔 3を閉塞された開口部側から金属銅によって充填してレ、くことが可能になる。以下 、本メツキ過程を「フィリングメツキ」という。なお、電解メツキ銅層 5bは、基板表面側に も突出して形成されることがあるが、図 10には、そのような突出部分をラップ法等で除 去した後の状態を図示している。
[0045] 貫通孔 3への電解メツキ銅層 5bの充填後、基板裏面に形成されている電解メツキ 銅層 5b、無電解メツキ銅層 5aおよび予備密着力強化層 17を除去し、図 11に示すよ うに、イオンブロッキング層 4を露出させる。これらの各金属層の除去方法としては、ラ ップ法、エッチング法、ラップ法とエッチング法とを併用する方法等がある。これにより 、図 11に示したように、貫通孔 3には無電解メツキ銅層 5aおよび電解メツキ銅層 5bが 残り、貫通孔 3に金属銅からなる銅膜層 5が充填される。また、無電解メツキ銅層 5aの 形成後に電解メツキ銅層 5bを形成して貫通孔 3を金属銅で充填するため、貫通孔 3 を効率的に隙間なく充填することができる。
[0046] なお、前述したガラス基板改質工程を経た場合には、イオンブロッキング層 4が不 要になるため、図 1 1においては、予備密着力強化層 17を除去したときにイオンプロ ッキング層 4が無レ、状態、すなわち感光性ガラス基板 2を結晶化した後の基板が露出 する状態になる。
[0047] 次に、密着力強化層形成工程について説明する。図 12は第 1の実施の形態の密 着力強化層形成工程の断面図である。
密着力強化層形成工程では、図 12に示すように、貫通孔 3への銅膜層 5の充填後 、露出されたイオンブロッキング層 4上に、密着力強化層 7を形成する。この密着力強 化層 7は、イオンブロッキング層 4と、後に配線として形成される銅膜層 6との密着力を 確保するためのものであり、その材質、層構造および形成方法等は上記予備密着力 強化層 17の場合と同様である。また、イオンブロッキング層 4を形成しない場合も同 様である。
[0048] し力 ながら、この密着力強化層 7は、その膜厚については次のような相違点がある 。すなわち、密着力強化層 7を構成する各金属層の厚さは、後述のエッチングによる 配線パターン形成時のサイドエッチング量を考慮し、極力薄く形成することが望まし レ、。しかし、密着力強化層 7を構成する各金属層の厚さが薄すぎると、配線形成の際 に行われる処理によって配線形成前に密着力強化層 7が除去されてしまうため注意 が必要である。例えば密着力強化層 7にクロムを用いる場合、スパッタクロム層 7aの 厚さは 0. — 0. l x m程度が望ましレ、。また、中間層であるスパッタクロム銅層
7bの厚さは 0. 04 x m— 0. l x m程度が望ましレ、。スパッタ銅層 7cの厚さは 0. 5 μ m 1. 5 z m程度が望ましい。これにより、合計で 2 μ m以下の非常に薄い密着力強 化層 7が形成される。
[0049] 次に、配線形成工程について説明する。図 13は第 1の実施の形態の配線形成ェ 程の断面図である。
この配線形成工程では、まず、図 13に示すように、密着力強化層 7上に、電解メッ キ法を用いて銅膜層 6を形成する。銅膜層 6の厚さは、密着力強化層 7と同様、サイド エッチング量を考慮して極力薄く形成することが望ましい。しかし、この銅膜層 6が薄 すぎると、使用環境によって両面配線ガラス基板 1の温度変化が繰り返された場合に 、銅膜層 6の熱膨張係数と感光性ガラス基板 2の熱膨張係数との差によって銅膜層 6 に金属疲労が生じる。そのため、このような金属疲労に対する銅膜層 6の接続信頼性 を確保するために、銅膜層 6はある程度の厚みにしておく必要がある。銅膜層 6の厚 さは、 1 111ー20 111程度とすることカ望ましく、さらには 4 z m 7 z m程度とするこ とがより好ましい。銅膜層 6の厚さが l x mを下回る場合には上記金属疲労によって 銅膜層 6の断線が生じる危険性が高くなり、銅膜層 6の厚さが 20 μ mを上回る場合に は配線パターンの微細化が難しくなる。
[0050] 銅膜層 6の形成後は、フォトリソグラフィ法とエッチングによって配線パターンを形成 する。まず、フォトリソグラフィ法によって両面配線ガラス基板 1の配線パターンに応じ たレジストパターンを形成する。次いで、レジストで被覆されていない領域の銅膜層 6 、スパッタ銅層 7c、スパッタクロム銅層 7b、スパッタクロム層 7aをエッチングにより除去 して配線パターンを形成する。これにより、図 1に示した構成の両面配線ガラス基板 1 を得る。ここで用いるレジストは、液状レジストでもドライフィルムレジストでも電着レジ ストでもよい。また、レジストタイプとしては、ポジ型、ネガ型いずれであっても構わな いが、一般的にはポジ型レジストの方が解像性が高いため、微細な配線パターンの 形成にはより適している。
[0051] 次に第 2の実施の形態について説明する。
第 2の実施の形態の両面配線ガラス基板の構成は、前記第 1の実施の形態の両面 配線ガラス基板 1と同様である。しかし、その製造方法において多くの点で相違する。
[0052] 第 2の実施の形態の両面配線ガラス基板の製造工程は、大きく分けて、貫通孔形 成工程、ガラス基板改質工程、貫通孔充填工程、密着力強化層形成工程、配線形 成工程で構成されている。これらの工程のうち、貫通孔形成工程、ガラス基板改質ェ 程、密着力強化層形成工程および配線形成工程は、第 1の実施の形態と同様である ため、以下、貫通孔充填工程について、図 14から図 20を用いて説明する。
[0053] 図 14は第 2の実施の形態の電極層形成工程の断面図、図 15は第 2の実施の形態 の電解メツキ工程の第 1の断面図、図 16は第 2の実施の形態の無電解メツキ工程の 断面図、図 17は第 2の実施の形態の金属層除去工程の第 1の断面図、図 18は第 2 の実施の形態の電解メツキ工程の第 2の断面図、図 19は第 2の実施の形態の電解メ ツキ工程の第 3の断面図、図 20は第 2の実施の形態の金属層除去工程の第 2の断 面図である。
[0054] ガラス基板改質工程を経た後、図 14に示すように、まず、電極層 27を結晶化ガラス 基板 21の片面に形成する。なお、ここでは、この電極層 27が形成された面を基板裏 面とし、その反対側の面を基板表面とする。電極層 27の材料選定および形成方法は 第 1の実施の形態における予備密着力強化層 17と同様である。予備密着力強化層 17は、無電解メツキ銅層 5aとイオンブロッキング層 4、あるいは感光性ガラス基板 2や 結晶化後の基板との密着力強化を目的として形成されるものであるが、電極層 27は 、電解メツキ銅層 5bを形成する際の電極として作用するものである。
[0055] 電極層 27は、例えば、図 14に示したように、スパッタクロム層 27a、スパッタクロム銅 層 27bおよびスパッタ銅層 27cの 3層構造とすることができる。この場合、スパッタク口 ム層 27aの厚さは 0. 04-0. 1 /i m程度、中間層であるスパッタクロム銅層 27bの厚さ は 0· 04-0. 1 /i m程度、スパッタ銅層 27cの厚さは 0. 5— 1 · 5 μ m程度であれば十 分である。
[0056] 電極層 27の形成後、図 15に示すように、結晶化ガラス基板 21の裏面側にある貫 通孔 3の開口部を、開口部閉塞メツキにより電解メツキ銅層 5bで塞ぐ。この電解メツキ 銅層 5bを形成する際の電流密度条件は、第 1の実施の形態の開口部閉塞メツキ条 件と同様、 1A/ dm2— 5A/dm2程度の電流密度の条件下で行うようにする。また電 解メツキの際には、メツキ浴中で基板裏面側を陽極に対向させた状態で通電する。
[0057] 開口部閉塞メツキの後、無電解メツキ法にて、無電解メツキ銅層 5aを形成する。図 1 6に示すように、無電解メツキ銅層 5aは、貫通孔 3の側壁部のみならず、結晶化ガラ ス基板 21の表面にも堆積される。
[0058] 無電解メツキ銅層 5aを形成した後、図 17に示すように、結晶化ガラス基板 21の表 面側に堆積した無電解メツキ銅層 5aをラップ法等により除去する。引き続き行われる フィリングメツキの際に、結晶化ガラス基板 21の表面側に電解メツキ銅層 5bが堆積さ れるのを防止するためである。
[0059] 次いで、図 18および図 19に示すように、フィリングメツキにより、更に電解メツキ銅層
5bを形成し、先に貫通孔 3内部に形成されている無電解メツキ銅層 5aや電解メツキ 銅層 5bと共に、貫通孔 3を充填する。この際の電流密度条件は第 1の実施の形態の 場合と同様、 0. 2A/dm2-0. 8A/dm2程度の比較的低い電流密度の条件下で 行うようにする。また、この電解メツキの際には、メツキ浴中で基板表面側を陽極に対 向させた状態で通電する。フィリングメツキが終了した段階で、図 19に示したように、 電解メツキ銅層 5bは、基板表面側にも突出して形成されることがあるが、このような突 出部分はラップ法を用いて除去する。
[0060] 次いで、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電 解メツキ銅層 5b、スパッタ銅層 27cおよびスパッタクロム銅層 27bの銅をエッチングに より除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム 銅層 27bおよびスパッタクロム層 27aのクロムをエッチングにより除去する。このように 各金属層を除去することにより、図 20に示すように、結晶化ガラス基板 21の表裏面を 露出させるとともに、貫通孔 3が、無電解メツキ銅層 5aと電解メツキ銅層 5bで充填され た状態が得られる。
[0061] 以下、密着力強化層形成工程、配線形成工程を経ることにより、図 1に示したのと 同様の構成を有する両面配線ガラス基板を得ることができる。
なお、以上の第 1 ,第 2の実施の形態では、無電解メツキ法で形成する金属と電解 メツキ法で形成する金属が共に銅の場合について説明したが、例えば、電解メツキ法 で形成する金属は銅とし、無電解メツキ法で形成する金属はニッケノレ (Ni)やクロムに する、といったように、金属の種類を異ならせることも可能である。
[0062] 以下、実施例を用いて、本発明の実施の形態について具体的に説明する。なお、 以下に示すいずれの実施例においても、両面配線ガラス基板のコア基板となる感光 性ガラス基板として、 HOYA株式会社製 PEG3 (商品名）を用いた。この PEG3は、 S i〇 : 78. 0重量％, Li 0 : 10. 0重量％, Al O : 6. 0重量％, K 0 : 4. 0重量％, Na
〇：1. 0重量0ん ZnO : l . 0重量0ん Au : 0. 003重量0 /0， Ag : 0. 08重量0ん Ce〇
: 0. 08重量％の組成を有している。 実施例 1
[0063] 上記第 1の実施の形態の製造方法について具体的に説明する。その製造工程は、 前述したように、貫通孔形成工程、イオンブロッキング層形成工程、貫通孔充填工程 、密着力強化層形成工程、配線形成工程で構成されている。以下、工程順に詳細に 説明する。
[0064] (貫通孔形成工程）
感光性ガラス基板 2上にフォトマスクを密着させ、フォトマスクを通して貫通孔形成 部分に紫外線を照射し、露光部分に対応する潜像を形成した。フォトマスクには、石 英ガラス基板表面に、クロム/酸化クロム層で所望の貫通孔配列パターンが形成さ れたものを使用した。用いた光源はディープ UVランプで、照射エネルギーは 800mJ /cm2とした。その後、温度約 400°Cで熱処理を行って貫通孔形成部分を結晶化し 、露光結晶化部 3aを形成した（図 2)。露光結晶化部 3aを形成した後、希フッ化水素 酸 (約 10%溶液）を感光性ガラス基板 2の表裏面にスプレーして露光結晶化部 3aを 溶解除去し、直径約 50 / mの貫通孔 3を形成した（図 3)。
[0065] (イオンブロッキング層形成工程）
貫通孔 3が形成された感光性ガラス基板 2を約 20体積％の硫酸水溶液に浸漬しな がら、これに約 20Vのプラス電圧を約 10分間印加し、感光性ガラス基板 2に脱アル力 リ処理を施した。このときのマイナス電極にはステンレスを用いた。脱アルカリ処理を 施した後、通常の RFスパッタ装置を使用して、感光性ガラス基板 2の表裏面に膜厚 約 0. 05 z mの Si N膜を成膜してスパッタ窒化シリコン層 4aを形成した後、その上に 膜厚約 0. 05 111の31〇膜を成膜してスパッタ酸化シリコン層 4bを形成した（図 4)。
[0066] (貫通孔充填工程）
通常の DCスパッタ装置を使用して、スパッタ酸化シリコン層 4b上に膜厚約 0. 05 μ mのクロム膜を成膜してスパッタクロム層 17aを、このスパッタクロム層 17a上に膜厚約 0. 05 /i mのクロム銅合金膜（クロム：約 4%/銅：約 96 %)を成膜してスパッタクロム 銅層 17bを、さらにこのスパッタクロム銅層 17b上に膜厚約 1. 5 /i mの銅膜を成膜し てスパッタ銅層 17cを形成し、予備密着力強化層 17とした。なお、これらの金属膜は 、大気に暴露することなく連続成膜した（図 5)。 [0067] その後、無電解メツキ法によって膜厚約 0. 3 β mの銅膜を形成し、無電解メツキ銅 層 5aを形成した（図 6)。この無電解メツキプロセスは、前処理、ソフトエッチング、プレ ディップ、触媒付与、触媒活性化、無電解メツキの順に行った。
[0068] 前処理は、予備密着力強化層 17形成後の感光性ガラス基板 2を洗浄するためのも のであり、市販の洗浄液であるメルテックス社製のメルプレート PC—321を用いて洗 浄した。
[0069] ソフトエッチングは、予備密着力強化層 17表面に形成された酸化膜を除去するた めのものであり、市販のソフトエッチング液であるメルテックッス社製のェンプレート E _462を用いてソフトエッチングした。
[0070] プレディップは、次のプロセスの触媒浴を保護するために、予備密着力強化層 17 付きの感光性ガラス基板 2をプレディップ液に浸漬するものであり、プレディップ液と して市販のメルテックス社製のェンプレート PC— 236を用いた。
[0071] 触媒付与は、無電解メツキ銅を析出させるため、触媒を予備密着力強化層 17付き の感光性ガラス基板 2に吸着させるものであり、市販のメルテックッス社製のェンプレ ートァクチベータ一 444を用いて処理した。
[0072] 触媒活性化は、吸着させた触媒を活性化させるものであり、市販のメルテックッス社 製のェンプレート PA— 360を用いて処理した。
無電解メツキは、無電解メツキ銅層 5aを形成するためのものであり、メツキ液として、 市販のメルテックッス社製のメルプレート Cu— 390を用いた。
[0073] 無電解メツキ銅層 5aの形成後は、基板表面に粘着テープ 10を貼り付けて貫通孔 3 の基板表面側の開口部を塞いだ後（図 7)、開口部閉塞メツキにより銅膜を形成し、粘 着テープ 10が貼り付けられていない基板裏面側の貫通孔 3の開口部を電解メツキ銅 層 5bによって塞いだ（図 8)。用いた電解メツキ液は市販のもので、上村工業株式会 社製のレブコ 300 (商品名）で、硫酸銅系のメツキ液である。また、この電解メツキの際 の電流密度は 3A/dm2とし、メツキ浴中で基板裏面側を陽極に対向させた状態で通 電した。本条件下で、基板裏面の平坦部には膜厚 30 z mの電解メツキ銅層 5bが形 成された。
[0074] 開口部閉塞メツキ後、粘着テープ 10を剥がし、まず、粘着テープ 10を貼っていた 基板表面の無電解メツキ銅層 5aおよびスパッタ銅層 17cを、ラップ法によって機械的 に除去した。その後、スパッタクロム銅層 17bおよびスパッタクロム層 17aを、フエリシ アンィ匕カリウムを主成分とした薬品を用いてエッチングにより除去し、基板表面にィォ ンブロッキング層 4を露出させた。
[0075] その後、フィリングメツキによって更に電解メツキ銅層 5bを形成し、先に貫通孔 3内 部に形成されている電解メツキ銅層 5bと共に貫通孔 3を充填した（図 9，図 10)。この 際用いたメツキ液は、開口部閉塞メツキの際に用いたものと同様であるが、電流密度 は 0. 5A/dm2であり、貫通孔閉塞メツキの際の電流密度に比べて低い電流値に設 定した。またフィリングメツキの際には、メツキ浴中で基板表面側を陽極に対向させた 状態で通電した。
[0076] フィリングメツキ終了後、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形 成されている電解メツキ銅層 5b、無電解メツキ銅層 5a、スパッタ銅層 17cおよびスパ ッタクロム銅層 17bの銅をエッチングにより除去した後、フェリシアン化カリウムを主成 分とする薬品を用いて、スパッタクロム銅層 17bおよびスパッタクロム層 17aのクロムを エッチングにより除去した。これにより、イオンブロッキング層 4を基板表裏面に露出さ せるとともに、無電解メツキ銅層 5aおよび電解メツキ銅層 5bからなる金属銅の銅膜層 5で貫通孔 3を充填した（図 11)。
[0077] (密着力強化層形成工程）
通常のスパッタ装置を使用し、露出されたスパッタ酸化シリコン層 4b上に膜厚約 0. 05 μ mのクロム膜を成膜してスパッタクロム層 7aを、スパッタクロム層 7a上に膜厚約 0 . 05 /i mのクロム銅合金膜（クロム：約 4%/銅：約 96%)を成膜してスパッタクロム銅 層 7bを、スパッタクロム銅層 7b上に膜厚約 1. 5 x mの銅膜を成膜してスパッタ銅層 7 cを、それぞれ形成し、密着力強化層 7を形成した。なお、これらの膜は、大気に暴露 することなく連続成膜した。 （図 12)。
[0078] (配線形成工程）
電解メツキ法によって膜厚約 5 μ mの銅膜を形成し、配線となる銅膜層 6を形成した (図 13)。用いたメツキ液は、市販の硫酸銅メツキ液 (メルテックス社製力パーグリーム ST— 901)で、電流密度条件は 3AZ dm2とした。 [0079] 銅膜層 6の表面に、ポジ型の液状レジスト（シプレー社製マイクロポジット SJR5440 )をスピンナ一で約 10 μ mの厚さで塗布した後、所望の配線パターンが描画されたフ オトマスクを用いてマスクァライナーで露光した。この際の露光量は約 1000mj/cm2 とした。続いて、現像液 (シプレー社製現像液 2500)を用いて約 1分間室温でデイツ プ現像し、レジストパターンを形成した。その後、 40ボーメの塩ィ匕第二鉄溶液をスプ レーし、銅膜層 6、スパッタ銅層 7cおよびスパッタクロム銅層 7bの銅エッチングを行つ た後、レジストをアセトンによって除去した。続いて、エッチング後の銅膜層 6を金属レ ジストとして、フェリシアン化カリウムを主成分とする薬品を用いてスパッタクロム銅層 7 bおよびスパッタクロム層 7aのクロムエッチングを行レ、、線幅約 20 z m、間隔約 20 μ m、ランド幅約 120 μ mの配線パターンを形成した。
[0080] 以上の方法により、貫通孔 3が無電解メツキ法および電解メツキ法を併用して形成さ れた金属銅で充填された両面配線ガラス基板 1を得た（図 1)。
実施例 2
[0081] 本実施例は、実施例 1の貫通孔充填工程における無電解メツキ法の条件、および 無電解メツキ法で形成される金属種が異なるのみで、他の工程は実施例 1と同様で める。
本実施例においては、無電解メツキ法によって膜厚約 0. 3 x mのニッケノレ膜を形 成した。無電解メツキプロセスは、基本的に実施例 1に記載した前処理、ソフトエッチ ング、プレディップ、触媒付与、触媒活性化、無電解メツキの順に行うプロセスと同様 であるが、最後の無電解メツキの部分が異なり、ここではニッケル膜の無電解メツキ用 のメツキ液としてメルテックス社製のメルプレート NI— 865を用いた。
実施例 3
[0082] 本実施例は、上記第 2の実施の形態の製造方法の具体例である。その製造工程は 、前述したように、貫通孔形成工程、ガラス基板改質工程、貫通孔充填工程、密着力 強化層形成工程、配線形成工程で構成されている。これらの工程のうち、貫通孔形 成工程、密着力強化層形成工程および配線形成工程については、実施例 1と同じで あるので、以下、ガラス基板改質工程と貫通孔充填工程について詳細に説明する。
[0083] (ガラス基板改質工程） 貫通孔形成工程を経て、貫通孔 3が形成された感光性ガラス基板 2全体に紫外線 を約 700mj/cm2で照射し、その後、温度約 850°Cで約 2時間の熱処理を行った。 これにより、感光性ガラス基板 2全体を結晶化し、結晶化ガラス基板 21を形成した。
[0084] (貫通孔充填工程）
貫通孔充填工程では、まず、結晶化ガラス基板 21の裏面側に、通常のスパッタ装 置を用いて、膜厚約 0. 05 z mのクロム膜を成膜してスパッタクロム層 27aを形成し、 次いで、このスパッタクロム層 27a上に膜厚約 0. 05 μ mのクロム銅合金膜を成膜し てスパッタクロム銅層 27bを形成し、最後にスパッタクロム銅層 27b上に膜厚約 1. 5 μ mの銅膜を成膜してスパッタ銅層 27cを形成して、電極層 27を形成した（図 14)。 なお、これらの金属膜は、大気に暴露することなく連続成膜した。
[0085] 電極層 27の形成後は、開口部閉塞メツキによって電解メツキ銅層 5bを形成し、結 晶化ガラス基板 21の電極層 27形成面側にある貫通孔 3の開口部を塞レ、だ（図 15)。 この際の電解メツキ条件は、実施例 1に示した開口部閉塞メツキ条件と同じにした。
[0086] 開口部閉塞メツキ後、無電解メツキ法により貫通孔 3内部に無電解メツキ銅層 5aを 形成した。無電解メツキ条件は、実施例 1と同じにした。貫通孔 3内部の無電解メツキ 銅層 5aの膜厚は約 3 μ ΐηであった（図 16)。その後、ラップ法により、結晶化ガラス基 板 21の表面側、すなわち、電極層 27が形成されていない面側に付着した無電解メッ キ銅層 5aを除去した（図 17)。
[0087] 結晶化ガラス基板 21の表面側に付着した無電解メツキ銅層 5aを除去した後、フイリ ングメツキにより貫通孔 3内部に電解メツキ銅層 5bを形成していき、貫通孔 3を充填し た（図 18、 19)。この際のフィリングメツキ条件は、実施例 1におけるフィリングメツキ条 件と同じにした。基板表面側に突出した電解メツキ銅層 5b (図 19)は、ラップ法を用 いて除去した。
[0088] 次いで、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電 解メツキ銅層 5b、スパッタ銅層 27cおよびスパッタクロム銅層 27bの銅をエッチングに より除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム 銅層 17bおよびスパッタクロム層 17aのクロムをエッチングにより除去した。このように 各金属層を除去した後、電極層 27が形成されていた結晶化ガラス基板 21の面をラッ プすることにより、結晶化ガラス基板 21の表裏面に無電解メツキ銅層 5aまたは電解メ ツキ銅層 5bを露出させた（図 20)。
実施例 4
[0089] 本実施例は、実施例 3の貫通孔充填工程における無電解メツキ法の条件、および 無電解メツキ法で形成される金属種が異なるのみで、他の工程は実施例 3と同様で める。
本実施例においては、無電解メツキ法によって膜厚約 0. 3 μ ΐηのニッケル膜を形 成した。無電解メツキプロセスは、基本的に実施例 1に記載した前処理、ソフトエッチ ング、プレディップ、触媒付与、触媒活性化、無電解メツキの順に行うプロセスと同様 であるが、最後の無電解メツキの部分が異なり、ここではニッケル膜の無電解メツキ用 のメツキ液としてメルテックス社製のメルプレート NI— 865を用いた。
[0090] なお、以上の実施例では、開口部閉塞メツキとそれに引き続くフィリングメツキにお いて同一のメツキ液を用いたが、各々のメツキ過程について、より適したメツキ液、例 えば、メツキ液中のメツキ金属イオン濃度の異なるメツキ液等を用いることも可能であ る。
[0091] 以上説明したように、本発明の両面配線ガラス基板では、その表裏面を電気的に 接続するための貫通孔を金属で充填するようにしたので、基板表裏面を確実に導通 させることが可能になる。さらに、本発明の両面配線ガラス基板は、貫通孔の充填材 として従来のような樹脂を用いないので、基板全体としての高い耐熱性を実現するこ とができる。また、貫通孔への金属の充填にはメツキ法を用いるので、貫通孔を金属 で確実に充填することができる。本発明の両面配線ガラス基板により、電子部品等の 接続信頼性の高い高密度実装が実現可能になる。
[0092] なお、以上の説明では、両面配線ガラス基板の貫通孔に充填する金属として主に 銅を用いた場合を例にして述べたが、銅のほか、ニッケル、銀、金、白金 (Pt)、パラ ジゥム（Pd)、クロム、アルミニウム等、実装する電子部品等を接合するための温度以 上の耐熱性がある金属であれば問題なく用いることができる。また、このような金属を 2種以上選択して用いることもできる。このような金属の中で、特に銅はその融点の高 さ、抵抗の低さ、価格等の点から、貫通孔に充填する金属として好適である。また、貫 通孔に充填する金属の種類に応じ、電極層および密着力強化層の材質、層構造、 形成方法等は適宜変更することができる。
産業上の利用可能性
[0093] 本発明の貫通孔を金属で充填する両面配線ガラス基板の製造方法は、多層配線 基板にも適用可能であり、また、セラミック基板やガラスエポキシ基板をコア基板に用 いた両面配線基板あるいは多層配線基板にも適用可能である。
[0094] 上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が 当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用 例に限定されるものではなぐ対応するすべての変形例および均等物は、添付の請 求項およびその均等物による本発明の範囲とみなされる。
符号の説明
[0095] 1 両面配線ガラス基板
2 感光性ガラス基板
3 貫通孔
3a 露光結晶化部
4 イオンブロッキング層
4a スパッタ窒化シリコン層
4b スパッタ酸化シリコン層
5, 6 銅膜層
5a 無電解メツキ銅層
5b 電解メツキ銅層
7 密着力強化層
7a, 17a, 27a スノ ッタクロム層
7b, 17b、 27b スパッタクロム銅層
7c, 17c、 27c スノ ッタ ί同層
10 粘着テープ
17 予備密着力強化層
21 結晶化ガラス基板 電極層

Claims

請求の範囲
[1] ガラス基板の表裏面に形成された電気配線と、前記ガラス基板の表裏面に連通す る、金属が充填された貫通孔とを有し、前記ガラス基板の表裏面に形成された各前 記電気配線が、前記貫通孔に充填された金属を介して電気的に導通された両面配 線ガラス基板の製造方法であって、
前記ガラス基板に前記貫通孔を形成する第 1の工程と、
無電解メツキ法と電解メツキ法とを併用するメツキ法によって前記貫通孔内に金属を 充填する第 2の工程と、
を有することを特徴とする両面配線ガラス基板の製造方法。
[2] 前記貫通孔に充填する金属が、銅、ニッケル、金、銀、白金、パラジウム、クロム、ァ ノレミニゥムのいずれ力 1種または 2種以上からなることを特徴とする請求の範囲第 1項 記載の両面配線ガラス基板の製造方法。
[3] 前記ガラス基板には感光性ガラス基板が用レ、られ、
前記第 1の工程が、
前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が形成さ れるように露光する工程と、
露光した前記部分を熱処理して結晶化する工程と、
結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、
を有することを特徴とする請求の範囲第 1項記載の両面配線ガラス基板の製造方 法。
[4] 前記第 2の工程においては、
無電解メツキ法によって、前記貫通孔の中央部に前記ガラス基板の表裏面に連通 する空隙部を残存させつつ前記貫通孔の側壁部に金属を堆積した後、
電解メツキ法によって、前記ガラス基板の表裏面における前記空隙部の開口部の いずれか一方を金属で閉塞し、
その後、電解メツキ法によって、閉塞した一方の開口部から他方の開口部に向けて 前記空隙部内に金属を堆積して前記貫通孔内に金属を充填することを特徴とする請 求の範囲第 1項記載の両面配線ガラス基板の製造方法。
[5] 無電解メツキ法によって堆積する金属と、電解メツキ法によって堆積する金属とは、 異なる種類の金属であることを特徴とする請求の範囲第 4項記載の両面配線ガラス 基板の製造方法。
[6] 前記第 2の工程においては、
電解メツキ法によって、前記ガラス基板の表裏面における前記貫通孔の開口部の いずれか一方を金属で閉塞した後、
無電解メツキ法によって、前記貫通孔の中央部に空隙部を残存させつつ前記貫通 孔の側壁部に金属を堆積し、
その後、電解メツキ法によって、閉塞した一方の開口部から他方の開口部に向けて 前記空隙部内に金属を堆積して前記貫通孔内に金属を充填することを特徴とする請 求の範囲第 1項記載の両面配線ガラス基板の製造方法。
[7] 無電解メツキ法によって堆積する金属と、電解メツキ法によって堆積する金属とは、 異なる種類の金属であることを特徴とする請求の範囲第 6項記載の両面配線ガラス 基板の製造方法。
PCT/JP2004/012720 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法 WO2005027606A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005513846A JP4134172B2 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法
EP04772674.0A EP1667510B1 (en) 2003-09-09 2004-09-02 Method for manufacturing double-sided printed glass board
US11/370,241 US7993509B2 (en) 2003-09-09 2006-03-08 Manufacturing method of double-sided wiring glass substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003316133 2003-09-09
JP2003-316133 2003-09-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/370,241 Continuation US7993509B2 (en) 2003-09-09 2006-03-08 Manufacturing method of double-sided wiring glass substrate

Publications (1)

Publication Number Publication Date
WO2005027606A1 true WO2005027606A1 (ja) 2005-03-24

Family

ID=34308436

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2004/012719 WO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法
PCT/JP2004/012720 WO2005027606A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012719 WO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Country Status (7)

Country Link
US (2) US8002959B2 (ja)
EP (2) EP1667509A4 (ja)
JP (2) JPWO2005027605A1 (ja)
KR (2) KR100826067B1 (ja)
CN (2) CN100512603C (ja)
TW (2) TWI255677B (ja)
WO (2) WO2005027605A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2007103698A (ja) * 2005-10-05 2007-04-19 Fujikura Ltd 配線基板
WO2012169408A1 (ja) * 2011-06-08 2012-12-13 京セラ株式会社 回路基板およびこれを備える電子装置
JP5558614B1 (ja) * 2013-08-26 2014-07-23 清川メッキ工業株式会社 配線用基板の製造方法
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ スルーホールを充填してボイド及び他の欠陥を低減する方法
WO2019107251A1 (ja) * 2017-11-30 2019-06-06 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
JP2022553186A (ja) * 2019-10-14 2022-12-22 スリーディー グラス ソリューションズ，インク 高温プリント回路基板の基板
US11894594B2 (en) 2017-12-15 2024-02-06 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
US11929199B2 (en) 2014-05-05 2024-03-12 3D Glass Solutions, Inc. 2D and 3D inductors fabricating photoactive substrates

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667509A4 (en) * 2003-09-09 2009-05-20 Hoya Corp METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES
TWI335792B (en) * 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
EP2343402B1 (en) * 2008-09-30 2017-08-02 FUJIFILM Corporation Electrolytic treatment method and electrolytic treatment device
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5012759B2 (ja) * 2008-10-24 2012-08-29 大日本印刷株式会社 貫通電極基板の製造方法
KR100941691B1 (ko) 2009-04-10 2010-02-12 (주)제이스 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩
KR101009118B1 (ko) 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
DE102010055189B4 (de) 2010-12-20 2023-11-09 Volkswagen Aktiengesellschaft Ölhobel sowie Verbrennungsmotor mit Ölhobel
CN102917530B (zh) * 2011-08-01 2016-01-06 富士康(昆山)电脑接插件有限公司 具有导电线路的玻璃板及其制造方法
JP2013077808A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077809A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013080904A (ja) 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
KR20140016150A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9340451B2 (en) 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
CN104362135A (zh) * 2014-11-05 2015-02-18 共青城超群科技股份有限公司 一种高散热有机树脂覆铜板
JP6307167B2 (ja) * 2015-05-31 2018-04-04 清川メッキ工業株式会社 配線用基板の製造方法
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
CN106102336B (zh) * 2016-06-27 2018-08-28 沪士电子股份有限公司 一种以空气保护高速传输线路信号稳定性的方法
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
CN106686910A (zh) * 2017-03-20 2017-05-17 广东欧珀移动通信有限公司 线路板制作方法、线路板及终端
CN107994023B (zh) * 2017-11-16 2021-01-26 长江存储科技有限责任公司 超细孔结构的制成工艺
WO2019136024A1 (en) * 2018-01-04 2019-07-11 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
WO2019204207A1 (en) * 2018-04-18 2019-10-24 Corning Incorporated Systems and methods for forming direct drive microled displays
JP6840403B2 (ja) * 2019-05-24 2021-03-10 株式会社Ｎｓｃ 平面ガラスアンテナおよびその製造方法
DE102020133220B3 (de) * 2020-12-11 2022-02-17 I.T.C.Intercircuit Electronic GmbH Verfahren zum Füllen von mindestens einem in einer Leiterplatte ausgebildeten Loch, derart gefüllte Leiterplatte und Fahrzeug, welches eine solche Leiterplatte aufweist
CN114096056B (zh) * 2021-12-06 2022-10-14 福莱盈电子股份有限公司 使用玻璃板制作pcb板的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128699A (ja) 1986-11-19 1988-06-01 株式会社日立製作所 感光性ガラス−セラミツク多層配線基板
JPH06275954A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd 多層配線基板の製造方法
JPH11177200A (ja) * 1997-12-05 1999-07-02 Toshiba Corp 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000133945A (ja) * 1998-10-26 2000-05-12 Ibiden Co Ltd プリント配線板の製造方法
JP2001044639A (ja) 1999-05-27 2001-02-16 Hoya Corp 多層プリント配線板及びその製造方法
JP2003060330A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールのスミア除去方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646572A (en) * 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
JPH03203341A (ja) * 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
US5262041A (en) * 1992-12-11 1993-11-16 Shipley Company Inc. Additive plating process
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
DE19650881C2 (de) * 1996-12-07 1999-04-08 Schwerionenforsch Gmbh Verfahren zur Herstellung von in z-Richtung elektrisch leitfähiger und in x/y-Richtung isolierender Folien aus Kunststoff
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
EP1667509A4 (en) * 2003-09-09 2009-05-20 Hoya Corp METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128699A (ja) 1986-11-19 1988-06-01 株式会社日立製作所 感光性ガラス−セラミツク多層配線基板
JPH06275954A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd 多層配線基板の製造方法
JPH11177200A (ja) * 1997-12-05 1999-07-02 Toshiba Corp 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000133945A (ja) * 1998-10-26 2000-05-12 Ibiden Co Ltd プリント配線板の製造方法
JP2001044639A (ja) 1999-05-27 2001-02-16 Hoya Corp 多層プリント配線板及びその製造方法
JP2003060330A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールのスミア除去方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1667510A4

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2007103698A (ja) * 2005-10-05 2007-04-19 Fujikura Ltd 配線基板
WO2012169408A1 (ja) * 2011-06-08 2012-12-13 京セラ株式会社 回路基板およびこれを備える電子装置
JP5349714B2 (ja) * 2011-06-08 2013-11-20 京セラ株式会社 回路基板およびこれを備える電子装置
US9820379B2 (en) 2011-06-08 2017-11-14 Kyocera Corporation Circuit board and electronic device including same
JP5558614B1 (ja) * 2013-08-26 2014-07-23 清川メッキ工業株式会社 配線用基板の製造方法
US11929199B2 (en) 2014-05-05 2024-03-12 3D Glass Solutions, Inc. 2D and 3D inductors fabricating photoactive substrates
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ スルーホールを充填してボイド及び他の欠陥を低減する方法
WO2019107251A1 (ja) * 2017-11-30 2019-06-06 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US11894594B2 (en) 2017-12-15 2024-02-06 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
JP2022553186A (ja) * 2019-10-14 2022-12-22 スリーディー グラス ソリューションズ，インク 高温プリント回路基板の基板
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction

Also Published As

Publication number Publication date
EP1667509A4 (en) 2009-05-20
TW200514488A (en) 2005-04-16
KR20060054454A (ko) 2006-05-22
US20060201201A1 (en) 2006-09-14
CN1849856B (zh) 2011-06-15
JPWO2005027605A1 (ja) 2007-11-15
TWI247567B (en) 2006-01-11
TW200517034A (en) 2005-05-16
CN100512603C (zh) 2009-07-08
KR100826068B1 (ko) 2008-04-29
US20060201818A1 (en) 2006-09-14
US7993509B2 (en) 2011-08-09
US8002959B2 (en) 2011-08-23
TWI255677B (en) 2006-05-21
KR100826067B1 (ko) 2008-04-29
EP1667510A4 (en) 2009-05-20
EP1667509A1 (en) 2006-06-07
EP1667510B1 (en) 2013-11-06
CN1849856A (zh) 2006-10-18
WO2005027605A1 (ja) 2005-03-24
CN1849857A (zh) 2006-10-18
KR20060058128A (ko) 2006-05-29
JPWO2005027606A1 (ja) 2007-11-15
EP1667510A1 (en) 2006-06-07
JP4134172B2 (ja) 2008-08-13

Similar Documents

Publication Publication Date Title
JP4134172B2 (ja) 両面配線ガラス基板の製造方法
JP2001044639A (ja) 多層プリント配線板及びその製造方法
JP2013077807A (ja) 基板製造方法および配線基板の製造方法
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
KR20060030310A (ko) 인쇄회로기판 및 그 제조방법
JP2003204152A (ja) 両面配線板の製造方法
US4968398A (en) Process for the electrolytic removal of polyimide resins
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2005086026A (ja) 両面配線ガラス基板およびその製造方法
JPH0745948A (ja) 多層配線板及びその製造方法
JPH11121905A (ja) プリント配線板およびその製造方法
JP2002124765A (ja) プリント配線板の製造方法
JP2001196252A (ja) 電子デバイスの製造方法
JPH05235519A (ja) 配線板の製造法
JPH0563340A (ja) 機能素子を有する配線板の製造法
JPH0823166A (ja) 多層配線基板の製造方法
JPH0481877B2 (ja)
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JPH081987B2 (ja) 配線板の製造法
JP4186394B2 (ja) フィルムキャリア及びその製造方法
JPH11121926A (ja) 多層プリント配線板およびその製造方法
JPH10126057A (ja) 多層配線板の製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板，及びそれを用いた半導 体装置
JP2001077513A (ja) 被膜配線の形成方法と配線基板
JPH1187926A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480025925.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005513846

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1026/DELNP/2006

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2004772674

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067004701

Country of ref document: KR

Ref document number: 11370241

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067004701

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004772674

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11370241

Country of ref document: US