JPH0823166A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH0823166A JPH0823166A JP15441594A JP15441594A JPH0823166A JP H0823166 A JPH0823166 A JP H0823166A JP 15441594 A JP15441594 A JP 15441594A JP 15441594 A JP15441594 A JP 15441594A JP H0823166 A JPH0823166 A JP H0823166A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- wiring
- plating
- via stud
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、薄膜多層配線基板を製造する技術関
し、その目的は、密着力低下に伴うクラックの発生を防
止した製造方法を提供することにある。 【構成】パターン化された穴、溝あるいはその両方をも
つ導体表面に金属膜を形成した後、プラズマエッチング
法により導体表面のみを露出させ、保護膜を形成する。
その際プラズマエッチング法として、Ｏ2アッシャを用
いる。 【効果】密着力の低下要因となる導体層と絶縁層との反
応が防止でき、クラック発生防止に効果がある。
し、その目的は、密着力低下に伴うクラックの発生を防
止した製造方法を提供することにある。 【構成】パターン化された穴、溝あるいはその両方をも
つ導体表面に金属膜を形成した後、プラズマエッチング
法により導体表面のみを露出させ、保護膜を形成する。
その際プラズマエッチング法として、Ｏ2アッシャを用
いる。 【効果】密着力の低下要因となる導体層と絶縁層との反
応が防止でき、クラック発生防止に効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、高集積ＬＳＩ等を実装
する多層配線基板およびその製造方法に関する。
する多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】配線基板あるいはＬＳＩの配線における
スルーホールの接続は、一般にはポリイミド等の絶縁層
にあけられたスルーホールにめっき、スパッタリング及
びＣＶＤ等を用いて金属を析出させることにより行われ
ている。例えばフォトレジストを用いた選択めっき法に
より、配線とビアスタッドを形成した後再び絶縁層を形
成し、平面研磨により絶縁層の凸凹の平坦化とビアスタ
ッドの頭出しを行う方法が、特開平３−６０１８８号公
報に述べられている。
スルーホールの接続は、一般にはポリイミド等の絶縁層
にあけられたスルーホールにめっき、スパッタリング及
びＣＶＤ等を用いて金属を析出させることにより行われ
ている。例えばフォトレジストを用いた選択めっき法に
より、配線とビアスタッドを形成した後再び絶縁層を形
成し、平面研磨により絶縁層の凸凹の平坦化とビアスタ
ッドの頭出しを行う方法が、特開平３−６０１８８号公
報に述べられている。
【０００３】
【発明が解決しようとする課題】絶縁層にポリイミド、
導体層に銅を使用した場合、後工程の熱処理プロセスに
おいて、ポリイミドと銅とが反応し反応層が形成される
ことが知られている。この反応層はポリイミドと銅との
密着性を低下させるため、上記平面研磨の際のクラック
発生原因と考えられている。
導体層に銅を使用した場合、後工程の熱処理プロセスに
おいて、ポリイミドと銅とが反応し反応層が形成される
ことが知られている。この反応層はポリイミドと銅との
密着性を低下させるため、上記平面研磨の際のクラック
発生原因と考えられている。
【０００４】そこで本発明では、ビアスタッド表面に保
護層を形成し、銅とポリイミドとの密着力低下要因を除
去することで高信頼の接続を提供することを目的とす
る。
護層を形成し、銅とポリイミドとの密着力低下要因を除
去することで高信頼の接続を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】前記の目的は、フォトレ
ジスト等の絶縁層にあけられたビアスタッドに、電気銅
めっき或いは無電解銅めっき等で金属を析出させた後、
Ｏ2アッシャ等のプラズマエッチングを行うと、プラズ
マに面する導体が発熱しその結果導体周辺のレジストの
みが加速度的にエッチングされることを見出した。そこ
でレジスト剥離前に、ビアスタッド等の導体表面のみを
選択的に露出させ、絶縁体と反応しない導体で保護膜を
形成することで、密着性低下により発生するクラックを
防止できる。
ジスト等の絶縁層にあけられたビアスタッドに、電気銅
めっき或いは無電解銅めっき等で金属を析出させた後、
Ｏ2アッシャ等のプラズマエッチングを行うと、プラズ
マに面する導体が発熱しその結果導体周辺のレジストの
みが加速度的にエッチングされることを見出した。そこ
でレジスト剥離前に、ビアスタッド等の導体表面のみを
選択的に露出させ、絶縁体と反応しない導体で保護膜を
形成することで、密着性低下により発生するクラックを
防止できる。
【０００６】また保護膜としてポリイミド等の有機樹脂
と反応しないクロム、ニッケル或いはコバルト等の金属
を被覆することで達成される。
と反応しないクロム、ニッケル或いはコバルト等の金属
を被覆することで達成される。
【０００７】
【作用】導体層と有機樹脂等の絶縁層からなる薄膜多層
基板に、Ｏ2アッシャ等のプラズマエッチングを施す
と、プラズマに接した導体面が発熱し、導体周辺の絶縁
層も加熱するためにエッチング速度が著しく加速され
る。この現象を利用しビアスタッド等の導体表面をレジ
スト剥離前に選択的にエッチングすることで露出させ、
めっき等の手段により保護膜を形成することで、導体層
と絶縁層との密着性を高め、平面研磨時に発生するクラ
ックを防止することができた。
基板に、Ｏ2アッシャ等のプラズマエッチングを施す
と、プラズマに接した導体面が発熱し、導体周辺の絶縁
層も加熱するためにエッチング速度が著しく加速され
る。この現象を利用しビアスタッド等の導体表面をレジ
スト剥離前に選択的にエッチングすることで露出させ、
めっき等の手段により保護膜を形成することで、導体層
と絶縁層との密着性を高め、平面研磨時に発生するクラ
ックを防止することができた。
【０００８】
【実施例】本実施例を図１Ａ〜Ｇを用いて説明する。
【０００９】まずセラミック基板、ガラス基板或いは有
機樹脂製基板１１上に電気めっきの際の給電層に用いる
下地層となるＣｒ／Ｃｕ／Ｃｒの積層膜１２を連続蒸着
により形成した（図１Ａ）。さらに有機樹脂から成る誘
電体膜１３を成膜した。誘電体膜としてはフォトレジス
トを用いた。次に該誘電体膜にホトリソ工程による微細
穴や溝のパターン加工を施した。有機樹脂膜の加工後の
断面状態が図１Ｂである。連続蒸着法としては、ＥＢ蒸
着やスパッタリングが可能であるが、密着力の観点から
スパッタリングが好ましい。特に面内に存在する無数の
ビア全てのコンタクト抵抗を確実に低減し、コンタクト
不良を皆無とするためには、ビア穴底のクリーニングは
必須である。また密着層であるＣｒの膜厚は３００〜
１，５００Å程度が望ましく、給電層に用いるＣｕの膜
厚は１，０００〜１０，０００Å程度が望ましい。
機樹脂製基板１１上に電気めっきの際の給電層に用いる
下地層となるＣｒ／Ｃｕ／Ｃｒの積層膜１２を連続蒸着
により形成した（図１Ａ）。さらに有機樹脂から成る誘
電体膜１３を成膜した。誘電体膜としてはフォトレジス
トを用いた。次に該誘電体膜にホトリソ工程による微細
穴や溝のパターン加工を施した。有機樹脂膜の加工後の
断面状態が図１Ｂである。連続蒸着法としては、ＥＢ蒸
着やスパッタリングが可能であるが、密着力の観点から
スパッタリングが好ましい。特に面内に存在する無数の
ビア全てのコンタクト抵抗を確実に低減し、コンタクト
不良を皆無とするためには、ビア穴底のクリーニングは
必須である。また密着層であるＣｒの膜厚は３００〜
１，５００Å程度が望ましく、給電層に用いるＣｕの膜
厚は１，０００〜１０，０００Å程度が望ましい。
【００１０】次に電気銅めっき法により、ビア穴を充填
したのが図１Ｃである。電気銅めっき液としては、硫酸
銅めっき液、ピロリン酸銅めっき液或いはシアン化銅め
っき液等が使用可能である。また該ビア充填には電気め
っき法の他に、無電解めっき法でも差し支えない。但し
めっき液のｐＨがアルカリ性であるほど、レジストがめ
っき液中に溶解しめっき液分解を引き起こす要因になる
ので、注意を要する。図１ＤはＯ2アッシャ後の基板断
面図である。ビアスタッド周辺のみのレジストのプラズ
マエッチング速度が速いため、ビア表面部が露出する。
したのが図１Ｃである。電気銅めっき液としては、硫酸
銅めっき液、ピロリン酸銅めっき液或いはシアン化銅め
っき液等が使用可能である。また該ビア充填には電気め
っき法の他に、無電解めっき法でも差し支えない。但し
めっき液のｐＨがアルカリ性であるほど、レジストがめ
っき液中に溶解しめっき液分解を引き起こす要因になる
ので、注意を要する。図１ＤはＯ2アッシャ後の基板断
面図である。ビアスタッド周辺のみのレジストのプラズ
マエッチング速度が速いため、ビア表面部が露出する。
【００１１】次に脱脂及び酸洗浄等の一連のめっき前処
理を行なった後、図１Ｅに示すように無電解クロムめっ
きを施し保護膜を形成した。電気クロムめっきを用いて
も差し支えない。また保護膜として無電解コバルトめっ
き或いは電気コバルトめっきも有効である。さらにクロ
メート処理による保護膜形成も可能である。保護膜の膜
厚は、１，０００〜１０，０００Å程度が望ましい。
理を行なった後、図１Ｅに示すように無電解クロムめっ
きを施し保護膜を形成した。電気クロムめっきを用いて
も差し支えない。また保護膜として無電解コバルトめっ
き或いは電気コバルトめっきも有効である。さらにクロ
メート処理による保護膜形成も可能である。保護膜の膜
厚は、１，０００〜１０，０００Å程度が望ましい。
【００１２】図１Ｆはレジスト剥離後、有機樹脂膜を塗
布した断面図である。有機樹脂膜としては、ポリイミ
ド、エポキシ樹脂、感光性ポリイミド或いは感光性エポ
キシ樹脂等が使用可能である。これらの有機樹脂膜の塗
布は、遠心力を利用したスピンナー装置等で塗布する。
次にビアスタッドの頭出しを行なうために研磨を行な
う。研磨方法には機械研磨、化学機械研磨、或いはエッ
チング等が使用可能である。研磨後平坦化した基板の断
面図を図１Ｇに示す。この研磨工程後、本発明による保
護膜形成プロセスを施した基板には、ビアスタッドと該
有機樹脂の絶縁層との密着は良好で、クラックは発生し
ていなかったが、保護膜形成を行なっていない基板に
は、ビアスタッド周辺の絶縁層にクラックが発生してお
り、密着不良であった。
布した断面図である。有機樹脂膜としては、ポリイミ
ド、エポキシ樹脂、感光性ポリイミド或いは感光性エポ
キシ樹脂等が使用可能である。これらの有機樹脂膜の塗
布は、遠心力を利用したスピンナー装置等で塗布する。
次にビアスタッドの頭出しを行なうために研磨を行な
う。研磨方法には機械研磨、化学機械研磨、或いはエッ
チング等が使用可能である。研磨後平坦化した基板の断
面図を図１Ｇに示す。この研磨工程後、本発明による保
護膜形成プロセスを施した基板には、ビアスタッドと該
有機樹脂の絶縁層との密着は良好で、クラックは発生し
ていなかったが、保護膜形成を行なっていない基板に
は、ビアスタッド周辺の絶縁層にクラックが発生してお
り、密着不良であった。
【００１３】以下本発明の図１Ｅに示した保護膜形成プ
ロセス法において、実施例１〜３には電気Ｃｒめっき法
を用いた場合、実施例４には無電解Ｃｏめっき法を用い
た場合、実施例５〜７には無電解Ｎｉめっき法を用いた
場合、実施例８および９には電気Ｎｉめっき法を用いた
場合、さらに実施例１０および１１にはクロメート処理
を行なった場合のそれぞれの液組成及び処理条件につい
て表１〜表５にまとめた。
ロセス法において、実施例１〜３には電気Ｃｒめっき法
を用いた場合、実施例４には無電解Ｃｏめっき法を用い
た場合、実施例５〜７には無電解Ｎｉめっき法を用いた
場合、実施例８および９には電気Ｎｉめっき法を用いた
場合、さらに実施例１０および１１にはクロメート処理
を行なった場合のそれぞれの液組成及び処理条件につい
て表１〜表５にまとめた。
【００１４】
【表１】
【００１５】
【表２】
【００１６】
【表３】
【００１７】
【表４】
【００１８】
【表５】
【００１９】
【発明の効果】本発明によれば、薄膜多層回路において
導体層表面に保護膜を形成することにより絶縁層との反
応が抑制できるので、導体層と絶縁層との密着力の高い
薄膜多層回路基板が実現された。
導体層表面に保護膜を形成することにより絶縁層との反
応が抑制できるので、導体層と絶縁層との密着力の高い
薄膜多層回路基板が実現された。
【００２０】また保護膜形成にはＯ2アッシャを用いる
ので、絶縁層剥離工程前に行なうことが可能である。こ
のため保護膜形成時にビアスタッド表面或いは配線表面
の絶縁層剥離液等による汚染もなく、密着力に優れた保
護膜が形成できた。
ので、絶縁層剥離工程前に行なうことが可能である。こ
のため保護膜形成時にビアスタッド表面或いは配線表面
の絶縁層剥離液等による汚染もなく、密着力に優れた保
護膜が形成できた。
【図１】本発明の薄膜配線形成プロセスを示す図であ
る。
る。
１１…基板、 １２…電気めっき用下地膜、 １３…有機樹脂絶縁膜（１）、 １４…ビアスタッド穴、 １５…電気めっき導体、 １６…保護膜、 １７…有機樹脂絶縁膜（２）［溝パターン形成後］。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/28 Ｂ 3/42 Ａ 7511−4Ｅ // Ｃ２３Ｃ 18/36 22/24 28/00 Ｅ Ｃ２５Ｄ 3/06 3/12 １０１ １０２ (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 福島 誠 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (6)
- 【請求項１】基板上に導体層と絶縁層とを交互に積層し
て多層配線基板の導体配線を形成する多層配線基板の製
造方法において、パターニングされたビアスタッド、配
線あるいはその両方に対して選択的に保護膜を形成する
工程を含むことを特徴とする多層配線基板の製造方法。 - 【請求項２】前記保護膜がビアスタッド、配線あるいは
その両方と絶縁体との反応を阻止し、導体と絶縁体との
高信頼の接続を得ることを特徴とする請求項１記載の多
層配線基板の製造方法。 - 【請求項３】前記ビアスタッド、配線あるいはその両方
に対して絶縁層を剥離する前に保護膜を形成する工程を
含むことを特徴とする請求項１または請求項２記載の多
層配線基板の製造方法。 - 【請求項４】前記ビアスタッドあるいは配線に保護膜を
形成するために、保護膜形成面の絶縁体のみを選択的に
除去する方法として、Ｏ2アッシャを用いることを特徴
とする請求項１または請求項２記載の多層配線基板の製
造方法。 - 【請求項５】前記ビアスタッドおよび配線が銅で形成さ
れ、かつ電気銅めっきあるいは無電解銅めっきをおこな
って前記ビアスタッドおよび配線を形成する工程からな
ることを特徴とする請求項１または請求項２記載の多層
配線基板の製造方法。 - 【請求項６】前記ビアスタッドあるいは配線の保護膜を
形成する工程において、該保護膜がクロム、ニッケル、
コバルトのうち少なくとも一種以上で形成され、かつ該
保護膜が電気めっき法、無電解めっき法あるいはクロメ
ート処理法の少なくとも一方法で形成することを特徴と
する請求項１または請求項２記載の多層配線基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15441594A JPH0823166A (ja) | 1994-07-06 | 1994-07-06 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15441594A JPH0823166A (ja) | 1994-07-06 | 1994-07-06 | 多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823166A true JPH0823166A (ja) | 1996-01-23 |
Family
ID=15583665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15441594A Pending JPH0823166A (ja) | 1994-07-06 | 1994-07-06 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823166A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10219465A (ja) * | 1997-02-05 | 1998-08-18 | Hitachi Chem Co Ltd | 無電解めっき方法 |
| KR20030095758A (ko) * | 2002-06-14 | 2003-12-24 | 주식회사 심텍 | 비어 스터드 형성방법 |
| WO2004014114A1 (ja) * | 2002-07-31 | 2004-02-12 | Sony Corporation | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 |
| JP2015161000A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 電気めっき浴及び電気めっき方法 |
-
1994
- 1994-07-06 JP JP15441594A patent/JPH0823166A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10219465A (ja) * | 1997-02-05 | 1998-08-18 | Hitachi Chem Co Ltd | 無電解めっき方法 |
| KR20030095758A (ko) * | 2002-06-14 | 2003-12-24 | 주식회사 심텍 | 비어 스터드 형성방법 |
| WO2004014114A1 (ja) * | 2002-07-31 | 2004-02-12 | Sony Corporation | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 |
| CN100452342C (zh) * | 2002-07-31 | 2009-01-14 | 索尼株式会社 | 制造内置器件的基板的方法 |
| US7874066B2 (en) | 2002-07-31 | 2011-01-25 | Sony Corporation | Method of manufacturing a device-incorporated substrate |
| US8146243B2 (en) | 2002-07-31 | 2012-04-03 | Sony Corporation | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board |
| JP2015161000A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 電気めっき浴及び電気めっき方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7523548B2 (en) | Method for producing a printed circuit board | |
| US4582564A (en) | Method of providing an adherent metal coating on an epoxy surface | |
| US5284548A (en) | Process for producing electrical circuits with precision surface features | |
| US4770900A (en) | Process and laminate for the manufacture of through-hole plated electric printed-circuit boards | |
| JP5392732B2 (ja) | 銅表面の対樹脂接着層、配線基板および接着層形成方法 | |
| US6515233B1 (en) | Method of producing flex circuit with selectively plated gold | |
| US6383401B1 (en) | Method of producing flex circuit with selectively plated gold | |
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| JP2002246744A (ja) | 導体形成方法およびこれを用いた多層配線基板製造方法 | |
| JPH07147483A (ja) | プリント配線板及びその製造方法 | |
| JPH0823166A (ja) | 多層配線基板の製造方法 | |
| JP2004009357A (ja) | 金属蒸着／金属メッキ積層フィルム及びこれを用いた電子部品 | |
| JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| KR20070044165A (ko) | Ｃｃｌ 베이스 필름 및 이를 이용한 전자부품 실장용캐리어 테이프 제조 방법 | |
| JPH0745948A (ja) | 多層配線板及びその製造方法 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| JPH08250857A (ja) | 多層配線基板の製造方法 | |
| JPH081988B2 (ja) | 配線板の製造法 | |
| JPH081987B2 (ja) | 配線板の製造法 | |
| JPH11266069A (ja) | 転写用部材の製造方法及び転写用部材 | |
| JPH10190183A (ja) | メッキされた抵抗器を有するプリント回路板の製法 | |
| JPH06314724A (ja) | 半導体素子搭載用両面配線基板，及びそれを用いた半導 体装置 | |
| JPH11284316A (ja) | 配線基板の導体パタ―ン形成方法 | |
| JPH06260762A (ja) | 多層配線基板の製造方法 |