JP2001044639A - 多層プリント配線板及びその製造方法 - Google Patents
多層プリント配線板及びその製造方法Info
- Publication number
- JP2001044639A JP2001044639A JP2000149570A JP2000149570A JP2001044639A JP 2001044639 A JP2001044639 A JP 2001044639A JP 2000149570 A JP2000149570 A JP 2000149570A JP 2000149570 A JP2000149570 A JP 2000149570A JP 2001044639 A JP2001044639 A JP 2001044639A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer printed
- wiring board
- glass substrate
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 微細な配線パターンの形成を可能とし、配線
パターンの高密度化を実現する。 【解決手段】 銅膜層６と熱膨張係数の近い感光性ガラ
ス２をコア基板として用い、感光性ガラス２にフォトリ
ソグラフィーによってスルーホール３を形成し、感光性
ガラス２からのアルカリ金属イオンの漏洩を防ぐスパッ
タ酸化シリコン層４ａ及びスパッタ窒化シリコン層４ｂ
を形成し、銅膜層６とスパッタ酸化シリコン層４ａとの
膜密着強度を高めるスパッタクロム層５ａ、スパッタク
ロム銅層５ｂ、スパッタ銅層５ｃを形成し、銅膜層６を
１μｍ〜２０μｍの薄さで形成し、スルーホール３の内
部に樹脂８を充填し、エッチングにより配線層のパター
ン形成を行った後、絶縁層１０を形成し、表面を表面処
理層１２及びカバーコート１３で被覆する。
パターンの高密度化を実現する。 【解決手段】 銅膜層６と熱膨張係数の近い感光性ガラ
ス２をコア基板として用い、感光性ガラス２にフォトリ
ソグラフィーによってスルーホール３を形成し、感光性
ガラス２からのアルカリ金属イオンの漏洩を防ぐスパッ
タ酸化シリコン層４ａ及びスパッタ窒化シリコン層４ｂ
を形成し、銅膜層６とスパッタ酸化シリコン層４ａとの
膜密着強度を高めるスパッタクロム層５ａ、スパッタク
ロム銅層５ｂ、スパッタ銅層５ｃを形成し、銅膜層６を
１μｍ〜２０μｍの薄さで形成し、スルーホール３の内
部に樹脂８を充填し、エッチングにより配線層のパター
ン形成を行った後、絶縁層１０を形成し、表面を表面処
理層１２及びカバーコート１３で被覆する。
Description
【０００１】
【発明の属する技術分野】本発明は多層配線パターンを
備える多層プリント配線板及びその製造方法に関し、特
に高密度の配線パターン形成が可能な多層プリント配線
板及びその製造方法に関する。
備える多層プリント配線板及びその製造方法に関し、特
に高密度の配線パターン形成が可能な多層プリント配線
板及びその製造方法に関する。
【０００２】
【従来の技術】近年、多層配線板上に複数のＬＳＩをベ
アチップで高密度実装したＭＣＭ（Multi Chip Modul
e）の普及が進んでいる。ＭＣＭは、ノート型パソコ
ン、携帯電話をはじめとする様々なＯＡ機器、移動体通
信機器、産業機器等に利用され、これらの小型・軽量化
に大きく貢献している。ノート型パソコン及び携帯電話
等の分野では、今後もさらなる小型・軽量化が進むもの
と思われ、これらに対応するＭＣＭにもさらなる小型化
が必要とされていくことは必須である。
アチップで高密度実装したＭＣＭ（Multi Chip Modul
e）の普及が進んでいる。ＭＣＭは、ノート型パソコ
ン、携帯電話をはじめとする様々なＯＡ機器、移動体通
信機器、産業機器等に利用され、これらの小型・軽量化
に大きく貢献している。ノート型パソコン及び携帯電話
等の分野では、今後もさらなる小型・軽量化が進むもの
と思われ、これらに対応するＭＣＭにもさらなる小型化
が必要とされていくことは必須である。
【０００３】ＭＣＭを小型化する要素としては、実装さ
れるＬＳＩの小型化、配線パターンの高密度化等があ
る。ＬＳＩとしてフリップチップを用いる場合、そのパ
ッドピッチは、将来的に０．０７ｍｍ程度までなるとい
われており、このようなフリップチップを実装する多層
配線板についても、このようなパッドパターンの微細化
に対応した高密度配線パターン形成が必要となる。
れるＬＳＩの小型化、配線パターンの高密度化等があ
る。ＬＳＩとしてフリップチップを用いる場合、そのパ
ッドピッチは、将来的に０．０７ｍｍ程度までなるとい
われており、このようなフリップチップを実装する多層
配線板についても、このようなパッドパターンの微細化
に対応した高密度配線パターン形成が必要となる。
【０００４】一般に、このような多層配線板としては、
セラミック素材を用いたセラミック配線板及びガラスエ
ポキシ等を用いたビルドアップ配線板が知られている。
セラミック配線板の製造にはグリーンシートが用いら
れ、そこにパンチング処理を行うことによりスルーホー
ルが形成される。また、配線パターンの形成は、グリー
ンシートに導電性インクを印刷することによって行う。
そして、このようにスルーホール及び配線パターンが形
成されたグリーンシートを多数枚重ね合わせ、高温・高
圧化で焼結させることにより、配線パターンが積層され
た配線板が形成される。一方、ビルドアップ配線板の製
造には、銅張りしたガラスエポキシを出発材料として用
い、そこにドリルでスルーホールを形成した後、メッキ
処理を行うことによってスルーホール内壁に導電層を形
成し、表裏面の導電接続を行う。その後、配線パターン
の形成を行い（以下コア層）、その配線済み材料の片面
或いは両面に有機系の絶縁層（以下ビルドアップ層）を
形成する。そして、各層の接続部分にあたるビルドアッ
プ層のみをレーザやエッチング等で除去し、メッキを使
用して各層間を接続することによって多層化した配線板
を形成する。
セラミック素材を用いたセラミック配線板及びガラスエ
ポキシ等を用いたビルドアップ配線板が知られている。
セラミック配線板の製造にはグリーンシートが用いら
れ、そこにパンチング処理を行うことによりスルーホー
ルが形成される。また、配線パターンの形成は、グリー
ンシートに導電性インクを印刷することによって行う。
そして、このようにスルーホール及び配線パターンが形
成されたグリーンシートを多数枚重ね合わせ、高温・高
圧化で焼結させることにより、配線パターンが積層され
た配線板が形成される。一方、ビルドアップ配線板の製
造には、銅張りしたガラスエポキシを出発材料として用
い、そこにドリルでスルーホールを形成した後、メッキ
処理を行うことによってスルーホール内壁に導電層を形
成し、表裏面の導電接続を行う。その後、配線パターン
の形成を行い（以下コア層）、その配線済み材料の片面
或いは両面に有機系の絶縁層（以下ビルドアップ層）を
形成する。そして、各層の接続部分にあたるビルドアッ
プ層のみをレーザやエッチング等で除去し、メッキを使
用して各層間を接続することによって多層化した配線板
を形成する。
【０００５】
【発明が解決しようとする課題】しかし、セラミック配
線板の場合、グリーンシートへの配線パターンの形成
は、印刷により行うこととなるため、高密度の配線パタ
ーン形成が困難であるという問題点がある。
線板の場合、グリーンシートへの配線パターンの形成
は、印刷により行うこととなるため、高密度の配線パタ
ーン形成が困難であるという問題点がある。
【０００６】また、セラミック配線板の場合スルーホー
ルの形成はパンチングで行うこととなるため、小径のス
ルーホール形成が困難であり、その径に対応するランド
幅も大きくなってしまうため、配線パターンの密度向上
が困難であるという問題点もある。
ルの形成はパンチングで行うこととなるため、小径のス
ルーホール形成が困難であり、その径に対応するランド
幅も大きくなってしまうため、配線パターンの密度向上
が困難であるという問題点もある。
【０００７】一方、ビルドアップ配線板の場合、コア層
の銅箔とガラスエポキシの間に形成されるメッキ銅の熱
膨張係数（１６ｐｐｍ／℃）とガラスエポキシの厚み方
向の熱膨張係数（８０ｐｐｍ／℃）との差が大きいた
め、その熱膨張係数の差によって生じる断線等の不具合
を回避する必要性から、メッキ銅の厚みは２０μｍ以上
確保しなければならない。さらに、コア層の銅箔は、そ
の裏面を３〜５μｍ程度粗化し、樹脂にラミネートする
ことにより密着強度を確保しているため、その粗化分の
厚み３〜５μｍも確保する必要がある。そのため、極薄
の銅箔を用いた場合でも、メッキ銅及び粗化分を含めた
銅箔の厚みの合計は３５μｍ以上となる。このような厚
い銅膜をエッチングする場合、そのサイドエッチング量
が大きくなる傾向があるため、コア層の配線の微細化を
図ることができないという問題点がある。
の銅箔とガラスエポキシの間に形成されるメッキ銅の熱
膨張係数（１６ｐｐｍ／℃）とガラスエポキシの厚み方
向の熱膨張係数（８０ｐｐｍ／℃）との差が大きいた
め、その熱膨張係数の差によって生じる断線等の不具合
を回避する必要性から、メッキ銅の厚みは２０μｍ以上
確保しなければならない。さらに、コア層の銅箔は、そ
の裏面を３〜５μｍ程度粗化し、樹脂にラミネートする
ことにより密着強度を確保しているため、その粗化分の
厚み３〜５μｍも確保する必要がある。そのため、極薄
の銅箔を用いた場合でも、メッキ銅及び粗化分を含めた
銅箔の厚みの合計は３５μｍ以上となる。このような厚
い銅膜をエッチングする場合、そのサイドエッチング量
が大きくなる傾向があるため、コア層の配線の微細化を
図ることができないという問題点がある。
【０００８】また、ビルドアップ配線板の場合、スルー
ホール形成はドリル加工によって行なわれることとなる
ため、０．３ｍｍ径以下のスルーホール形成が困難であ
り、その径に対応するランド幅も大きくなってしまうた
め、配線パターンの密度向上が困難であるという問題点
もある。
ホール形成はドリル加工によって行なわれることとなる
ため、０．３ｍｍ径以下のスルーホール形成が困難であ
り、その径に対応するランド幅も大きくなってしまうた
め、配線パターンの密度向上が困難であるという問題点
もある。
【０００９】本発明はこのような点に鑑みなされたもの
であり、微細な配線パターンの形成を可能とし、配線パ
ターンの高密度化を実現できる多層プリント配線板を提
供することを目的とする。
であり、微細な配線パターンの形成を可能とし、配線パ
ターンの高密度化を実現できる多層プリント配線板を提
供することを目的とする。
【００１０】また、本発明の他の目的は、微細な配線パ
ターンの形成を可能とし、配線パターンの高密度化が実
現可能な多層プリント配線板の製造方法を提供すること
を目的とする。
ターンの形成を可能とし、配線パターンの高密度化が実
現可能な多層プリント配線板の製造方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明では上記課題を解
決するために、表裏面を連通するよう形成された貫通孔
を備えるガラス基板と、前記ガラス基板の表面に形成さ
れた複数の絶縁層及び配線層と、前記貫通孔の内壁面に
導体膜が形成され前記ガラス基板の表裏面を導体接続し
てなる導通部とを備える多層プリント配線板において、
前記導体膜の膜厚が１〜２０μｍであることを特徴とす
る多層プリント配線板が提供される。
決するために、表裏面を連通するよう形成された貫通孔
を備えるガラス基板と、前記ガラス基板の表面に形成さ
れた複数の絶縁層及び配線層と、前記貫通孔の内壁面に
導体膜が形成され前記ガラス基板の表裏面を導体接続し
てなる導通部とを備える多層プリント配線板において、
前記導体膜の膜厚が１〜２０μｍであることを特徴とす
る多層プリント配線板が提供される。
【００１２】ここで、導体膜の膜厚を１〜２０μｍと薄
くすることにより、配線パターンの微細化が可能とな
る。また、表裏面を連通するよう形成された貫通孔を備
えるガラス基板と、前記ガラス基板の表面に形成された
複数の絶縁層及び配線層と、前記貫通孔の内壁面に導体
膜が形成され前記ガラス基板の表裏面を導体接続してな
る導通部とを備える多層プリント配線板において、少な
くとも前記導体膜を被覆するように保護層が設けられて
いることを特徴とする多層プリント配線板が提供され
る。
くすることにより、配線パターンの微細化が可能とな
る。また、表裏面を連通するよう形成された貫通孔を備
えるガラス基板と、前記ガラス基板の表面に形成された
複数の絶縁層及び配線層と、前記貫通孔の内壁面に導体
膜が形成され前記ガラス基板の表裏面を導体接続してな
る導通部とを備える多層プリント配線板において、少な
くとも前記導体膜を被覆するように保護層が設けられて
いることを特徴とする多層プリント配線板が提供され
る。
【００１３】ここで、保護層は薄く形成された導体膜を
保護し、導体膜の信頼性を確保する。さらに、前記導体
膜と前記配線層とは連続した膜である請求項１ないし２
のいずれかに記載の多層プリント配線板が提供される。
保護し、導体膜の信頼性を確保する。さらに、前記導体
膜と前記配線層とは連続した膜である請求項１ないし２
のいずれかに記載の多層プリント配線板が提供される。
【００１４】また、前記配線層はランド幅が１０μｍ以
下である請求項１ないし３のいずれかに記載の多層プリ
ント配線板が提供される。さらに、前記貫通孔は保護膜
で充填されている請求項１ないし４のいずれかに記載の
多層プリント配線板が提供される。
下である請求項１ないし３のいずれかに記載の多層プリ
ント配線板が提供される。さらに、前記貫通孔は保護膜
で充填されている請求項１ないし４のいずれかに記載の
多層プリント配線板が提供される。
【００１５】また、前記貫通孔の径は３０〜１５０μｍ
である請求項１ないし５のいずれかに記載の多層プリン
ト配線板が提供される。さらに、前記ガラス基板表面及
び前記貫通孔の壁面の少なくとも一部は主として絶縁膜
からなるイオンブロッキング層で被覆されている請求項
１ないし６のいずれかに記載の多層プリント配線板が提
供される。
である請求項１ないし５のいずれかに記載の多層プリン
ト配線板が提供される。さらに、前記ガラス基板表面及
び前記貫通孔の壁面の少なくとも一部は主として絶縁膜
からなるイオンブロッキング層で被覆されている請求項
１ないし６のいずれかに記載の多層プリント配線板が提
供される。
【００１６】また、前記配線層と前記ガラス基板との間
に前記配線層と前記ガラス基板との密着力を向上させる
ための密着力強化層を介在させる請求項１ないし７のい
ずれかに記載の多層プリント配線板が提供される。
に前記配線層と前記ガラス基板との密着力を向上させる
ための密着力強化層を介在させる請求項１ないし７のい
ずれかに記載の多層プリント配線板が提供される。
【００１７】さらに、前記ガラス基板は感光性ガラスか
らなる請求項１ないし８のいずれかに記載の多層プリン
ト配線板が提供される。また、前記配線層に形成された
配線パターンの線幅が３〜５０μｍである請求項１ない
し９のいずれかに記載の多層プリント配線板が提供され
る。
らなる請求項１ないし８のいずれかに記載の多層プリン
ト配線板が提供される。また、前記配線層に形成された
配線パターンの線幅が３〜５０μｍである請求項１ない
し９のいずれかに記載の多層プリント配線板が提供され
る。
【００１８】さらに、ガラス基板に表裏を貫通する貫通
孔を設ける工程と、前記ガラス基板表面に複数の絶縁層
及び配線層を設ける工程と、前記貫通孔を導体膜で被覆
し前記ガラス基板の表裏面を導通可能とする工程と、前
記導体膜を保護層で被覆する工程とを有することを特徴
とする多層プリント配線板の製造方法が提供される。
孔を設ける工程と、前記ガラス基板表面に複数の絶縁層
及び配線層を設ける工程と、前記貫通孔を導体膜で被覆
し前記ガラス基板の表裏面を導通可能とする工程と、前
記導体膜を保護層で被覆する工程とを有することを特徴
とする多層プリント配線板の製造方法が提供される。
【００１９】ここで、貫通孔を設ける工程は、ガラス基
板の表裏を貫通する貫通孔を形成し、複数の絶縁層及び
配線層を設ける工程は、ガラス基板表面に複数の絶縁層
及び配線層を形成し、ガラス基板の表裏面を導通可能と
する工程は、ガラス基板の表裏面を導体接続するように
貫通孔の内壁を導体膜で被覆し、導体膜を保護層で被覆
する工程は、導体膜を保護層で被覆する。
板の表裏を貫通する貫通孔を形成し、複数の絶縁層及び
配線層を設ける工程は、ガラス基板表面に複数の絶縁層
及び配線層を形成し、ガラス基板の表裏面を導通可能と
する工程は、ガラス基板の表裏面を導体接続するように
貫通孔の内壁を導体膜で被覆し、導体膜を保護層で被覆
する工程は、導体膜を保護層で被覆する。
【００２０】また、前記貫通孔を設ける工程はレーザ加
工による請求項１１に記載の多層プリント配線板の製造
方法が提供される。さらに、前記貫通孔を設ける工程は
フォトリソグラフィーによる請求項１１に記載の多層プ
リント配線板の製造方法が提供される。
工による請求項１１に記載の多層プリント配線板の製造
方法が提供される。さらに、前記貫通孔を設ける工程は
フォトリソグラフィーによる請求項１１に記載の多層プ
リント配線板の製造方法が提供される。
【００２１】また、前記ガラス基板を改質させる工程を
含む請求項１１ないし１３のいずれかに記載の多層プリ
ント配線板の製造方法が提供される。さらに、前記ガラ
ス基板を改質は前記ガラス基板全体を結晶化させること
により行なわれる請求項１４に記載の多層プリント配線
板の製造方法が提供される。
含む請求項１１ないし１３のいずれかに記載の多層プリ
ント配線板の製造方法が提供される。さらに、前記ガラ
ス基板を改質は前記ガラス基板全体を結晶化させること
により行なわれる請求項１４に記載の多層プリント配線
板の製造方法が提供される。
【００２２】また、前記ガラス基板全体を結晶化は前記
貫通孔を設ける工程の後行う請求項１５に記載の多層プ
リント配線板の製造方法が提供される。さらに、前記導
体膜を保護層で被覆する工程はスクリーン印刷による請
求項１１ないし１６のいずれかに記載の多層プリント配
線板の製造方法が提供される。
貫通孔を設ける工程の後行う請求項１５に記載の多層プ
リント配線板の製造方法が提供される。さらに、前記導
体膜を保護層で被覆する工程はスクリーン印刷による請
求項１１ないし１６のいずれかに記載の多層プリント配
線板の製造方法が提供される。
【００２３】また、前記ガラス基板に脱アルカリ処理を
施す工程を有する請求項１１ないし１７のいずれかに記
載の多層プリント配線板の製造方法が提供される。さら
に、前記導体膜と前記配線層とを同じ工程において形成
する請求項１１ないし１８のいずれかに記載の多層プリ
ント配線板の製造方法が提供される。
施す工程を有する請求項１１ないし１７のいずれかに記
載の多層プリント配線板の製造方法が提供される。さら
に、前記導体膜と前記配線層とを同じ工程において形成
する請求項１１ないし１８のいずれかに記載の多層プリ
ント配線板の製造方法が提供される。
【００２４】また、前記配線層を形成するに先立ち、予
め前記配線層の密着力向上のため少なくとも１層からな
る密着力強化層を形成する請求項１１ないし１９のいず
れかに記載の多層プリント配線板の製造方法が提供され
る。
め前記配線層の密着力向上のため少なくとも１層からな
る密着力強化層を形成する請求項１１ないし１９のいず
れかに記載の多層プリント配線板の製造方法が提供され
る。
【００２５】さらに、前記導体膜を樹脂で被覆した後、
表面及び裏面のうち少なくとも一方を研磨する工程を有
する請求項１１ないし２０のいずれかに記載の多層プリ
ント配線板の製造方法が提供される。
表面及び裏面のうち少なくとも一方を研磨する工程を有
する請求項１１ないし２０のいずれかに記載の多層プリ
ント配線板の製造方法が提供される。
【００２６】また、前記配線層に該配線層を保護するバ
リア層を積層する工程を有する請求項１１ないし２１の
いずれかに記載の多層プリント配線板の製造方法が提供
される。
リア層を積層する工程を有する請求項１１ないし２１の
いずれかに記載の多層プリント配線板の製造方法が提供
される。
【００２７】さらに、前記配線層にフォトリソグラフィ
ーにより線幅３〜５０μｍの配線パターンを設ける工程
を有する請求項１１ないし２２のいずれかに記載の多層
プリント配線板の製造方法が提供される。
ーにより線幅３〜５０μｍの配線パターンを設ける工程
を有する請求項１１ないし２２のいずれかに記載の多層
プリント配線板の製造方法が提供される。
【００２８】また、前記絶縁層形成を片面ずつ行う請求
項１１ないし２３のいずれかに記載の多層プリント配線
板の製造方法が提供される。
項１１ないし２３のいずれかに記載の多層プリント配線
板の製造方法が提供される。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。まず、第１の実施の形態について
説明する。
を参照して説明する。まず、第１の実施の形態について
説明する。
【００３０】図１は、本形態における多層プリント基板
１の断面図である。多層プリント基板１には、多層プリ
ント基板１のコアを構成するガラス基板である感光性ガ
ラス２、感光性ガラス２の表裏面を貫通する貫通孔であ
るスルーホール３、感光性ガラス２からのアルカリ金属
イオン等の漏洩を抑制するイオンブロッキング層４が設
けられている。
１の断面図である。多層プリント基板１には、多層プリ
ント基板１のコアを構成するガラス基板である感光性ガ
ラス２、感光性ガラス２の表裏面を貫通する貫通孔であ
るスルーホール３、感光性ガラス２からのアルカリ金属
イオン等の漏洩を抑制するイオンブロッキング層４が設
けられている。
【００３１】本形態では、イオンブロッキング層４は、
スパッタ酸化シリコン層４ａ及びスパッタ窒化シリコン
層４ｂから構成されている。また、最下層の配線層であ
り同時に感光性ガラス２の表裏面を導体接続する導体膜
でもある銅膜層６、銅膜層６の膜密着力を保持・向上さ
せる密着力強化層５が設けられており、この密着力強化
層５はスパッタクロム層５ａ、スパッタクロム銅層５ｂ
及びスパッタ銅層５ｃにより構成されている。さらに、
積層される配線層である銅膜層１１、配線層のパターン
間に配置される絶縁層１０、スルーホール３内部の銅膜
層６を被覆する保護層である樹脂８、多層プリント基板
１の表面導通部を被覆する表面処理層１２、及び表面導
通部以外の多層プリント基板１表面を被覆するカバーコ
ート１３により構成されている。
スパッタ酸化シリコン層４ａ及びスパッタ窒化シリコン
層４ｂから構成されている。また、最下層の配線層であ
り同時に感光性ガラス２の表裏面を導体接続する導体膜
でもある銅膜層６、銅膜層６の膜密着力を保持・向上さ
せる密着力強化層５が設けられており、この密着力強化
層５はスパッタクロム層５ａ、スパッタクロム銅層５ｂ
及びスパッタ銅層５ｃにより構成されている。さらに、
積層される配線層である銅膜層１１、配線層のパターン
間に配置される絶縁層１０、スルーホール３内部の銅膜
層６を被覆する保護層である樹脂８、多層プリント基板
１の表面導通部を被覆する表面処理層１２、及び表面導
通部以外の多層プリント基板１表面を被覆するカバーコ
ート１３により構成されている。
【００３２】ここで使用するガラス基板は、その平滑
性、硬質性、絶縁性の面からコア基板の材料として最適
であり、その特性は本形態で例示する感光性ガラスのみ
ならず、ソーダライムガラス等の化学強化ガラス、結晶
化ガラス、無アルカリガラス、アルミノシリケートガラ
ス等でも同様である。
性、硬質性、絶縁性の面からコア基板の材料として最適
であり、その特性は本形態で例示する感光性ガラスのみ
ならず、ソーダライムガラス等の化学強化ガラス、結晶
化ガラス、無アルカリガラス、アルミノシリケートガラ
ス等でも同様である。
【００３３】スパッタ窒化シリコン層４ｂは感光性ガラ
ス２の表裏面に構成され、スパッタ酸化シリコン層４ａ
は、このスパッタ窒化シリコン層４ｂの外面に構成され
る。さらに、スパッタ酸化シリコン層４ａの外面には、
絶縁層１０及びスパッタクロム層５ａが構成され、スパ
ッタクロム層５ａの外面にはスパッタクロム銅層５ｂ
が、スパッタクロム銅層５ｂの外面にはスパッタ銅層５
ｃがそれぞれ構成される。銅膜層６は、スパッタ銅層５
ｃの外側及びスルーホール３の内壁面に構成され、スパ
ッタ銅層５ｃの外側に構成される銅膜層６の一部とスル
ーホール３の内壁面に構成される銅膜層６は導体接続さ
れる。樹脂８は、スルーホール３内壁面の銅膜層６に囲
まれたスルーホール３内部に充填される。このように構
成された配線層の外側には、さらにスパッタクロム層５
ａ、スパッタクロム銅層５ｂが密着力強化層５として配
置され、その外側には銅膜層１１及び絶縁層１０が配置
される。同様にその外側には、密着力強化層５、銅膜層
６及び絶縁層１０が順次幾層にも配置されることによ
り、積層回路パターンが形成される。そして、このよう
に積層形成された積層回路パターンの最外面には、カバ
ーコート１３及び表面処理層１２が構成される。
ス２の表裏面に構成され、スパッタ酸化シリコン層４ａ
は、このスパッタ窒化シリコン層４ｂの外面に構成され
る。さらに、スパッタ酸化シリコン層４ａの外面には、
絶縁層１０及びスパッタクロム層５ａが構成され、スパ
ッタクロム層５ａの外面にはスパッタクロム銅層５ｂ
が、スパッタクロム銅層５ｂの外面にはスパッタ銅層５
ｃがそれぞれ構成される。銅膜層６は、スパッタ銅層５
ｃの外側及びスルーホール３の内壁面に構成され、スパ
ッタ銅層５ｃの外側に構成される銅膜層６の一部とスル
ーホール３の内壁面に構成される銅膜層６は導体接続さ
れる。樹脂８は、スルーホール３内壁面の銅膜層６に囲
まれたスルーホール３内部に充填される。このように構
成された配線層の外側には、さらにスパッタクロム層５
ａ、スパッタクロム銅層５ｂが密着力強化層５として配
置され、その外側には銅膜層１１及び絶縁層１０が配置
される。同様にその外側には、密着力強化層５、銅膜層
６及び絶縁層１０が順次幾層にも配置されることによ
り、積層回路パターンが形成される。そして、このよう
に積層形成された積層回路パターンの最外面には、カバ
ーコート１３及び表面処理層１２が構成される。
【００３４】次に、多層プリント基板１の製造工程につ
いて説明する。本発明の多層プリント基板１の製造工程
は、スルーホール形成工程、イオンブロッキング層形成
工程、配線層及び導体膜形成工程、導体膜被覆工程、エ
ッチング工程、絶縁層形成工程、配線層形成工程、表面
処理工程によって構成される。
いて説明する。本発明の多層プリント基板１の製造工程
は、スルーホール形成工程、イオンブロッキング層形成
工程、配線層及び導体膜形成工程、導体膜被覆工程、エ
ッチング工程、絶縁層形成工程、配線層形成工程、表面
処理工程によって構成される。
【００３５】また、必要に応じて、ガラス基板を改質さ
せる工程を付加することができる。改質させるガラスの
特性としては、ガラスの硬度、曲げ強度、熱膨張係数な
どの物理的特性や、透過率、屈折率等の光学的特性等、
さらには、イオンマイグレーション性等の化学的特性、
誘電率や誘電正接等の電気的特性などが挙げられる。
せる工程を付加することができる。改質させるガラスの
特性としては、ガラスの硬度、曲げ強度、熱膨張係数な
どの物理的特性や、透過率、屈折率等の光学的特性等、
さらには、イオンマイグレーション性等の化学的特性、
誘電率や誘電正接等の電気的特性などが挙げられる。
【００３６】ガラス基板の改質は、例えば、ガラス基板
全体を結晶化させることにより行うことができる。結晶
化を行うことにより、ガラス基板の曲げ強度、熱膨張係
数や、透過率などの特性を所望に改質することができ
る。
全体を結晶化させることにより行うことができる。結晶
化を行うことにより、ガラス基板の曲げ強度、熱膨張係
数や、透過率などの特性を所望に改質することができ
る。
【００３７】さらに、ガラス基板の改質は、基板表面状
態、例えば平滑性、清浄性、濡れ性等の調整を目的とし
て行われるものであってもよい。図２は、感光性ガラス
２にスルーホール３を構成するスルーホール形成工程を
示した断面図である。
態、例えば平滑性、清浄性、濡れ性等の調整を目的とし
て行われるものであってもよい。図２は、感光性ガラス
２にスルーホール３を構成するスルーホール形成工程を
示した断面図である。
【００３８】スルーホール形成工程では、まず、感光性
ガラス２の表面にマスクを配置し、感光性ガラス２上の
スルーホール３形成部分のみに選択的に紫外線を照射す
る。ここで用いられる感光性ガラス２の材料としては、
感光性成分を含有し、感光性を示すものであれば特に制
限なく使用可能である。この感光性成分は、Ａｕ、Ａ
ｇ、Ｃｕ2Ｏ又はＣｅＯ2のうち少なくとも１種を含むこ
とが好ましく、これらのうち２種以上を含むことは更に
好ましい。
ガラス２の表面にマスクを配置し、感光性ガラス２上の
スルーホール３形成部分のみに選択的に紫外線を照射す
る。ここで用いられる感光性ガラス２の材料としては、
感光性成分を含有し、感光性を示すものであれば特に制
限なく使用可能である。この感光性成分は、Ａｕ、Ａ
ｇ、Ｃｕ2Ｏ又はＣｅＯ2のうち少なくとも１種を含むこ
とが好ましく、これらのうち２種以上を含むことは更に
好ましい。
【００３９】本発明においては、ガラス基板として、例
えば重量％で、ＳｉＯ2：５５〜８５％、Ａｌ2Ｏ3：２
〜２０％、Ｌｉ2Ｏ：５〜１５％、ＳｉＯ2＋Ａｌ2Ｏ3＋
Ｌｉ 2Ｏ＞８５％を基本成分とし、Ａｕ：０．００１〜
０．０５％、Ａｇ：０．００１〜０．５％、Ｃｕ2Ｏ：
０．００１〜１％を感光性金属成分とし、更にＣｅ
Ｏ2：０．００１〜０．２％を光増感剤として含有する
感光性ガラスを用いることが特に好ましい。
えば重量％で、ＳｉＯ2：５５〜８５％、Ａｌ2Ｏ3：２
〜２０％、Ｌｉ2Ｏ：５〜１５％、ＳｉＯ2＋Ａｌ2Ｏ3＋
Ｌｉ 2Ｏ＞８５％を基本成分とし、Ａｕ：０．００１〜
０．０５％、Ａｇ：０．００１〜０．５％、Ｃｕ2Ｏ：
０．００１〜１％を感光性金属成分とし、更にＣｅ
Ｏ2：０．００１〜０．２％を光増感剤として含有する
感光性ガラスを用いることが特に好ましい。
【００４０】また、スルーホール形成のために用いられ
るマスクとしては、スルーホールを形成する位置に開口
部を有し、感光性ガラス２に密着し、感光性ガラス２を
選択的に露光を可能にするものであれば特に制限なく使
用可能である。このようなマスクとしては、例えば、透
明な薄板ガラスにクロム膜等の実質的に紫外線などの露
光光を通さない膜からなるパターンを形成したものを用
いることができる。
るマスクとしては、スルーホールを形成する位置に開口
部を有し、感光性ガラス２に密着し、感光性ガラス２を
選択的に露光を可能にするものであれば特に制限なく使
用可能である。このようなマスクとしては、例えば、透
明な薄板ガラスにクロム膜等の実質的に紫外線などの露
光光を通さない膜からなるパターンを形成したものを用
いることができる。
【００４１】スルーホール３形成部分にマスクを通して
選択的に紫外線を照射された感光性ガラス２は、図２の
（ａ）に示すように、その照射によりスルーホール３形
成部分に露光結晶化部２ａを形成する。
選択的に紫外線を照射された感光性ガラス２は、図２の
（ａ）に示すように、その照射によりスルーホール３形
成部分に露光結晶化部２ａを形成する。
【００４２】次に、露光結晶化部２ａが形成されたガラ
ス基板を熱処理する。この熱処理は、用いられるガラス
の転移点と屈伏点との間の温度で行なわれることが好ま
しい。転移点未満の温度では熱処理効果が十分に得られ
ず、一方、屈伏点を超える温度では、収縮が起こり寸法
精度が低下するおそれがあるからである。熱処理時間と
しては、３０分〜５時間程度とすることが好ましい。
ス基板を熱処理する。この熱処理は、用いられるガラス
の転移点と屈伏点との間の温度で行なわれることが好ま
しい。転移点未満の温度では熱処理効果が十分に得られ
ず、一方、屈伏点を超える温度では、収縮が起こり寸法
精度が低下するおそれがあるからである。熱処理時間と
しては、３０分〜５時間程度とすることが好ましい。
【００４３】続いて、このように熱処理された感光性ガ
ラス２を希フッ化水素酸に浸漬させ、露光結晶化部２ａ
のみをエッチングする。このエッチングにより、図２の
（ｂ）に示すように感光性ガラス２からスルーホール形
成部のみが選択的に溶解除去され、スルーホール３が形
成されることとなる。感光性ガラス２を用いたフォトリ
ソグラフィーによるスルーホール形成では、アスペクト
比１０程度のスルーホール３を所望の数だけ同時に形成
することが可能であり、例えば、厚み０．３〜１．５ｍ
ｍ程度の感光性ガラス２を用いた場合、３０〜１５０μ
ｍ程度の小径のスルーホールを所望の位置に複数同時に
形成することができる。これにより、配線パターンの微
細化、スルーホール形成工程に時間の短縮を図ることが
できる。
ラス２を希フッ化水素酸に浸漬させ、露光結晶化部２ａ
のみをエッチングする。このエッチングにより、図２の
（ｂ）に示すように感光性ガラス２からスルーホール形
成部のみが選択的に溶解除去され、スルーホール３が形
成されることとなる。感光性ガラス２を用いたフォトリ
ソグラフィーによるスルーホール形成では、アスペクト
比１０程度のスルーホール３を所望の数だけ同時に形成
することが可能であり、例えば、厚み０．３〜１．５ｍ
ｍ程度の感光性ガラス２を用いた場合、３０〜１５０μ
ｍ程度の小径のスルーホールを所望の位置に複数同時に
形成することができる。これにより、配線パターンの微
細化、スルーホール形成工程に時間の短縮を図ることが
できる。
【００４４】さらに、配線パターンの高密度化のため
に、ランド幅を極めて小さく、あるいはランド幅をゼロ
としたランドレス構造とした場合、スルーホール間スペ
ースを十分広く確保することことができ、スルーホール
の間にも配線を設けることが可能となる等、配線設計の
自由度がより拡大する。
に、ランド幅を極めて小さく、あるいはランド幅をゼロ
としたランドレス構造とした場合、スルーホール間スペ
ースを十分広く確保することことができ、スルーホール
の間にも配線を設けることが可能となる等、配線設計の
自由度がより拡大する。
【００４５】また、狭ピッチでスルーホールが形成で
き、配線密度の向上を図ることができる。なお、基板上
に配線層等の薄膜を形成する前に、ガラス基板全体の結
晶化などのガラス基板改質工程を付加することもでき
る。
き、配線密度の向上を図ることができる。なお、基板上
に配線層等の薄膜を形成する前に、ガラス基板全体の結
晶化などのガラス基板改質工程を付加することもでき
る。
【００４６】このような工程を付加することにより、ガ
ラス基板の特性が改善・向上され、もとの感光性ガラス
等よりも機械的強度、耐熱性の向上、熱膨張係数の制御
やイオンマイグレーションの抑制などを図ることができ
る。
ラス基板の特性が改善・向上され、もとの感光性ガラス
等よりも機械的強度、耐熱性の向上、熱膨張係数の制御
やイオンマイグレーションの抑制などを図ることができ
る。
【００４７】例えば、ガラス基板全体を結晶化した場
合、結晶化ガラス基板の熱膨張係数を配線層を構成する
金属材料の熱膨張係数と近似させたとき、例えばランド
レス構造として狭ピッチ・高密度配線パターンを形成し
ても、熱履歴による膨張・収縮の繰返し等に起因する、
断線やランド切れなどの欠陥発生を抑制することができ
る。
合、結晶化ガラス基板の熱膨張係数を配線層を構成する
金属材料の熱膨張係数と近似させたとき、例えばランド
レス構造として狭ピッチ・高密度配線パターンを形成し
ても、熱履歴による膨張・収縮の繰返し等に起因する、
断線やランド切れなどの欠陥発生を抑制することができ
る。
【００４８】ガラス基板全体の結晶化は、スルーホール
を形成した後、紫外線を基板全体に照射し、ついで熱処
理を施すことにより行うことができる。ここでの結晶化
条件は、得られる結晶化ガラス基板の特性に応じて、析
出する結晶の種類、大きさ、量等を調節するべく適宜選
択される。
を形成した後、紫外線を基板全体に照射し、ついで熱処
理を施すことにより行うことができる。ここでの結晶化
条件は、得られる結晶化ガラス基板の特性に応じて、析
出する結晶の種類、大きさ、量等を調節するべく適宜選
択される。
【００４９】図３の（ａ）は、感光性ガラス２の表裏面
にスパッタ酸化シリコン層４ａ及びスパッタ窒化シリコ
ン層４ｂのイオンブロッキング層形成工程における断面
図である。
にスパッタ酸化シリコン層４ａ及びスパッタ窒化シリコ
ン層４ｂのイオンブロッキング層形成工程における断面
図である。
【００５０】感光性ガラス２がＬｉ+、Ｎａ+等のアルカ
リ金属イオンを有する場合、イオンマイグレーションに
よる短絡不良の対策を講じる必要がある。イオンマイグ
レーションとは、長時間の電圧印加によりアルカリ金属
イオンが絶縁物上を移動し、最終的に電極間の短絡を引
き起こす現象であり、多層プリント基板１の信頼性を低
下させる１つの要因となる。本形態では、このイオンマ
イグレーションによる短絡不良を抑制するため、感光性
ガラス２の表裏面にスパッタ酸化シリコン層４ａ及びス
パッタ窒化シリコン４ｂのイオンブロッキング層４を形
成し、感光性ガラス２から銅膜層６、絶縁層１０等への
アルカリ金属イオンの漏洩を抑制する。これにより、イ
オン性不純物を含むガラスについてもイオンマイグレー
ションについて十分な抑制効果を発揮し、さらに膜厚が
小さくても十分な絶縁抵抗を有する。
リ金属イオンを有する場合、イオンマイグレーションに
よる短絡不良の対策を講じる必要がある。イオンマイグ
レーションとは、長時間の電圧印加によりアルカリ金属
イオンが絶縁物上を移動し、最終的に電極間の短絡を引
き起こす現象であり、多層プリント基板１の信頼性を低
下させる１つの要因となる。本形態では、このイオンマ
イグレーションによる短絡不良を抑制するため、感光性
ガラス２の表裏面にスパッタ酸化シリコン層４ａ及びス
パッタ窒化シリコン４ｂのイオンブロッキング層４を形
成し、感光性ガラス２から銅膜層６、絶縁層１０等への
アルカリ金属イオンの漏洩を抑制する。これにより、イ
オン性不純物を含むガラスについてもイオンマイグレー
ションについて十分な抑制効果を発揮し、さらに膜厚が
小さくても十分な絶縁抵抗を有する。
【００５１】イオンブロッキング層４を形成する場合、
まず、感光性ガラス２の表裏面に含有されるアルカリ金
属イオンを除去する脱アルカリ処理を施す。この脱アル
カリ処理は、例えば硫酸溶液等の電解溶媒中に感光性ガ
ラス２を浸し、感光性ガラス２に電界を与えることによ
り、感光性ガラス２の表裏面に含有されるアルカリ金属
イオンを電界溶媒中に溶かし出すことによって行う。
まず、感光性ガラス２の表裏面に含有されるアルカリ金
属イオンを除去する脱アルカリ処理を施す。この脱アル
カリ処理は、例えば硫酸溶液等の電解溶媒中に感光性ガ
ラス２を浸し、感光性ガラス２に電界を与えることによ
り、感光性ガラス２の表裏面に含有されるアルカリ金属
イオンを電界溶媒中に溶かし出すことによって行う。
【００５２】この脱アルカリ処理の終了後、感光性ガラ
ス２の表裏面にイオンブロッキング層４を形成する。イ
オンブロッキング層４に用いられる材質は、有機系、無
機系どちらでもよく、絶縁特性を有し、ガラスとの膨張
係数差が小さく、できれば耐熱性、耐湿性、電気特性に
優れているものが好ましい。このようなものとして、例
えばＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3等があるが、ピンホ
ールなどの欠陥がなく、絶縁膜としての完全性が高く、
絶縁耐圧が高いという観点からＳｉＯ2及びＳｉ3Ｎ4が
より好ましい。
ス２の表裏面にイオンブロッキング層４を形成する。イ
オンブロッキング層４に用いられる材質は、有機系、無
機系どちらでもよく、絶縁特性を有し、ガラスとの膨張
係数差が小さく、できれば耐熱性、耐湿性、電気特性に
優れているものが好ましい。このようなものとして、例
えばＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3等があるが、ピンホ
ールなどの欠陥がなく、絶縁膜としての完全性が高く、
絶縁耐圧が高いという観点からＳｉＯ2及びＳｉ3Ｎ4が
より好ましい。
【００５３】これらの成膜方法は、スパッタ、真空蒸
着、ＣＶＤ等、特に限定されないが、良好な密着性が得
られるという面からスパッタを用いることがより好まし
い。本形態の場合、図３（ａ）に示すように感光性ガラ
ス２の表裏面にスパッタ窒化シリコン層４ｂを構成し、
さらにその外面にスパッタ酸化シリコン層４ａを構成す
る。なお、本形態では、感光性ガラス２の脱アルカリ処
理を行った後に、イオンブロッキング層４を形成するこ
ととしたが、脱アルカリ処理あるいはイオンブロッキン
グ層４の形成いずれか一方のみを行うこととしてもよ
い。また、本発明におけるガラス基板とは、イオンブロ
ッキング層４が形成されたものを含むものとする。
着、ＣＶＤ等、特に限定されないが、良好な密着性が得
られるという面からスパッタを用いることがより好まし
い。本形態の場合、図３（ａ）に示すように感光性ガラ
ス２の表裏面にスパッタ窒化シリコン層４ｂを構成し、
さらにその外面にスパッタ酸化シリコン層４ａを構成す
る。なお、本形態では、感光性ガラス２の脱アルカリ処
理を行った後に、イオンブロッキング層４を形成するこ
ととしたが、脱アルカリ処理あるいはイオンブロッキン
グ層４の形成いずれか一方のみを行うこととしてもよ
い。また、本発明におけるガラス基板とは、イオンブロ
ッキング層４が形成されたものを含むものとする。
【００５４】イオンブロッキング層形成工程が終了する
と、配線層及び導体膜形成工程に移る。図３の（ｂ）及
び（ｃ）は、この配線層及び導体膜形成工程における断
面図である。
と、配線層及び導体膜形成工程に移る。図３の（ｂ）及
び（ｃ）は、この配線層及び導体膜形成工程における断
面図である。
【００５５】最下層の配線層形成はメッキ等により行う
こととなるが、ここで、最下層の配線層に使用される材
質と最下層の配線層が構成されるイオンブロッキング層
４に使用される材質との膜密着性が悪い場合、最下層の
配線層とイオンブロッキング層４の間に密着力強化層５
を設け、配線層の膜密着強度の向上を図る。密着力強化
層５に用いる材質としては、最下層の配線層及びイオン
ブロッキング層４の双方と膜密着力が良いもの、例えば
クロム、タンタル、チタン等を用い、それをスパッタ、
真空蒸着、ＣＶＤ等でイオンブロッキング層４の表面に
製膜して形成する。また、最下層の配線層と膜密着力が
良い材質、イオンブロッキング層４と膜密着力が良い材
質、及びそれらを混合した材質を用い、最下層の配線層
と膜密着力が良い材質とイオンブロッキング層４と膜密
着力が良い材質の間にそれらを混合した材質を介在させ
た３層構造をとることにより密着力強化層５を構成する
こととしてもよい。また、イオンブロッキング層を形成
しない場合、密着力強化層５には、最下層の配線層に使
用される材質及びコア基板に使用される材質の双方と膜
密着力が良いものを用いる。この場合においても、イオ
ンブロッキング層を形成する場合と同様に、密着力強化
層５を３層構造とすることとしてもよい。
こととなるが、ここで、最下層の配線層に使用される材
質と最下層の配線層が構成されるイオンブロッキング層
４に使用される材質との膜密着性が悪い場合、最下層の
配線層とイオンブロッキング層４の間に密着力強化層５
を設け、配線層の膜密着強度の向上を図る。密着力強化
層５に用いる材質としては、最下層の配線層及びイオン
ブロッキング層４の双方と膜密着力が良いもの、例えば
クロム、タンタル、チタン等を用い、それをスパッタ、
真空蒸着、ＣＶＤ等でイオンブロッキング層４の表面に
製膜して形成する。また、最下層の配線層と膜密着力が
良い材質、イオンブロッキング層４と膜密着力が良い材
質、及びそれらを混合した材質を用い、最下層の配線層
と膜密着力が良い材質とイオンブロッキング層４と膜密
着力が良い材質の間にそれらを混合した材質を介在させ
た３層構造をとることにより密着力強化層５を構成する
こととしてもよい。また、イオンブロッキング層を形成
しない場合、密着力強化層５には、最下層の配線層に使
用される材質及びコア基板に使用される材質の双方と膜
密着力が良いものを用いる。この場合においても、イオ
ンブロッキング層を形成する場合と同様に、密着力強化
層５を３層構造とすることとしてもよい。
【００５６】本形態では最下層の配線層の材質として銅
を用い、密着力強化層５は、スパッタ酸化シリコン層４
ａと膜密着力の良いスパッタクロム層５ａ、最下層の配
線層である銅膜層６と膜密着力の良いスパッタ銅層５
ｃ、及びそれらの間に介在させたスパッタクロム銅層５
ｂによる３層構造によって構成される。図３の（ｂ）
は、このように構成された密着力強化層５を示した断面
図である。本形態では密着力強化層５の形成にスパッタ
を用い、図３の（ｂ）に示すように、スパッタ酸化シリ
コン層４ａの外面にスパッタクロム層５ａを構成し、そ
の外面にスパッタクロム銅層５ｂを構成し、さらにその
外面にスパッタ銅層５ｃが形成される。ここで、密着力
強化層５を構成する各層の厚さは、後述するエッチング
による配線層のパターン形成時におけるサイドエッチン
グ量を考慮して極力薄く構成されることが望ましい。し
かし、密着力強化層５を構成する各層の厚さが薄すぎる
と、その後に行う銅膜層６形成の前処理によって、密着
力強化層５が除去されてしまうため注意が必要である。
例えば密着力強化層５としてクロムを用いる場合、その
スパッタクロム層５ａの厚さは０．０４μｍ〜０．１μ
ｍ程度が望ましい。また、中間層であるスパッタクロム
銅層５ｂの厚みは、０．０４μｍ〜０．１μｍ程度が望
ましい。スパッタ銅層５ｃの厚みについては、０．５μ
ｍ〜１．５μｍ程度が望ましい。この工程により、合計
で２μｍ以下の非常に薄い密着力強化層５を形成する。
を用い、密着力強化層５は、スパッタ酸化シリコン層４
ａと膜密着力の良いスパッタクロム層５ａ、最下層の配
線層である銅膜層６と膜密着力の良いスパッタ銅層５
ｃ、及びそれらの間に介在させたスパッタクロム銅層５
ｂによる３層構造によって構成される。図３の（ｂ）
は、このように構成された密着力強化層５を示した断面
図である。本形態では密着力強化層５の形成にスパッタ
を用い、図３の（ｂ）に示すように、スパッタ酸化シリ
コン層４ａの外面にスパッタクロム層５ａを構成し、そ
の外面にスパッタクロム銅層５ｂを構成し、さらにその
外面にスパッタ銅層５ｃが形成される。ここで、密着力
強化層５を構成する各層の厚さは、後述するエッチング
による配線層のパターン形成時におけるサイドエッチン
グ量を考慮して極力薄く構成されることが望ましい。し
かし、密着力強化層５を構成する各層の厚さが薄すぎる
と、その後に行う銅膜層６形成の前処理によって、密着
力強化層５が除去されてしまうため注意が必要である。
例えば密着力強化層５としてクロムを用いる場合、その
スパッタクロム層５ａの厚さは０．０４μｍ〜０．１μ
ｍ程度が望ましい。また、中間層であるスパッタクロム
銅層５ｂの厚みは、０．０４μｍ〜０．１μｍ程度が望
ましい。スパッタ銅層５ｃの厚みについては、０．５μ
ｍ〜１．５μｍ程度が望ましい。この工程により、合計
で２μｍ以下の非常に薄い密着力強化層５を形成する。
【００５７】次に、配線層及び導体膜の形成を行う。本
形態では、図３の（ｃ）に示すように最下層の配線層及
び導体膜を同一層である銅膜層６とし、銅膜層６は、密
着力強化層５の表面及びスルーホール３の内壁面に連続
して一様に構成される。これにより、この銅膜層６がス
ルーホール３を介して多層プリント基板１の表裏面を導
体接続することとなる。ここで、銅膜層６の形成は電解
メッキ及び無電解メッキ等のメッキにより行うこととな
るが、電解メッキ及び無電解メッキは互いに利点、欠点
を併せ持つ。電解メッキは、無電解メッキに比べメッキ
生成時間が短いという利点を持つが、メッキ膜の均一
性、定着性の面で劣るという欠点を持つ。一方、無電解
メッキは、電解メッキに比べてメッキ膜の均一性、定着
性の面で優れているという利点を持つが、メッキ生成時
間が長いという欠点を持つ。そこで、まず無電解メッキ
によって１μｍ以下の銅メッキ層を形成し、その上に電
解メッキによって銅メッキを厚付けする方法がより好ま
しい。
形態では、図３の（ｃ）に示すように最下層の配線層及
び導体膜を同一層である銅膜層６とし、銅膜層６は、密
着力強化層５の表面及びスルーホール３の内壁面に連続
して一様に構成される。これにより、この銅膜層６がス
ルーホール３を介して多層プリント基板１の表裏面を導
体接続することとなる。ここで、銅膜層６の形成は電解
メッキ及び無電解メッキ等のメッキにより行うこととな
るが、電解メッキ及び無電解メッキは互いに利点、欠点
を併せ持つ。電解メッキは、無電解メッキに比べメッキ
生成時間が短いという利点を持つが、メッキ膜の均一
性、定着性の面で劣るという欠点を持つ。一方、無電解
メッキは、電解メッキに比べてメッキ膜の均一性、定着
性の面で優れているという利点を持つが、メッキ生成時
間が長いという欠点を持つ。そこで、まず無電解メッキ
によって１μｍ以下の銅メッキ層を形成し、その上に電
解メッキによって銅メッキを厚付けする方法がより好ま
しい。
【００５８】ここで形成される銅膜層６の厚みは、上述
した密着力強化層５の場合と同様に、サイドエッチング
量を考慮して極力薄く構成されることが望ましい。しか
し、その使用環境により多層プリント基板１の温度変化
が繰り返された場合、銅膜層６の熱膨張係数と感光性ガ
ラス２の熱膨張係数との差が、銅膜層６の金属疲労を引
き起こす結果となる。そのため、この金属疲労に対する
銅膜層６の接続信頼性を確保するために、銅膜層６をあ
る程度の厚みにしておく必要がある。本発明に用いた感
光性ガラス２の熱膨張係数は、熱膨張係数８０ｐｐｍ／
℃（Ｚ方向）を有するガラスエポキシをコア基板とした
場合に比べて銅の熱膨張係数に近い。例えば、感光性ガ
ラス２の厚み方向の熱膨張係数は８．４ｐｐｍ／℃程度
であり、銅膜層６の熱膨張係数１６ｐｐｍ／℃の半分程
度に収まっている。そのため、ガラスエポキシ等を使用
した場合に比べ、銅膜層６に加わる応力の変化を小さく
抑えることができ、結果として、銅膜層６を薄く形成し
ても十分な接続信頼性を確保することができる。本形態
では、銅膜層６の厚みを１μｍ〜２０μｍ程度とするこ
とが望ましく、さらには４μｍ〜７μｍ程度とすること
がより好ましい。ここで、銅膜層６の厚みを１μｍ以下
とすると、上記に述べた金属疲労により銅膜層６の断線
が生じる危険性が高く、一方、銅膜層６の厚みを２０μ
ｍ以上とすると配線層のパターンの微細化を図ることが
難しくなる。
した密着力強化層５の場合と同様に、サイドエッチング
量を考慮して極力薄く構成されることが望ましい。しか
し、その使用環境により多層プリント基板１の温度変化
が繰り返された場合、銅膜層６の熱膨張係数と感光性ガ
ラス２の熱膨張係数との差が、銅膜層６の金属疲労を引
き起こす結果となる。そのため、この金属疲労に対する
銅膜層６の接続信頼性を確保するために、銅膜層６をあ
る程度の厚みにしておく必要がある。本発明に用いた感
光性ガラス２の熱膨張係数は、熱膨張係数８０ｐｐｍ／
℃（Ｚ方向）を有するガラスエポキシをコア基板とした
場合に比べて銅の熱膨張係数に近い。例えば、感光性ガ
ラス２の厚み方向の熱膨張係数は８．４ｐｐｍ／℃程度
であり、銅膜層６の熱膨張係数１６ｐｐｍ／℃の半分程
度に収まっている。そのため、ガラスエポキシ等を使用
した場合に比べ、銅膜層６に加わる応力の変化を小さく
抑えることができ、結果として、銅膜層６を薄く形成し
ても十分な接続信頼性を確保することができる。本形態
では、銅膜層６の厚みを１μｍ〜２０μｍ程度とするこ
とが望ましく、さらには４μｍ〜７μｍ程度とすること
がより好ましい。ここで、銅膜層６の厚みを１μｍ以下
とすると、上記に述べた金属疲労により銅膜層６の断線
が生じる危険性が高く、一方、銅膜層６の厚みを２０μ
ｍ以上とすると配線層のパターンの微細化を図ることが
難しくなる。
【００５９】銅膜層６が形成された多層プリント基板１
は、次に導体膜被覆工程に移る。図４は、導体膜被覆工
程における多層プリント基板１の断面図である。導体膜
被覆工程では、まずバリア層の構成を行う。このバリア
層は、スルーホール３の内壁面を除いた銅膜層６の外面
に構成され、後述する研磨時に研磨から銅膜層６を保護
する。これにより、非常に薄く構成された銅膜層６にダ
メージを与えることなく研磨を行うことができる。バリ
ア層に用いられる材質としては、研磨に耐え得るだけの
機械的強度を有し、またこのバリア層は研磨後に除去す
る必要があるため、容易に銅膜層６から除去できるもの
を使用する。このような特性を有する材料としては、ク
ロム、タンタル、チタン等が望ましく、このような材料
をスパッタ、真空蒸着、ＣＶＤ、メッキ等によって膜構
成することによりバリア層を形成する。図４の（ａ）
は、バリア層の材料としてクロムを用い、スパッタによ
ってバリア層であるスパッタクロム層７を構成した場合
の断面図を示している。このバリア層の厚みは、バリア
層に使用される材料の種類、研磨剤の種類、研磨条件に
よりことなるが、研磨後におけるバリア層の剥離時を考
慮してできるだけ薄くしたほうが望ましい。例えば、バ
リア層の材料としてクロムを用い、バフ材を使用しロー
ル研磨で不要な樹脂を研磨した場合、バリア層の厚みは
０．１μｍ程度が望ましい。
は、次に導体膜被覆工程に移る。図４は、導体膜被覆工
程における多層プリント基板１の断面図である。導体膜
被覆工程では、まずバリア層の構成を行う。このバリア
層は、スルーホール３の内壁面を除いた銅膜層６の外面
に構成され、後述する研磨時に研磨から銅膜層６を保護
する。これにより、非常に薄く構成された銅膜層６にダ
メージを与えることなく研磨を行うことができる。バリ
ア層に用いられる材質としては、研磨に耐え得るだけの
機械的強度を有し、またこのバリア層は研磨後に除去す
る必要があるため、容易に銅膜層６から除去できるもの
を使用する。このような特性を有する材料としては、ク
ロム、タンタル、チタン等が望ましく、このような材料
をスパッタ、真空蒸着、ＣＶＤ、メッキ等によって膜構
成することによりバリア層を形成する。図４の（ａ）
は、バリア層の材料としてクロムを用い、スパッタによ
ってバリア層であるスパッタクロム層７を構成した場合
の断面図を示している。このバリア層の厚みは、バリア
層に使用される材料の種類、研磨剤の種類、研磨条件に
よりことなるが、研磨後におけるバリア層の剥離時を考
慮してできるだけ薄くしたほうが望ましい。例えば、バ
リア層の材料としてクロムを用い、バフ材を使用しロー
ル研磨で不要な樹脂を研磨した場合、バリア層の厚みは
０．１μｍ程度が望ましい。
【００６０】次に、図４の（ｂ）に示すように、スクリ
ーン印刷等を用い、樹脂８をスルーホール３に選択的に
充填する。ここで使用する樹脂８は絶縁樹脂及び導電性
樹脂のどちらでもよい。樹脂８の充填後、図４の（ｃ）
に示すように、スルーホール３からはみ出した樹脂８を
バフ材等を用い研磨機で除去する。研磨後、スパッタク
ロム層７のみを選択的に除去し、図４の（ｄ）に示すよ
うに、銅膜層６を表面に出す。この樹脂８の充填によ
り、スルーホール３内壁面に形成される銅膜層６を保護
できるため、銅膜層６を薄く構成することが可能とな
る。また、スルーホール３の表面部を平坦化できるた
め、レジストパターンを形成するレジスト膜や、後述す
る絶縁層１０の形成が容易になる。さらに、充填により
スルーホール３内部の空気を排除することができるた
め、環境温度の変化による空気の膨張が引き起こす絶縁
層１０等のクラック等の不具合を排除することが可能と
なり、信頼性の向上を図ることができる。
ーン印刷等を用い、樹脂８をスルーホール３に選択的に
充填する。ここで使用する樹脂８は絶縁樹脂及び導電性
樹脂のどちらでもよい。樹脂８の充填後、図４の（ｃ）
に示すように、スルーホール３からはみ出した樹脂８を
バフ材等を用い研磨機で除去する。研磨後、スパッタク
ロム層７のみを選択的に除去し、図４の（ｄ）に示すよ
うに、銅膜層６を表面に出す。この樹脂８の充填によ
り、スルーホール３内壁面に形成される銅膜層６を保護
できるため、銅膜層６を薄く構成することが可能とな
る。また、スルーホール３の表面部を平坦化できるた
め、レジストパターンを形成するレジスト膜や、後述す
る絶縁層１０の形成が容易になる。さらに、充填により
スルーホール３内部の空気を排除することができるた
め、環境温度の変化による空気の膨張が引き起こす絶縁
層１０等のクラック等の不具合を排除することが可能と
なり、信頼性の向上を図ることができる。
【００６１】次に、エッチング工程について説明する。
図５の（ａ）は、エッチング処理によりエッチング部９
が除去された多層プリント基板１の断面図である。エッ
チング工程では、図４の（ｄ）に示した多層プリント基
板１の外面に配線層のパターンに応じたレジストパター
ンを形成し、レジストに被覆されていない部分の銅膜層
６、スパッタ銅層５ｃ、スパッタクロム銅層５ｂ、スパ
ッタクロム層５ａをエッチングで除去して最下層配線層
のパターンを形成する。すべてのスルーホール３は樹脂
８により充填されているため、ここで用いられるレジス
トは、液状レジストでもドライフィルムレジストでも電
着レジストでもよい。また、レジストタイプとしては、
ポジ型、ネガ型どちらでもかまわないが、ポジ型レジス
トのほうが一般的に解像性が高いため、微細配線パター
ンの形成に適している。
図５の（ａ）は、エッチング処理によりエッチング部９
が除去された多層プリント基板１の断面図である。エッ
チング工程では、図４の（ｄ）に示した多層プリント基
板１の外面に配線層のパターンに応じたレジストパター
ンを形成し、レジストに被覆されていない部分の銅膜層
６、スパッタ銅層５ｃ、スパッタクロム銅層５ｂ、スパ
ッタクロム層５ａをエッチングで除去して最下層配線層
のパターンを形成する。すべてのスルーホール３は樹脂
８により充填されているため、ここで用いられるレジス
トは、液状レジストでもドライフィルムレジストでも電
着レジストでもよい。また、レジストタイプとしては、
ポジ型、ネガ型どちらでもかまわないが、ポジ型レジス
トのほうが一般的に解像性が高いため、微細配線パター
ンの形成に適している。
【００６２】エッチングによるパターン形成を行う場
合、レジストが配置されている上面付近では、ほぼレジ
ストパターン通りのエッチングが可能となるが、このエ
ッチング部が深くなりレジストから離れれば離れるほ
ど、そのレジストパターンとエッチングにより形成され
る配線パターンの形状誤差が大きくなっていく。つまり
エッチングする金属層の膜厚が厚ければ厚いほど、その
金属層の下層付近におけるエッチング形状の誤差が大き
くなっていく。配線パターンの微細化のためには、この
誤差を小さく抑える必要があり、誤差を小さくするため
には、できるだけ金属層の厚みを小さく抑える必要があ
る。本形態では、上述したようにコア基板として銅と熱
膨張係数の近い感光性ガラス２を用いることとしたた
め、銅膜層６を１〜２０μｍ程度に薄く構成でき、結果
として、最下層の配線パターンをも微細化することが可
能となる。一般に、この金属層の厚みとエッチングで形
成する配線パターン幅とは１：２の関係にあるため、ス
パッタクロム層５ａ、スパッタクロム銅層５ｂ、スパッ
タ銅層５ｃの合計の厚みを、０．５μｍ〜５μｍ程度と
すると、銅膜層６を含めた金属層の厚みの合計は、１．
５μｍ〜２５μｍ程度となり、形成できる配線パターン
幅は、３μｍ〜５０μｍ程度となる。なお、銅膜層６の
厚みを４μｍ〜７μｍとし、スパッタクロム層５ａ、ス
パッタクロム銅層５ｂ、スパッタ銅層５ｃの合計の厚み
を、０．５８μｍ〜１．７μｍとすることで、９μｍ〜
２０μｍ程度の幅の配線パターンを形成することがより
望ましい。
合、レジストが配置されている上面付近では、ほぼレジ
ストパターン通りのエッチングが可能となるが、このエ
ッチング部が深くなりレジストから離れれば離れるほ
ど、そのレジストパターンとエッチングにより形成され
る配線パターンの形状誤差が大きくなっていく。つまり
エッチングする金属層の膜厚が厚ければ厚いほど、その
金属層の下層付近におけるエッチング形状の誤差が大き
くなっていく。配線パターンの微細化のためには、この
誤差を小さく抑える必要があり、誤差を小さくするため
には、できるだけ金属層の厚みを小さく抑える必要があ
る。本形態では、上述したようにコア基板として銅と熱
膨張係数の近い感光性ガラス２を用いることとしたた
め、銅膜層６を１〜２０μｍ程度に薄く構成でき、結果
として、最下層の配線パターンをも微細化することが可
能となる。一般に、この金属層の厚みとエッチングで形
成する配線パターン幅とは１：２の関係にあるため、ス
パッタクロム層５ａ、スパッタクロム銅層５ｂ、スパッ
タ銅層５ｃの合計の厚みを、０．５μｍ〜５μｍ程度と
すると、銅膜層６を含めた金属層の厚みの合計は、１．
５μｍ〜２５μｍ程度となり、形成できる配線パターン
幅は、３μｍ〜５０μｍ程度となる。なお、銅膜層６の
厚みを４μｍ〜７μｍとし、スパッタクロム層５ａ、ス
パッタクロム銅層５ｂ、スパッタ銅層５ｃの合計の厚み
を、０．５８μｍ〜１．７μｍとすることで、９μｍ〜
２０μｍ程度の幅の配線パターンを形成することがより
望ましい。
【００６３】また、スルーホールランド幅（ランド幅）
は１０μｍ以下が好ましく、８μｍ以下がより好まし
く、５μｍ以下がより好ましい。スルーホールランド幅
が小さいほど、スルーホール間スペースをより広く確保
することができ、そこに新たに配線を設けることも可能
となる等、配線設計の自由度がより拡大する。
は１０μｍ以下が好ましく、８μｍ以下がより好まし
く、５μｍ以下がより好ましい。スルーホールランド幅
が小さいほど、スルーホール間スペースをより広く確保
することができ、そこに新たに配線を設けることも可能
となる等、配線設計の自由度がより拡大する。
【００６４】さらに、スルーホールを狭いピッチで設け
ることもでき、配線パターンの高密度化を図ることがで
きる。次に、絶縁層形成工程について説明する。図５の
（ｂ）は、絶縁層が形成された多層プリント基板１の断
面図を示している。
ることもでき、配線パターンの高密度化を図ることがで
きる。次に、絶縁層形成工程について説明する。図５の
（ｂ）は、絶縁層が形成された多層プリント基板１の断
面図を示している。
【００６５】絶縁層形成工程では、図５の（ａ）までで
構成されたエッチング後の多層プリント基板１の片面或
いは表裏面に絶縁層１０を形成する。この絶縁層１０に
用いられる材料としては、感光性ガラス２と熱膨張係数
が比較的近く、耐熱性及び耐湿性に優れたものが適して
いる。このような材料としては、有機系であればポリイ
ミド樹脂、耐熱性エポキシ樹脂、ポリアミド樹脂等が適
しており、無機系であればガラス（ＳＯＧ）、Ｓｉ
Ｏ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3等が適している。有機系材料
の場合、一般にその熱膨張係数は感光性ガラス２に比べ
大きいが、有機系材料を１０μｍ程度形成しても、その
膨張係数は感光性ガラス２に引っ張られほぼ感光性ガラ
ス２と同じになるため問題ない。
構成されたエッチング後の多層プリント基板１の片面或
いは表裏面に絶縁層１０を形成する。この絶縁層１０に
用いられる材料としては、感光性ガラス２と熱膨張係数
が比較的近く、耐熱性及び耐湿性に優れたものが適して
いる。このような材料としては、有機系であればポリイ
ミド樹脂、耐熱性エポキシ樹脂、ポリアミド樹脂等が適
しており、無機系であればガラス（ＳＯＧ）、Ｓｉ
Ｏ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3等が適している。有機系材料
の場合、一般にその熱膨張係数は感光性ガラス２に比べ
大きいが、有機系材料を１０μｍ程度形成しても、その
膨張係数は感光性ガラス２に引っ張られほぼ感光性ガラ
ス２と同じになるため問題ない。
【００６６】有機系の材料を絶縁層１０として用いる場
合、この絶縁層１０の形成は、スピンコート、カーテン
コート、スロットコート等により行う。ここで、本形態
ではコア基板として透明な感光性ガラス２を使用してい
るため、片面の露光の光が透明な感光性ガラス２を透過
し、もう片面のパターン形成に影響を与えてしまうこと
を考慮し、絶縁層１０の形成は片面ずつ行うことが望ま
しい。なお、コア基板として不透明な感光性ガラスを用
いる場合には、絶縁層１０形成の際、露光光がもう片側
に影響を及ぼすことがないため、両面同時露光も可能で
ある。
合、この絶縁層１０の形成は、スピンコート、カーテン
コート、スロットコート等により行う。ここで、本形態
ではコア基板として透明な感光性ガラス２を使用してい
るため、片面の露光の光が透明な感光性ガラス２を透過
し、もう片面のパターン形成に影響を与えてしまうこと
を考慮し、絶縁層１０の形成は片面ずつ行うことが望ま
しい。なお、コア基板として不透明な感光性ガラスを用
いる場合には、絶縁層１０形成の際、露光光がもう片側
に影響を及ぼすことがないため、両面同時露光も可能で
ある。
【００６７】一方、無機系の材料を絶縁層１０として用
いる場合には、上述のコート法等の他に、スパッタ、真
空蒸着、ＣＶＤ等によって形成することとしてもよい。
このように絶縁層１０を形成した後、後の工程で積層さ
れる配線層との導電接続部が位置する絶縁層１０の部分
のみを選択的に除去する。ここで、この絶縁層１０の除
去部分（以下バイアホール）の形状をすり鉢状とするこ
とが他層の導体金属とのつき回り性向上の点より好まし
い。
いる場合には、上述のコート法等の他に、スパッタ、真
空蒸着、ＣＶＤ等によって形成することとしてもよい。
このように絶縁層１０を形成した後、後の工程で積層さ
れる配線層との導電接続部が位置する絶縁層１０の部分
のみを選択的に除去する。ここで、この絶縁層１０の除
去部分（以下バイアホール）の形状をすり鉢状とするこ
とが他層の導体金属とのつき回り性向上の点より好まし
い。
【００６８】図５の（ｂ）のようにバイアホールが形成
されると、次は、その外面に再び配線層を構成する配線
層形成工程に移る。図６の（ａ）は、この配線層形成工
程により配線層が形成された多層プリント基板１を示し
た断面図である。
されると、次は、その外面に再び配線層を構成する配線
層形成工程に移る。図６の（ａ）は、この配線層形成工
程により配線層が形成された多層プリント基板１を示し
た断面図である。
【００６９】配線層形成工程では、絶縁層１０及び銅膜
層６の外面に絶縁層１０と膜密着性の良い膜、例えばク
ロム、タンタル、チタン等をスパッタ、真空蒸着、ＣＶ
Ｄ等で成膜し、さらにその外面に導電性の良い膜、例え
ば銅膜等を成膜する。ここで、絶縁層１０と膜密着性の
良い膜と、その外面に成膜される導電性の良い膜とで界
面の密着性が悪い場合、絶縁層１０と膜密着性の良い膜
を構成する材料と、その外面に成膜される導電性の良い
膜を構成する材料とを混合した混合材料からなる中間層
をそれらの間に介在させ多層構造とすること等により、
密着性の向上を図ることができる。
層６の外面に絶縁層１０と膜密着性の良い膜、例えばク
ロム、タンタル、チタン等をスパッタ、真空蒸着、ＣＶ
Ｄ等で成膜し、さらにその外面に導電性の良い膜、例え
ば銅膜等を成膜する。ここで、絶縁層１０と膜密着性の
良い膜と、その外面に成膜される導電性の良い膜とで界
面の密着性が悪い場合、絶縁層１０と膜密着性の良い膜
を構成する材料と、その外面に成膜される導電性の良い
膜を構成する材料とを混合した混合材料からなる中間層
をそれらの間に介在させ多層構造とすること等により、
密着性の向上を図ることができる。
【００７０】図６の（ａ）では、絶縁層１０と膜密着性
の良い膜の材料としてクロムを用い、スパッタ法によっ
て成膜することによりスパッタクロム層５ａを形成し、
その外面にスパッタクロム銅層５ｂを形成し、さらにそ
の外面には、導電性の良い銅を用い、スパッタにより銅
膜層１１を形成する。絶縁層と密着性の良い膜の厚さ
（例えばスパッタクロム層５ａ）としては、０．０４μ
ｍ〜０．１μｍ程度が好ましく、この厚みで十分な密着
強度が得られる。また、導電性の良い膜として銅を用い
た場合（例えば銅膜層１１）、その厚みは１μｍ〜２０
μｍ程度あれば十分バイアホールとの接続信頼性が得ら
れ、電気抵抗値も低い。多層構造とした場合における混
合材料層（例えばスパッタクロム銅層５ｂなどの中間
層）の厚さは０．０４μｍ〜０．１μｍで十分な界面の
膜密着強度を得ることができる。
の良い膜の材料としてクロムを用い、スパッタ法によっ
て成膜することによりスパッタクロム層５ａを形成し、
その外面にスパッタクロム銅層５ｂを形成し、さらにそ
の外面には、導電性の良い銅を用い、スパッタにより銅
膜層１１を形成する。絶縁層と密着性の良い膜の厚さ
（例えばスパッタクロム層５ａ）としては、０．０４μ
ｍ〜０．１μｍ程度が好ましく、この厚みで十分な密着
強度が得られる。また、導電性の良い膜として銅を用い
た場合（例えば銅膜層１１）、その厚みは１μｍ〜２０
μｍ程度あれば十分バイアホールとの接続信頼性が得ら
れ、電気抵抗値も低い。多層構造とした場合における混
合材料層（例えばスパッタクロム銅層５ｂなどの中間
層）の厚さは０．０４μｍ〜０．１μｍで十分な界面の
膜密着強度を得ることができる。
【００７１】配線層形成工程が終了すると、図６の
（ｂ）に示すように再びエッチング工程及び絶縁層形成
工程を行い配線層のパターン形成を行う。そして、以後
同様に配線層の形成工程、エッチング工程及び絶縁層形
成工程を繰り返し、配線パターンを積層していく。
（ｂ）に示すように再びエッチング工程及び絶縁層形成
工程を行い配線層のパターン形成を行う。そして、以後
同様に配線層の形成工程、エッチング工程及び絶縁層形
成工程を繰り返し、配線パターンを積層していく。
【００７２】配線パターンの積層形成が終了後、表面処
理工程に移る。表面処理工程では、図６の（ｃ）に示す
ように、最外層における配線層の表面導通部を表面処理
層１２で被覆し、それ以外の最外層をカバーコート１３
で被覆する。表面処理層１２には導電性の良い材料を用
い、例えば半田、耐熱プリフラックス、水溶性プリフラ
ックス、ニッケル、金メッキ等を用いる。カバーコート
１３には、絶縁層１０に使用した無機系材料或いは有機
系材料でもよいし、一般的なソルダーレジスト等を用い
てもよい。
理工程に移る。表面処理工程では、図６の（ｃ）に示す
ように、最外層における配線層の表面導通部を表面処理
層１２で被覆し、それ以外の最外層をカバーコート１３
で被覆する。表面処理層１２には導電性の良い材料を用
い、例えば半田、耐熱プリフラックス、水溶性プリフラ
ックス、ニッケル、金メッキ等を用いる。カバーコート
１３には、絶縁層１０に使用した無機系材料或いは有機
系材料でもよいし、一般的なソルダーレジスト等を用い
てもよい。
【００７３】このように、銅膜層６と熱膨張係数が近い
感光性ガラス２をコア基板として用い、スルーホール３
内壁面の銅膜層６の厚みを１〜２０μｍと薄く形成する
こととしたため、それと一体的に形成される配線層にお
ける銅膜層６の膜厚を小さくすることが可能となり、配
線パターンの微細化を図ることが可能となる。
感光性ガラス２をコア基板として用い、スルーホール３
内壁面の銅膜層６の厚みを１〜２０μｍと薄く形成する
こととしたため、それと一体的に形成される配線層にお
ける銅膜層６の膜厚を小さくすることが可能となり、配
線パターンの微細化を図ることが可能となる。
【００７４】また、スルーホール３の内壁面に形成され
た銅膜層６を樹脂８で被覆することとしたため、この銅
膜層６を薄く形成した場合であっても、その樹脂８の保
護によって十分な接続信頼性を確保でき、この銅膜層６
と一体的に形成される配線層における銅膜層６の厚みを
薄くすることができるため、配線パターンの微細化を図
ることが可能となる。
た銅膜層６を樹脂８で被覆することとしたため、この銅
膜層６を薄く形成した場合であっても、その樹脂８の保
護によって十分な接続信頼性を確保でき、この銅膜層６
と一体的に形成される配線層における銅膜層６の厚みを
薄くすることができるため、配線パターンの微細化を図
ることが可能となる。
【００７５】さらに、コア基板として感光性ガラス２を
用い、スルーホール形成部に選択的に紫外線を照射し、
その照射による露光部をエッチングすることによりスル
ーホールを形成することとしたため、小径のスルーホー
ルを精度よく形成することが可能である。また、ガラス
基板の改質を行うことによって、熱膨張係数を所望に制
御することができ、断線やランド切れなどの発生を抑え
ることができるため、ランド幅も小さくすることが可能
となって配線パターンの高密度化を図ることができる。
用い、スルーホール形成部に選択的に紫外線を照射し、
その照射による露光部をエッチングすることによりスル
ーホールを形成することとしたため、小径のスルーホー
ルを精度よく形成することが可能である。また、ガラス
基板の改質を行うことによって、熱膨張係数を所望に制
御することができ、断線やランド切れなどの発生を抑え
ることができるため、ランド幅も小さくすることが可能
となって配線パターンの高密度化を図ることができる。
【００７６】また、銅膜層６と熱膨張係数が近い感光性
ガラス２にスルーホール３を設け、スルーホール３の内
壁面及び配線層に銅膜層６を形成し、スルーホール３内
部を樹脂で被覆し、絶縁層１０を形成することとしたた
め、微細な配線パターンを有する多層プリント基板１を
製造することが可能となる。
ガラス２にスルーホール３を設け、スルーホール３の内
壁面及び配線層に銅膜層６を形成し、スルーホール３内
部を樹脂で被覆し、絶縁層１０を形成することとしたた
め、微細な配線パターンを有する多層プリント基板１を
製造することが可能となる。
【００７７】なお、スルーホール３の内壁面の銅膜層６
と配線層の銅膜層６とを同一工程において形成すること
としたが、それぞれを別工程で形成することとしてもよ
い。また、スルーホール３の内部に樹脂８を充填するこ
ととしたが、充填を行わず、樹脂８が少なくともスルー
ホール３の内壁面の銅膜層６を被覆するよう形成されて
いてもよい。
と配線層の銅膜層６とを同一工程において形成すること
としたが、それぞれを別工程で形成することとしてもよ
い。また、スルーホール３の内部に樹脂８を充填するこ
ととしたが、充填を行わず、樹脂８が少なくともスルー
ホール３の内壁面の銅膜層６を被覆するよう形成されて
いてもよい。
【００７８】さらに、イオンブロッキング層４を形成す
ることとしたが、アルカリ金属イオンを含有しないガラ
ス基板を用いるか、或いはガラス基板全体を結晶化させ
る等の改質を行うことによってイオンマイグレーション
を抑制可能にした場合、イオンブロッキング層４を設け
ない構成としてもよい。
ることとしたが、アルカリ金属イオンを含有しないガラ
ス基板を用いるか、或いはガラス基板全体を結晶化させ
る等の改質を行うことによってイオンマイグレーション
を抑制可能にした場合、イオンブロッキング層４を設け
ない構成としてもよい。
【００７９】
【実施例１】次に、第１の実施の形態における実施例に
ついて説明する。本実施例では、ガラス基板としてとし
て下記の組成を有する感光性ガラス（商品名：ＨＯＹＡ
株式会社製ＰＥＧ３）を用いた。
ついて説明する。本実施例では、ガラス基板としてとし
て下記の組成を有する感光性ガラス（商品名：ＨＯＹＡ
株式会社製ＰＥＧ３）を用いた。
【００８０】 （スルーホール形成工程） １）上記感光性ガラス上にマスクを密着させ、該マスク
を通してスルーホール部分にＵＶ光を照射し、露光部分
に対応する潜像を形成した。マスクは、石英ガラスをク
ロム／酸化クロムでパターニングしたものを使用した。
その後、４００℃で熱処理を行ない、露光部分のみを結
晶化させた。 ２）薄いフッ化水素酸（１０％溶液）を感光性ガラスの
表裏にスプレーし、結晶化したスルーホール部分のガラ
スを溶解除去し、φ０．０５ｍｍ（５０μｍ）径のスル
ーホールを形成した。た。 （イオンブロッキング層形成工程） ３）このスルーホールが形成された感光性ガラスを２０
ｖｏｌ％の硫酸水溶液の中に入れ、プラス電圧を２０Ｖ
で１０分間加えた。このときのマイナス電極にはステン
レスを用いた。 ４）スパッタ装置を使用し、膜厚０．０５μｍのＳｉ3
Ｎ4膜の上に、ＳｉＯ2膜（膜厚０．０５μｍ）を成膜
し、イオンブロッキング層とした。 （配線層及び導体膜形成工程） ５）スパッタ装置を使用し、膜厚０．０５μｍのクロム
膜を成膜した。 ６）スパッタ装置を使用し、クロム・銅合金膜（クロ
ム；４％／銅；９６％）（膜厚：０．０５μｍ）を成膜
した。 ７）スパッタ装置を使用し、銅膜（膜厚１．５μｍ）を
成膜した。ここで５）〜７）の各工程は、各金属膜間で
の酸化物生成を防ぐため、すべて空気を遮断した環境で
連続処理された。 ８）次に、無電解めっきにより、銅膜（膜厚０．３μ
ｍ）を形成し、続いて、電気めっきにより膜厚５μｍの
銅膜を積層することにより、導体膜及び配線層を連続膜
として一体形成した。 （導体膜被覆工程） ９）スパッタ装置を使用し、配線層表面にバリア層とし
て膜厚０．１μｍのクロム薄膜を成膜した。 １０）スルーホール部分のみ開口されたスクリーン版を
使用し、スクリーン印刷機によって感光性エポキシ樹脂
（サンワ化学社製ＳＰＢＲ−８０００）を充填し保護層
を設けた。 １１）熱風乾燥機を用いて９０℃の温度で３０分間、こ
の樹脂を仮乾燥させた後、ＵＶ光にてスルーホールの表
裏より１０００ｍｊ／ｃｍ2の光量を与えさらに硬化さ
せた。 １２）ロールバフ研磨機を使用しスルーホールの開口部
より上又は周囲に広がったエポキシ樹脂を研磨除去し
た。 １３）熱風乾燥機を用い１５０℃の温度で６０分間、こ
の樹脂を完全硬化させた。 １４）次に、バリア層であるクロム層のみを選択的に剥
離した。このときの剥離剤としてフェリシアン化カリを
主成分とした薬品を使用した。 （エッチング工程） １５）ポジ型の液状レジスト（シプレー社製マイクロポ
ジットＳＪＲ５４４０）をスピンナーで約１０μｍの厚
さで塗布した後、ガラスマスクを使い、平行光露光機で
１０００ｍｊ／ｃｍ2露光を行った。続いて現像液（シ
プレー社製 現像液２５００）により１分間室温でディ
ップ現像し、レジストパターンを形成した。 １６）レジストパターンが形成された上記配線層に４０
ボーメの塩化第二鉄溶液をスプレーして銅エッチングを
行った後、レジストをアセトンにより除去した。続い
て、銅パターンを金属レジストとしてクロム層をエッチ
ングして、線幅２０μｍ、間隙２０μｍ、スルーホール
ランド幅１２０μｍの配線パターンを形成した。
を通してスルーホール部分にＵＶ光を照射し、露光部分
に対応する潜像を形成した。マスクは、石英ガラスをク
ロム／酸化クロムでパターニングしたものを使用した。
その後、４００℃で熱処理を行ない、露光部分のみを結
晶化させた。 ２）薄いフッ化水素酸（１０％溶液）を感光性ガラスの
表裏にスプレーし、結晶化したスルーホール部分のガラ
スを溶解除去し、φ０．０５ｍｍ（５０μｍ）径のスル
ーホールを形成した。た。 （イオンブロッキング層形成工程） ３）このスルーホールが形成された感光性ガラスを２０
ｖｏｌ％の硫酸水溶液の中に入れ、プラス電圧を２０Ｖ
で１０分間加えた。このときのマイナス電極にはステン
レスを用いた。 ４）スパッタ装置を使用し、膜厚０．０５μｍのＳｉ3
Ｎ4膜の上に、ＳｉＯ2膜（膜厚０．０５μｍ）を成膜
し、イオンブロッキング層とした。 （配線層及び導体膜形成工程） ５）スパッタ装置を使用し、膜厚０．０５μｍのクロム
膜を成膜した。 ６）スパッタ装置を使用し、クロム・銅合金膜（クロ
ム；４％／銅；９６％）（膜厚：０．０５μｍ）を成膜
した。 ７）スパッタ装置を使用し、銅膜（膜厚１．５μｍ）を
成膜した。ここで５）〜７）の各工程は、各金属膜間で
の酸化物生成を防ぐため、すべて空気を遮断した環境で
連続処理された。 ８）次に、無電解めっきにより、銅膜（膜厚０．３μ
ｍ）を形成し、続いて、電気めっきにより膜厚５μｍの
銅膜を積層することにより、導体膜及び配線層を連続膜
として一体形成した。 （導体膜被覆工程） ９）スパッタ装置を使用し、配線層表面にバリア層とし
て膜厚０．１μｍのクロム薄膜を成膜した。 １０）スルーホール部分のみ開口されたスクリーン版を
使用し、スクリーン印刷機によって感光性エポキシ樹脂
（サンワ化学社製ＳＰＢＲ−８０００）を充填し保護層
を設けた。 １１）熱風乾燥機を用いて９０℃の温度で３０分間、こ
の樹脂を仮乾燥させた後、ＵＶ光にてスルーホールの表
裏より１０００ｍｊ／ｃｍ2の光量を与えさらに硬化さ
せた。 １２）ロールバフ研磨機を使用しスルーホールの開口部
より上又は周囲に広がったエポキシ樹脂を研磨除去し
た。 １３）熱風乾燥機を用い１５０℃の温度で６０分間、こ
の樹脂を完全硬化させた。 １４）次に、バリア層であるクロム層のみを選択的に剥
離した。このときの剥離剤としてフェリシアン化カリを
主成分とした薬品を使用した。 （エッチング工程） １５）ポジ型の液状レジスト（シプレー社製マイクロポ
ジットＳＪＲ５４４０）をスピンナーで約１０μｍの厚
さで塗布した後、ガラスマスクを使い、平行光露光機で
１０００ｍｊ／ｃｍ2露光を行った。続いて現像液（シ
プレー社製 現像液２５００）により１分間室温でディ
ップ現像し、レジストパターンを形成した。 １６）レジストパターンが形成された上記配線層に４０
ボーメの塩化第二鉄溶液をスプレーして銅エッチングを
行った後、レジストをアセトンにより除去した。続い
て、銅パターンを金属レジストとしてクロム層をエッチ
ングして、線幅２０μｍ、間隙２０μｍ、スルーホール
ランド幅１２０μｍの配線パターンを形成した。
【００８１】なお、クロムエッチング液として、フェリ
シアン化カリを主成分とする薬品を使用した。 （絶縁層形成工程） １７）ここまで作成されたガラス両面配線板にスピンナ
ーを使い、層間絶縁層（シプレー社製マルチポジット９
５００）を約１０μｍ片面に形成した。 １８）ガラスマスクを使用し、露光機で１３００ｍｊ／
ｃｍ2の光量で露光した後、熱風乾燥機で８０℃で１０
分間乾燥させた。その後、専用現像液で現像した。 １９）再度もう片面に層間絶縁層（シプレー社製マルチ
ポジット９５００）をスピンナーで約１０μｍ形成し、
露光、現像によりφ２０μｍのビアホールを形成した
後、１７０℃の窒素雰囲気中で４時間熱風乾燥させ完全
硬化させた。
シアン化カリを主成分とする薬品を使用した。 （絶縁層形成工程） １７）ここまで作成されたガラス両面配線板にスピンナ
ーを使い、層間絶縁層（シプレー社製マルチポジット９
５００）を約１０μｍ片面に形成した。 １８）ガラスマスクを使用し、露光機で１３００ｍｊ／
ｃｍ2の光量で露光した後、熱風乾燥機で８０℃で１０
分間乾燥させた。その後、専用現像液で現像した。 １９）再度もう片面に層間絶縁層（シプレー社製マルチ
ポジット９５００）をスピンナーで約１０μｍ形成し、
露光、現像によりφ２０μｍのビアホールを形成した
後、１７０℃の窒素雰囲気中で４時間熱風乾燥させ完全
硬化させた。
【００８２】ここで片面ずつ絶縁層のパターン形成を行
った理由は、透光性を有するガラスが基板として使用さ
れているため、露光時の光がガラス基板を透過し、裏面
に達してしまうからである。 （配線層形成工程） ２０）１層目の配線層の形成工程と同様にして、スパッ
タ装置を使用し、膜厚０．０５μｍのクロム層を成膜し
た。 ２１）続いて、スパッタ装置を使用し、膜厚０．０５μ
ｍのクロム・銅合金層（クロム；４％／銅；９６％）を
成膜した。 ２２）スパッタ装置を使用し、銅膜（膜厚：５μｍ）を
成膜した。ここで、２０）〜２１）の各工程は、各金属
間での酸化物生成を防ぐため、すべて空気を遮断した環
境で連続処理された。 （エッチング工程） ２３）ポジ型の液状レジスト（シプレー社製マイクロポ
ジットＳＪＲ５４４０）をスピンナーで約１０μｍの厚
さで塗布し、その後ガラスマスクを使い、平行光露光機
で１０００ｍｊ／ｃｍ2露光を行った。最後に現像液
（シプレー社製現像液２５００）により１分間室温でデ
ィップ現像してレジストパターンを形成した。２４）レ
ジストパターンが形成された上記配線層に４０ボーメの
塩化第二鉄溶液をスプレーして銅エッチングを行った
後、レジストをアセトンにより除去した。最後に銅パタ
ーンを金属レジストとしてクロム層をエッチングして、
線幅２０μｍ、間隙２０μｍ、５０μｍ幅のビアランド
を有する２層目配線パターンを形成した。
った理由は、透光性を有するガラスが基板として使用さ
れているため、露光時の光がガラス基板を透過し、裏面
に達してしまうからである。 （配線層形成工程） ２０）１層目の配線層の形成工程と同様にして、スパッ
タ装置を使用し、膜厚０．０５μｍのクロム層を成膜し
た。 ２１）続いて、スパッタ装置を使用し、膜厚０．０５μ
ｍのクロム・銅合金層（クロム；４％／銅；９６％）を
成膜した。 ２２）スパッタ装置を使用し、銅膜（膜厚：５μｍ）を
成膜した。ここで、２０）〜２１）の各工程は、各金属
間での酸化物生成を防ぐため、すべて空気を遮断した環
境で連続処理された。 （エッチング工程） ２３）ポジ型の液状レジスト（シプレー社製マイクロポ
ジットＳＪＲ５４４０）をスピンナーで約１０μｍの厚
さで塗布し、その後ガラスマスクを使い、平行光露光機
で１０００ｍｊ／ｃｍ2露光を行った。最後に現像液
（シプレー社製現像液２５００）により１分間室温でデ
ィップ現像してレジストパターンを形成した。２４）レ
ジストパターンが形成された上記配線層に４０ボーメの
塩化第二鉄溶液をスプレーして銅エッチングを行った
後、レジストをアセトンにより除去した。最後に銅パタ
ーンを金属レジストとしてクロム層をエッチングして、
線幅２０μｍ、間隙２０μｍ、５０μｍ幅のビアランド
を有する２層目配線パターンを形成した。
【００８３】なお、クロムエッチング液として、フェリ
シアン化カリを主成分とする薬品を使用した。 （表面処理工程） ２５）これまでの工程で作成されたガラス４層配線板の
片面にスピンナーで絶縁膜（シプレー社製マルチポジッ
ト９５００）を約１０μｍ形成し、カバーコートとし
た。 ２６）ガラスマスクを使用し、露光機で１３００ｍｊ／
ｃｍ2の光量で露光し、熱風乾燥機で８０℃１０分乾燥
させた後、専用現像液で現像した。 ２７）再度もう片面に層間絶縁層（シプレー社製マルチ
ポジット９５００）をスピンナーで約１０μｍ形成し、
露光現像後、１７０℃の窒素雰囲気中で４時間熱風乾燥
させた。 ２８）表面処理として、無電解ニッケル・金めっき処理
を施した。
シアン化カリを主成分とする薬品を使用した。 （表面処理工程） ２５）これまでの工程で作成されたガラス４層配線板の
片面にスピンナーで絶縁膜（シプレー社製マルチポジッ
ト９５００）を約１０μｍ形成し、カバーコートとし
た。 ２６）ガラスマスクを使用し、露光機で１３００ｍｊ／
ｃｍ2の光量で露光し、熱風乾燥機で８０℃１０分乾燥
させた後、専用現像液で現像した。 ２７）再度もう片面に層間絶縁層（シプレー社製マルチ
ポジット９５００）をスピンナーで約１０μｍ形成し、
露光現像後、１７０℃の窒素雰囲気中で４時間熱風乾燥
させた。 ２８）表面処理として、無電解ニッケル・金めっき処理
を施した。
【００８４】以上のようにして、ガラス基板の片面に配
線パターンが２層ずつ形成された高密度の両面多層プリ
ント配線板が得られた。次に、第２の実施の形態につい
て説明する。
線パターンが２層ずつ形成された高密度の両面多層プリ
ント配線板が得られた。次に、第２の実施の形態につい
て説明する。
【００８５】本実施形態は上述の第１実施形態の変形例
であり、コア基板としてアルカリ金属イオンを含有しな
い無アルカリガラスを用い、スルーホール形成工程をレ
ーザ加工に代えた以外は、第１実施形態と同様にして多
層プリント配線板を作成した。
であり、コア基板としてアルカリ金属イオンを含有しな
い無アルカリガラスを用い、スルーホール形成工程をレ
ーザ加工に代えた以外は、第１実施形態と同様にして多
層プリント配線板を作成した。
【００８６】図７及び図８は、本実施形態におけるスル
ーホール形成工程を示した断面図である。本実施形態に
おけるスルーホール形成は、レーザ照射によって行う。
用いられ得るレーザの種類は特に限定されず、例えばエ
キシマレーザ、イットリウム−アルミニウム−ガーネッ
トレーザ、炭酸ガスレーザ、アルゴンガスレーザ等を用
いることができる。下記に、使用するレーザの一例とし
て、ＨＯＹＡコンテニュアム（株）製ファムト秒レーザ
（ＣＰＡ−２０００）のレーザ特性を示す。
ーホール形成工程を示した断面図である。本実施形態に
おけるスルーホール形成は、レーザ照射によって行う。
用いられ得るレーザの種類は特に限定されず、例えばエ
キシマレーザ、イットリウム−アルミニウム−ガーネッ
トレーザ、炭酸ガスレーザ、アルゴンガスレーザ等を用
いることができる。下記に、使用するレーザの一例とし
て、ＨＯＹＡコンテニュアム（株）製ファムト秒レーザ
（ＣＰＡ−２０００）のレーザ特性を示す。
【００８７】 レーザによるスルーホール形成は、レーザ光の照射をコ
ア基板の片面ずつ行うこととしてもよいし、両面からレ
ーザ光を同時に照射して行うこととしてもよい。
ア基板の片面ずつ行うこととしてもよいし、両面からレ
ーザ光を同時に照射して行うこととしてもよい。
【００８８】図７は、レーザ光を片面ずつ照射してスル
ーホールを形成する工程を示した断面図である。この場
合、図７の（ａ）に示すように、まず無アルカリガラス
２０の片面からレーザ光を照射し、原点の位置決めを行
うための原点位置決め用スルーホールを形成する。次
に、図７の（ｂ）に示すようにスルーホールを形成する
部分に片面からレーザ光を照射し、無アルカリガラス２
０の途中までスルーホール２２を形成する。次に、図７
の（ｃ）に示すように、もう片方側からレーザ光を照射
しスルーホール２２を貫通させる。
ーホールを形成する工程を示した断面図である。この場
合、図７の（ａ）に示すように、まず無アルカリガラス
２０の片面からレーザ光を照射し、原点の位置決めを行
うための原点位置決め用スルーホールを形成する。次
に、図７の（ｂ）に示すようにスルーホールを形成する
部分に片面からレーザ光を照射し、無アルカリガラス２
０の途中までスルーホール２２を形成する。次に、図７
の（ｃ）に示すように、もう片方側からレーザ光を照射
しスルーホール２２を貫通させる。
【００８９】図８は、レーザ光を両面から同時に照射し
てスルーホールを形成する工程を示した断面図である。
この方法でも、まず、図８の（ａ）に示すように原点位
置決め用スルーホールの形成を行う。次に、レーザ光を
無アルカリガラスの両面から同時に照射し、図８の
（ｂ）に示すようにスルーホール２２を形成する。
てスルーホールを形成する工程を示した断面図である。
この方法でも、まず、図８の（ａ）に示すように原点位
置決め用スルーホールの形成を行う。次に、レーザ光を
無アルカリガラスの両面から同時に照射し、図８の
（ｂ）に示すようにスルーホール２２を形成する。
【００９０】スルーホール形成工程が終了した後、第１
実施形態と同様に配線層及び導体膜形成工程、導体膜被
覆工程、エッチング工程、絶縁層形成工程、配線層形成
工程、表面処理工程を行ない多層プリント基板１を作成
した。
実施形態と同様に配線層及び導体膜形成工程、導体膜被
覆工程、エッチング工程、絶縁層形成工程、配線層形成
工程、表面処理工程を行ない多層プリント基板１を作成
した。
【００９１】なお、本実施形態ではアルカリ金属イオン
を含まない無アルカリガラス２０をコア基板として使用
しているため、イオンブロッキング層の形成を行わなく
てもよい。そのため、本形態における密着力強化層５
は、無アルカリガラス２０と膜密着性の良い材質を選択
する必要がある。
を含まない無アルカリガラス２０をコア基板として使用
しているため、イオンブロッキング層の形成を行わなく
てもよい。そのため、本形態における密着力強化層５
は、無アルカリガラス２０と膜密着性の良い材質を選択
する必要がある。
【００９２】このように、第２実施形態では、無アルカ
リガラス２０を基板材料として使用したが、第１実施形
態と同様の多層プリント配線板が作成された。また、基
板材料として感光性ガラス２を用い、レーザ加工により
スルーホールを形成することも可能である。この場合で
も、小径のスルーホールを精度よく形成することが可能
であり、さらにその小径のスルーホールの開口周囲を囲
むランド幅も小さくすることができるため、配線パター
ンの高密度化を図ることができる。
リガラス２０を基板材料として使用したが、第１実施形
態と同様の多層プリント配線板が作成された。また、基
板材料として感光性ガラス２を用い、レーザ加工により
スルーホールを形成することも可能である。この場合で
も、小径のスルーホールを精度よく形成することが可能
であり、さらにその小径のスルーホールの開口周囲を囲
むランド幅も小さくすることができるため、配線パター
ンの高密度化を図ることができる。
【００９３】なお、本実施形態では、無アルカリガラス
をレーザ加工してスルーホールを形成することとした
が、レーザ加工によるスルーホールの形成は、無アルカ
リガラスに限られず、感光性ガラス等その他のガラスに
も適用可能である。
をレーザ加工してスルーホールを形成することとした
が、レーザ加工によるスルーホールの形成は、無アルカ
リガラスに限られず、感光性ガラス等その他のガラスに
も適用可能である。
【００９４】次に、第３の実施の形態について説明す
る。基板材料として、実施例１と同様の感光性ガラス材
料（商品名：ＨＯＹＡ株式会社製ＰＥＧ３）を用い、ス
ルーホールを形成した後、ガラス全体を結晶化により改
質することにより、もとの感光性ガラスの諸特性をより
向上させた以外は、実施例１とほぼ同様にして多層配線
基板を作成した。以下、詳細に説明する。 （スルーホール形成工程）実施例１の場合と同様にして
スルーホール３３（φ５０μｍ径）を形成した（図９
（ａ）、（ｂ））。 （結晶化工程）スルーホール３３が形成された感光性ガ
ラス３２全体に、紫外線を３０秒間照射した。続いて、
当該ガラスの屈伏点温度よりも高い温度で約２時間熱処
理を行うことにより基板全体を結晶化させた（図９
（ｃ））。
る。基板材料として、実施例１と同様の感光性ガラス材
料（商品名：ＨＯＹＡ株式会社製ＰＥＧ３）を用い、ス
ルーホールを形成した後、ガラス全体を結晶化により改
質することにより、もとの感光性ガラスの諸特性をより
向上させた以外は、実施例１とほぼ同様にして多層配線
基板を作成した。以下、詳細に説明する。 （スルーホール形成工程）実施例１の場合と同様にして
スルーホール３３（φ５０μｍ径）を形成した（図９
（ａ）、（ｂ））。 （結晶化工程）スルーホール３３が形成された感光性ガ
ラス３２全体に、紫外線を３０秒間照射した。続いて、
当該ガラスの屈伏点温度よりも高い温度で約２時間熱処
理を行うことにより基板全体を結晶化させた（図９
（ｃ））。
【００９５】このような工程を付加したことにより、例
えば、イオンブロッキング効果を高め、実施例１で形成
されたイオンブロッキング層を不要とした。また、ガラ
ス基板の曲げ強度値をもとの感光性ガラスよりも倍以上
にすることができ、さらには、熱膨張係数もＬＳＩチッ
プと代表的なプリント配線基板銅張りしたガラスエポキ
シ（ＦＲ４）のほぼ中間値とすることができた。 （配線層及び導体膜形成工程）次に、実施例１と同様に
して、厚さ０．０５μｍのクロム薄膜を形成し（スパッ
タクロム層３５ａ）、ついで、厚さ０．０５μｍのクロ
ム・銅合金（クロム；４％／銅；９６％）薄膜（スパッ
タクロム銅層３５ｂ）、さらに、膜厚１．５μｍの銅薄
膜（スパッタ銅層３５ｃ）を成膜した。
えば、イオンブロッキング効果を高め、実施例１で形成
されたイオンブロッキング層を不要とした。また、ガラ
ス基板の曲げ強度値をもとの感光性ガラスよりも倍以上
にすることができ、さらには、熱膨張係数もＬＳＩチッ
プと代表的なプリント配線基板銅張りしたガラスエポキ
シ（ＦＲ４）のほぼ中間値とすることができた。 （配線層及び導体膜形成工程）次に、実施例１と同様に
して、厚さ０．０５μｍのクロム薄膜を形成し（スパッ
タクロム層３５ａ）、ついで、厚さ０．０５μｍのクロ
ム・銅合金（クロム；４％／銅；９６％）薄膜（スパッ
タクロム銅層３５ｂ）、さらに、膜厚１．５μｍの銅薄
膜（スパッタ銅層３５ｃ）を成膜した。
【００９６】なお、これらの工程は、実施例１と同様、
各金属間での酸化物生成を防ぐため空気を遮断した環境
で連続的に行った。続いて、無電解めっきにより銅薄膜
（膜厚：０．３μｍ）形成し、その後電気めっきにより
銅薄膜（膜厚：５μｍ）を積層することにより、導体膜
及び配線層を連続膜として一体形成した（銅膜層３６）
（図９（ｄ））。 （導体膜被覆工程）次に、実施例１と同様にして配線層
表面にバリア層としてクロム薄膜（０．１μｍ）を形成
した。この後、スクリーン印刷機を用いて、スルーホー
ル内に感光性エポキシ樹脂（サンワ化学社製ＳＰＢＲ−
８０００）を充填し、熱風乾燥機を用いて９０℃の温度
で３０分間、樹脂を仮乾燥させた後、ＵＶ光照射により
樹脂を硬化させて、導体膜を被覆した。
各金属間での酸化物生成を防ぐため空気を遮断した環境
で連続的に行った。続いて、無電解めっきにより銅薄膜
（膜厚：０．３μｍ）形成し、その後電気めっきにより
銅薄膜（膜厚：５μｍ）を積層することにより、導体膜
及び配線層を連続膜として一体形成した（銅膜層３６）
（図９（ｄ））。 （導体膜被覆工程）次に、実施例１と同様にして配線層
表面にバリア層としてクロム薄膜（０．１μｍ）を形成
した。この後、スクリーン印刷機を用いて、スルーホー
ル内に感光性エポキシ樹脂（サンワ化学社製ＳＰＢＲ−
８０００）を充填し、熱風乾燥機を用いて９０℃の温度
で３０分間、樹脂を仮乾燥させた後、ＵＶ光照射により
樹脂を硬化させて、導体膜を被覆した。
【００９７】その後、ロールバフ研磨機を使用し、図４
（ｂ）に示されるようなスルーホールの開口から上又は
周囲に広がったエポキシ樹脂を研磨除去した。続いて熱
風乾燥機を用い１５０℃の温度で６０分間、この樹脂を
完全硬化させ、導体膜の保護層（樹脂３８）を形成した
（図１０（ａ））。
（ｂ）に示されるようなスルーホールの開口から上又は
周囲に広がったエポキシ樹脂を研磨除去した。続いて熱
風乾燥機を用い１５０℃の温度で６０分間、この樹脂を
完全硬化させ、導体膜の保護層（樹脂３８）を形成した
（図１０（ａ））。
【００９８】次に、実施例１と同様にして、バリア層で
あるクロム薄膜のみを選択的に剥離した。 （レジストパターン形成工程）ポジ型の液状レジスト
（シプレー社製マイクロポジットＳＪＲ５４４０）をス
ピンナーで約１０μｍの厚さで塗布した後、ガラスマス
クを使い、平行光露光機で１０００ｍｊ／ｃｍ2露光を
行った。次に現像液（シプレー社製 現像液２５００）
により１分間室温でディップ現像し、レジストパターン
（レジスト３４）を形成した（図１０（ｂ））。 （エッチング工程）実施例１と同様にして、レジストパ
ターンが形成された配線層に４０ボーメの塩化第二鉄溶
液をスプレーして銅エッチングを行った後、レジストを
アセトンにより除去した。続いて、銅パターンを金属レ
ジストとしてクロム層をエッチングし、ライン幅２０μ
ｍ、間隙２０μｍ、ランド幅ゼロの配線パターンを形成
した（図１１（ａ）、図１３）。 （絶縁層形成工程）次に、これまでの工程で作成された
ガラス両面配線板に、スピンナーを使用して層間絶縁層
（シプレー社製マルチポジット９５００）を約１０μｍ
片面に形成した。続いて、ガラスマスクを使用し、露光
機で１３００ｍｊ／ｃｍ2の光量で露光した後、熱風乾
燥機で８０℃１０分乾燥させた。その後、専用現像液で
現像し絶縁層４０を形成した（図１１（ｂ））。
あるクロム薄膜のみを選択的に剥離した。 （レジストパターン形成工程）ポジ型の液状レジスト
（シプレー社製マイクロポジットＳＪＲ５４４０）をス
ピンナーで約１０μｍの厚さで塗布した後、ガラスマス
クを使い、平行光露光機で１０００ｍｊ／ｃｍ2露光を
行った。次に現像液（シプレー社製 現像液２５００）
により１分間室温でディップ現像し、レジストパターン
（レジスト３４）を形成した（図１０（ｂ））。 （エッチング工程）実施例１と同様にして、レジストパ
ターンが形成された配線層に４０ボーメの塩化第二鉄溶
液をスプレーして銅エッチングを行った後、レジストを
アセトンにより除去した。続いて、銅パターンを金属レ
ジストとしてクロム層をエッチングし、ライン幅２０μ
ｍ、間隙２０μｍ、ランド幅ゼロの配線パターンを形成
した（図１１（ａ）、図１３）。 （絶縁層形成工程）次に、これまでの工程で作成された
ガラス両面配線板に、スピンナーを使用して層間絶縁層
（シプレー社製マルチポジット９５００）を約１０μｍ
片面に形成した。続いて、ガラスマスクを使用し、露光
機で１３００ｍｊ／ｃｍ2の光量で露光した後、熱風乾
燥機で８０℃１０分乾燥させた。その後、専用現像液で
現像し絶縁層４０を形成した（図１１（ｂ））。
【００９９】もう片面に、先の工程と同様にして層間絶
縁層（シプレー社製マルチポジット９５００）をスピン
ナーで約１０μｍ形成し、露光現像でφ２０μｍのビア
ホールを形成した。その後、１７０℃の窒素雰囲気中で
４時間熱風乾燥させ完全硬化させた。
縁層（シプレー社製マルチポジット９５００）をスピン
ナーで約１０μｍ形成し、露光現像でφ２０μｍのビア
ホールを形成した。その後、１７０℃の窒素雰囲気中で
４時間熱風乾燥させ完全硬化させた。
【０１００】このとき、結晶化させたガラス基板が露光
光に対して不透明なものである場合、両面一度に絶縁層
のパターン形成を行うことも可能である。 （配線層形成工程）再び、１層目の配線層と同様の工程
を繰り返し、クロム薄膜（厚さ０．０５μｍ）（スパッ
タクロム層３５ａ）、膜厚０．０５μｍのクロム・銅合
金薄膜（クロム；４％／銅；９６％）（スパッタクロム
銅層３５ｂ）、膜厚５μｍの銅薄膜（銅膜層４１）をそ
れぞれスパッタリング法により成膜した（図１２
（ａ））。 （エッチング工程）次に、ポジ型の液状レジスト（シプ
レー社製マイクロポジットＳＪＲ５４４０）をスピンナ
ーで約１０μｍの厚さで塗布した後、ガラスマスクを使
い、平行光露光機で１０００ｍｊ／ｃｍ2露光を行っ
た。最後に現像液（シプレー社製 現像液２５００）に
より１分間室温でディップ現像し、レジストパターンを
形成した。
光に対して不透明なものである場合、両面一度に絶縁層
のパターン形成を行うことも可能である。 （配線層形成工程）再び、１層目の配線層と同様の工程
を繰り返し、クロム薄膜（厚さ０．０５μｍ）（スパッ
タクロム層３５ａ）、膜厚０．０５μｍのクロム・銅合
金薄膜（クロム；４％／銅；９６％）（スパッタクロム
銅層３５ｂ）、膜厚５μｍの銅薄膜（銅膜層４１）をそ
れぞれスパッタリング法により成膜した（図１２
（ａ））。 （エッチング工程）次に、ポジ型の液状レジスト（シプ
レー社製マイクロポジットＳＪＲ５４４０）をスピンナ
ーで約１０μｍの厚さで塗布した後、ガラスマスクを使
い、平行光露光機で１０００ｍｊ／ｃｍ2露光を行っ
た。最後に現像液（シプレー社製 現像液２５００）に
より１分間室温でディップ現像し、レジストパターンを
形成した。
【０１０１】レジストパターンが形成された上記配線層
に、実施例１と同様にして、４０ボーメの塩化第二鉄溶
液をスプレーして銅エッチングを行った後、レジストを
アセトンにより除去した。最後に銅パターンを金属レジ
ストとし、クロムをエッチングし、ライン幅２０μｍ、
間隙２０μｍ、５０μｍ径のビアランドを有する２層目
配線パターンを形成した。 （表面処理工程）この後、作成された４層の両面多層配
線板の片面にスピンナーで層間絶縁（シプレー社製マル
チポジット９５００）を約１０μｍ形成し、カバーコー
ト４３を設けた。次に、ガラスマスクを使用し、露光機
で１３００ｍｊ／ｃｍ2の光量で露光した後、熱風乾燥
機で８０℃１０分乾燥させた。その後専用現像液で現像
した。
に、実施例１と同様にして、４０ボーメの塩化第二鉄溶
液をスプレーして銅エッチングを行った後、レジストを
アセトンにより除去した。最後に銅パターンを金属レジ
ストとし、クロムをエッチングし、ライン幅２０μｍ、
間隙２０μｍ、５０μｍ径のビアランドを有する２層目
配線パターンを形成した。 （表面処理工程）この後、作成された４層の両面多層配
線板の片面にスピンナーで層間絶縁（シプレー社製マル
チポジット９５００）を約１０μｍ形成し、カバーコー
ト４３を設けた。次に、ガラスマスクを使用し、露光機
で１３００ｍｊ／ｃｍ2の光量で露光した後、熱風乾燥
機で８０℃１０分乾燥させた。その後専用現像液で現像
した。
【０１０２】もう片面にも層間絶縁層（シプレー社製マ
ルチポジット９５００）をスピンナーで約１０μｍ形成
し、露光現像後、１７０℃の窒素雰囲気中で４時間熱風
乾燥させた。
ルチポジット９５００）をスピンナーで約１０μｍ形成
し、露光現像後、１７０℃の窒素雰囲気中で４時間熱風
乾燥させた。
【０１０３】最後に、無電解ニッケル・金めっきにて表
面処理を施して（表面処理層４２）、ガラス基板の片面
に配線パターンが２層ずつ形成された高密度４層プリン
ト配線板を作成した（図１２（ｂ））。
面処理を施して（表面処理層４２）、ガラス基板の片面
に配線パターンが２層ずつ形成された高密度４層プリン
ト配線板を作成した（図１２（ｂ））。
【０１０４】次に、実施例２において結晶化させたガラ
ス基板について、ガラス特性の改質の効果を検証した。
まず、配線層と同様の銅を主体とする金属膜構成で、図
１４のように、ライン部とみたてた一対の櫛型パターン
（４０μｍ間隔、計１２５本）の櫛部対向させ、片方を
プラス電極に接続し、もう片方をマイナス電極に接続し
て櫛部を互い違いにかみ合わせた。かみ合った部分の隣
の櫛間の距離（スペース部とみたてる）を櫛の幅と同じ
く４０μｍとした典型的なイオンマイグレーション加速
試験用配線パターンを形成した。
ス基板について、ガラス特性の改質の効果を検証した。
まず、配線層と同様の銅を主体とする金属膜構成で、図
１４のように、ライン部とみたてた一対の櫛型パターン
（４０μｍ間隔、計１２５本）の櫛部対向させ、片方を
プラス電極に接続し、もう片方をマイナス電極に接続し
て櫛部を互い違いにかみ合わせた。かみ合った部分の隣
の櫛間の距離（スペース部とみたてる）を櫛の幅と同じ
く４０μｍとした典型的なイオンマイグレーション加速
試験用配線パターンを形成した。
【０１０５】これを８５℃、８５％雰囲気中で５００時
間連続して５Ｖの電圧をかけた。この結果、実施例２の
結晶化されたガラス基板は、イオンマイグレーションに
よる電極ショートもしくはリークタッチによる電圧降下
等が観測されず、優れたイオンマイグレーション耐性を
有することが確認できた。
間連続して５Ｖの電圧をかけた。この結果、実施例２の
結晶化されたガラス基板は、イオンマイグレーションに
よる電極ショートもしくはリークタッチによる電圧降下
等が観測されず、優れたイオンマイグレーション耐性を
有することが確認できた。
【０１０６】したがって、ガラス基板を結晶化させるこ
とでガラス表面及び内部に含まれるアルカリイオン等が
もとの感光性ガラスに比して移動しにくくなったため、
イオンブロッキング層を設ける必要がなく、多層プリン
ト基板作製工程の簡略化ができることがわかった。
とでガラス表面及び内部に含まれるアルカリイオン等が
もとの感光性ガラスに比して移動しにくくなったため、
イオンブロッキング層を設ける必要がなく、多層プリン
ト基板作製工程の簡略化ができることがわかった。
【０１０７】また、結晶化したガラス基板の曲げ強度を
測定したが、感光性ガラスの曲げ強度よりも２倍以上の
値を示し、物理的特性に優れたものであった。誘電率及
び誘電正接についても測定したが、これらはいずれもも
との感光性ガラスよりも小さく、電気特性に優れ多層プ
リント基板の基板材料として、より適するものになるこ
とがわかった。
測定したが、感光性ガラスの曲げ強度よりも２倍以上の
値を示し、物理的特性に優れたものであった。誘電率及
び誘電正接についても測定したが、これらはいずれもも
との感光性ガラスよりも小さく、電気特性に優れ多層プ
リント基板の基板材料として、より適するものになるこ
とがわかった。
【０１０８】第３の実施の形態の多層プリント配線板
は、スルーホールのランド幅をゼロとし、ビアホールの
径をより小さくしたため、スルーホール間スペースを十
分広く確保することができ、スルーホールの間にも配線
を設けることが可能であり、配線設計の自由度がより拡
大した。また、ライン間隔や線幅をより小さくすること
も可能であって、配線パターンの高密度化という観点か
ら非常に優れたものであった。
は、スルーホールのランド幅をゼロとし、ビアホールの
径をより小さくしたため、スルーホール間スペースを十
分広く確保することができ、スルーホールの間にも配線
を設けることが可能であり、配線設計の自由度がより拡
大した。また、ライン間隔や線幅をより小さくすること
も可能であって、配線パターンの高密度化という観点か
ら非常に優れたものであった。
【０１０９】さらに、第３の実施の形態では、ランドレ
スのスルーホール径を５０μｍとし、２層目の配線パタ
ーンのビアランドの径を５０μｍとして両者を同じ径と
したことにより、配線の引回しによるランド迂回の条件
が１層目と２層目とで同様であり、配線パターン設計の
自由度が向上したといえる。
スのスルーホール径を５０μｍとし、２層目の配線パタ
ーンのビアランドの径を５０μｍとして両者を同じ径と
したことにより、配線の引回しによるランド迂回の条件
が１層目と２層目とで同様であり、配線パターン設計の
自由度が向上したといえる。
【０１１０】また、各実施例で作成された多層プリント
基板について、ヒートサイクル試験（１２５℃〜−６５
℃各３０分を１０００サイクル）を行なったところ、い
ずれも断線やランド切れの欠陥発生は全くみられず、ス
ルーホール及びビアホールの接続信頼性が全く損なわれ
ることはなかった。
基板について、ヒートサイクル試験（１２５℃〜−６５
℃各３０分を１０００サイクル）を行なったところ、い
ずれも断線やランド切れの欠陥発生は全くみられず、ス
ルーホール及びビアホールの接続信頼性が全く損なわれ
ることはなかった。
【０１１１】特に第３の実施の形態については、２００
０サイクルを超えても断線やランド切れなどの欠陥は全
くみられなかった。
０サイクルを超えても断線やランド切れなどの欠陥は全
くみられなかった。
【０１１２】
【発明の効果】以上説明したように本発明では、多層プ
リント配線板において、導電膜にもシリコンチップにも
熱膨張係数が近いガラス基板をコア基板として用いたた
め、導体膜の厚みを１〜２０μｍと薄く形成することが
でき、配線パターンの微細化を図ることが可能となる。
リント配線板において、導電膜にもシリコンチップにも
熱膨張係数が近いガラス基板をコア基板として用いたた
め、導体膜の厚みを１〜２０μｍと薄く形成することが
でき、配線パターンの微細化を図ることが可能となる。
【０１１３】また、多層プリント配線板において、導電
膜を保護層で被覆することとしたため、導体膜を薄く形
成した場合であっても十分な接続信頼性を確保でき、導
体膜及び配線層の厚みを薄く形成することが可能とな
り、配線パターンの微細化を図ることができる。
膜を保護層で被覆することとしたため、導体膜を薄く形
成した場合であっても十分な接続信頼性を確保でき、導
体膜及び配線層の厚みを薄く形成することが可能とな
り、配線パターンの微細化を図ることができる。
【０１１４】さらに、コア基板としてガラスを用い、露
光或いはレーザ加工によりスルーホールを形成すること
としたため、小径のスルーホールを形成することが可能
である。また、小径のスルーホールのランド幅も小さく
することが可能となるため、配線パターンの一層の高密
度化を図ることができる。
光或いはレーザ加工によりスルーホールを形成すること
としたため、小径のスルーホールを形成することが可能
である。また、小径のスルーホールのランド幅も小さく
することが可能となるため、配線パターンの一層の高密
度化を図ることができる。
【０１１５】また、多層プリント配線板の製造方法にお
いて、ガラスを基板材料として用いることにより基板材
料と導電膜との熱膨張係数差を小さくすることができ、
ガラス基板に貫通孔を設け、貫通孔の内壁面に導体膜を
形成し、導体膜を樹脂で被覆し、絶縁層及び配線層を形
成することとしたため、微細な配線パターンを有する多
層プリント基板を製造することが可能となる。
いて、ガラスを基板材料として用いることにより基板材
料と導電膜との熱膨張係数差を小さくすることができ、
ガラス基板に貫通孔を設け、貫通孔の内壁面に導体膜を
形成し、導体膜を樹脂で被覆し、絶縁層及び配線層を形
成することとしたため、微細な配線パターンを有する多
層プリント基板を製造することが可能となる。
【０１１６】さらに、スルーホールを形成した後、ガラ
ス基板全体を結晶化する等の改質工程を付加することも
できる。このような工程を付加することにより、もとの
ガラス基板よりも機械的強度、耐熱性の向上や、熱膨張
係数の制御やイオンマイグレーションの抑制などを図る
ことができる。また、イオンマイグレーションが抑制さ
れることによって、ガラス基板にイオンブロッキング層
を形成する必要がなく、工程の簡略化を図ることができ
る。
ス基板全体を結晶化する等の改質工程を付加することも
できる。このような工程を付加することにより、もとの
ガラス基板よりも機械的強度、耐熱性の向上や、熱膨張
係数の制御やイオンマイグレーションの抑制などを図る
ことができる。また、イオンマイグレーションが抑制さ
れることによって、ガラス基板にイオンブロッキング層
を形成する必要がなく、工程の簡略化を図ることができ
る。
【０１１７】また、結晶化ガラス基板の熱膨張係数を、
配線層を構成する金属材料の熱膨張係数と近似させるこ
とができ、例えばランドレス構造として狭ピッチ・高密
度配線パターンが形成されても、熱履歴による膨張・収
縮の繰返し等に起因する、断線やランド切れなどの欠陥
発生を抑制することができる。
配線層を構成する金属材料の熱膨張係数と近似させるこ
とができ、例えばランドレス構造として狭ピッチ・高密
度配線パターンが形成されても、熱履歴による膨張・収
縮の繰返し等に起因する、断線やランド切れなどの欠陥
発生を抑制することができる。
【図１】多層プリント基板の断面図である。
【図２】感光性ガラスにスルーホールを構成するスルー
ホール形成工程を示した断面図である。
ホール形成工程を示した断面図である。
【図３】イオンブロッキング層形成工程、及び配線層及
び導体膜形成工程における断面図である。
び導体膜形成工程における断面図である。
【図４】導体膜被覆工程における多層プリント基板の断
面図である。
面図である。
【図５】エッチング部が除去された多層プリント基板の
断面図及び絶縁層が形成された多層プリント基板の断面
図である。
断面図及び絶縁層が形成された多層プリント基板の断面
図である。
【図６】配線層形成工程により配線層が形成された多層
プリント基板を示した断面図、再びエッチング工程及び
絶縁層形成工程を行い配線層のパターン形成を行った多
層プリント基板を示した断面図、及び表面処理工程を示
した断面図である。
プリント基板を示した断面図、再びエッチング工程及び
絶縁層形成工程を行い配線層のパターン形成を行った多
層プリント基板を示した断面図、及び表面処理工程を示
した断面図である。
【図７】スルーホール形成工程を示した断面図である。
【図８】スルーホール形成工程を示した断面図である。
【図９】スルーホール形成工程、結晶化工程、配線層及
び導体膜形成工程を示した断面図である。
び導体膜形成工程を示した断面図である。
【図１０】導体膜被覆工程、及びレジストパターン形成
工程を示した断面図である。
工程を示した断面図である。
【図１１】エッチング工程、及び絶縁層形成工程を示し
た断面図である。
た断面図である。
【図１２】配線層形成工程、エッチング工程、及び表面
処理工程を示した断面図である。
処理工程を示した断面図である。
【図１３】ランドレス構造の配線パターンの一例を示す
平面図である。
平面図である。
【図１４】イオンマイグレーション加速試験用に形成さ
れた櫛形パターンの概略図である。
れた櫛形パターンの概略図である。
１ 多層プリント基板 ２、３２ 感光性ガラス ３、３３ スルーホール ４ イオンブロッキング層 ４ａ スパッタ酸化シリコン層 ４ｂ スパッタ窒化シリコン層 ５ 密着力強化層 ５ａ、３５ａ スパッタクロム層 ５ｂ、３５ｂ スパッタクロム銅層 ５ｃ、３５ｃ スパッタ銅層 ６、３６ 銅膜層 ７ スパッタクロム層 ８、３８ 樹脂 １０、４０ 絶縁層 １１、４１ 銅膜層 １２、４２ 表面処理層 １３、４３ カバーコート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年８月２４日（２０００．８．２
４）
４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２１
【補正方法】変更
【補正内容】
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/18 Ｈ０５Ｋ 3/18 Ａ 3/28 3/28 Ｄ 3/38 3/38 Ｂ
Claims (24)
- 【請求項１】 表裏面を連通するよう形成された貫通孔
を備えるガラス基板と、 前記ガラス基板の表面に形成された複数の絶縁層及び配
線層と、前記貫通孔の内壁面に導体膜が形成され前記ガ
ラス基板の表裏面を導体接続してなる導通部とを備える
多層プリント配線板において、 前記導体膜の膜厚が１〜２０μｍであることを特徴とす
る多層プリント配線板。 - 【請求項２】 表裏面を連通するよう形成された貫通孔
を備えるガラス基板と、 前記ガラス基板の表面に形成された複数の絶縁層及び配
線層と、 前記貫通孔の内壁面に導体膜が形成され前記ガラス基板
の表裏面を導体接続してなる導通部とを備える多層プリ
ント配線板において、少なくとも前記導体膜を被覆する
ように保護層が設けられていることを特徴とする多層プ
リント配線板。 - 【請求項３】 前記導体膜と前記配線層とは連続した膜
である請求項１ないし２のいずれかに記載の多層プリン
ト配線板。 - 【請求項４】 前記配線層はランド幅が１０μｍ以下で
ある請求項１ないし３のいずれかに記載の多層プリント
配線板。 - 【請求項５】 前記貫通孔は保護膜で充填されている請
求項１ないし４のいずれかに記載の多層プリント配線
板。 - 【請求項６】 前記貫通孔の径は３０〜１５０μｍであ
る請求項１ないし５のいずれかに記載の多層プリント配
線板。 - 【請求項７】 前記ガラス基板表面及び前記貫通孔の壁
面の少なくとも一部は主として絶縁膜からなるイオンブ
ロッキング層で被覆されている請求項１ないし６のいず
れかに記載の多層プリント配線板。 - 【請求項８】 前記配線層と前記ガラス基板との間に前
記配線層と前記ガラス基板との密着力を向上させるため
の密着力強化層を介在させる請求項１ないし７のいずれ
かに記載の多層プリント配線板。 - 【請求項９】 前記ガラス基板は感光性ガラスからなる
請求項１ないし８のいずれかに記載の多層プリント配線
板。 - 【請求項１０】 前記配線層に形成された配線パターン
の線幅が３〜５０μｍである請求項１ないし９のいずれ
かに記載の多層プリント配線板。 - 【請求項１１】 ガラス基板に表裏を貫通する貫通孔を
設ける工程と、 前記ガラス基板表面に複数の絶縁層及び配線層を設ける
工程と、 前記貫通孔を導体膜で被覆し前記ガラス基板の表裏面を
導通可能とする工程と、 前記導体膜を保護層で被覆する工程とを有することを特
徴とする多層プリント配線板の製造方法。 - 【請求項１２】 前記貫通孔を設ける工程はレーザ加工
による請求項１１に記載の多層プリント配線板の製造方
法。 - 【請求項１３】 前記貫通孔を設ける工程はフォトリソ
グラフィーによる請求項１１に記載の多層プリント配線
板の製造方法。 - 【請求項１４】 前記ガラス基板を改質させる工程を含
む請求項１１ないし１３のいずれかに記載の多層プリン
ト配線板の製造方法。 - 【請求項１５】 前記ガラス基板を改質は前記ガラス基
板全体を結晶化させることにより行なわれる請求項１４
に記載の多層プリント配線板の製造方法。 - 【請求項１６】 前記ガラス基板全体を結晶化は前記貫
通孔を設ける工程の後行う請求項１５に記載の多層プリ
ント配線板の製造方法。 - 【請求項１７】 前記導体膜を保護層で被覆する工程は
スクリーン印刷による請求項１１ないし１６のいずれか
に記載の多層プリント配線板の製造方法。 - 【請求項１８】 前記ガラス基板に脱アルカリ処理を施
す工程を有する請求項１１ないし１７のいずれかに記載
の多層プリント配線板の製造方法。 - 【請求項１９】 前記導体膜と前記配線層とを同じ工程
において形成する請求項１１ないし１８のいずれかに記
載の多層プリント配線板の製造方法。 - 【請求項２０】 前記配線層を形成するに先立ち、予め
前記配線層の密着力向上のため少なくとも１層からなる
密着力強化層を形成する請求項１１ないし１９のいずれ
かに記載の多層プリント配線板の製造方法。 - 【請求項２１】 前記導体膜を樹脂で被覆した後、表面
及び裏面のうち少なくとも一方を研磨する工程を有する
請求項１１ないし２０のいずれかに記載の多層プリント
配線板の製造方法。 - 【請求項２２】 前記配線層に該配線層を保護するバリ
ア層を積層する工程を有する請求項１１ないし２１のい
ずれかに記載の多層プリント配線板の製造方法。 - 【請求項２３】 前記配線層にフォトリソグラフィーに
より線幅３〜５０μｍの配線パターンを設ける工程を有
する請求項１１ないし２２のいずれかに記載の多層プリ
ント配線板の製造方法。 - 【請求項２４】 前記絶縁層形成を片面ずつ行う請求項
１１ないし２３のいずれかに記載の多層プリント配線板
の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149570A JP3756041B2 (ja) | 1999-05-27 | 2000-05-22 | 多層プリント配線板の製造方法 |
| US09/579,270 US6339197B1 (en) | 1999-05-27 | 2000-05-26 | Multilayer printed circuit board and the manufacturing method |
| TW089110253A TW479335B (en) | 1999-05-27 | 2000-05-26 | Multilayer printed wiring board and a process of producing same |
| US10/003,103 US20020100608A1 (en) | 1999-05-27 | 2001-12-06 | Multilayer printed wiring board and a process of producing same |
| US11/209,790 US20060000640A1 (en) | 1999-05-27 | 2005-08-24 | Multilayer printed wiring board and a process of producing same |
| US11/429,103 US7470865B2 (en) | 1999-05-27 | 2006-05-08 | Multilayer printed wiring board and a process of producing same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14781199 | 1999-05-27 | ||
| JP11-147811 | 1999-05-27 | ||
| JP2000149570A JP3756041B2 (ja) | 1999-05-27 | 2000-05-22 | 多層プリント配線板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377945A Division JP3761862B2 (ja) | 1999-05-27 | 2002-12-26 | 両面配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044639A true JP2001044639A (ja) | 2001-02-16 |
| JP3756041B2 JP3756041B2 (ja) | 2006-03-15 |
Family
ID=26478246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149570A Expired - Fee Related JP3756041B2 (ja) | 1999-05-27 | 2000-05-22 | 多層プリント配線板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6339197B1 (ja) |
| JP (1) | JP3756041B2 (ja) |
| TW (1) | TW479335B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353629A (ja) * | 2001-05-24 | 2002-12-06 | Victor Co Of Japan Ltd | プリント基板の製造方法 |
| WO2005027606A1 (ja) | 2003-09-09 | 2005-03-24 | Hoya Corporation | 両面配線ガラス基板の製造方法 |
| WO2007129545A1 (ja) * | 2006-05-02 | 2007-11-15 | Ibiden Co., Ltd. | 耐熱性基板内蔵回路配線板 |
| JP2015128195A (ja) * | 2012-07-30 | 2015-07-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2015133473A (ja) * | 2014-01-09 | 2015-07-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 多層基板および多層基板の製造方法 |
| JP2015198172A (ja) * | 2014-04-01 | 2015-11-09 | 株式会社フジクラ | 光モジュールおよびその製造方法 |
| US9755115B2 (en) | 2007-03-15 | 2017-09-05 | Sharp Kabushiki Kaisha | Light emitting device and method for manufacturing the same |
| JP2018159645A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 物理量センサー、物理量センサーの製造方法、物理量センサーデバイス、電子機器および移動体 |
| KR101903557B1 (ko) | 2015-03-23 | 2018-11-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2019102572A (ja) * | 2017-11-30 | 2019-06-24 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
| CN111096087A (zh) * | 2017-09-15 | 2020-05-01 | 日东电工株式会社 | 布线电路基板及其制造方法 |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982475B1 (en) * | 1998-03-20 | 2006-01-03 | Mcsp, Llc | Hermetic wafer scale integrated circuit structure |
| US7205181B1 (en) | 1998-03-20 | 2007-04-17 | Mcsp, Llc | Method of forming hermetic wafer scale integrated circuit structure |
| US6180426B1 (en) | 1999-03-01 | 2001-01-30 | Mou-Shiung Lin | High performance sub-system design and assembly |
| JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Ｈｏｙａ株式会社 | 多層プリント配線板の製造方法 |
| JP2001024297A (ja) * | 1999-07-09 | 2001-01-26 | Nippon Mektron Ltd | 可撓性多層回路基板のスル−ホ−ル導通構造及びその形成法 |
| JP4345153B2 (ja) * | 1999-09-27 | 2009-10-14 | ソニー株式会社 | 映像表示装置の製造方法 |
| KR20080031522A (ko) * | 2000-02-25 | 2008-04-08 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조방법 |
| JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
| CN1278413C (zh) * | 2000-09-25 | 2006-10-04 | 揖斐电株式会社 | 半导体元件及其制造方法、多层印刷布线板及其制造方法 |
| JP4127974B2 (ja) * | 2001-01-29 | 2008-07-30 | Ｈｏｙａ株式会社 | 基板ブランク、基板および情報記録媒体それぞれの製造方法 |
| TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| JP2003031929A (ja) * | 2001-07-19 | 2003-01-31 | Tamura Kaken Co Ltd | 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法 |
| TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| JP3998984B2 (ja) | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
| US20030152309A1 (en) * | 2002-02-14 | 2003-08-14 | Howard James Robert | Printed circuit board containing optical elements |
| US7029529B2 (en) * | 2002-09-19 | 2006-04-18 | Applied Materials, Inc. | Method and apparatus for metallization of large area substrates |
| US6887651B2 (en) * | 2002-11-25 | 2005-05-03 | International Business Machines Corporation | Electrodeposited photoresist and dry film photoresist photolithography process for printed circuit board patterning |
| US20040108406A1 (en) * | 2002-12-09 | 2004-06-10 | Friesen Jed C. | Paper towel dispenser |
| JP3655915B2 (ja) * | 2003-09-08 | 2005-06-02 | Ｆｃｍ株式会社 | 導電性シートおよびそれを含む製品 |
| US20050104374A1 (en) * | 2003-11-17 | 2005-05-19 | Steur Gunnar V.D. | Pull-out resistant compression fitting for fluid lines |
| US7230187B2 (en) * | 2003-12-22 | 2007-06-12 | Nokia Corporation | Printed wire board and associated mobile terminal |
| JP4504975B2 (ja) * | 2004-04-28 | 2010-07-14 | イビデン株式会社 | 多層プリント配線板 |
| US7129567B2 (en) * | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
| SG135065A1 (en) | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
| US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
| TWI269420B (en) | 2005-05-03 | 2006-12-21 | Megica Corp | Stacked chip package and process thereof |
| WO2006129354A1 (ja) * | 2005-06-01 | 2006-12-07 | Matsushita Electric Industrial Co., Ltd. | 回路基板とその製造方法及びこれを用いた電子部品 |
| JP4919738B2 (ja) * | 2006-08-31 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7962232B2 (en) * | 2006-10-01 | 2011-06-14 | Dell Products L.P. | Methods and media for processing a circuit board |
| JP5023738B2 (ja) * | 2007-02-28 | 2012-09-12 | 富士通株式会社 | プリント配線板の製造方法 |
| US7646082B2 (en) * | 2007-05-22 | 2010-01-12 | International Business Machines Corporation | Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density |
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| TWI349974B (en) * | 2007-07-06 | 2011-10-01 | Unimicron Technology Corp | Structure with embedded circuit |
| JP4317245B2 (ja) * | 2007-09-27 | 2009-08-19 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
| US8212271B2 (en) * | 2007-10-11 | 2012-07-03 | Hitachi Chemical Co., Ltd. | Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof |
| TWI338562B (en) * | 2007-12-27 | 2011-03-01 | Unimicron Technology Corp | Circuit board and process thereof |
| US7821796B2 (en) | 2008-01-17 | 2010-10-26 | International Business Machines Corporation | Reference plane voids with strip segment for improving transmission line integrity over vias |
| JP4713602B2 (ja) * | 2008-02-21 | 2011-06-29 | パナソニック株式会社 | 基板モジュールおよびその製造方法ならびに電子機器 |
| US20090273907A1 (en) * | 2008-04-30 | 2009-11-05 | Unimicron Technology Corp. | Circuit board and process thereof |
| JPWO2009147936A1 (ja) * | 2008-06-02 | 2011-10-27 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| GB0813196D0 (en) * | 2008-07-18 | 2008-08-27 | Rainbow Technology Systems Ltd | Photoimaging |
| US8288074B2 (en) * | 2008-07-18 | 2012-10-16 | Rainbow Technology Systems Limited | Photoimaging method and apparatus |
| TWI373653B (en) * | 2008-09-01 | 2012-10-01 | Au Optronics Corp | Conducting layer jump connection structure |
| TW201031301A (en) * | 2009-02-04 | 2010-08-16 | Unimicron Technology Corp | Method of manufacturing circuit board |
| US9420707B2 (en) * | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US8207453B2 (en) * | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| US8999179B2 (en) * | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
| JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| WO2013133827A1 (en) | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
| US20140027163A1 (en) * | 2012-07-30 | 2014-01-30 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US10622310B2 (en) | 2012-09-26 | 2020-04-14 | Ping-Jung Yang | Method for fabricating glass substrate package |
| US9615453B2 (en) | 2012-09-26 | 2017-04-04 | Ping-Jung Yang | Method for fabricating glass substrate package |
| JP6207825B2 (ja) * | 2012-10-05 | 2017-10-04 | タイコエレクトロニクスジャパン合同会社 | ガラス配線板 |
| JP2015025759A (ja) * | 2013-07-26 | 2015-02-05 | Hoya株式会社 | 基板検査方法、基板製造方法および基板検査装置 |
| CN104349609A (zh) * | 2013-08-08 | 2015-02-11 | 北大方正集团有限公司 | 印刷线路板及其制作方法 |
| JP6574207B2 (ja) | 2014-05-05 | 2019-09-11 | スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ | 光活性基板を製造する、２ｄ及び３ｄインダクタ、アンテナ、並びにトランス |
| JPWO2017010063A1 (ja) * | 2015-07-10 | 2018-07-12 | 凸版印刷株式会社 | 配線基板及びその製造方法 |
| KR20180134868A (ko) | 2016-02-25 | 2018-12-19 | 3디 글래스 솔루션즈 인코포레이티드 | 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재 |
| WO2017177171A1 (en) | 2016-04-08 | 2017-10-12 | 3D Glass Solutions, Inc. | Methods of fabricating photosensitive substrates suitable for optical coupler |
| JP2018157089A (ja) * | 2017-03-17 | 2018-10-04 | イビデン株式会社 | プリント配線板およびその製造方法 |
| KR102420212B1 (ko) | 2017-04-28 | 2022-07-13 | 3디 글래스 솔루션즈 인코포레이티드 | Ｒｆ 서큘레이터 |
| AU2018297035B2 (en) | 2017-07-07 | 2021-02-25 | 3D Glass Solutions, Inc. | 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates |
| CA3084818C (en) | 2017-12-15 | 2023-01-17 | 3D Glass Solutions, Inc. | Coupled transmission line resonate rf filter |
| WO2019136024A1 (en) | 2018-01-04 | 2019-07-11 | 3D Glass Solutions, Inc. | Impedance matching conductive structure for high efficiency rf circuits |
| KR102145746B1 (ko) | 2018-04-10 | 2020-08-19 | 3디 글래스 솔루션즈 인코포레이티드 | Rf 집적형 전력 조절 커패시터 |
| KR102475010B1 (ko) | 2018-05-29 | 2022-12-07 | 3디 글래스 솔루션즈 인코포레이티드 | 저 삽입 손실 rf 전송 라인 |
| EP3853944B1 (en) | 2018-09-17 | 2023-08-02 | 3D Glass Solutions, Inc. | High efficiency compact slotted antenna with a ground plane |
| TWI705536B (zh) * | 2018-11-16 | 2020-09-21 | 欣興電子股份有限公司 | 載板結構及其製作方法 |
| AU2019416327B2 (en) | 2018-12-28 | 2021-12-09 | 3D Glass Solutions, Inc. | Annular capacitor RF, microwave and MM wave systems |
| KR102642603B1 (ko) * | 2018-12-28 | 2024-03-05 | 3디 글래스 솔루션즈 인코포레이티드 | 광활성 유리 기판들에서 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들을 위한 이종 통합 |
| US11962057B2 (en) | 2019-04-05 | 2024-04-16 | 3D Glass Solutions, Inc. | Glass based empty substrate integrated waveguide devices |
| EP3948954B1 (en) | 2019-04-18 | 2023-06-14 | 3D Glass Solutions, Inc. | High efficiency die dicing and release |
| US10770427B1 (en) | 2019-06-27 | 2020-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method for forming the same |
| JP7354867B2 (ja) * | 2020-02-13 | 2023-10-03 | Tdk株式会社 | 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法 |
| CN111244063B (zh) * | 2020-03-12 | 2023-03-21 | 奥特斯科技(重庆)有限公司 | 部件承载件及制造部件承载件的方法 |
| CA3177603C (en) | 2020-04-17 | 2024-01-09 | 3D Glass Solutions, Inc. | Broadband induction |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096626A (en) * | 1976-12-27 | 1978-06-27 | International Business Machines Corporation | Method of making multi-layer photosensitive glass ceramic charge plate |
| US4464704A (en) * | 1980-09-26 | 1984-08-07 | Sperry Corporation | Polyimide/glass-epoxy/glass hybrid printed circuit board |
| US4435718A (en) * | 1982-03-08 | 1984-03-06 | The Mead Corporation | Ink drop printing system |
| EP0111890B1 (en) * | 1982-12-15 | 1991-03-13 | Nec Corporation | Monolithic multicomponents ceramic substrate with at least one dielectric layer of a composition having a perovskite structure |
| US4665468A (en) * | 1984-07-10 | 1987-05-12 | Nec Corporation | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same |
| JPS63181399A (ja) * | 1987-01-22 | 1988-07-26 | 日本特殊陶業株式会社 | 高熱伝導性厚膜多層配線基板 |
| US4837408A (en) * | 1987-05-21 | 1989-06-06 | Ngk Spark Plug Co., Ltd. | High density multilayer wiring board and the manufacturing thereof |
| JPH02257410A (ja) * | 1989-03-30 | 1990-10-18 | Canon Inc | 薄膜磁気ヘッド |
| US5243142A (en) * | 1990-08-03 | 1993-09-07 | Hitachi Aic Inc. | Printed wiring board and process for producing the same |
| US5266446A (en) * | 1990-11-15 | 1993-11-30 | International Business Machines Corporation | Method of making a multilayer thin film structure |
| US5173836A (en) * | 1992-03-05 | 1992-12-22 | Motorola, Inc. | Hermetically sealed interface |
| US5418689A (en) * | 1993-02-01 | 1995-05-23 | International Business Machines Corporation | Printed circuit board or card for direct chip attachment and fabrication thereof |
| JPH06227843A (ja) | 1993-02-03 | 1994-08-16 | Hoya Corp | 感光性ガラス板への段付きの孔又は溝の形成方法 |
| US5468672A (en) * | 1993-06-29 | 1995-11-21 | Raytheon Company | Thin film resistor and method of fabrication |
| JP3325351B2 (ja) * | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
| DE69507926T2 (de) * | 1994-04-28 | 1999-09-16 | Koninkl Philips Electronics Nv | Verfahren zur erzeugung eines kupferbildes auf einer aus elektrisch nichtleitendem material bestehenden platte mittels eines photolithographischen verfahrens |
| US5705079A (en) * | 1996-01-19 | 1998-01-06 | Micron Display Technology, Inc. | Method for forming spacers in flat panel displays using photo-etching |
| JPH1093222A (ja) | 1996-09-11 | 1998-04-10 | Goou Kagaku Kogyo Kk | プリント配線板の製造方法 |
| JPH1112787A (ja) | 1997-06-24 | 1999-01-19 | Canon Inc | ガラス製配線基板及びその製造方法 |
| JPH1187873A (ja) | 1997-09-08 | 1999-03-30 | Sony Corp | 配線板及びその製造方法並びに半導体装置 |
| JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
| TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6586829B1 (en) * | 1997-12-18 | 2003-07-01 | Si Diamond Technology, Inc. | Ball grid array package |
| US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
| US6181551B1 (en) * | 1998-04-15 | 2001-01-30 | Dell Usa, L.P. | Pin soldering enhancement and method |
| US6777965B1 (en) * | 1998-07-28 | 2004-08-17 | Micron Technology, Inc. | Interposer for electrically coupling a semiconductive device to an electrical apparatus |
| US6066889A (en) * | 1998-09-22 | 2000-05-23 | International Business Machines Corporation | Methods of selectively filling apertures |
| JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Ｈｏｙａ株式会社 | 多層プリント配線板の製造方法 |
-
2000
- 2000-05-22 JP JP2000149570A patent/JP3756041B2/ja not_active Expired - Fee Related
- 2000-05-26 US US09/579,270 patent/US6339197B1/en not_active Expired - Lifetime
- 2000-05-26 TW TW089110253A patent/TW479335B/zh not_active IP Right Cessation
-
2001
- 2001-12-06 US US10/003,103 patent/US20020100608A1/en not_active Abandoned
-
2005
- 2005-08-24 US US11/209,790 patent/US20060000640A1/en not_active Abandoned
-
2006
- 2006-05-08 US US11/429,103 patent/US7470865B2/en not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593009B2 (ja) * | 2001-05-24 | 2010-12-08 | 株式会社メイコー | プリント基板の製造方法 |
| JP2002353629A (ja) * | 2001-05-24 | 2002-12-06 | Victor Co Of Japan Ltd | プリント基板の製造方法 |
| WO2005027606A1 (ja) | 2003-09-09 | 2005-03-24 | Hoya Corporation | 両面配線ガラス基板の製造方法 |
| KR100826068B1 (ko) | 2003-09-09 | 2008-04-29 | 호야 가부시키가이샤 | 양면 배선 글래스 기판의 제조 방법 |
| US8002959B2 (en) | 2003-09-09 | 2011-08-23 | Hoya Corporation | Manufacturing method of double-sided wiring glass substrate |
| EP1667510A4 (en) * | 2003-09-09 | 2009-05-20 | Hoya Corp | METHOD FOR PRODUCING A DOUBLE-SIDED PRINTED GLASS PANEL |
| EP1667509A4 (en) * | 2003-09-09 | 2009-05-20 | Hoya Corp | METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES |
| US7993509B2 (en) | 2003-09-09 | 2011-08-09 | Hoya Corporation | Manufacturing method of double-sided wiring glass substrate |
| US8008583B2 (en) | 2006-05-02 | 2011-08-30 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| US7994432B2 (en) | 2006-05-02 | 2011-08-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| US7462784B2 (en) | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| WO2007129545A1 (ja) * | 2006-05-02 | 2007-11-15 | Ibiden Co., Ltd. | 耐熱性基板内蔵回路配線板 |
| US8507806B2 (en) | 2006-05-02 | 2013-08-13 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| US8541691B2 (en) | 2006-05-02 | 2013-09-24 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| JPWO2007129545A1 (ja) * | 2006-05-02 | 2009-09-17 | イビデン株式会社 | 耐熱性基板内蔵回路配線板 |
| US9966504B2 (en) | 2007-03-15 | 2018-05-08 | Sharp Kabushiki Kaisha | Light emitting device and method for manufacturing the same |
| US9755115B2 (en) | 2007-03-15 | 2017-09-05 | Sharp Kabushiki Kaisha | Light emitting device and method for manufacturing the same |
| JP2015128195A (ja) * | 2012-07-30 | 2015-07-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2015133473A (ja) * | 2014-01-09 | 2015-07-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 多層基板および多層基板の製造方法 |
| JP2015198172A (ja) * | 2014-04-01 | 2015-11-09 | 株式会社フジクラ | 光モジュールおよびその製造方法 |
| KR101903557B1 (ko) | 2015-03-23 | 2018-11-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2018159645A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 物理量センサー、物理量センサーの製造方法、物理量センサーデバイス、電子機器および移動体 |
| CN111096087A (zh) * | 2017-09-15 | 2020-05-01 | 日东电工株式会社 | 布线电路基板及其制造方法 |
| CN111096087B (zh) * | 2017-09-15 | 2023-11-24 | 日东电工株式会社 | 布线电路基板及其制造方法 |
| JP2019102572A (ja) * | 2017-11-30 | 2019-06-24 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
| US11756846B2 (en) | 2017-11-30 | 2023-09-12 | Toppan Printing Co., Ltd. | Glass core, multilayer circuit board, and method of manufacturing glass core |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020100608A1 (en) | 2002-08-01 |
| TW479335B (en) | 2002-03-11 |
| JP3756041B2 (ja) | 2006-03-15 |
| US20060191710A1 (en) | 2006-08-31 |
| US6339197B1 (en) | 2002-01-15 |
| US7470865B2 (en) | 2008-12-30 |
| US20060000640A1 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3756041B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4134172B2 (ja) | 両面配線ガラス基板の製造方法 | |
| US11516911B2 (en) | Glass circuit board and stress relief layer | |
| JP2022159478A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
| JP3761862B2 (ja) | 両面配線板の製造方法 | |
| US8756804B2 (en) | Method of manufacturing printed circuit board | |
| KR20010009975A (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| KR20090025546A (ko) | 연성인쇄회로기판의 제조방법 | |
| KR20130031592A (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| JP4797407B2 (ja) | 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法 | |
| KR100498977B1 (ko) | Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
| JP2004146668A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2005086026A (ja) | 両面配線ガラス基板およびその製造方法 | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| JPH10284835A (ja) | プリント配線板の製造方法 | |
| JPH0481877B2 (ja) | ||
| JP2004014553A (ja) | プリント回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 | |
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2007243065A (ja) | 回路基板 | |
| KR20170001310A (ko) | 글라스 코어 기판, 그의 제조 방법 및 그를 이용한 회로기판 | |
| JP2001109162A (ja) | プリント配線板の製造方法 | |
| JP2000340905A (ja) | 光・電気配線基板及び製造方法並びに実装基板 | |
| JP2002217554A (ja) | 多層プリント配線板 | |
| JP2001036241A (ja) | ビルドアッププリント配線板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |