JP4134172B2 - 両面配線ガラス基板の製造方法 - Google Patents

両面配線ガラス基板の製造方法 Download PDF

Info

Publication number
JP4134172B2
JP4134172B2 JP2005513846A JP2005513846A JP4134172B2 JP 4134172 B2 JP4134172 B2 JP 4134172B2 JP 2005513846 A JP2005513846 A JP 2005513846A JP 2005513846 A JP2005513846 A JP 2005513846A JP 4134172 B2 JP4134172 B2 JP 4134172B2
Authority
JP
Japan
Prior art keywords
glass substrate
layer
hole
metal
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005513846A
Other languages
English (en)
Other versions
JPWO2005027606A1 (ja
Inventor
隆 伏江
憲道 安中
猛 加賀爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of JPWO2005027606A1 publication Critical patent/JPWO2005027606A1/ja
Application granted granted Critical
Publication of JP4134172B2 publication Critical patent/JP4134172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は両面配線ガラス基板の製造方法に関し、特に表裏面に配線を備え各種電子部品が実装される両面配線ガラス基板の製造方法に関する。
近年、センサやスイッチ等の機能素子をICの製造技術を利用してチップ上に構成したMEMS(Micro Electro Mechanical System)の開発が急速に進められ、電子部品の飛躍的な小型化、高性能化が実現されてきている。それに伴い、従来の各種電子部品をはじめ、MEMSを用いた電子部品(以下「電子部品等」という。)を、低コストで信頼性高く高密度実装することのできる配線基板が要望されている。
従来、配線基板としては、そのコア基板材料にセラミック基板、ガラスエポキシ基板、ガラス基板等を用いたものが知られている。特に、ガラス基板の場合には、フォトリソグラフィ法を用いて孔や溝を形成することのできる感光性ガラス基板が多く使用されている。感光性ガラス基板を用いた配線基板の例としては、例えば、フォトリソグラフィ法を用いて感光性ガラス基板に形成した貫通孔や配線用の溝に、スクリーン印刷法によって導体ペーストを充填し、これと同様に形成された複数枚の基板を積層、焼成して形成される多層配線基板がある(特許文献1参照。)。感光性ガラス基板を用いた別の例としては、例えば、貫通孔内壁と配線にメッキ法を用いて導体膜を形成し、導体膜形成後の貫通孔内部および配線間に樹脂絶縁材料を形成したビルドアップ多層配線基板もある(特許文献2参照。)。
このような電子部品等を実装する配線基板には、まず第1に、電子部品等と配線基板とを接合する際に通常用いられる無機系の接合ペーストの焼成温度が400℃以上と非常に高温になることがあるため、高い耐熱性を有していることが要求される。さらに第2に、小型の電子部品等、特にMEMSを用いた非常に小型のものを多数実装するためには、配線が高密度に形成されていることが要求される。そして第3に、実装密度向上のためには、配線が基板表裏面に形成されていることが要求される。
特開昭63−128699号公報(第4頁第2欄第6行〜第19行) 特開2001−44639号公報(段落番号〔0030〕〜〔0084〕,図1〜図6)
感光性ガラス基板を用いた配線基板では、そのコア基板に耐熱性の高いガラス基板を用いれば、配線基板としての耐熱性の問題を回避することが可能ではあるが、貫通孔への導体ペーストの充填や配線の形成をスクリーン印刷法によって行う場合には、貫通孔内に形成された導体部にボイドが発生したり、微細な配線を高密度に形成することができなかったりするといった問題が生じ得る。そのため、耐熱性の高いガラス基板を用いるとともに、貫通孔内の導体部や配線をフォトリソグラフィ法やメッキ法を用いて形成し、耐熱性と微細化、高密度化に対応することが多くなってきている。しかし、例えばメッキ法によって貫通孔内壁に薄く導体膜を形成した後、更にその内部を樹脂で充填する場合、たとえ耐熱性の高いガラス基板を用いていても、配線基板全体としての耐熱性が低くなってしまうという問題が生じる。これらの問題は、多層配線基板のほか、その基本的構造ともなる単層の配線基板を形成する上でも同じように発生している。
本発明はこのような点に鑑みてなされたものであり、高い耐熱性を有し、微細な配線が表裏面に高密度に形成された両面配線ガラス基板の製造方法を提供することを目的とする。
本発明では上記問題を解決するために、ガラス基板の表裏面に形成された電気配線と、前記ガラス基板の表裏面に連通する、金属が充填された貫通孔とを有し、前記ガラス基板の表裏面に形成された各前記電気配線が、前記貫通孔に充填された金属を介して電気的に導通された両面配線ガラス基板の製造方法であって、前記ガラス基板に前記貫通孔を形成する工程と、無電解メッキ法により、前記貫通孔を形成した前記ガラス基板の表裏面に金属を堆積すると共に、前記貫通孔の中央部に前記ガラス基板の表裏面に連通する空隙部を残存させつつ前記貫通孔の側壁部に金属を堆積する工程と、前記ガラス基板の一方の面の前記空隙部の開口部を絶縁性部材で閉塞する工程と、電解メッキ法により、前記ガラス基板の他方の面の前記空隙部の開口部を金属で閉塞する工程と、前記絶縁性部材の除去後、電解メッキ法により、閉塞した前記他方の面の前記空隙部の開口部側から前記一方の面の前記空隙部の開口部側に向けて前記空隙部内に金属を堆積して前記貫通孔に金属を充填する工程と、を有することを特徴とする両面配線ガラス基板の製造方法が提供される。
また、前記ガラス基板に前記貫通孔を形成する工程と、前記ガラス基板の一方の面に前記貫通孔の開口部を残して電極層を形成する工程と、前記電極層の形成後、前記一方の面に前記貫通孔の開口部が残る状態から、電解メッキ法により、前記電極層が形成された前記一方の面の前記貫通孔の開口部を金属で閉塞する工程と、無電解メッキ法により、前記ガラス基板の他方の面に金属を堆積すると共に、前記他方の面に開口部を残存させつつ前記貫通孔の側壁部に金属を堆積する工程と、電解メッキ法により、閉塞した前記一方の面の前記貫通孔の開口部側から前記他方の面の前記貫通孔の開口部側に向けて金属を堆積して前記貫通孔に金属を充填する工程と、を有することを特徴とする両面配線ガラス基板の製造方法が提供される。

さらに、本発明により、前記貫通孔に充填する金属が、銅、ニッケル、金、銀、白金、パラジウム、クロム、アルミニウムのいずれか1種または2種以上からなることを特徴とする両面配線ガラス基板の製造方法が提供される。
また、本発明により、前記ガラス基板には感光性ガラス基板が用いられ、前記ガラス基板に前記貫通孔を形成する工程が、前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が形成されるように露光する工程と、露光した前記部分を熱処理して結晶化する工程と、結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、を有することを特徴とする両面配線ガラス基板の製造方法が提供される。
さらに、また、本発明により、無電解メッキ法によって堆積する金属と、電解メッキ法によって堆積する金属とは、異なる種類の金属であることを特徴とする両面配線ガラス基板の製造方法が提供される。
本発明の両面配線ガラス基板の製造方法によれば、貫通孔に金属を充填するようにしたため、両面配線ガラス基板の表裏面を確実に導通させることが可能になるとともに、その耐熱性を向上させることができる。これにより、電子部品等の接続信頼性の高い高密度実装を可能とする両面配線ガラス基板を実現することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第1の実施の形態の両面配線ガラス基板の一例の断面図である。 第1の実施の形態の露光工程の断面図である。 第1の実施の形態の露光結晶化部除去工程の断面図である。 第1の実施の形態のイオンブロッキング層形成工程の断面図である。 第1の実施の形態の予備密着力強化層形成工程の断面図である。 第1の実施の形態の無電解メッキ工程の断面図である。 第1の実施の形態の開口部閉塞工程の断面図である。 第1の実施の形態の電解メッキ工程の第1の断面図である。 第1の実施の形態の電解メッキ工程の第2の断面図である。 第1の実施の形態の電解メッキ工程の第3の断面図である。 第1の実施の形態の金属層除去工程の断面図である。 第1の実施の形態の密着力強化層形成工程の断面図である。 第1の実施の形態の配線形成工程の断面図である。 第2の実施の形態の電極層形成工程の断面図である。 第2の実施の形態の電解メッキ工程の第1の断面図である。 第2の実施の形態の無電解メッキ工程の断面図である。 第2の実施の形態の金属層除去工程の第1の断面図である。 第2の実施の形態の電解メッキ工程の第2の断面図である。 第2の実施の形態の電解メッキ工程の第3の断面図である。 第2の実施の形態の金属層除去工程の第2の断面図である。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態の両面配線ガラス基板の一例の断面図である。
両面配線ガラス基板1には、そのコア基板として感光性ガラス基板2が用いられている。この感光性ガラス基板2には、これを貫通する貫通孔3、およびその表裏面に感光性ガラス基板2に含まれるアルカリ金属イオンの漏洩を抑制するためのイオンブロッキング層4が設けられている。貫通孔3には金属銅(Cu)からなる銅膜層5が充填されており、この銅膜層5は、イオンブロッキング層4も貫通している。イオンブロッキング層4上および銅膜層5上には、配線となる銅膜層6が密着力強化層7を介して所定の配線パターンで形成されており、銅膜層5とその上に形成された一部の密着力強化層7および銅膜層6によって両面配線ガラス基板1の表面側と裏面側とが電気的に接続された状態になっている。
ここで、感光性ガラス基板2は、その平滑性、硬質性、絶縁性、加工性等の面で、配線基板のコア基板材料として優れている。なお、このような性質は、ソーダライムガラス等の化学強化ガラス、結晶化ガラス、無アルカリガラス、アルミノシリケートガラス等でも同様であり、これらを両面配線ガラス基板1のコア基板に用いることも可能である。
イオンブロッキング層4は、スパッタ法により形成された窒化シリコン(Si)層(以下「スパッタ窒化シリコン層」という。)4a、およびスパッタ法により形成された酸化シリコン(SiO)層(以下「スパッタ酸化シリコン層」という。)4bから構成されている。ここでは、イオンブロッキング層4は、感光性ガラス基板2の表裏面に形成されたスパッタ窒化シリコン層4aの上にスパッタ酸化シリコン層4bが積層された2層構造になっている。なお、後述するように、本発明に於いて、イオンブロッキング層4は必ずしも必須の構成要件ではない。
密着力強化層7は、スパッタ法により形成されたクロム(Cr)層(以下「スパッタクロム層」という。)7a、スパッタ法により形成されたクロムと銅の混合層(以下「スパッタクロム銅層」という。)7b、およびスパッタ法により形成された銅層(以下「スパッタ銅層」という。)7cから構成されている。ここでは、密着力強化層7は、スパッタ酸化シリコン層4b上に、スパッタクロム層7a、スパッタクロム銅層7b、スパッタ銅層7cが順に積層された3層構造になっている。
配線となる銅膜層6は、スパッタ銅層7c上に形成され、その一部は密着力強化層7を介して貫通孔3に充填された銅膜層5に接続されている。
次に、上記両面配線ガラス基板1のより詳細な構成とその製造方法について説明する。
両面配線ガラス基板1の製造工程は、大きく分けて、貫通孔形成工程、イオンブロッキング層形成工程、貫通孔充填工程、密着力強化層形成工程、配線形成工程で構成されている。
まず、貫通孔形成工程について説明する。図2および図3は貫通孔形成工程の説明図であって、図2は第1の実施の形態の露光工程の断面図、図3は第1の実施の形態の露光結晶化部除去工程の断面図である。
貫通孔形成工程では、まず、感光性ガラス基板2の表裏一方の面側に、貫通孔3を形成する部分(以下「貫通孔形成部分」という。)に対応する領域にのみ開口部を有するフォトマスク(図示せず)を密着配置し、この状態で感光性ガラス基板2に対して紫外線を照射する。
感光性ガラス基板2は、感光性を示すものであれば特に制限はない。感光性ガラス基板2は、その感光性成分として金(Au)、銀(Ag)、亜酸化銅(CuO)または酸化セリウム(CeO)のうち少なくとも1種を含んでいることが好ましく、2種以上含んでいることがより好ましい。このような感光性ガラス基板2としては、例えば重量%で、SiO:55%〜85%,酸化アルミニウム(Al):2%〜20%,酸化リチウム(LiO):5%〜15%,SiO+Al+LiO>85%を基本成分とし、Au:0.001%〜0.05%,Ag:0.001%〜0.5%,CuO:0.001%〜1%を感光性金属成分とし、更にCeO:0.001%〜0.2%を光増感剤として含有するものを用いることができる。
また、フォトマスクは、感光性ガラス基板2に密着して貫通孔形成部分を選択的に露光することのできるものであれば特に制限はない。このようなフォトマスクとして、例えば、透明な薄板ガラスにクロム膜等の実質的に紫外線等の露光光を通さない膜で遮光パターンを形成したものを用いることができる。
このようにして貫通孔形成部分にフォトマスクを通して紫外線を照射した後、この感光性ガラス基板2を熱処理する。熱処理は、用いる感光性ガラス基板2の転移点と屈伏点との間の温度で行うことが好ましい。転移点を下回る温度では熱処理効果が十分に得られず、屈伏点を上回る温度では感光性ガラス基板2の収縮が起こって露光寸法精度が低下する恐れがあるためである。熱処理時間としては30分〜5時間程度とすることが好ましい。
このような紫外線照射と熱処理により、紫外線が照射された貫通孔形成部分は結晶化され、図2に示すように、感光性ガラス基板2の貫通孔形成部分に露光結晶化部3aが形成される。その後、この露光結晶化部3aが形成された感光性ガラス基板2に、所定濃度の希フッ化水素酸等のエッチング液をスプレー等すれば、露光結晶化部3aは選択的に溶解除去され、図3に示すように、感光性ガラス基板2に貫通孔3が形成される。
このようなフォトリソグラフィ法を用いた貫通孔3の形成方法によれば、感光性ガラス基板2にアスペクト比10程度の貫通孔3を所望の数だけ同時に形成することができる。例えば、厚さ0.3mm〜1.5mm程度の感光性ガラス基板2を用いた場合には、30μm〜150μm程度の貫通孔3を所望の位置に複数同時に形成することができる。これにより、配線パターンの微細化、貫通孔形成工程の効率化を図ることが可能になる。さらに、配線の高密度化のために、ランド幅を極めて小さくする、あるいはランド幅をゼロとしたランドレス構造とする場合には、貫通孔3間のスペースを十分広く確保することができる。そのため、貫通孔3間にも配線を形成することが可能になり、配線パターンの設計自由度の拡大や配線密度の向上を図ることも可能になる。また、複数の貫通孔3を狭ピッチで形成することによって配線密度の向上を図ることも可能になる。
なお、感光性ガラス基板2のような感光性を有していない他のガラス基板を用いる場合には、例えばレーザ照射によって貫通孔を形成することができる。
次に、イオンブロッキング層形成工程について説明する。図4は第1の実施の形態のイオンブロッキング層形成工程の断面図である。
通常、感光性ガラス基板2には、リチウムイオン(Li),カリウムイオン(K)等のアルカリ金属イオンが含まれている。これらのアルカリ金属イオンが両面配線ガラス基板1の配線金属に漏洩して更にこれに水が吸着すると、電圧が印加されている回路間において配線金属がイオン化し、これが再度電荷を受けて還元され析出するイオンマイグレーションが発生する。このイオンマイグレーションにより、最悪の場合には、析出した金属によって一方の回路から他方の回路に向かう配線が形成され、回路間が短絡してしまう。このような短絡不良は、配線間隔が小さい場合に顕著となり、微細な配線を高密度に形成するためにはイオンマイグレーションを抑止する必要がある。そのため、感光性ガラス基板2の表裏面にイオンブロッキング層4を形成し、感光性ガラス基板2から銅膜層6や密着力強化層7へのアルカリ金属イオンの漏洩を抑制する。また、イオンブロッキング層4を形成することにより、感光性ガラス基板2の膜厚が薄くても表裏面間で十分な絶縁抵抗を確保することが可能になる。
イオンブロッキング層4を形成する場合には、まず、感光性ガラス基板2の表裏面領域に含有されているアルカリ金属イオンを除去する脱アルカリ処理を施す。この脱アルカリ処理では、感光性ガラス基板2を例えば硫酸水溶液等の電解液中に浸漬し、感光性ガラス基板2に電圧を印加してその表裏面領域に含有されているアルカリ金属イオンを電解液中に溶出させる。
このような脱アルカリ処理の終了後、図4に示すように、感光性ガラス基板2の表裏面にイオンブロッキング層4を形成する。このイオンブロッキング層4には、有機系材料、無機系材料のいずれも用いることが可能であり、絶縁性を有し、感光性ガラス基板2との膨張係数差が小さく、耐熱性、耐湿性、誘電率や誘電正接等の電気的特性に優れているものが好ましい。このような要件を満足する材料としては酸化シリコン、窒化シリコン、酸化アルミニウム等があり、ピンホールなどの欠陥が形成されにくく、絶縁耐圧が高いという点から酸化シリコン、窒化シリコンがより好ましい。成膜方法は、スパッタ法、真空蒸着法、CVD(Chemical Vapor Deposition)法等、特に限定されないが、良好な密着性が得られるという点からスパッタ法を用いることがより好ましい。ここでは、図4に示したように、まず、脱アルカリ処理後の感光性ガラス基板2の表裏面にそれぞれ、膜厚0.05μm程度のスパッタ窒化シリコン層4aを形成し、この上に膜厚0.05μm程度のスパッタ酸化シリコン層4bを形成して、イオンブロッキング層4を構成している。
なお、ここでは脱アルカリ処理後にイオンブロッキング層4を形成するようにしたが、脱アルカリ処理を行わずにイオンブロッキング層4を形成するようにしてもよい。また、ここではイオンブロッキング層4を2層構造としたが、用いる材質に応じて単層あるいは3層以上の構造とすることもできる。また、イオンブロッキング層4の形成は、両面配線ガラス基板1の使用環境あるいは要求特性等に応じて、感光性ガラス基板2の脱アルカリ処理のみ行って、省略することも可能である。
また、イオンブロッキング層4は、必要不可欠なものではなく、感光性ガラス基板2に、次に示すような結晶化処理を施すことにより不要となる。すなわち、結晶化処理では、貫通孔3が形成された感光性ガラス基板2全体に紫外線を照射し、その後熱処理を行う。これにより、感光性ガラス基板2全体が結晶化する。この場合、熱処理温度は、感光性ガラス基板2の結晶化温度以上で、軟化点以下に設定することが好ましく、例えば850℃、2時間の熱処理条件が好ましい。このように感光性ガラス基板2全体を結晶化することにより、結晶化前に比べて、感光性ガラス基板2に含まれるアルカリ金属イオンを移動しにくい状態にすることができる。そのため、イオンマイグレーションを抑止することができるようになり、イオンブロッキング層4の形成は不要になる。以下、貫通孔3の形成後に行う感光性ガラス基板2全体の結晶化処理工程を「ガラス基板改質工程」という。
次に、貫通孔充填工程について説明する。図5〜図11は貫通孔充填工程の説明図であって、図5は第1の実施の形態の予備密着力強化層形成工程の断面図、図6は第1の実施の形態の無電解メッキ工程の断面図、図7は第1の実施の形態の開口部閉塞工程の断面図、図8は第1の実施の形態の電解メッキ工程の第1の断面図、図9は第1の実施の形態の電解メッキ工程の第2の断面図、図10は第1の実施の形態の電解メッキ工程の第3の断面図、図11は第1の実施の形態の金属層除去工程の断面図である。
貫通孔充填工程では、まず、図5に示すように、イオンブロッキング層4上に予備密着力強化層17を形成する。この予備密着力強化層17は、貫通孔3に金属を充填するために行う後述のメッキ法を用いた貫通孔3へのメッキ金属層の形成時に、貫通孔3と同時に基板表裏面に形成されたメッキ金属層が剥離してしまうのを抑止するために形成される。基板表裏面に形成されたメッキ金属層は、この貫通孔充填工程の中でいずれ除去されるが、その除去前に基板表裏面からの剥離が起こると、その際に貫通孔3に形成されているメッキ金属層も一緒に剥がれて導通不良を引き起こす可能性が高くなるためである。貫通孔3および基板表裏面に同時に形成されるメッキ金属層すなわち貫通孔3に充填する金属と、イオンブロッキング層4との密着性があまり良くない場合に、イオンブロッキング層4上に予備密着力強化層17を形成してメッキ金属層の密着強度を高め、その剥離を抑止する。
予備密着力強化層17は、貫通孔3に充填する金属とイオンブロッキング層4の双方との密着性が良好な層を、スパッタ法、真空蒸着法、CVD法等でイオンブロッキング層4の上に形成する。例えば、予備密着力強化層17は、イオンブロッキング層4との密着性が良好な材料からなる第1層、貫通孔3に充填する金属との密着性が良好な材料からなる第3層、および第1層の材料と第3層の材料を共に含んだ第2層を、イオンブロッキング層4上に第1層、第2層、第3層の順に積層した3層構造とすることができる。第1層と第3層との密着性が十分得られる場合には、第2層を省略した2層構造とすることも可能である。貫通孔3に充填する金属とイオンブロッキング層4の材質によっては双方との密着性が良い材料を単層で形成した構成とすることも可能である。また、イオンブロッキング層4を形成しない場合には、貫通孔3に充填する金属と感光性ガラス基板2の双方との密着性が良好な層を予備密着力強化層17として形成する。この場合にも、予備密着力強化層17は、単層、2層または3層構造とすることができる。
第1の実施の形態では、貫通孔3に充填する金属として銅を用いており、この場合、予備密着力強化層17には、クロム、タンタル、チタン等の金属材料を用いることができる。予備密着力強化層17は、ここではクロムを用い、スパッタ酸化シリコン層4bとの密着性が良いスパッタクロム層17a、銅との密着性が良いスパッタ銅層17c、およびそれらの間に介在させたスパッタクロム銅層17bの3層構造になっている。予備密着力強化層17は、イオンブロッキング層4を形成しない場合、すなわち感光性ガラス基板2上に形成する場合にも、同じ構成とすることができる。予備密着力強化層17を構成する各金属層の厚さには特に制限はないが、例えばこのようにクロムを用いる場合、スパッタクロム層17aの厚さは0.04μm〜0.1μm程度、中間層であるスパッタクロム銅層17bの厚さは0.04μm〜0.1μm程度あれば十分である。また、スパッタ銅層17cの厚さは、0.5μm〜1.5μm程度あれば十分である。
このようにしてイオンブロッキング層4上に予備密着力強化層17を形成したうえで、貫通孔3に銅を充填していく。前述のように、貫通孔3への銅の充填にはメッキ法を用いるが、この第1の実施の形態では無電解メッキ法と電解メッキ法を併用する。無電解メッキは、主に感光性ガラス基板2の貫通孔3壁面を導電化する目的で用い、電解メッキは、析出速度の速さおよび皮膜耐熱性の良さから、主に無電解メッキによって貫通孔3壁面を導電化した後に貫通孔3内部に銅を効率的に析出させて充填する目的で用いる。
まず、図6に示すように、無電解メッキ法によって貫通孔3壁面に厚さ1μm以下の薄い銅の無電解メッキ層(以下「無電解メッキ銅層」という。)5aを形成する。その際には、前述のように、貫通孔3壁面と共に基板表裏面に形成されている予備密着力強化層17上にも無電解メッキ銅層5aが形成される。この予備密着力強化層17によって基板表裏面からの無電解メッキ銅層5aの剥離が抑止されている。
続いて、図7に示すように、基板表裏面のいずれか一方の面側の貫通孔3の開口部を塞ぐように絶縁性の粘着テープ10を貼り付ける。以下ではこの粘着テープ10が貼り付けられた面を基板表面とし、その反対側の面を基板裏面とする。この粘着テープ10により、次の電解メッキ工程で銅が基板表面に付着するのが防止される。なお、ここでは貫通孔3の開口部を粘着テープ10で塞ぐようにしたが、その他の部材を用いて貫通孔3の開口部を塞ぐようにしても構わない。
貫通孔3の基板表面側の開口部を粘着テープ10で塞いだ後は、図8に示すように、電解メッキ法によって銅の電解メッキ層(以下「電解メッキ銅層」という。)5bを形成し、この電解メッキ銅層5bによって貫通孔3の基板裏面側の開口部を塞ぐ。ここでの電解メッキは、例えば、メッキ液である硫酸銅水溶液の入ったメッキ浴中で、銅板を陽極に、基板を陰極にして、基板裏面側を銅板に対向させた状態で通電して行うようにすることが好ましい。この電解メッキ銅層5bの形成は、貫通孔3の径にも依存するが、1A/dm〜5A/dm程度の通常よりも比較的高い電流密度の条件下で行うようにする。また、この電流密度は、メッキ液濃度にも依存するため、その値を適当に設定するようにする。一般的には、メッキ液濃度が高い場合には、低い場合に比べて、より高い電流密度に設定することができる。このような電流密度条件下で電解メッキを行うことにより、貫通孔3の開口部を電解メッキ銅層5bにより塞ぐことができる。以下、本メッキ過程を「開口部閉塞メッキ」という。
基板裏面側の開口部を電解メッキ銅層5bで塞いだ後は、粘着テープ10を剥がし、基板表面側に形成されている無電解メッキ銅層5aおよび予備密着力強化層17を除去してイオンブロッキング層4を露出させる。これらの各金属層の除去方法としては、ラップ法、エッチング法、ラップ法とエッチング法とを併用する方法等がある。その後、図9および図10に示すように、電解メッキ法により更に電解メッキ銅層5bを形成していき、貫通孔3内部に電解メッキ銅層5bを充填する。その際、電解メッキは、上記の電解メッキのときと同じく、例えば硫酸銅水溶液中で、銅板を陽極に、基板を陰極にして通電することによって行う。ただし、ここでは、基板表面側すなわち粘着テープ10を剥がした後の貫通孔3の塞がれていない開口部側を銅板に対向させた状態で電解メッキを行うようにすることが好ましい。ここでの電解メッキ銅層5bの形成は、貫通孔3の径やメッキ液濃度に応じて、0.2A/dm〜0.8A/dm程度の比較的低い電流密度の条件下で行うようにする。このような電流密度条件下で電解メッキを行うことにより、電解メッキ銅層5bは、先に貫通孔3内部に形成されている電解メッキ銅層5b上に順次形成されていき、貫通孔3がすべて金属銅によって充填される前にその開口部が塞がれてしまうような事態を回避することができるようになる。また、イオンブロッキング層4は絶縁性であるため、イオンブロッキング層4上に電解メッキ銅層5bが形成されることはない。このように、異なる電流密度で電解メッキを行うことにより、貫通孔3を閉塞された開口部側から金属銅によって充填していくことが可能になる。以下、本メッキ過程を「フィリングメッキ」という。なお、電解メッキ銅層5bは、基板表面側にも突出して形成されることがあるが、図10には、そのような突出部分をラップ法等で除去した後の状態を図示している。
貫通孔3への電解メッキ銅層5bの充填後、基板裏面に形成されている電解メッキ銅層5b、無電解メッキ銅層5aおよび予備密着力強化層17を除去し、図11に示すように、イオンブロッキング層4を露出させる。これらの各金属層の除去方法としては、ラップ法、エッチング法、ラップ法とエッチング法とを併用する方法等がある。これにより、図11に示したように、貫通孔3には無電解メッキ銅層5aおよび電解メッキ銅層5bが残り、貫通孔3に金属銅からなる銅膜層5が充填される。また、無電解メッキ銅層5aの形成後に電解メッキ銅層5bを形成して貫通孔3を金属銅で充填するため、貫通孔3を効率的に隙間なく充填することができる。
なお、前述したガラス基板改質工程を経た場合には、イオンブロッキング層4が不要になるため、図11においては、予備密着力強化層17を除去したときにイオンブロッキング層4が無い状態、すなわち感光性ガラス基板2を結晶化した後の基板が露出する状態になる。
次に、密着力強化層形成工程について説明する。図12は第1の実施の形態の密着力強化層形成工程の断面図である。
密着力強化層形成工程では、図12に示すように、貫通孔3への銅膜層5の充填後、露出されたイオンブロッキング層4上に、密着力強化層7を形成する。この密着力強化層7は、イオンブロッキング層4と、後に配線として形成される銅膜層6との密着力を確保するためのものであり、その材質、層構造および形成方法等は上記予備密着力強化層17の場合と同様である。また、イオンブロッキング層4を形成しない場合も同様である。
しかしながら、この密着力強化層7は、その膜厚については次のような相違点がある。すなわち、密着力強化層7を構成する各金属層の厚さは、後述のエッチングによる配線パターン形成時のサイドエッチング量を考慮し、極力薄く形成することが望ましい。しかし、密着力強化層7を構成する各金属層の厚さが薄すぎると、配線形成の際に行われる処理によって配線形成前に密着力強化層7が除去されてしまうため注意が必要である。例えば密着力強化層7にクロムを用いる場合、スパッタクロム層7aの厚さは0.04μm〜0.1μm程度が望ましい。また、中間層であるスパッタクロム銅層7bの厚さは0.04μm〜0.1μm程度が望ましい。スパッタ銅層7cの厚さは0.5μm〜1.5μm程度が望ましい。これにより、合計で2μm以下の非常に薄い密着力強化層7が形成される。
次に、配線形成工程について説明する。図13は第1の実施の形態の配線形成工程の断面図である。
この配線形成工程では、まず、図13に示すように、密着力強化層7上に、電解メッキ法を用いて銅膜層6を形成する。銅膜層6の厚さは、密着力強化層7と同様、サイドエッチング量を考慮して極力薄く形成することが望ましい。しかし、この銅膜層6が薄すぎると、使用環境によって両面配線ガラス基板1の温度変化が繰り返された場合に、銅膜層6の熱膨張係数と感光性ガラス基板2の熱膨張係数との差によって銅膜層6に金属疲労が生じる。そのため、このような金属疲労に対する銅膜層6の接続信頼性を確保するために、銅膜層6はある程度の厚みにしておく必要がある。銅膜層6の厚さは、1μm〜20μm程度とすることが望ましく、さらには4μm〜7μm程度とすることがより好ましい。銅膜層6の厚さが1μmを下回る場合には上記金属疲労によって銅膜層6の断線が生じる危険性が高くなり、銅膜層6の厚さが20μmを上回る場合には配線パターンの微細化が難しくなる。
銅膜層6の形成後は、フォトリソグラフィ法とエッチングによって配線パターンを形成する。まず、フォトリソグラフィ法によって両面配線ガラス基板1の配線パターンに応じたレジストパターンを形成する。次いで、レジストで被覆されていない領域の銅膜層6、スパッタ銅層7c、スパッタクロム銅層7b、スパッタクロム層7aをエッチングにより除去して配線パターンを形成する。これにより、図1に示した構成の両面配線ガラス基板1を得る。ここで用いるレジストは、液状レジストでもドライフィルムレジストでも電着レジストでもよい。また、レジストタイプとしては、ポジ型、ネガ型いずれであっても構わないが、一般的にはポジ型レジストの方が解像性が高いため、微細な配線パターンの形成にはより適している。
次に第2の実施の形態について説明する。
第2の実施の形態の両面配線ガラス基板の構成は、前記第1の実施の形態の両面配線ガラス基板1と同様である。しかし、その製造方法において多くの点で相違する。
第2の実施の形態の両面配線ガラス基板の製造工程は、大きく分けて、貫通孔形成工程、ガラス基板改質工程、貫通孔充填工程、密着力強化層形成工程、配線形成工程で構成されている。これらの工程のうち、貫通孔形成工程、ガラス基板改質工程、密着力強化層形成工程および配線形成工程は、第1の実施の形態と同様であるため、以下、貫通孔充填工程について、図14から図20を用いて説明する。
図14は第2の実施の形態の電極層形成工程の断面図、図15は第2の実施の形態の電解メッキ工程の第1の断面図、図16は第2の実施の形態の無電解メッキ工程の断面図、図17は第2の実施の形態の金属層除去工程の第1の断面図、図18は第2の実施の形態の電解メッキ工程の第2の断面図、図19は第2の実施の形態の電解メッキ工程の第3の断面図、図20は第2の実施の形態の金属層除去工程の第2の断面図である。
ガラス基板改質工程を経た後、図14に示すように、まず、電極層27を結晶化ガラス基板21の片面に形成する。なお、ここでは、この電極層27が形成された面を基板裏面とし、その反対側の面を基板表面とする。電極層27の材料選定および形成方法は第1の実施の形態における予備密着力強化層17と同様である。予備密着力強化層17は、無電解メッキ銅層5aとイオンブロッキング層4、あるいは感光性ガラス基板2や結晶化後の基板との密着力強化を目的として形成されるものであるが、電極層27は、電解メッキ銅層5bを形成する際の電極として作用するものである。
電極層27は、例えば、図14に示したように、スパッタクロム層27a、スパッタクロム銅層27bおよびスパッタ銅層27cの3層構造とすることができる。この場合、スパッタクロム層27aの厚さは0.04〜0.1μm程度、中間層であるスパッタクロム銅層27bの厚さは0.04〜0.1μm程度、スパッタ銅層27cの厚さは0.5〜1.5μm程度であれば十分である。
電極層27の形成後、図15に示すように、結晶化ガラス基板21の裏面側にある貫通孔3の開口部を、開口部閉塞メッキにより電解メッキ銅層5bで塞ぐ。この電解メッキ銅層5bを形成する際の電流密度条件は、第1の実施の形態の開口部閉塞メッキ条件と同様、1A/dm〜5A/dm程度の電流密度の条件下で行うようにする。また電解メッキの際には、メッキ浴中で基板裏面側を陽極に対向させた状態で通電する。
開口部閉塞メッキの後、無電解メッキ法にて、無電解メッキ銅層5aを形成する。図16に示すように、無電解メッキ銅層5aは、貫通孔3の側壁部のみならず、結晶化ガラス基板21の表面にも堆積される。
無電解メッキ銅層5aを形成した後、図17に示すように、結晶化ガラス基板21の表面側に堆積した無電解メッキ銅層5aをラップ法等により除去する。引き続き行われるフィリングメッキの際に、結晶化ガラス基板21の表面側に電解メッキ銅層5bが堆積されるのを防止するためである。
次いで、図18および図19に示すように、フィリングメッキにより、更に電解メッキ銅層5bを形成し、先に貫通孔3内部に形成されている無電解メッキ銅層5aや電解メッキ銅層5bと共に、貫通孔3を充填する。この際の電流密度条件は第1の実施の形態の場合と同様、0.2A/dm〜0.8A/dm程度の比較的低い電流密度の条件下で行うようにする。また、この電解メッキの際には、メッキ浴中で基板表面側を陽極に対向させた状態で通電する。フィリングメッキが終了した段階で、図19に示したように、電解メッキ銅層5bは、基板表面側にも突出して形成されることがあるが、このような突出部分はラップ法を用いて除去する。
次いで、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電解メッキ銅層5b、スパッタ銅層27cおよびスパッタクロム銅層27bの銅をエッチングにより除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム銅層27bおよびスパッタクロム層27aのクロムをエッチングにより除去する。このように各金属層を除去することにより、図20に示すように、結晶化ガラス基板21の表裏面を露出させるとともに、貫通孔3が、無電解メッキ銅層5aと電解メッキ銅層5bで充填された状態が得られる。
以下、密着力強化層形成工程、配線形成工程を経ることにより、図1に示したのと同様の構成を有する両面配線ガラス基板を得ることができる。
なお、以上の第1,第2の実施の形態では、無電解メッキ法で形成する金属と電解メッキ法で形成する金属が共に銅の場合について説明したが、例えば、電解メッキ法で形成する金属は銅とし、無電解メッキ法で形成する金属はニッケル(Ni)やクロムにする、といったように、金属の種類を異ならせることも可能である。
以下、実施例を用いて、本発明の実施の形態について具体的に説明する。なお、以下に示すいずれの実施例においても、両面配線ガラス基板のコア基板となる感光性ガラス基板として、HOYA株式会社製PEG3(商品名)を用いた。このPEG3は、SiO:78.0重量%,LiO:10.0重量%,Al:6.0重量%,KO:4.0重量%,NaO:1.0重量%,ZnO:1.0重量%,Au:0.003重量%,Ag:0.08重量%,CeO:0.08重量%の組成を有している。
上記第1の実施の形態の製造方法について具体的に説明する。その製造工程は、前述したように、貫通孔形成工程、イオンブロッキング層形成工程、貫通孔充填工程、密着力強化層形成工程、配線形成工程で構成されている。以下、工程順に詳細に説明する。
(貫通孔形成工程)
感光性ガラス基板2上にフォトマスクを密着させ、フォトマスクを通して貫通孔形成部分に紫外線を照射し、露光部分に対応する潜像を形成した。フォトマスクには、石英ガラス基板表面に、クロム/酸化クロム層で所望の貫通孔配列パターンが形成されたものを使用した。用いた光源はディープUVランプで、照射エネルギーは800mJ/cmとした。その後、温度約400℃で熱処理を行って貫通孔形成部分を結晶化し、露光結晶化部3aを形成した(図2)。露光結晶化部3aを形成した後、希フッ化水素酸(約10%溶液)を感光性ガラス基板2の表裏面にスプレーして露光結晶化部3aを溶解除去し、直径約50μmの貫通孔3を形成した(図3)。
(イオンブロッキング層形成工程)
貫通孔3が形成された感光性ガラス基板2を約20体積%の硫酸水溶液に浸漬しながら、これに約20Vのプラス電圧を約10分間印加し、感光性ガラス基板2に脱アルカリ処理を施した。このときのマイナス電極にはステンレスを用いた。脱アルカリ処理を施した後、通常のRFスパッタ装置を使用して、感光性ガラス基板2の表裏面に膜厚約0.05μmのSi膜を成膜してスパッタ窒化シリコン層4aを形成した後、その上に膜厚約0.05μmのSiO膜を成膜してスパッタ酸化シリコン層4bを形成した(図4)。
(貫通孔充填工程)
通常のDCスパッタ装置を使用して、スパッタ酸化シリコン層4b上に膜厚約0.05μmのクロム膜を成膜してスパッタクロム層17aを、このスパッタクロム層17a上に膜厚約0.05μmのクロム銅合金膜(クロム:約4%/銅:約96%)を成膜してスパッタクロム銅層17bを、さらにこのスパッタクロム銅層17b上に膜厚約1.5μmの銅膜を成膜してスパッタ銅層17cを形成し、予備密着力強化層17とした。なお、これらの金属膜は、大気に暴露することなく連続成膜した(図5)。
その後、無電解メッキ法によって膜厚約0.3μmの銅膜を形成し、無電解メッキ銅層5aを形成した(図6)。この無電解メッキプロセスは、前処理、ソフトエッチング、プレディップ、触媒付与、触媒活性化、無電解メッキの順に行った。
前処理は、予備密着力強化層17形成後の感光性ガラス基板2を洗浄するためのものであり、市販の洗浄液であるメルテックス社製のメルプレートPC−321を用いて洗浄した。
ソフトエッチングは、予備密着力強化層17表面に形成された酸化膜を除去するためのものであり、市販のソフトエッチング液であるメルテックッス社製のエンプレートE−462を用いてソフトエッチングした。
プレディップは、次のプロセスの触媒浴を保護するために、予備密着力強化層17付きの感光性ガラス基板2をプレディップ液に浸漬するものであり、プレディップ液として市販のメルテックス社製のエンプレートPC−236を用いた。
触媒付与は、無電解メッキ銅を析出させるため、触媒を予備密着力強化層17付きの感光性ガラス基板2に吸着させるものであり、市販のメルテックッス社製のエンプレートアクチベーター444を用いて処理した。
触媒活性化は、吸着させた触媒を活性化させるものであり、市販のメルテックッス社製のエンプレートPA−360を用いて処理した。
無電解メッキは、無電解メッキ銅層5aを形成するためのものであり、メッキ液として、市販のメルテックッス社製のメルプレートCu−390を用いた。
無電解メッキ銅層5aの形成後は、基板表面に粘着テープ10を貼り付けて貫通孔3の基板表面側の開口部を塞いだ後(図7)、開口部閉塞メッキにより銅膜を形成し、粘着テープ10が貼り付けられていない基板裏面側の貫通孔3の開口部を電解メッキ銅層5bによって塞いだ(図8)。用いた電解メッキ液は市販のもので、上村工業株式会社製のレブコ300(商品名)で、硫酸銅系のメッキ液である。また、この電解メッキの際の電流密度は3A/dmとし、メッキ浴中で基板裏面側を陽極に対向させた状態で通電した。本条件下で、基板裏面の平坦部には膜厚30μmの電解メッキ銅層5bが形成された。
開口部閉塞メッキ後、粘着テープ10を剥がし、まず、粘着テープ10を貼っていた基板表面の無電解メッキ銅層5aおよびスパッタ銅層17cを、ラップ法によって機械的に除去した。その後、スパッタクロム銅層17bおよびスパッタクロム層17aを、フェリシアン化カリウムを主成分とした薬品を用いてエッチングにより除去し、基板表面にイオンブロッキング層4を露出させた。
その後、フィリングメッキによって更に電解メッキ銅層5bを形成し、先に貫通孔3内部に形成されている電解メッキ銅層5bと共に貫通孔3を充填した(図9,図10)。この際用いたメッキ液は、開口部閉塞メッキの際に用いたものと同様であるが、電流密度は0.5A/dmであり、貫通孔閉塞メッキの際の電流密度に比べて低い電流値に設定した。またフィリングメッキの際には、メッキ浴中で基板表面側を陽極に対向させた状態で通電した。
フィリングメッキ終了後、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電解メッキ銅層5b、無電解メッキ銅層5a、スパッタ銅層17cおよびスパッタクロム銅層17bの銅をエッチングにより除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム銅層17bおよびスパッタクロム層17aのクロムをエッチングにより除去した。これにより、イオンブロッキング層4を基板表裏面に露出させるとともに、無電解メッキ銅層5aおよび電解メッキ銅層5bからなる金属銅の銅膜層5で貫通孔3を充填した(図11)。
(密着力強化層形成工程)
通常のスパッタ装置を使用し、露出されたスパッタ酸化シリコン層4b上に膜厚約0.05μmのクロム膜を成膜してスパッタクロム層7aを、スパッタクロム層7a上に膜厚約0.05μmのクロム銅合金膜(クロム:約4%/銅:約96%)を成膜してスパッタクロム銅層7bを、スパッタクロム銅層7b上に膜厚約1.5μmの銅膜を成膜してスパッタ銅層7cを、それぞれ形成し、密着力強化層7を形成した。なお、これらの膜は、大気に暴露することなく連続成膜した。(図12)。
(配線形成工程)
電解メッキ法によって膜厚約5μmの銅膜を形成し、配線となる銅膜層6を形成した(図13)。用いたメッキ液は、市販の硫酸銅メッキ液(メルテックス社製カパーグリームST−901)で、電流密度条件は3A/dmとした。
銅膜層6の表面に、ポジ型の液状レジスト(シプレー社製マイクロポジットSJR5440)をスピンナーで約10μmの厚さで塗布した後、所望の配線パターンが描画されたフォトマスクを用いてマスクアライナーで露光した。この際の露光量は約1000mJ/cmとした。続いて、現像液(シプレー社製現像液2500)を用いて約1分間室温でディップ現像し、レジストパターンを形成した。その後、40ボーメの塩化第二鉄溶液をスプレーし、銅膜層6、スパッタ銅層7cおよびスパッタクロム銅層7bの銅エッチングを行った後、レジストをアセトンによって除去した。続いて、エッチング後の銅膜層6を金属レジストとして、フェリシアン化カリウムを主成分とする薬品を用いてスパッタクロム銅層7bおよびスパッタクロム層7aのクロムエッチングを行い、線幅約20μm、間隔約20μm、ランド幅約120μmの配線パターンを形成した。
以上の方法により、貫通孔3が無電解メッキ法および電解メッキ法を併用して形成された金属銅で充填された両面配線ガラス基板1を得た(図1)。
本実施例は、実施例1の貫通孔充填工程における無電解メッキ法の条件、および無電解メッキ法で形成される金属種が異なるのみで、他の工程は実施例1と同様である。
本実施例においては、無電解メッキ法によって膜厚約0.3μmのニッケル膜を形成した。無電解メッキプロセスは、基本的に実施例1に記載した前処理、ソフトエッチング、プレディップ、触媒付与、触媒活性化、無電解メッキの順に行うプロセスと同様であるが、最後の無電解メッキの部分が異なり、ここではニッケル膜の無電解メッキ用のメッキ液としてメルテックス社製のメルプレートNI−865を用いた。
本実施例は、上記第2の実施の形態の製造方法の具体例である。その製造工程は、前述したように、貫通孔形成工程、ガラス基板改質工程、貫通孔充填工程、密着力強化層形成工程、配線形成工程で構成されている。これらの工程のうち、貫通孔形成工程、密着力強化層形成工程および配線形成工程については、実施例1と同じであるので、以下、ガラス基板改質工程と貫通孔充填工程について詳細に説明する。
(ガラス基板改質工程)
貫通孔形成工程を経て、貫通孔3が形成された感光性ガラス基板2全体に紫外線を約700mJ/cmで照射し、その後、温度約850℃で約2時間の熱処理を行った。これにより、感光性ガラス基板2全体を結晶化し、結晶化ガラス基板21を形成した。
(貫通孔充填工程)
貫通孔充填工程では、まず、結晶化ガラス基板21の裏面側に、通常のスパッタ装置を用いて、膜厚約0.05μmのクロム膜を成膜してスパッタクロム層27aを形成し、次いで、このスパッタクロム層27a上に膜厚約0.05μmのクロム銅合金膜を成膜してスパッタクロム銅層27bを形成し、最後にスパッタクロム銅層27b上に膜厚約1.5μmの銅膜を成膜してスパッタ銅層27cを形成して、電極層27を形成した(図14)。なお、これらの金属膜は、大気に暴露することなく連続成膜した。
電極層27の形成後は、開口部閉塞メッキによって電解メッキ銅層5bを形成し、結晶化ガラス基板21の電極層27形成面側にある貫通孔3の開口部を塞いだ(図15)。この際の電解メッキ条件は、実施例1に示した開口部閉塞メッキ条件と同じにした。
開口部閉塞メッキ後、無電解メッキ法により貫通孔3内部に無電解メッキ銅層5aを形成した。無電解メッキ条件は、実施例1と同じにした。貫通孔3内部の無電解メッキ銅層5aの膜厚は約3μmであった(図16)。その後、ラップ法により、結晶化ガラス基板21の表面側、すなわち、電極層27が形成されていない面側に付着した無電解メッキ銅層5aを除去した(図17)。
結晶化ガラス基板21の表面側に付着した無電解メッキ銅層5aを除去した後、フィリングメッキにより貫通孔3内部に電解メッキ銅層5bを形成していき、貫通孔3を充填した(図18、19)。この際のフィリングメッキ条件は、実施例1におけるフィリングメッキ条件と同じにした。基板表面側に突出した電解メッキ銅層5b(図19)は、ラップ法を用いて除去した。
次いで、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電解メッキ銅層5b、スパッタ銅層27cおよびスパッタクロム銅層27bの銅をエッチングにより除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム銅層17bおよびスパッタクロム層17aのクロムをエッチングにより除去した。このように各金属層を除去した後、電極層27が形成されていた結晶化ガラス基板21の面をラップすることにより、結晶化ガラス基板21の表裏面に無電解メッキ銅層5aまたは電解メッキ銅層5bを露出させた(図20)。
本実施例は、実施例3の貫通孔充填工程における無電解メッキ法の条件、および無電解メッキ法で形成される金属種が異なるのみで、他の工程は実施例3と同様である。
本実施例においては、無電解メッキ法によって膜厚約0.3μmのニッケル膜を形成した。無電解メッキプロセスは、基本的に実施例1に記載した前処理、ソフトエッチング、プレディップ、触媒付与、触媒活性化、無電解メッキの順に行うプロセスと同様であるが、最後の無電解メッキの部分が異なり、ここではニッケル膜の無電解メッキ用のメッキ液としてメルテックス社製のメルプレートNI−865を用いた。
なお、以上の実施例では、開口部閉塞メッキとそれに引き続くフィリングメッキにおいて同一のメッキ液を用いたが、各々のメッキ過程について、より適したメッキ液、例えば、メッキ液中のメッキ金属イオン濃度の異なるメッキ液等を用いることも可能である。
以上説明したように、本発明の両面配線ガラス基板では、その表裏面を電気的に接続するための貫通孔を金属で充填するようにしたので、基板表裏面を確実に導通させることが可能になる。さらに、本発明の両面配線ガラス基板は、貫通孔の充填材として従来のような樹脂を用いないので、基板全体としての高い耐熱性を実現することができる。また、貫通孔への金属の充填にはメッキ法を用いるので、貫通孔を金属で確実に充填することができる。本発明の両面配線ガラス基板により、電子部品等の接続信頼性の高い高密度実装が実現可能になる。
なお、以上の説明では、両面配線ガラス基板の貫通孔に充填する金属として主に銅を用いた場合を例にして述べたが、銅のほか、ニッケル、銀、金、白金(Pt)、パラジウム(Pd)、クロム、アルミニウム等、実装する電子部品等を接合するための温度以上の耐熱性がある金属であれば問題なく用いることができる。また、このような金属を2種以上選択して用いることもできる。このような金属の中で、特に銅はその融点の高さ、抵抗の低さ、価格等の点から、貫通孔に充填する金属として好適である。また、貫通孔に充填する金属の種類に応じ、電極層および密着力強化層の材質、層構造、形成方法等は適宜変更することができる。
本発明の貫通孔を金属で充填する両面配線ガラス基板の製造方法は、多層配線基板にも適用可能であり、また、セラミック基板やガラスエポキシ基板をコア基板に用いた両面配線基板あるいは多層配線基板にも適用可能である。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
符号の説明
1 両面配線ガラス基板
2 感光性ガラス基板
3 貫通孔
3a 露光結晶化部
4 イオンブロッキング層
4a スパッタ窒化シリコン層
4b スパッタ酸化シリコン層
5,6 銅膜層
5a 無電解メッキ銅層
5b 電解メッキ銅層
7 密着力強化層
7a,17a、27a スパッタクロム層
7b,17b,27b スパッタクロム銅層
7c,17c、27c スパッタ銅層
10 粘着テープ
17 予備密着力強化層
21 結晶化ガラス基板
27 電極層

Claims (8)

  1. ガラス基板の表裏面に形成された電気配線と、前記ガラス基板の表裏面に連通する、金属が充填された貫通孔とを有し、前記ガラス基板の表裏面に形成された各前記電気配線が、前記貫通孔に充填された金属を介して電気的に導通された両面配線ガラス基板の製造方法であって、
    前記ガラス基板に前記貫通孔を形成する工程と、
    無電解メッキ法により、前記貫通孔を形成した前記ガラス基板の表裏面に金属を堆積すると共に、前記貫通孔の中央部に前記ガラス基板の表裏面に連通する空隙部を残存させつつ前記貫通孔の側壁部に金属を堆積する工程と、
    前記ガラス基板の一方の面の前記空隙部の開口部を絶縁性部材で閉塞する工程と、
    電解メッキ法により、前記ガラス基板の他方の面の前記空隙部の開口部を金属で閉塞する工程と、
    前記絶縁性部材の除去後、電解メッキ法により、閉塞した前記他方の面の前記空隙部の開口部側から前記一方の面の前記空隙部の開口部側に向けて前記空隙部内に金属を堆積して前記貫通孔に金属を充填する工程と、
    を有することを特徴とする両面配線ガラス基板の製造方法。
  2. 前記貫通孔に充填する金属が、銅、ニッケル、金、銀、白金、パラジウム、クロム、アルミニウムのいずれか1種または2種以上からなることを特徴とする請求項1記載の両面配線ガラス基板の製造方法。
  3. 前記ガラス基板には感光性ガラス基板が用いられ、
    前記ガラス基板に前記貫通孔を形成する工程が、
    前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が形成されるように露光する工程と、
    露光した前記部分を熱処理して結晶化する工程と、
    結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、
    を有することを特徴とする請求項1記載の両面配線ガラス基板の製造方法。
  4. 無電解メッキ法によって堆積する金属と、電解メッキ法によって堆積する金属とは、異なる種類の金属であることを特徴とする請求項1記載の両面配線ガラス基板の製造方法。
  5. ガラス基板の表裏面に形成された電気配線と、前記ガラス基板の表裏面に連通する、金属が充填された貫通孔とを有し、前記ガラス基板の表裏面に形成された各前記電気配線が、前記貫通孔に充填された金属を介して電気的に導通された両面配線ガラス基板の製造方法であって、
    前記ガラス基板に前記貫通孔を形成する工程と、
    前記ガラス基板の一方の面に前記貫通孔の開口部を残して電極層を形成する工程と、
    前記電極層の形成後、前記一方の面に前記貫通孔の開口部が残る状態から、電解メッキ法により、前記電極層が形成された前記一方の面の前記貫通孔の開口部を金属で閉塞する工程と、
    無電解メッキ法により、前記ガラス基板の他方の面に金属を堆積すると共に、前記他方の面に開口部を残存させつつ前記貫通孔の側壁部に金属を堆積する工程と、
    電解メッキ法により、閉塞した前記一方の面の前記貫通孔の開口部側から前記他方の面の前記貫通孔の開口部側に向けて金属を堆積して前記貫通孔に金属を充填する工程と、
    を有することを特徴とする両面配線ガラス基板の製造方法。
  6. 前記貫通孔に充填する金属が、銅、ニッケル、金、銀、白金、パラジウム、クロム、アルミニウムのいずれか1種または2種以上からなることを特徴とする請求項5記載の両面配線ガラス基板の製造方法。
  7. 前記ガラス基板には感光性ガラス基板が用いられ、
    前記ガラス基板に前記貫通孔を形成する工程が、
    前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が形成されるように露光する工程と、
    露光した前記部分を熱処理して結晶化する工程と、
    結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、
    を有することを特徴とする請求項5記載の両面配線ガラス基板の製造方法。
  8. 無電解メッキ法によって堆積する金属と、電解メッキ法によって堆積する金属とは、異なる種類の金属であることを特徴とする請求項5記載の両面配線ガラス基板の製造方法。
JP2005513846A 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法 Expired - Fee Related JP4134172B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003316133 2003-09-09
JP2003316133 2003-09-09
PCT/JP2004/012720 WO2005027606A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005027606A1 JPWO2005027606A1 (ja) 2007-11-15
JP4134172B2 true JP4134172B2 (ja) 2008-08-13

Family

ID=34308436

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005513845A Pending JPWO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法
JP2005513846A Expired - Fee Related JP4134172B2 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005513845A Pending JPWO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Country Status (7)

Country Link
US (2) US8002959B2 (ja)
EP (2) EP1667509A4 (ja)
JP (2) JPWO2005027605A1 (ja)
KR (2) KR100826067B1 (ja)
CN (2) CN100512603C (ja)
TW (2) TWI255677B (ja)
WO (2) WO2005027605A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010055189B4 (de) 2010-12-20 2023-11-09 Volkswagen Aktiengesellschaft Ölhobel sowie Verbrennungsmotor mit Ölhobel

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667509A4 (en) * 2003-09-09 2009-05-20 Hoya Corp METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4920231B2 (ja) * 2005-10-05 2012-04-18 株式会社フジクラ 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法
TWI335792B (en) * 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
EP2343402B1 (en) * 2008-09-30 2017-08-02 FUJIFILM Corporation Electrolytic treatment method and electrolytic treatment device
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5012759B2 (ja) * 2008-10-24 2012-08-29 大日本印刷株式会社 貫通電極基板の製造方法
KR100941691B1 (ko) 2009-04-10 2010-02-12 (주)제이스 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩
KR101009118B1 (ko) 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
EP2720520B1 (en) 2011-06-08 2019-01-02 Kyocera Corporation Circuit board and electronic device provided with same
CN102917530B (zh) * 2011-08-01 2016-01-06 富士康(昆山)电脑接插件有限公司 具有导电线路的玻璃板及其制造方法
JP2013077808A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077809A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013080904A (ja) 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
KR20140016150A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9340451B2 (en) 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
JP5558614B1 (ja) * 2013-08-26 2014-07-23 清川メッキ工業株式会社 配線用基板の製造方法
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
EP3920200A1 (en) 2014-05-05 2021-12-08 3D Glass Solutions, Inc. 2d and 3d inductors antenna and transformers fabricating photoactive substrates
CN104362135A (zh) * 2014-11-05 2015-02-18 共青城超群科技股份有限公司 一种高散热有机树脂覆铜板
JP6307167B2 (ja) * 2015-05-31 2018-04-04 清川メッキ工業株式会社 配線用基板の製造方法
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
CN106102336B (zh) * 2016-06-27 2018-08-28 沪士电子股份有限公司 一种以空气保护高速传输线路信号稳定性的方法
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
CN106686910A (zh) * 2017-03-20 2017-05-17 广东欧珀移动通信有限公司 线路板制作方法、线路板及终端
CN107994023B (zh) * 2017-11-16 2021-01-26 长江存储科技有限责任公司 超细孔结构的制成工艺
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
WO2019118761A1 (en) 2017-12-15 2019-06-20 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
WO2019136024A1 (en) * 2018-01-04 2019-07-11 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
WO2019204207A1 (en) * 2018-04-18 2019-10-24 Corning Incorporated Systems and methods for forming direct drive microled displays
JP6840403B2 (ja) * 2019-05-24 2021-03-10 株式会社Nsc 平面ガラスアンテナおよびその製造方法
WO2021076355A1 (en) * 2019-10-14 2021-04-22 3D Glass Solutions, Inc. High temperature printed circuit board substrate
EP4121988A4 (en) 2020-04-17 2023-08-30 3D Glass Solutions, Inc. BROADBAND INDUCTOR
DE102020133220B3 (de) * 2020-12-11 2022-02-17 I.T.C.Intercircuit Electronic GmbH Verfahren zum Füllen von mindestens einem in einer Leiterplatte ausgebildeten Loch, derart gefüllte Leiterplatte und Fahrzeug, welches eine solche Leiterplatte aufweist
CN114096056B (zh) * 2021-12-06 2022-10-14 福莱盈电子股份有限公司 使用玻璃板制作pcb板的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646572A (en) * 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
JPS63128699A (ja) 1986-11-19 1988-06-01 株式会社日立製作所 感光性ガラス−セラミツク多層配線基板
JPH03203341A (ja) * 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
US5262041A (en) * 1992-12-11 1993-11-16 Shipley Company Inc. Additive plating process
JP3102192B2 (ja) * 1993-03-18 2000-10-23 株式会社日立製作所 多層配線基板の製造方法
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Bga接続構造の形成方法
DE19650881C2 (de) * 1996-12-07 1999-04-08 Schwerionenforsch Gmbh Verfahren zur Herstellung von in z-Richtung elektrisch leitfähiger und in x/y-Richtung isolierender Folien aus Kunststoff
JP4109737B2 (ja) * 1997-12-05 2008-07-02 株式会社東芝 回路基板の製造方法及び回路基板の製造装置
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JP4147642B2 (ja) * 1998-10-26 2008-09-10 イビデン株式会社 プリント配線板の製造方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Hoya株式会社 多層プリント配線板の製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
EP1667509A4 (en) * 2003-09-09 2009-05-20 Hoya Corp METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010055189B4 (de) 2010-12-20 2023-11-09 Volkswagen Aktiengesellschaft Ölhobel sowie Verbrennungsmotor mit Ölhobel

Also Published As

Publication number Publication date
EP1667509A4 (en) 2009-05-20
TW200514488A (en) 2005-04-16
KR20060054454A (ko) 2006-05-22
US20060201201A1 (en) 2006-09-14
CN1849856B (zh) 2011-06-15
JPWO2005027605A1 (ja) 2007-11-15
TWI247567B (en) 2006-01-11
TW200517034A (en) 2005-05-16
CN100512603C (zh) 2009-07-08
KR100826068B1 (ko) 2008-04-29
US20060201818A1 (en) 2006-09-14
US7993509B2 (en) 2011-08-09
US8002959B2 (en) 2011-08-23
TWI255677B (en) 2006-05-21
KR100826067B1 (ko) 2008-04-29
EP1667510A4 (en) 2009-05-20
EP1667509A1 (en) 2006-06-07
EP1667510B1 (en) 2013-11-06
CN1849856A (zh) 2006-10-18
WO2005027605A1 (ja) 2005-03-24
CN1849857A (zh) 2006-10-18
KR20060058128A (ko) 2006-05-29
WO2005027606A1 (ja) 2005-03-24
JPWO2005027606A1 (ja) 2007-11-15
EP1667510A1 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4134172B2 (ja) 両面配線ガラス基板の製造方法
US6339197B1 (en) Multilayer printed circuit board and the manufacturing method
US6127052A (en) Substrate and method for producing it
TW201330745A (zh) 基板製造方法、配線基板之製造方法、玻璃基板及配線基板
JP2013077807A (ja) 基板製造方法および配線基板の製造方法
JP2002246744A (ja) 導体形成方法およびこれを用いた多層配線基板製造方法
JP2003204152A (ja) 両面配線板の製造方法
JP2005086026A (ja) 両面配線ガラス基板およびその製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2002525797A (ja) 大型スクリーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を沈積する方法
JPH06260759A (ja) プリント回路板の製造方法
JP2002124765A (ja) プリント配線板の製造方法
WO2023090197A1 (ja) 配線基板及びその製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JPH0481877B2 (ja)
JP2001196252A (ja) 電子デバイスの製造方法
JPH0823166A (ja) 多層配線基板の製造方法
JP4186394B2 (ja) フィルムキャリア及びその製造方法
JPH10126057A (ja) 多層配線板の製造方法
JP2013077808A (ja) 基板製造方法および配線基板の製造方法
JP2003179329A (ja) 配線パターン形成方法
CN116528514A (zh) 电路板加工方法及电路板
JP2004055593A (ja) 配線基板およびその製造方法
JP2000124606A (ja) パターン構造及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees