JP4920231B2 - 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 - Google Patents
配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP4920231B2 JP4920231B2 JP2005292116A JP2005292116A JP4920231B2 JP 4920231 B2 JP4920231 B2 JP 4920231B2 JP 2005292116 A JP2005292116 A JP 2005292116A JP 2005292116 A JP2005292116 A JP 2005292116A JP 4920231 B2 JP4920231 B2 JP 4920231B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- conductive layer
- base material
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、基材を貫通する微細孔（以下、貫通孔と略記）内に導電体を充填してなる貫通配線を備えた配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法に係る。より詳細には、貫通配線の端面との電気的な接続安定性に優れた導電層を配してなる配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法に関する。
近年、携帯電話などの電子機器の高機能化に伴い、これらに適用されるシステムＬＳＩには、さらなる高速化、高機能化が要求されている。
従来、ＬＳＩの配線技術の設計ルール（配線の幅、間隔）は１μｍ前後である。一方、現在、多く用いられているプリント基板などのパッケージ技術の設計ルールは１００μｍ〜１ｍｍ程度とされている。このように、ＩＣチップとプリント基板との間には、配線の微細化に関して隔たりがあるため、両者の接合は制約されることがある。このような問題を解決する方法の１つとしては、ＩＣチップとプリント基板との間に、配線基板（インターポーザー）を介在させ、両者を積層、接合する技術が提案されている。
図１３は、従来の配線基板を用いた、電子部品のパッケージの一例を示す概略断面図である。
この電子部品のパッケージは、配線基板１０１と、この配線基板１０１を介して積層、接続されているＩＣチップなどのチップ１０２と、プリント基板１０３とから概略構成されている。また、配線基板１０１は、セラミックスやシリコンなどの硬質材からなる基材１０４と、その一方の面１０４ａに形成された配線回路１０５と、他方の面１０４ｂに形成された配線回路１０６と、基材１０４を貫通し、一方の配線回路１０５から他方の配線回路１０６に渡る貫通電極１０７とから構成されている。
この電子部品のパッケージは、配線基板１０１と、この配線基板１０１を介して積層、接続されているＩＣチップなどのチップ１０２と、プリント基板１０３とから概略構成されている。また、配線基板１０１は、セラミックスやシリコンなどの硬質材からなる基材１０４と、その一方の面１０４ａに形成された配線回路１０５と、他方の面１０４ｂに形成された配線回路１０６と、基材１０４を貫通し、一方の配線回路１０５から他方の配線回路１０６に渡る貫通電極１０７とから構成されている。
さらに、この電子部品パッケージでは、はんだバンプ１０８を介して、チップ１０２と配線回路１０５が電気的に接続され、はんだバンプ１０９を介して、プリント基板１０３と配線回路１０６が電気的に接続されることにより、チップ１０２とプリント基板１０３が電気的に接続されている。
この電子部品パッケージでは、配線基板１０１に設けられた一方の配線回路１０５をチップ１０２に設けられた配線（図示略）の幅、および間隔に対応するように形成し、配線基板１０１に設けられた他方の配線回路１０６をプリント基板１０３に設けられた配線（図示略）の幅、および間隔に対応するように形成することにより、チップ１０２の配線とプリント基板１０３の配線との間にある設計ルールの相違が解消されている。
このような配線基板を得るためには、微細孔へ導体を充填し、貫通配線を形成する技術が必須であり、電解または無電解めっき法により金属を孔内に充填する方法、真空印刷法により導電性ペーストを孔内に充填する方法、溶融した金属を圧力差により孔内へ充填する方法等が公知である（例えば、特許文献１〜４を参照）。貫通配線を有する配線基板においては、これらの各種方法により形成した貫通配線と基板表面配線とを電気的に接続することにより、基板の表裏でチップ間あるいはデバイス間の電気的接続（導通）を図る構造が一般的である。
以下では、図１４及び図１５を参照し、従来の配線基板の製造方法の一例として、特許文献３に記載された内容を説明する。なお、この事例は、シリコンからなる導電性の基材を用いた場合である。
まず、厚さが数百μｍのシリコンからなる平板状の基材１１１の両主面に、厚さ１μｍ程度の絶縁層である第１のシリコン酸化膜１１２を、例えば熱酸化法により形成する（第１の絶縁層形成工程）［１４（ａ）］。
まず、厚さが数百μｍのシリコンからなる平板状の基材１１１の両主面に、厚さ１μｍ程度の絶縁層である第１のシリコン酸化膜１１２を、例えば熱酸化法により形成する（第１の絶縁層形成工程）［１４（ａ）］。
次に、一方の主面における貫通配線を形成する箇所に相当する第１のシリコン酸化膜１１２を除去する［図１４（ｂ）］。
その後、Deep-Reactive Ion Etching （DRIE）法によって、基材１１１に、一方の主面Ａから他方の主面側に形成された第１のシリコン酸化膜１１２に至る細孔１１３を形成する（細孔形成工程）［図１４（ｃ）］。ここで、DRIE法とは、エッチングガスとして六フッ化硫黄（ＳＦ６ ）などを用い、高密度プラズマによるエッチングと、細孔１１３の側壁へのパッシベーション成膜を交互に行うことにより（Bosch プロセス）、基材１１１に深堀りエッチングする方法である。
その後、Deep-Reactive Ion Etching （DRIE）法によって、基材１１１に、一方の主面Ａから他方の主面側に形成された第１のシリコン酸化膜１１２に至る細孔１１３を形成する（細孔形成工程）［図１４（ｃ）］。ここで、DRIE法とは、エッチングガスとして六フッ化硫黄（ＳＦ６ ）などを用い、高密度プラズマによるエッチングと、細孔１１３の側壁へのパッシベーション成膜を交互に行うことにより（Bosch プロセス）、基材１１１に深堀りエッチングする方法である。
次いで、細孔１１３の孔壁に厚さ１μｍ程度の絶縁層である第２のシリコン酸化膜１１４を、例えば熱酸化法により形成する（第２の絶縁層形成工程）［図１４（ｄ）］。
さらに、少なくとも細孔１１３を覆う位置にある第１のシリコン酸化膜１１２上に、第１の金属薄膜１１５を形成する（薄膜形成工程）［図１５（ａ）］。
さらに、少なくとも細孔１１３を覆う位置にある第１のシリコン酸化膜１１２上に、第１の金属薄膜１１５を形成する（薄膜形成工程）［図１５（ａ）］。
次に、細孔１１３の第１の金属薄膜１１５が形成されている側の端部の第１のシリコン酸化膜１１２のみを、エッチング処理により除去し、細孔１１３内に第１の金属薄膜１１５を露出させる（絶縁層除去工程）［図１５（ｂ）］。
次いで、溶融金属吸引法または印刷法により、導電性物質を細孔１１３内に充填し、貫通配線（貫通電極とも呼ぶ）１１７を形成する（導電性物質充填工程）［図１５（ｃ）］。
最後に、一方の主面における貫通配線を覆うように第２の金属薄膜１１６を形成する（薄膜形成工程）［図１５（ｄ）］ことにより、貫通配線１１７を介して第１の金属薄膜１１５と第２の金属薄膜１１６が電気的に接続される。
次いで、溶融金属吸引法または印刷法により、導電性物質を細孔１１３内に充填し、貫通配線（貫通電極とも呼ぶ）１１７を形成する（導電性物質充填工程）［図１５（ｃ）］。
最後に、一方の主面における貫通配線を覆うように第２の金属薄膜１１６を形成する（薄膜形成工程）［図１５（ｄ）］ことにより、貫通配線１１７を介して第１の金属薄膜１１５と第２の金属薄膜１１６が電気的に接続される。
ところで、このような貫通配線を有する配線基板においては、貫通する導体、基板および基板表面導体の三者はそれぞれ、線膨張係数や熱膨張係数が異なっているので、実装時などの高温プロセスの際、三者は個別に伸縮しようとするため、三者間には応力が発生することになる。また、これらの応力に起因して、貫通導体と基板表面導体の接触部では物理的な断線や接触不良が発生し、電気的特性が阻害される虞があった。しかしながら、このような応力に起因する不具合については全く対策がとられていなかった。
特許第３６２７９３２号公報
特開２００４−１５８７０５号公報
特開２００４−０９５８４９号公報
特開２００４−２００５８４号公報
本発明は、前記事情に鑑みてなされたもので、貫通配線をなす導電体と基板表裏に配する導電層との接触部における物理的な断線や接触不良の発生を抑制できる配線基板を提供することを目的とする。
本発明の請求項１に係る配線基板は、貫通孔を備えた絶縁性の基材、前記貫通孔内に導電体を充填してなる貫通配線、前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層、及び、前記導電層と前記導電層を配した基材の面とを覆う第三絶縁層、から構成される配線基板であって、前記絶縁性の基材は線膨張係数が２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されており、前記導電層は、少なくとも前記端面と重なる領域における厚さが、５μｍ以上３０μｍ以下であり、前記第三絶縁層は、樹脂であり、少なくとも前記導電層上の前記端面と重なる領域における厚さが５μｍ以上２０μｍ以下であることを特徴とする。
本発明の請求項２に係る配線基板は、請求項１において、前記絶縁性の基材をなす硬質材が、ガラスまたはセラミックスであることを特徴とする。
本発明の請求項３に係る配線基板は、貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層を配してなる導電性の基材、前記貫通孔内に前記第一絶縁層を介して導電体を充填してなる貫通配線、前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層、前記基材と前記導電層の間に配される第二絶縁層、及び、前記導電層と前記導電層を配した基材の面とを覆う第三絶縁層、から構成される配線基板であって、前記導電性の基材は線膨張係数が５×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されており、前記導電層は、少なくとも前記端面と重なる領域における厚さが、５μｍ以上３０μｍ以下であり、前記第三絶縁層は、樹脂であり、少なくとも前記導電層上の前記端面と重なる領域における厚さが５μｍ以上２０μｍ以下であることを特徴とする。
本発明の請求項４に係る配線基板は、請求項３において、前記導電性の基材をなす硬質材が、ＳｉまたはＧａＡｓであることを特徴とする。
本発明の請求項５に係る配線基板は、請求項３又は４において、前記第一絶縁層と前記第二絶縁層とは同一材料からなり、連設されていることを特徴とする。
本発明の請求項６に係る配線基板は、請求項１乃至５のいずれか１項において、前記貫通配線の端面と前記導電層との間に、少なくとも拡散防止層を配したことを特徴とする。
本発明の請求項７に係る配線基板は、請求項６において、前記拡散防止層が、前記導電層を配した基材の面と該導電層との間にあって、該導電層の全域に配されていることを特徴とする。
本発明の請求項８に係る電子部品パッケージは、請求項１乃至７のいずれか１項に記載の配線基板に、電子部品を実装したことを特徴とする。
本発明の請求項９に係る配線基板の製造方法は、貫通孔を備えた、絶縁性の基材として線膨張係数が２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、または導電性の基材として線膨張係数が５×１０ −６ ／Ｋ〜１０×１０ −６ ／Ｋの範囲にある硬質材を用い、前記貫通孔内に金属のみからなる導電体を、めっき法、あるいは溶融金属吸引法により充填してなる貫通配線を形成した後、前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層を形成し、さらに、前記導電層と前記導電層を配した基材の面とを覆う絶縁樹脂層を形成する配線基板の製造方法であって、前記導電層のうち、少なくとも前記端面と重なる領域における厚さを、５μｍ以上３０μｍ以下とし、前記絶縁樹脂層のうち、少なくとも、前記導電層上の前記端面と重なる領域における厚さを、５μｍ以上２０μｍ以下とすることを特徴とする。
本発明の請求項１０に係る電子部品パッケージの製造方法は、請求項９に記載の配線基板の製造方法により作製した配線基板を用い、該配線基板に電子部品をはんだ接続することを特徴とする。
本発明の請求項２に係る配線基板は、請求項１において、前記絶縁性の基材をなす硬質材が、ガラスまたはセラミックスであることを特徴とする。
本発明の請求項３に係る配線基板は、貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層を配してなる導電性の基材、前記貫通孔内に前記第一絶縁層を介して導電体を充填してなる貫通配線、前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層、前記基材と前記導電層の間に配される第二絶縁層、及び、前記導電層と前記導電層を配した基材の面とを覆う第三絶縁層、から構成される配線基板であって、前記導電性の基材は線膨張係数が５×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されており、前記導電層は、少なくとも前記端面と重なる領域における厚さが、５μｍ以上３０μｍ以下であり、前記第三絶縁層は、樹脂であり、少なくとも前記導電層上の前記端面と重なる領域における厚さが５μｍ以上２０μｍ以下であることを特徴とする。
本発明の請求項４に係る配線基板は、請求項３において、前記導電性の基材をなす硬質材が、ＳｉまたはＧａＡｓであることを特徴とする。
本発明の請求項５に係る配線基板は、請求項３又は４において、前記第一絶縁層と前記第二絶縁層とは同一材料からなり、連設されていることを特徴とする。
本発明の請求項６に係る配線基板は、請求項１乃至５のいずれか１項において、前記貫通配線の端面と前記導電層との間に、少なくとも拡散防止層を配したことを特徴とする。
本発明の請求項７に係る配線基板は、請求項６において、前記拡散防止層が、前記導電層を配した基材の面と該導電層との間にあって、該導電層の全域に配されていることを特徴とする。
本発明の請求項８に係る電子部品パッケージは、請求項１乃至７のいずれか１項に記載の配線基板に、電子部品を実装したことを特徴とする。
本発明の請求項９に係る配線基板の製造方法は、貫通孔を備えた、絶縁性の基材として線膨張係数が２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、または導電性の基材として線膨張係数が５×１０ −６ ／Ｋ〜１０×１０ −６ ／Ｋの範囲にある硬質材を用い、前記貫通孔内に金属のみからなる導電体を、めっき法、あるいは溶融金属吸引法により充填してなる貫通配線を形成した後、前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層を形成し、さらに、前記導電層と前記導電層を配した基材の面とを覆う絶縁樹脂層を形成する配線基板の製造方法であって、前記導電層のうち、少なくとも前記端面と重なる領域における厚さを、５μｍ以上３０μｍ以下とし、前記絶縁樹脂層のうち、少なくとも、前記導電層上の前記端面と重なる領域における厚さを、５μｍ以上２０μｍ以下とすることを特徴とする。
本発明の請求項１０に係る電子部品パッケージの製造方法は、請求項９に記載の配線基板の製造方法により作製した配線基板を用い、該配線基板に電子部品をはんだ接続することを特徴とする。
本発明の請求項１に係る配線基板（以下、第一配線基板とも呼ぶ）は、貫通孔を備えた絶縁性の基材上に該貫通配線の端面を覆うように配され、該端面と電気的に接続される導電層を有すると共に、該導電層の少なくとも前記端面と重なる領域における厚さを５μｍ以上３０μｍ以下とした構成により、導電層が貫通配線の端面を抑え込む力が増加する。そのため、実装時などの高温プロセスの際に、両者間に応力が発生しにくい状態となり、ひいては貫通配線をなす導電体と基板表面に配された導電層との接触部における物理的な断線や接触不良の発生が抑制されるので、両者間における電気的特性の安定化が図られた配線基板の提供が可能となる。このような作用・効果が得られる配線基板（第一配線基板）とするためには、前記絶縁性の基材は硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されることが必須である。
また、本発明の請求項３に係る配線基板（以下、第二配線基板とも呼ぶ）は、貫通孔を備えた絶縁性の基材に代えて、貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層を配してなる導電性の基材を用いた点のみ、上述した第一の配線基板と異なり、他の構成は同様である。したがって、第二配線基板においても、貫通配線の端面を覆うように配され、該端面と電気的に接続される導電層を基材上に有すると共に、該導電層の少なくとも前記端面と重なる領域における厚さを５μｍ以上３０μｍ以下とした構成により、導電層が貫通配線の端面を抑え込む力が増加する。そのため、実装時などの高温プロセスの際に、両者間に応力が発生しにくい状態となり、ひいては貫通配線をなす導電体と基板表面に配された導電層との接触部における物理的な断線や接触不良の発生が抑制されるので、両者間における電気的特性の安定化が図られた配線基板の提供が可能となる。このような作用・効果が得られる配線基板（第二配線基板）とするためには、前記導電性の基材は硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されることが必須である。
さらに、本発明の請求項９に係る配線基板の製造方法は、貫通孔を備えた絶縁性または導電性の基材として硬質材を用い、貫通配線を形成するため、前記貫通孔内に金属のみからなる導電体を充填する。その充填法として、電解または無電解めっき法、あるいは、溶融した金属のみを圧力差により孔内へ充填する方法（溶融金属吸引法）を用いる。これにより、貫通孔内に金属のみが充填されてなる貫通配線を形成できる。
また、本発明の請求項３に係る配線基板（以下、第二配線基板とも呼ぶ）は、貫通孔を備えた絶縁性の基材に代えて、貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層を配してなる導電性の基材を用いた点のみ、上述した第一の配線基板と異なり、他の構成は同様である。したがって、第二配線基板においても、貫通配線の端面を覆うように配され、該端面と電気的に接続される導電層を基材上に有すると共に、該導電層の少なくとも前記端面と重なる領域における厚さを５μｍ以上３０μｍ以下とした構成により、導電層が貫通配線の端面を抑え込む力が増加する。そのため、実装時などの高温プロセスの際に、両者間に応力が発生しにくい状態となり、ひいては貫通配線をなす導電体と基板表面に配された導電層との接触部における物理的な断線や接触不良の発生が抑制されるので、両者間における電気的特性の安定化が図られた配線基板の提供が可能となる。このような作用・効果が得られる配線基板（第二配線基板）とするためには、前記導電性の基材は硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されることが必須である。
さらに、本発明の請求項９に係る配線基板の製造方法は、貫通孔を備えた絶縁性または導電性の基材として硬質材を用い、貫通配線を形成するため、前記貫通孔内に金属のみからなる導電体を充填する。その充填法として、電解または無電解めっき法、あるいは、溶融した金属のみを圧力差により孔内へ充填する方法（溶融金属吸引法）を用いる。これにより、貫通孔内に金属のみが充填されてなる貫通配線を形成できる。
以下では、本発明に係る配線基板の一実施形態と参考例を図面に基づいて説明する。図１〜図５は絶縁性の基材を用いた場合を、図６〜図１０は導電性の基材を用いた場合を、それぞれ表している。なお、何れの図面も本発明に係る配線基板の断面構造を模式的に示したものである。
図１は、本発明に係る配線基板の参考例１を示す模式的な断面図である。
図１に示した配線基板１０は、貫通孔を備えた絶縁性の基材１１、前記貫通孔内に導電体を充填してなる貫通配線１４Ａ、及び、前記貫通配線の端面１４ａ、１４ｂを覆うように前記基材上に配され、該端面と電気的に接続される導電層１６ａ、１６ｂから構成されており、前記導電層は、少なくとも前記端面と重なる領域ｘにおける厚さを、５μｍ以上３０μｍ以下としてなる。
図１に示した配線基板１０は、貫通孔を備えた絶縁性の基材１１、前記貫通孔内に導電体を充填してなる貫通配線１４Ａ、及び、前記貫通配線の端面１４ａ、１４ｂを覆うように前記基材上に配され、該端面と電気的に接続される導電層１６ａ、１６ｂから構成されており、前記導電層は、少なくとも前記端面と重なる領域ｘにおける厚さを、５μｍ以上３０μｍ以下としてなる。
絶縁性の基材１１としては、例えばガラスやセラミック等からなる硬質材に、例えば、ドライエッチング、サンドブラスト、レーザー、ドリル等の従来公知である方法により、貫通孔を作製したものが用いられる。ここで、硬質材とは、線膨張係数により規定されるものであり、２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある材料を指す。ガラスやセラミックはこの範囲内にある代表例であり、線膨張係数において、ガラスは３×１０−６／Ｋ〜１０×１０−６／Ｋの範囲に、セラミックは２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある。
貫通配線１４Ａをなす導電体としては、例えば錫（Ｓｎ）などの金属や、金−錫（Ａｕ−Ｓｎ）系の合金の他に、錫（Ｓｎ）基、鉛（Ｐｂ）基、金（Ａｕ）基、インジウム（Ｉｎ）基、アルミニウム（Ａｌ）基などの半田などが好適に用いられる。このような導電体を微細な貫通孔に充填する方法としては、例えば、電解または無電解めっき法や、導電性ペーストを用いる真空印刷法、溶融した金属を圧力差により孔内へ充填する方法等が挙げられる。
導電層１６ａ、１６ｂとしては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。このような導電層は、例えば、スパッタ法、電解めっき法、蒸着法、ＭＯＣＶＤ法等によって形成するとよい。
特に、導電層１６ａ、１６ｂは、図１に示すように、少なくとも貫通配線１４Ａの端面１４ａ、１４ｂと重なる領域ｘにおける厚さを、５μｍ以上３０μｍ以下の範囲とすることにより、貫通配線１４Ａをなす導電体１４の端面１４ａ、１４ｂと基材の表裏に配した導電層１６ａ、１６ｂとの接触部における物理的な断線や接触不良の発生を抑制できるので好ましい。５μｍより薄い場合には、前記の効果が得られない。３０μｍより厚い場合には、配線の断面形状がテーパ型となり導電体１４を塞ぐ効果が減少し、問題となるレベルの応力が発生するため芳しくない。
なお、導電層１６ａ、１６ｂにおいて領域ｘ以外の領域は、５μｍ以上３０μｍ以下の厚さとする必要はなく、導電特性が確保されるならば、これより薄い厚さとしても構わない。
特に、導電層１６ａ、１６ｂは、図１に示すように、少なくとも貫通配線１４Ａの端面１４ａ、１４ｂと重なる領域ｘにおける厚さを、５μｍ以上３０μｍ以下の範囲とすることにより、貫通配線１４Ａをなす導電体１４の端面１４ａ、１４ｂと基材の表裏に配した導電層１６ａ、１６ｂとの接触部における物理的な断線や接触不良の発生を抑制できるので好ましい。５μｍより薄い場合には、前記の効果が得られない。３０μｍより厚い場合には、配線の断面形状がテーパ型となり導電体１４を塞ぐ効果が減少し、問題となるレベルの応力が発生するため芳しくない。
なお、導電層１６ａ、１６ｂにおいて領域ｘ以外の領域は、５μｍ以上３０μｍ以下の厚さとする必要はなく、導電特性が確保されるならば、これより薄い厚さとしても構わない。
図２および図３を用い、図１に示した配線基板１０の製造方法の参考例について説明する。図２および図３は、本発明に係る配線基板の製造方法の参考例２を示し、ダイシング加工された、配線基板の略製造工程を示す概略断面図である。
まず、図２（ａ）に示すように、基材１１を用意する。
基材１１は、絶縁性の部材であり、ガラスやセラミック等からなる硬質材が用いられる。また、基材１１の厚みは、配線基板の用途に応じて適宜設定される。
基材１１は、絶縁性の部材であり、ガラスやセラミック等からなる硬質材が用いられる。また、基材１１の厚みは、配線基板の用途に応じて適宜設定される。
次いで、図２（ｂ）に示すように、基材１１の一方の面１１ａに、Ｃｕからなる第一導電膜１２を、スパッタリング法などにより形成する（工程ＳＡ１）。なお、この工程ＳＡ１において、第一導電膜１２は、少なくとも基材１１における貫通孔が形成される領域ｘのみ厚膜（５μｍ以上３０μｍ以下）とし、他の領域はこれより薄膜としても構わない。例えば、電気回路として機能する程度の厚みでよければ、他の領域は厚みを１μｍ以下とすることができる。
次いで、基材１１の他方の面１１ｂに、後段の工程において、基材１１のエッチングマスクとなる薄膜（図示略）をパターン形成する。このようなエッチングマスクとしては、例えば、２００℃程度で成膜可能な低温ＰＣＶＤ酸化膜、低温ＰＣＶＤ窒化膜、あるいは、スピンオングラス（ＳＯＧ）膜、フッ素樹脂などの回転塗布膜などが望ましい。
次いで、図２（ｃ）に示すように、上記薄膜をエッチングマスクとして、エッチング法により、基材１１の他方の面１１ｂから第一導電膜１２に至る貫通孔１３を形成する（工程ＳＡ２）。その際、貫通孔１３を、第一導電膜１２内に配されるように形成する。
また、この工程ＳＡ２において、第一導電膜１２が貫通孔１３内に露出した時点で、貫通孔１３の形成を停止する。
なお、この工程ＳＡ２において、第一導電膜１２を貫通孔１３内に露出するとは、貫通孔１３の大きさ（貫通孔１３の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔１３内に第一導電膜１３を露出させることを指す。
また、露出後、さらに貫通孔をエッチング液にさらしてもよい。これにより、第一導電膜１２の露出面よりも大きな開口をもつ、テーパ形状の貫通孔１３が得られるので、露出部とともに、貫通孔１３の側部から基材１１の他方の面１１ｂに亘るようなシード層を均一に形成できるので望ましい。
なお、この工程ＳＡ２において、第一導電膜１２を貫通孔１３内に露出するとは、貫通孔１３の大きさ（貫通孔１３の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔１３内に第一導電膜１３を露出させることを指す。
また、露出後、さらに貫通孔をエッチング液にさらしてもよい。これにより、第一導電膜１２の露出面よりも大きな開口をもつ、テーパ形状の貫通孔１３が得られるので、露出部とともに、貫通孔１３の側部から基材１１の他方の面１１ｂに亘るようなシード層を均一に形成できるので望ましい。
次いで、図３（ａ）に示すように、第一導電膜１２を下地層として電解めっきを施すことにより、貫通孔１３内に導電体１４を充填して、第一導電膜１２に一端１４ａが接してなり、他端１４ｂが基材１１の他方の面１１ｂと同一面上にある貫通配線１４Ａを形成する（工程ＳＡ３）。
次いで、図３（ｂ）に示すように、基材１１の他方の面１１ｂに、貫通配線１４Ａの他端１４ｂと接するように第二導電膜１５を形成する（工程ＳＡ４）。
次いで、図３（ｃ）に示すように、第一導電膜１２および第二導電膜１５をパターン形成して、基材１１の一方の面１１ａに第一導電膜１２からなる電気回路１６ａを設け、基板１１の他方の面１１ｂに第二導電膜１５からなる電気回路１６ｂを設け（工程ＳＡ５）、配線基板１０を得る。
この参考例１の配線基板１０は、第一導電膜１２を、貫通配線１４Ａを形成する際の下地層および電気回路１６ａ、１６ｂとして利用することができるので、製造工程の簡略化が図れる。また、この参考例１の配線基板１０は、基材１１の一方の面１１ａおよび他方の面１１ｂの両方に、貫通配線１４Ａをなす導電体１４と電気的に接続する電気回路１６ａ、１６ｂ（第一導電膜１２、第二導電膜１５）が設けられているから、この配線基板１０を介して、ＩＣチップなどのデバイスとプリント基板との電気的な接続を効率的に行うことができる。
これらに加えて、この参考例１の配線基板１０は、基材１１がガラス等からなる絶縁性の部材としたことにより、後述する導電性の部材の場合とは異なり、貫通孔内に絶縁膜を介して貫通電極を設ける必要がなくなるので、製造工程の簡略化が図れる。
これらに加えて、この参考例１の配線基板１０は、基材１１がガラス等からなる絶縁性の部材としたことにより、後述する導電性の部材の場合とは異なり、貫通孔内に絶縁膜を介して貫通電極を設ける必要がなくなるので、製造工程の簡略化が図れる。
また、上記工程ＳＡ１〜ＳＡ５により得られた配線基板１０は、基材１１の一方の面１１ａおよび他方の面１１ｂの両方に、貫通配線１４Ａと電気的に接続する電気回路１６ａ、１６ｂ（第一導電膜１２、第二導電膜１５）が設けられているから、この配線基板１０を介して、ＩＣチップなどのデバイスとプリント基板との電気的な接続を効率的に行うことができる。
＜第一実施形態＞
図４は、本発明に係る配線基板の第一実施形態を示す概略断面図である。
図４に示した配線基板２０は、導電層２６ａ、２６ｂと該導電層を配した基材２１の面とを覆うように第三絶縁層２７ａ、２７ｂを配し、該第三絶縁層は該導電層の一部を露呈させる開口部２７ａ’、２７ｂ’を備えている点のみ、図１の配線基板１０と異なる。
第三絶縁層２７ａ、２７ｂとしては、例えば、ポリイミド樹脂、フェノール樹脂等が挙げられる。第三絶縁層２７ａ、２７ｂを厚膜とすることにより、基材２１に対して導電層２６ａ、２６ｂを固定する効果があるため、貫通配線２４Ａと導電層２６ａ、２６ｂとの接触部において応力の発生が抑制される。ゆえに、第三絶縁層２７ａ、２７ｂの厚膜化は、この応力に起因する断線や接触不良などの発生を低減する効果がある。この効果を得るためには、少なくとも貫通配線２４Ａと導電層２６ａ、２６ｂとの接触部上に位置する第三絶縁層２７ａ、２７ｂを厚膜化すればよく、５μｍ以上２０μｍ以下の範囲が好ましい。５μｍより薄い場合には、貫通配線２４Ａと導電層２６ａ、２６ｂとの接触部における応力を緩和できない。２０μｍより厚い場合には、絶縁層自体による応力が大きくなり、基板が反るため芳しくない。
図４は、本発明に係る配線基板の第一実施形態を示す概略断面図である。
図４に示した配線基板２０は、導電層２６ａ、２６ｂと該導電層を配した基材２１の面とを覆うように第三絶縁層２７ａ、２７ｂを配し、該第三絶縁層は該導電層の一部を露呈させる開口部２７ａ’、２７ｂ’を備えている点のみ、図１の配線基板１０と異なる。
第三絶縁層２７ａ、２７ｂとしては、例えば、ポリイミド樹脂、フェノール樹脂等が挙げられる。第三絶縁層２７ａ、２７ｂを厚膜とすることにより、基材２１に対して導電層２６ａ、２６ｂを固定する効果があるため、貫通配線２４Ａと導電層２６ａ、２６ｂとの接触部において応力の発生が抑制される。ゆえに、第三絶縁層２７ａ、２７ｂの厚膜化は、この応力に起因する断線や接触不良などの発生を低減する効果がある。この効果を得るためには、少なくとも貫通配線２４Ａと導電層２６ａ、２６ｂとの接触部上に位置する第三絶縁層２７ａ、２７ｂを厚膜化すればよく、５μｍ以上２０μｍ以下の範囲が好ましい。５μｍより薄い場合には、貫通配線２４Ａと導電層２６ａ、２６ｂとの接触部における応力を緩和できない。２０μｍより厚い場合には、絶縁層自体による応力が大きくなり、基板が反るため芳しくない。
図５は、本発明に係る配線基板の参考例３を示す概略断面図である。
図５に示した配線基板３０は、貫通配線３４Ａの端面と導電層３６ａ、３６ｂとの間に拡散防止層αを配した点のみ、図１の配線基板１０と異なる。
拡散防止層αとしては、例えば、Ｔｉ、ＴｉＮ、Ｎｉ等が挙げられる。拡散防止層αの厚さは、１０ｎｍ〜５００ｎｍ程度の範囲とすればよい。
図５には、拡散防止層αが導電層３６ａ、３６ｂの全域に配された例を示しているが、これに限定されるものではなく、少なくとも貫通配線３４Ａの端面と導電層３６ａ、３６ｂに挟まれた領域を含むように配されていれば、同様の効果が得られる。
なお、図示はしないが、上述した第二実施形態に、上記拡散防止層αを追加した構成としても構わない。
図５に示した配線基板３０は、貫通配線３４Ａの端面と導電層３６ａ、３６ｂとの間に拡散防止層αを配した点のみ、図１の配線基板１０と異なる。
拡散防止層αとしては、例えば、Ｔｉ、ＴｉＮ、Ｎｉ等が挙げられる。拡散防止層αの厚さは、１０ｎｍ〜５００ｎｍ程度の範囲とすればよい。
図５には、拡散防止層αが導電層３６ａ、３６ｂの全域に配された例を示しているが、これに限定されるものではなく、少なくとも貫通配線３４Ａの端面と導電層３６ａ、３６ｂに挟まれた領域を含むように配されていれば、同様の効果が得られる。
なお、図示はしないが、上述した第二実施形態に、上記拡散防止層αを追加した構成としても構わない。
図６は、本発明に係る配線基板の参考例４を示す模式的な断面図である。
図６に示した配線基板５０は、導電性の基材５１を用い、基材５１と導電層５９ａ、５９ｂの間に第二絶縁層５２、５５を配した点のみ、図１の構成と異なる。
すなわち、図６に示した配線基板５０は、貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層５５（β）を配してなる導電性の基材５１、前記貫通孔内に前記第一絶縁層を介して導電体５６を充填してなる貫通配線５６Ａ、及び、前記貫通配線の端面５６ａ、５６ｂを覆うように前記基材上に配され、該端面と電気的に接続される導電層５９ａ、５９ｂ、から構成されており、導電層５９ａ、５９ｂは、少なくとも前記端面と重なる領域ｙにおける厚さを、５μｍ以上３０μｍ以下としてなる。
図６に示した配線基板５０は、導電性の基材５１を用い、基材５１と導電層５９ａ、５９ｂの間に第二絶縁層５２、５５を配した点のみ、図１の構成と異なる。
すなわち、図６に示した配線基板５０は、貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層５５（β）を配してなる導電性の基材５１、前記貫通孔内に前記第一絶縁層を介して導電体５６を充填してなる貫通配線５６Ａ、及び、前記貫通配線の端面５６ａ、５６ｂを覆うように前記基材上に配され、該端面と電気的に接続される導電層５９ａ、５９ｂ、から構成されており、導電層５９ａ、５９ｂは、少なくとも前記端面と重なる領域ｙにおける厚さを、５μｍ以上３０μｍ以下としてなる。
導電性の基材５１としては、例えばシリコン（Ｓｉ）やガリウム−ヒ素（ＧａＡｓ）等からなる硬質材に、例えば、ドライエッチング、ウェットエッチング等の従来公知である方法により、貫通孔を作製したものが用いられる。ここで、硬質材とは、線膨張係数により規定されるものであり、５×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある材料を指す。ＳｉやＧａＡｓはこの範囲内にある代表例であり、線膨張係数において、Ｓｉは６×１０−６／Ｋ〜８×１０−６／Ｋの範囲に、ＧａＡｓは５×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある。
貫通配線５６Ａをなす導電体５６としては、例えば錫（Ｓｎ）などの金属や、金−錫（Ａｕ−Ｓｎ）系の合金の他に、錫（Ｓｎ）基、鉛（Ｐｂ）基、金（Ａｕ）基、インジウム（Ｉｎ）基、アルミニウム（Ａｌ）基などの半田などが好適に用いられる。このような導電体を微細な貫通孔に充填する方法としては、例えば、電解または無電解めっき法や、導電性ペーストを用いる真空印刷法、溶融した金属を圧力差により孔内へ充填する方法等が挙げられる。
導電層５９ａ、５９ｂとしては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。このような導電層は、例えば、スパッタ法、ＭＯＣＶＤ法、めっき法、蒸着法等によって形成するとよい。
特に、導電層５９ａ、５９ｂは、図６に示すように、少なくとも貫通配線５６Ａの端面５６ａ、５６ｂと重なる領域ｙにおける厚さを、５μｍ以上３０μｍ以下の範囲とすることにより、貫通配線５６Ａをなす導電体５６の端面５６ａ、５６ｂと基材の表裏に配した導電層５９ａ、５９ｂとの接触部における物理的な断線や接触不良の発生を抑制できるので好ましい。５μｍより薄い場合には、貫通配線５６Ａと導電層５９ａ、５９ｂとの接触部における応力を緩和できない。３０μｍより厚い場合には、配線の断面形状がテーパ型となり導電体５６を塞ぐ効果が減少し、問題となるレベルの応力が発生するため芳しくない。
なお、導電層５９ａ、５９ｂにおいて領域ｙ以外の領域は、５μｍ以上３０μｍ以下の厚さとする必要はなく、導電特性が確保されるならば、これより薄い厚さとしても構わない。
なお、導電層５９ａ、５９ｂにおいて領域ｙ以外の領域は、５μｍ以上３０μｍ以下の厚さとする必要はなく、導電特性が確保されるならば、これより薄い厚さとしても構わない。
図７および図８を用い、図６に示した配線基板５０の製造方法の参考例について説明する。図７および図８は、本発明に係る配線基板の製造方法の参考例５を示し、ダイシング加工された、配線基板の略製造工程を示す概略断面図である。
まず、図７（ａ）に示すように、基材５１を用意する。
基材５１は、導電性の部材であり、ＳｉやＧａＡｓ等からなる硬質材が用いられる。また、基材５１の厚みは、配線基板の用途に応じて適宜設定される。
基材５１は、導電性の部材であり、ＳｉやＧａＡｓ等からなる硬質材が用いられる。また、基材５１の厚みは、配線基板の用途に応じて適宜設定される。
次いで、図７（ｂ）に示すように、基材５１の一方の面５１ａに絶縁部をなす第一絶縁層５２を形成した後、第一絶縁層５２上に第一導電膜５３を形成する（工程ＳＢ１）。
なお、この工程ＳＢ１において、第一導電膜５３を、少なくとも基材５１における貫通孔が形成される領域に成膜すればよい。
なお、この工程ＳＢ１において、第一導電膜５３を、少なくとも基材５１における貫通孔が形成される領域に成膜すればよい。
次いで、基材５１の他方の面５１ｂに、後段の工程において、基材５１のエッチングマスクとなる薄膜（図示略）をパターン形成する。
次いで、図７（ｃ）に示すように、上記薄膜をエッチングマスクとして、エッチング法により、基材５１の他方の面５１ｂから第一絶縁層５２に至る貫通孔５４を形成する（工程ＳＢ２）。
この工程ＳＢ２では、貫通孔５４を、第一絶縁層５２内に配されるように形成する。
この工程ＳＢ２では、貫通孔５４を、第一絶縁層５２内に配されるように形成する。
また、この工程ＳＢ２において、第一絶縁層５２が貫通孔５４内に露出した時点で、貫通孔５４の形成を停止する。
なお、この工程ＳＢ２において、第一絶縁層５２を貫通孔５４内に露出するとは、貫通孔５４の大きさ（貫通孔５４の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔５４内に第一絶縁層５２を露出することを示している。
なお、この工程ＳＢ２において、第一絶縁層５２を貫通孔５４内に露出するとは、貫通孔５４の大きさ（貫通孔５４の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔５４内に第一絶縁層５２を露出することを示している。
次いで、図７（ｄ）に示すように、基材５１の他方の面５１ｂ、貫通孔５４の内壁面５４ａおよび第一絶縁層５２の貫通孔５４に対向している面に絶縁部をなす第二絶縁層５５を成膜する（工程ＳＢ３）。
次いで、図８（ａ）に示すように、第一絶縁層５２の貫通孔５４に対向している面に設けられた第二絶縁層５５、および、第一絶縁層５２の貫通孔５４に対向している部分を選択的に除去する（工程ＳＢ４）。
次いで、図８（ｂ）に示すように、第一導電膜５３を下地層として電解めっきを施すことにより、貫通孔５４内に導電体５６を充填して、第一導電膜５３に一端５６ａが接してなり、他端５６ｂが第二絶縁層５５の基板５１と接する面とは反対の面５５ａと同一面上にある貫通電極５６Ａを形成する（工程ＳＢ５）。
次いで、図８（ｃ）に示すように、基材５１の他方の面５１ｂ側において、第二絶縁層５５の基材５１と接する面とは反対の面５５ａに、貫通配線５６Ａの他端５６ｂと接するように第二導電膜５７を形成する（工程ＳＢ６）。
次いで、図８（ｄ）に示すように、第一導電膜５３および第二導電膜５７をパターン形成して、基材５１の一方の面５１ａに電気回路５９ａを設け、基板５１の他方の面５１ｂに電気回路５９ｂを設け（工程ＳＢ７）、配線基板５０を得る。
この参考例５の配線基板は、電気回路５９ａ、５９ｂとして機能する第一導電膜５３、第二導電膜５７の基材５１への接着能力を向上させることができる。また、第一導電膜５３を、貫通配線５６Ａを形成する際の下地層および電気回路５９ａとして利用することができるので、製造工程の簡略化も図れる。さらに、この参考例５の配線基板５０は、基材５１の一方の面５１ａおよび他方の面５１ｂの両方に、貫通配線５６Ａをなす導電体５６と電気的に接続する電気回路５９ａ、５９ｂ（第一導電膜５３、第二導電膜５７）が設けられているから、この配線基板５０を介して、ＩＣチップなどのデバイスとプリント基板との電気的な接続を効率的に行うことができる。
なお、この参考例５では、貫通孔５４の内壁面５４ａおよび第一絶縁層５２の貫通孔５４に対向している面に絶縁部をなす第二絶縁層５５を成膜すると同時に、基材５１の他方の面５１ｂに第二絶縁層５５を成膜する例を示したが、予め基材の他方の面に絶縁部をなす絶縁膜などを設けておいてもよい。
ただし、基材５１の一方の面５１ａを覆う第一絶縁層５２と、貫通孔５４の内壁面５４ａを覆う第二絶縁層５５（α）と、基材５１の他方の面５１ｂを覆う第二絶縁層５５（β）とを同一材料とし、両者が連設されていれば、基材５１と電気回路５９ａ、５９ｂ（第一導電膜５３、第二導電膜５７）との間の絶縁性を一段と向上させることができるので、より好ましい。
また、貫通孔５４の内壁面５４ａを覆う第二絶縁層５５（α）と、基材５１の他方の面５１ｂを覆う第二絶縁層５５（β）とが連設してなる形態であれば、両者を同時に形成することもできるので、製造工程の簡略化も図れる。
ただし、基材５１の一方の面５１ａを覆う第一絶縁層５２と、貫通孔５４の内壁面５４ａを覆う第二絶縁層５５（α）と、基材５１の他方の面５１ｂを覆う第二絶縁層５５（β）とを同一材料とし、両者が連設されていれば、基材５１と電気回路５９ａ、５９ｂ（第一導電膜５３、第二導電膜５７）との間の絶縁性を一段と向上させることができるので、より好ましい。
また、貫通孔５４の内壁面５４ａを覆う第二絶縁層５５（α）と、基材５１の他方の面５１ｂを覆う第二絶縁層５５（β）とが連設してなる形態であれば、両者を同時に形成することもできるので、製造工程の簡略化も図れる。
＜第二実施形態＞
図９は、本発明に係る配線基板の他の実施形態を示す概略断面図である。
図９に示した配線基板６０は、各導電層からなる電気回路６９ａ、６９ｂと該導電層を配した基材６１の面とを覆うように第三絶縁層７０ａ、７０ｂを配し、該第三絶縁層は該導電層の一部を露呈させる開口部７０ａ’、７０ｂ’を備えている点のみ、図６の配線基板５０と異なる。
図９は、本発明に係る配線基板の他の実施形態を示す概略断面図である。
図９に示した配線基板６０は、各導電層からなる電気回路６９ａ、６９ｂと該導電層を配した基材６１の面とを覆うように第三絶縁層７０ａ、７０ｂを配し、該第三絶縁層は該導電層の一部を露呈させる開口部７０ａ’、７０ｂ’を備えている点のみ、図６の配線基板５０と異なる。
第三絶縁層７０ａ、７０ｂとしては、弾性率の高い材料である樹脂が好ましく、例えば、ポリイミド樹脂、フェノール樹脂等が挙げられる。弾性率の高い材料とした場合、第三絶縁層７０ａ、７０ｂは応力緩和機能をもつことが可能となる。さらに、第三絶縁層７０ａ、７０ｂを厚膜とすることにより、基材６１に対して導電層６９ａ、６９ｂを固定する効果があるため、貫通配線６６Ａと導電層６９ａ、６９ｂとの接触部において応力の発生が抑制される。ゆえに、第三絶縁層７０ａ、７０ｂの厚膜化は、この応力に起因する断線や接触不良などの発生を低減する効果がある。この効果を得るためには、少なくとも貫通配線６６Ａと導電層６９ａ、６９ｂとの接触部上に位置する第三絶縁層７０ａ、７０ｂを厚膜化すればよく、５μｍ以上２０μｍ以下の範囲が好ましい。５μｍより薄い場合には、上述した応力に起因する断線や接触不良などの発生を低減する効果が殆どない。２０μｍより厚い場合には、第三絶縁層自体による応力が大きくなり、基板が反るため芳しくない。
なお、図示はしないが、前述した第二実施形態または参考例５に、上述した拡散防止層αを追加した構成としても構わない。
なお、図示はしないが、前述した第二実施形態または参考例５に、上述した拡散防止層αを追加した構成としても構わない。
図１０は、本発明に係る配線基板の参考例６を示す概略断面図である。
図１０に示した配線基板８０は、両面を覆うように第一、第二絶縁層８２ａ、８２ｂを配した基材８１を用いる点が、図６の配線基板５０の製造方法と異なる。基材８１として、シリコン等からなる導電性の基材を用いた場合に有効である。
図１０に示した配線基板８０は、両面を覆うように第一、第二絶縁層８２ａ、８２ｂを配した基材８１を用いる点が、図６の配線基板５０の製造方法と異なる。基材８１として、シリコン等からなる導電性の基材を用いた場合に有効である。
以下では、図１１と図１２を参照し、参考例７に係る製造方法の一例について説明する。
まず、図１１（ａ）に示すように、厚さ３０μｍ程度のシリコンからなる平板状の基材８１の両主面に、第一、第二絶縁層である第１のシリコン酸化膜８２ａ、８２ｂを、例えば熱酸化法により形成する（工程ＳＣ１）。
まず、図１１（ａ）に示すように、厚さ３０μｍ程度のシリコンからなる平板状の基材８１の両主面に、第一、第二絶縁層である第１のシリコン酸化膜８２ａ、８２ｂを、例えば熱酸化法により形成する（工程ＳＣ１）。
次に、図１１（ｂ）に示すように、一方の主面における貫通配線を形成する箇所に相当する第１のシリコン酸化膜８２ｂを除去する。
その後、図１１（ｂ）に示すように、Deep-Reactive Ion Etching （DRIE）法によって、基材８１に、一方の主面Ａから他方の主面Ｂ側に向けて、第１のシリコン酸化膜８２ａの手前に基材８１の一部が残存するように、細孔８４を形成する（工程ＳＣ２）。ここで、DRIE法とは、エッチングガスとして六フッ化硫黄（ＳＦ６ ）などを用い、高密度プラズマによるエッチングと、細孔８４の側壁へのパッシベーション成膜を交互に行うことにより（Bosch プロセス）、基材８１に深堀りエッチングする方法である。
その後、図１１（ｂ）に示すように、Deep-Reactive Ion Etching （DRIE）法によって、基材８１に、一方の主面Ａから他方の主面Ｂ側に向けて、第１のシリコン酸化膜８２ａの手前に基材８１の一部が残存するように、細孔８４を形成する（工程ＳＣ２）。ここで、DRIE法とは、エッチングガスとして六フッ化硫黄（ＳＦ６ ）などを用い、高密度プラズマによるエッチングと、細孔８４の側壁へのパッシベーション成膜を交互に行うことにより（Bosch プロセス）、基材８１に深堀りエッチングする方法である。
次いで、図１１（ｃ）に示すように、細孔８４の孔壁に厚さ１μｍ程度の絶縁層である第２のシリコン酸化膜８５β、８５γを、例えば熱酸化法により形成する（工程ＳＣ３）。
その後、図１１（ｄ）に示すように、溶融金属吸引法または印刷法により、導電性物質を細孔８４内に充填し、貫通配線（貫通電極とも呼ぶ）の元となる導電部８６を形成する（工程ＳＣ４）。
その後、図１１（ｄ）に示すように、溶融金属吸引法または印刷法により、導電性物質を細孔８４内に充填し、貫通配線（貫通電極とも呼ぶ）の元となる導電部８６を形成する（工程ＳＣ４）。
次に、図１２（ａ）に示すように、基材８１をなす他方の主面Ｂ側から、細孔８４内の底部を覆う位置にある第２のシリコン酸化膜８５γが除去されるまで、基材８１を例えば機械的に研削し、導電部８６の底部を露呈させる（工程ＳＣ５）。
次いで、図１２（ｂ）に示すように、露呈させた導電部８６の底部のみマスキングを施し、基材８１をなす他方の主面Ｂに第３のシリコン酸化膜８７を形成した後、前記マスキングを除去する（工程ＳＣ６）。その結果、マスキングの除去により、第３のシリコン酸化膜８７に形成した開口部８７’から、導電部８６の底部は露呈した状態となる。
次いで、図１２（ｂ）に示すように、露呈させた導電部８６の底部のみマスキングを施し、基材８１をなす他方の主面Ｂに第３のシリコン酸化膜８７を形成した後、前記マスキングを除去する（工程ＳＣ６）。その結果、マスキングの除去により、第３のシリコン酸化膜８７に形成した開口部８７’から、導電部８６の底部は露呈した状態となる。
さらに、図１２（ｃ）に示すように、少なくとも露呈させた導電部８６を覆うように、第１のシリコン酸化膜８５αと第３のシリコン酸化膜８７の上に、第一導電膜８８と第二導電膜８３をそれぞれ形成する（工程ＳＣ７）。
最後に、図１２（ｄ）に示すように、第一導電膜８８および第二導電膜８３をパターン形成して、基材８１の一方の面に電気回路８９ａを設け、基材８１の他方の面に電気回路８９ｂを設け（工程ＳＣ８）、配線基板５０を得る。
最後に、図１２（ｄ）に示すように、第一導電膜８８および第二導電膜８３をパターン形成して、基材８１の一方の面に電気回路８９ａを設け、基材８１の他方の面に電気回路８９ｂを設け（工程ＳＣ８）、配線基板５０を得る。
（参考例６）
本例では、上述した参考例５の構成（図７）において、基材５１の一方の面と他方の面に設ける電気回路５９ａ、５９ｂをなす２つの導電層の厚さを一緒に、μｍ単位で、１、３、５、１０、１５、２０、３０、３５、４０とした配線基板をそれぞれ作製した。その際、基材５１はＳｉ、第一絶縁層５２および第二絶縁層５５はＳｉＯ２、貫通配線をなす導電体はＡｕＳｎ、導電層はＣｕとした。
本例では、上述した参考例５の構成（図７）において、基材５１の一方の面と他方の面に設ける電気回路５９ａ、５９ｂをなす２つの導電層の厚さを一緒に、μｍ単位で、１、３、５、１０、１５、２０、３０、３５、４０とした配線基板をそれぞれ作製した。その際、基材５１はＳｉ、第一絶縁層５２および第二絶縁層５５はＳｉＯ２、貫通配線をなす導電体はＡｕＳｎ、導電層はＣｕとした。
作製した配線基板に対して、−４０℃から＋１２５℃の温度サイクル試験を５００時間実施した。その結果、以下の結果が確認された。
（１）導電層の厚さを３μｍ以下とした配線基板では、試験後に接触不良による１０％以上の抵抗値上昇が１００チップ中の１００チップで発生した。
（２）導電層の厚さを５μｍ以上３０μｍ以下の範囲とした配線基板では、試験後に接触不良による１０％以上の抵抗値上昇を示すチップは一つも無かった。すなわち、１００チップ全てにおいて、抵抗値変化が１０％より低い値に収まることが分かった。
（３）導電層の厚さを３５μｍ以上とした配線基板では、応力により導電層の形成自体が困難であり、配線基板の作製ができなかった。
（１）導電層の厚さを３μｍ以下とした配線基板では、試験後に接触不良による１０％以上の抵抗値上昇が１００チップ中の１００チップで発生した。
（２）導電層の厚さを５μｍ以上３０μｍ以下の範囲とした配線基板では、試験後に接触不良による１０％以上の抵抗値上昇を示すチップは一つも無かった。すなわち、１００チップ全てにおいて、抵抗値変化が１０％より低い値に収まることが分かった。
（３）導電層の厚さを３５μｍ以上とした配線基板では、応力により導電層の形成自体が困難であり、配線基板の作製ができなかった。
この結果から、導電層の厚さを５μｍ以上３０μｍ以下とすることにより、貫通配線をなす導電体と基材の表裏に配する導電層との接触部における物理的な断線や接触不良の発生を抑制できる配線基板が得られることが明らかとなった。
本発明によれば、電気的接続の安定性に優れた配線基板を提供することができる。ゆえに、本発明は、外部からの衝撃などを受けやすい商品、例えば携帯電話やビデオカメラにおいて、耐衝撃性の改善や長期信頼性の向上をもたらす。
α 拡散防止層、
１０、２０、３０、５０、６０、８０ 配線基板、
１１、２１、３１、５１、６１、８１ 基材、
１６ａ、１６ｂ、２６ａ、２６ｂ、３６ａ、３６ｂ、５９ａ、５９ｂ、６９ａ、６９ｂ、８９ａ、８９ｂ 導電層（電気回路）、
１３、５４ 貫通孔、
１４、５６ 導電体、
１４Ａ、２４Ａ、３４Ａ、５６Ａ、６６Ａ 貫通配線、
１４ａ、１４ｂ 貫通配線の端面、
２７ａ、２７ｂ、７０ａ、７０ｂ 第三絶縁層、
５２、８２ａ 第一絶縁層、
５５、８２ｂ 第二絶縁層。
１０、２０、３０、５０、６０、８０ 配線基板、
１１、２１、３１、５１、６１、８１ 基材、
１６ａ、１６ｂ、２６ａ、２６ｂ、３６ａ、３６ｂ、５９ａ、５９ｂ、６９ａ、６９ｂ、８９ａ、８９ｂ 導電層（電気回路）、
１３、５４ 貫通孔、
１４、５６ 導電体、
１４Ａ、２４Ａ、３４Ａ、５６Ａ、６６Ａ 貫通配線、
１４ａ、１４ｂ 貫通配線の端面、
２７ａ、２７ｂ、７０ａ、７０ｂ 第三絶縁層、
５２、８２ａ 第一絶縁層、
５５、８２ｂ 第二絶縁層。
Claims (10)
- 貫通孔を備えた絶縁性の基材、
前記貫通孔内に導電体を充填してなる貫通配線、
前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層、及び、
前記導電層と前記導電層を配した基材の面とを覆う第三絶縁層、から構成される配線基板であって、
前記絶縁性の基材は線膨張係数が２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されており、
前記導電層は、少なくとも前記端面と重なる領域における厚さが、５μｍ以上３０μｍ以下であり、
前記第三絶縁層は、樹脂であり、少なくとも前記導電層上の前記端面と重なる領域における厚さが５μｍ以上２０μｍ以下であることを特徴とする配線基板。 - 前記絶縁性の基材をなす硬質材は、ガラスまたはセラミックスであることを特徴とする請求項１に記載の配線基板。
- 貫通孔を備え、該貫通孔の内面を覆うように第一絶縁層を配してなる導電性の基材、
前記貫通孔内に前記第一絶縁層を介して導電体を充填してなる貫通配線、
前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層、
前記基材と前記導電層の間に配される第二絶縁層、及び、
前記導電層と前記導電層を配した基材の面とを覆う第三絶縁層、から構成される配線基板であって、
前記導電性の基材は線膨張係数が５×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、前記貫通孔内に充填された導電体は金属のみ、から各々構成されており、
前記導電層は、少なくとも前記端面と重なる領域における厚さが、５μｍ以上３０μｍ以下であり、
前記第三絶縁層は、樹脂であり、少なくとも前記導電層上の前記端面と重なる領域における厚さが５μｍ以上２０μｍ以下であることを特徴とする配線基板。 - 前記導電性の基材をなす硬質材は、ＳｉまたはＧａＡｓであることを特徴とする請求項３に記載の配線基板。
- 前記第一絶縁層と前記第二絶縁層とは同一材料からなり、連設されていることを特徴とする請求項３又は４に記載の配線基板。
- 前記貫通配線の端面と前記導電層との間に、少なくとも拡散防止層を配したことを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
- 前記拡散防止層は、前記導電層を配した基材の面と該導電層との間にあって、該導電層
の全域に配されていることを特徴とする請求項６に記載の配線基板。 - 請求項１乃至７のいずれか１項に記載の配線基板に、電子部品を実装したことを特徴とする電子部品パッケージ。
- 貫通孔を備えた、絶縁性の基材として線膨張係数が２×１０−６／Ｋ〜１０×１０−６／Ｋの範囲にある硬質材、または導電性の基材として線膨張係数が５×１０ −６ ／Ｋ〜１０×１０ −６ ／Ｋの範囲にある硬質材を用い、前記貫通孔内に金属のみからなる導電体を、めっき法、あるいは溶融金属吸引法により充填してなる貫通配線を形成した後、前記貫通配線の端面を覆うように前記基材上に配され、該端面と電気的に接続される導電層を形成し、さらに、前記導電層と前記導電層を配した基材の面とを覆う絶縁樹脂層を形成する配線基板の製造方法であって、
前記導電層のうち、少なくとも前記端面と重なる領域における厚さを、５μｍ以上３０μｍ以下とし、
前記絶縁樹脂層のうち、少なくとも、前記導電層上の前記端面と重なる領域における厚さを、５μｍ以上２０μｍ以下とすることを特徴とする配線基板の製造方法。 - 請求項９に記載の配線基板の製造方法により作製した配線基板を用い、該配線基板に電子部品をはんだ接続することを特徴とする電子部品パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005292116A JP4920231B2 (ja) | 2005-10-05 | 2005-10-05 | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005292116A JP4920231B2 (ja) | 2005-10-05 | 2005-10-05 | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007103698A JP2007103698A (ja) | 2007-04-19 |
| JP4920231B2 true JP4920231B2 (ja) | 2012-04-18 |
Family
ID=38030334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005292116A Expired - Fee Related JP4920231B2 (ja) | 2005-10-05 | 2005-10-05 | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4920231B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6142831B2 (ja) * | 2014-03-27 | 2017-06-07 | ソニー株式会社 | 実装用基板及びその製造方法、並びに、部品実装方法 |
| JP2016213283A (ja) | 2015-05-01 | 2016-12-15 | ソニー株式会社 | 製造方法、および貫通電極付配線基板 |
| WO2023085366A1 (ja) * | 2021-11-10 | 2023-05-19 | 大日本印刷株式会社 | 貫通電極基板、実装基板及び貫通電極基板の製造方法 |
| CN114446168B (zh) * | 2022-01-24 | 2024-02-09 | Tcl华星光电技术有限公司 | 阵列基板的制作方法以及阵列基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422097A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Chemical Co Ltd | Manufacture of metal base printed circuit board having through hole on both sides |
| JP3094754B2 (ja) * | 1993-10-20 | 2000-10-03 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
| JP4109737B2 (ja) * | 1997-12-05 | 2008-07-02 | 株式会社東芝 | 回路基板の製造方法及び回路基板の製造装置 |
| JP2001094223A (ja) * | 1999-09-20 | 2001-04-06 | Kyocera Corp | セラミック回路基板 |
| JP2001237512A (ja) * | 1999-12-14 | 2001-08-31 | Nitto Denko Corp | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 |
| JP2002118338A (ja) * | 2000-10-06 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 回路基板およびその製造方法 |
| JP2005086026A (ja) * | 2003-09-09 | 2005-03-31 | Hoya Corp | 両面配線ガラス基板およびその製造方法 |
| JPWO2005027605A1 (ja) * | 2003-09-09 | 2007-11-15 | Hoya株式会社 | 両面配線ガラス基板の製造方法 |
-
2005
- 2005-10-05 JP JP2005292116A patent/JP4920231B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007103698A (ja) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8536714B2 (en) | Interposer, its manufacturing method, and semiconductor device | |
| US7135765B2 (en) | Semiconductor device package and method of making the same | |
| US6298551B1 (en) | Methods of forming compliant interface structures with partially open interiors for coupling two electrically conductive contact areas | |
| JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
| JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
| JP3975194B2 (ja) | パッケージの製造方法 | |
| JP2006019368A (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
| US8450825B2 (en) | Semiconductor package | |
| JP2004022730A (ja) | 半導体装置及びその製造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP5026025B2 (ja) | 半導体装置 | |
| JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| JP2006339232A (ja) | 回路基板およびその製造方法、半導体装置およびその製造方法 | |
| JP5025922B2 (ja) | 回路基板、回路基板の製造方法および半導体装置 | |
| KR101349725B1 (ko) | 배선 기판 및 그 제조 방법과, 반도체 장치 | |
| JP4920231B2 (ja) | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 | |
| WO2005114729A1 (ja) | 半導体装置及び配線基板 | |
| US8080859B2 (en) | Reducing stress between a substrate and a projecting electrode on the substrate | |
| CN113539848A (zh) | 一种系统级封装方法及封装结构 | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP6730495B2 (ja) | 電子装置 | |
| JP2011238742A (ja) | 配線基板の製造方法及び配線基板 | |
| JP2006147932A (ja) | 多層配線基板及びその製造方法 | |
| JP6557481B2 (ja) | 電子装置 | |
| JP2016143782A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |