JP2002525797A - 大型スクリーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を沈積する方法 - Google Patents

大型スクリーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を沈積する方法

Info

Publication number
JP2002525797A
JP2002525797A JP2000570808A JP2000570808A JP2002525797A JP 2002525797 A JP2002525797 A JP 2002525797A JP 2000570808 A JP2000570808 A JP 2000570808A JP 2000570808 A JP2000570808 A JP 2000570808A JP 2002525797 A JP2002525797 A JP 2002525797A
Authority
JP
Japan
Prior art keywords
metal
layer
palladium
electrode
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000570808A
Other languages
English (en)
Inventor
ヴァルター、マルテン
ウェーバ、アンドレアス
ケルバー、トビアス
ダニエルツィーク、ブルクハルト
Original Assignee
カール−ツァイス−スティフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カール−ツァイス−スティフツング filed Critical カール−ツァイス−スティフツング
Publication of JP2002525797A publication Critical patent/JP2002525797A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00—Gas-filled discharge tubes
    • H01J2217/38—Cold-cathode tubes
    • H01J2217/49—Display panels, e.g. not making use of alternating current
    • H01J2217/492—Details
    • H01J2217/49207—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 ＰＤＰｓやＰＡＬＣｓとして知られる近代的な大型スクリーンフラットパネルディスプレーには、微細チャネル構造を有し、各チャネルにアドレス電極の有るガラスプレートが設けられている。アドレス電極の選択的付着をこれまでは、チャネル構造に印刷方法又はスパッタリング法により直接、無電解法又はガルバニック法で全面沈積された金属層を選択的エッチングすることにより間接的に得ていた。かかる既知の方法の不都合を除くため本発明は、アドレス電極となる金属導体路がこれ等電極部分でのみ、無電解及び／又はガルバニック法を用いて選択的に沈積されるようにしてアドレス電極を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は無電解法やガルバニック法による金属沈積法を用いて、大型スクリ
ーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を
付着する方法に関する。
【０００２】
【従来の技術】
近代的な大型スクリーンフラットディスプレーパネル、所謂プラズマディスプ
レーパネル（ＰＤＰｓ）やプラズマアドレス液晶ディスプレー（ＰＡＬＣｓ）に
はそれが機能するために、ガラスから成る所謂チャネルプレートが必要とされる
。このプレートには、バリア又はセパレータとも呼ばれる隆起（ｒｉｄｇｅ）で
形成されるチャネルが設けられ、またアドレス電極として、規定数の垂直方向（
ＰＤＰの場合）又は水平方向（ＰＡＬＣの場合）に延びる導体路が有る。これ等
の電極はリブ状の隆起間に付着され、リブ状隆起は電極が形成された後、或いは
予めガラス基板上に作られる。図１に、かかるチャネルプレートの一般的具体例
を示す。
【０００３】 近代的フラットパネルディスプレー、特にチャネルプレートの構造に付いては
、関係する文献にわかり易く説明されている。
【０００４】 これ等のアドレス電極の沈積には、特にチャネルプレートの微細化構造のため
、リブ状隆起間の距離、即ちピッチとも呼ばれるチャネル幅が１００〜６００μ
ｍ程度であることから問題がある。
【０００５】 ＪＰ９５−０７７８９２に、シルクスクリーン印刷又は他の印刷法でメタロイ
ドペーストを構造化沈積することによりアドレス電極をチャネルプレート上に形
成する方法が記載されている。この従来技術に係る方法の基本的欠陥は、利用可
能な印刷法で得られる解像度が不十分であり、金属含有印刷ペーストが高価なこ
とから、大型スクリーンフラットパネルディスプレーの費用有効性の高い製造が
できないことである。更に、この方法が隆起の設けられていないガラス基板上の
電極沈積にしか利用できないことである。
【０００６】 ＵＳ−Ａ４３５９６６３に、ガラス基板に所望の電極材料をスパッターしてア
ドレス電極を沈積する方法が記載されている。このスパッター法の重大な不都合
は、高い設備投資を要することと、一定時間に処理できる基体があまり多くない
ことから製造コストが高くなることである。
【０００７】 ＪＰ−Ｈ８−２２２１２８Ａには、無電解法やガルバニック法でディスプレー
を用途とするチャネルプレートに電極を沈積する方法であって、ディスプレーの
全面に亘って非選択的に金属被膜を付着させる方法が記載されている。この方法
においては、ディスプレー面のうち電極で占められる部分は５〜２０％であるか
ら、ディスプレー面の残り９５〜８０％が全面沈積の後、エッチングにより除去
して電極を構成しなければならない。従って、この方法は用いられる電気沈積浴
の金属量を十分に使用しないものである。その結果、金属含有又は重金属含有廃
棄物が生成され、高いコストで処理されなければならない。更に、この文献はベ
ースとして具体的には、単一の透明導電層（ＩＴＯ）を言及しているに過ぎない
。だが、このような層は真空法（スパッタリング又は蒸着）によってのみ沈積が
可能なものであるから、液層からの金属被覆の記載された利点は部分的に消えて
しまう。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、本明細書の冒頭でも記載のこの方法に基づき、同方法をそれ
がより費用有効的であるように行うと共に、沈積される金属の消費を減じ、付加
的エッチング工程を除去し、有害な廃棄物の生成を無くし、且つ高価な真空法の
使用を回避することである。
【０００９】
【課題を解決するための手段】 本発明によれば、無電解法及び／又はガルバニック法を用い、電極部のみに金
属導体を選択的に沈積することにより上記の目的が達せられる。
【００１０】 本発明による方法は選択的無電解鍍金及びガルバニック金属沈積、即ち液層か
らの選択的沈積を用いるものである。真空法（例えばスパッタリング又は蒸着）
と比較して、これ等の沈積法は少ない投資ですみ、高い基板生産高を提供するの
で、費用有効的である。更に、高真空技術と比較すると、クリーンルーム等級条
件が実質的により緩和される。本発明による方法はこれ等の効果を、特に前記日
本特許公開公報に記載のような全面金属化を行わず、電極経路（Ｓｉｃ）が選択
的にガラス基板に構造化される。これにより、金属消費量が少なくとも１０の因
数だけ減じられる。更に、前記公開公報で要求されるような後エッチング工程は
必要とされない。これ等の工程が除かれるので、本発明の方法では、処理が高価
な金属含有又は重金属含有廃棄物の生成が無くなる。
【００１１】 他の技術分野において、例えばＬＣＤセル等のフラットな電子部品に接触デッ
キを、或いは微細化回路等に導体路を生成するとき、特にレーザビームを用いて
基板上に構造化金属被膜を沈積することが知られている。
【００１２】 代表的には、大面積金属被膜はマスキングにより選択的に沈積、除去される。
だが、これ等の方法はＰＤＰｓやＰＡＬＣｓの電極沈積には適さない。これ等の
用途では、対角長が４２インチ以上の大面積の金属被覆が必要とされるからであ
る。更に、レーザで大面積基板を構造化するのは経済的でない。更に、バリアリ
ブの側部をレーザ光で露光させるのは容易ではなく、そのため保護層を望むよう
に除去することができない。だが、ＰＤＰ又はＰＡＬＣチャネルプレートを製造
するには、リブ状隆起の側部に沿った全金属が完全に除去される必要が有る。
【００１３】 更に、ＥＰ０５３４５７６Ｂ１には、電子回路用ガラス基板に導体路を選択的
に沈積するに際し、沈積されるべき路構造のネガを有するマスクがエキシマレー
ザのビーム経路に置かれるようにした方法が記載されている。マスクから出るレ
ーザビームは、裏側が還元性銅浴に接する平面石英ガラス基板に向けられる。こ
れにより、薄いレーザ誘導生成銅路が所望の構造に従って選択的に沈積される。
この方法もレーザ、然も特殊レーザの使用を必要とし、従ってチャネルプレート
のような大面積ガラス基板には適しない。更に、この方法は高価な石英ガラスを
、この種のガラスのみが必要条件であるエキシマレーザの光に透過性が有り、選
択的裏側銅沈積を可能にすることから、必要としている。
【００１４】 これ等の方法とは対照的に、本発明による方法はアドレス電極を選択的に構造
化するのに、真空技術を用いず、大きな面に適したメッキ法のみを用いるから有
利である。更に、本方法はベース層として透明な導電層を必要とせず、石英層も
必要とせず、レーザも必要としない。更に、本発明による方法は既にリブ状隆起
又はバリアリブが設けられているチャネルプレートに直ちに用いられる。
【００１５】 本発明による方法はチャネル壁を均一に金属被覆できるので、ＰＤＰ／ＰＡＬ
Ｃパネルのチャネル構造に特に有利である。
【００１６】 また、基板を粗面化すると、接着性を高めるので有利である。
【００１７】 更に、本発明においては、単独材料として又は多層の形式で有電流又は無電流
沈積に適したあらゆる金属及び合金を用いることができる。
【００１８】 電子機器用印刷回路基板や電子回路用ガラス基板を製造するとき、従来技術と
して（ＤＥ４４３８７９９Ａ１及びＥＰ００８３４５８Ｂ１）選択的無電解沈積
を用いて金属導体経路を形成し、部品を相互接続することが知られている。だが
、約１０年もの間知られているこれ等の方法は、異なる寸法と異なる境界条件故
に、チャネルプレートのチャネルの選択的被覆には容易には適さない。即ち、こ
れ等の方法は、これまで大面積金属被覆沈積し、次いでマスキング技術を用いて
導体路を選択的に発現させると云う原理で支配されてきた、大型スクリーンフラ
ットパネルディスプレー用チャネルプレートに電極として金属導体路を沈積する
技術に、如何様にも影響を及ぼすことなく来ている。
【００１９】 導体路を構造化するのに多数の方法が可能である。本発明の更なる展開に従っ
て、先ず薄い導体を無電解沈積し、次いでそれをガルバニック又は化学沈積によ
り増大させるようにすると、特別な効果が達せられる。先ず薄い全面導電性層を
スタータ層として沈積し、次いでそれを電極目的の面上に選択的に、ガルバニッ
ク沈積及び／又は無電解沈積で増大させると有利であることが分かった。最後に
、電極部の外側にある薄い全面スタート層を除去する。電極部の選択的増大を自
己調整マスクの助けを借りて行うのが好ましい。
【００２０】 或いはまた、この方法を行うのに、先ず薄い全面導電性層をスタータ層として
沈積し、次いでそれを光リソグラフ法で構造化し、次にそれをガルバニック及び
／又は無電解沈積で増大させても良い。
【００２１】 導電性スタータ層は、最大層厚さ５００ｎｍ、好ましくは最大２００ｎｍの層
厚さで沈積された金属又は導電性酸化物の何れでも良い。
【００２２】 金属導体路をアドレス電極としてチャネルプレート上に沈積する本方法の更な
る有利な実施態様においては、導体路の選択的構造を作成するため、全チャネル
プレートを覆うフォトレジストと導体路構造に対応するポジティブマスクとを用
いて光リソグラフィ法でチャネルプレートを初期構造化する。次いで、光リソグ
ラフィ法で画成された自由路をパラジウムで核形成させ、他の部分のフォトレジ
ストを除去し、最後に核形成路に液相から金属導体路を沈積し、この金属導体路
に保護相を少なくとも一層設ける。この方法により、比較的少ない金属量の使用
で、接着性の高い導体路が確実に得られる。
【００２３】 或いはまた本方法は、導体路の選択的構造を作成するため、導体路構造に対応
してパラジウム核を選択的に付着させ、次いでこの核形成路に液相から金属導体
路を沈積し、この金属導体層に保護層を少なくとも一層設けるようにする。
【００２４】 パラジウム核の選択的沈積のため、数種の任意選択が実行可能である。一実施
態様によれば、インクジェット技術を用いてパラジウム核を付着させる。或いは
また、他の実施態様によれば、導体路構造に対応する開口をもつ機械的に又はリ
ソグラフィ法で構成したマスクを用いてチャネルプレートをエッチング又はブラ
スト法によりパラジウム核を選択的に沈積させることができる。これにより、パ
ラジウム浴からの選択的核形成に対して、非被覆経路部が粗面化される。
【００２５】 本方法を行う他の任意オプションは、先ず全チャネルプレートをパラジウム核
で覆って、導体路の選択的沈積を準備する。次いで、全チャネルプレートを覆う
フォトレジストとマスクを用い光リソグラフィ法で路に金属を沈積することによ
って、電極構造のための路を形成する。次いで、パラジウム核が真下にある他の
部分のフォトレジストを除去してから、沈積導体路に保護層を少なくとも一層設
ける。全面パラジウム核形成は連続した金属層ではなく、単に個々の核が分布し
たものである。このようにして、極めて薄い層が必要とされるだけで、これが次
いで上記のように選択的に増大されるのである。
【００２６】 用語「光リソグラフィ法による構造化」とは次の工程、即ちフォトレジストの
付与、露光、現像（発現）、露光位置における基板のエッチング、最後にフォト
レジストの除去（又は剥離等の同様の工程）を含んで成るものと理解されるべき
である。
【００２７】 ガラスとの反応を阻止するため、全面パラジウム核形成層の下全域にＳｉＯ２ 拡散バリアを設けると有利である。
【００２８】 本方法を特にコスト有効的に行うため、無電解沈積又はガルバニック沈積に、
電流輸送機能並びに腐食防止及びスパッター防止機能を果たす金属又は合金を用
いると良い。本発明の第一の実施態様によれば、金属腐食防止に関連してニッケ
ル及び／又は銅を電極材料が含み、腐食防止金属が無電解沈積可能なもの、好ま
しくはニッケル、パラジウム又は金で有るように構成すると有利である。或いは
また、腐食防止金属と共に電極材料がニッケル及び／又は貴金属を含んで成るよ
うに構成すると有利である。この場合、貴金属は無電解又はガルバニック沈積が
可能なもの、例えばパラジウム、銀又は金等の金属であり、腐食防止金属は無電
解沈積可能なもの、例えばニッケル、パラジウム又は金である。無電解沈積では
、金属は還元性浴内に有る。例えば、銅を沈積する場合、「化学銅」とも呼ばれ
、金属の自動触媒沈積を行える還元性浴が供給される。
【００２９】
【実 施 例】
以下に記載の具体例は本発明方法の作用順序を説明し、その効果を例示するも
のである。
【００３０】 例１（図２） 平面ＡＦ４５ガラス基体（１００×１００×３ｍｍ３）の一方の側面をポジテ
ィブレジスト（フォトレジスト）、例えばＳｈｉｐｌｅｙ１８１８で厚さ２μｍ
まで被覆し、所望の電極構造に対応するマスクを介して選択的に露光する（工程
１）。現像後、基板を弗化水素アンモニウム水溶液に３分間浸す。これにより、
ガラス面は僅かに粗面化し、ガラスに対する金属の接着性が良くなる。ガラス基
板をガラスの一方の側のみが液に露出するように、フレームに取り付ける。次い
で、ガラス基板を５％塩化水素酸塩化第二錫溶液に浸し、蒸留水で３０秒間水洗
し、次いで０．０５％塩化水素酸塩化第二パラジウム溶液に１分間浸してパラジ
ウム核形成を開始する（工程２）。次いで、ガラス基体を蒸留水で１分間濯ぐ。
次に、アセトンに浸して、フォトレジストを剥離する。これにより、電極を更に
構造化するのに必要なパラジウム核のみがガラス上に残るようになる（工程３）
。
【００３１】 このように処理したガラスを、７０℃の化学的（薬品）ニッケル浴（ニッケル
含有率４．５ｇ／ｌ、次亜燐酸塩含有率２２ｇ／ｌ、ｐＨ値４．５）に１分間浸
す。これにより、厚さが１５０ｎｍ、光リソグラフィ法で画定された幅のニッケ
ル路が選択的に沈積される（工程４）。これ等の導体路を２００℃で乾燥させ、
接着を良好にする。このように選択的にニッケル沈積されたガラスを次に、４０
℃の化学的銅浴（Ｃｕ含有率２．５ｇ／ｌ、ホルマリン濃度３７％８ｍｌ／ｌ、
ｐＨ値８．２）に４５分間浸して、ニッケル上に２．５μｍの銅沈積を生ぜしめ
る。この銅路を腐食防止のため、ニッケル沈積する。基板を５％塩化水素塩化第
二錫溶液に３０秒間浸してから、蒸留水で１５秒間水洗し、次いで活性剤（Ｐｄ
含有率５０ｍｇ／ｌ、ｐＨ値２）に３０秒間浸す。蒸留水で水洗後、ガラス基板
を温度６５℃の上記化学的ニッケル溶液に５分間浸して、腐食防止に供する厚さ
１μｍの亜燐酸ニッケル層を形成させる（工程６）。
【００３２】 例２（図２） 例１と同様にガラス基板にパラジウム核を選択的に施すが、ここではインクジ
ェット技術を用い、パラジウム核を直接構造化して沈積させる。このように処理
されたガラスを温度７０℃にした前記の化学ニッケル浴に１分間浸して、厚さ１
５０ｎｍ及び印刷技術で画定された幅のニッケル路を選択的沈積を生ぜしめる（
工程４）。印刷工程後、これ等の層を２００度で熱的に固定する。このように選
択的ニッケル沈積されたガラスを、４０℃にした前記の銅浴に浸して、ニッケル
上に厚さ２．５μｍの銅層を沈積させる（工程５）。次いで、基板を５％塩化水
素酸塩化第二錫溶液に３０秒間浸したのち、蒸留水で１５秒間水洗し、次いで例
１に言及の活性剤に３０秒間浸す。蒸留水で水洗後、ガラス基板を６５℃にした
上記化学的ニッケル溶液に５分間浸す。これにより、腐食防止に供する厚さ１μ
ｍの亜燐酸ニッケル層を形成させる（工程６）。
【００３３】 例３（図３） 平面Ｄ２６３ガラス基板（１００×１００×３ｍｍ３）を弗化水素アンモニウ
ム溶液に５分間浸し、ガラス面を僅かに化学的に粗面化してガラスに対する金属
の接着性を良くする。ガラス基板をガラスの一方の側のみが液に露出するように
、フレームに取り付ける。次いで、ガラス基板を５％塩化水素酸塩化第二錫溶液
に浸し、蒸留水で３０秒間水洗し、次いで０．０５％塩化水素酸塩化第二パラジ
ウム溶液に１分間浸してパラジウム核形成を開始させる（工程１）。次いで、ガ
ラス基体を、流れる蒸留水で１分間濯ぐ。次に、この化学的に処理されたガラス
の側にネガティブフォトレジスト（３μｍ）を付加し、対応するマスクで構造化
する（工程２）。次に、このように処理したガラスを温度６０℃とした前記ニッ
ケル浴に１分間浸す。これにより、厚さが１００ｎｍ、光リソグラフィ法で画定
された幅のニッケル路が選択的に沈積される（工程３）。このように選択的にニ
ッケル沈積されたガラスを次に、４０℃の前記銅浴に４５分間浸して、ニッケル
上に２．５μｍの銅沈積を生ぜしめる（工程４）。次に、フォトレジストとその
真下に有るパラジウム核を剥離するため、錯化剤エチレンジアミン四酢酸（ＥＤ
ＴＡ）を濃度１００ｇ／ｌで含むアルカリ水溶液（１０％水酸化ナトリウム溶液
）に浸す（工程５）。銅路を腐食防止のためニッケル沈積するため、基板を５％
塩化水素塩化第二錫溶液に３０秒間浸してから、蒸留水で１５秒間水洗し、次い
で前記活性剤に３０秒間浸す。蒸留水で水洗後、ガラス基板を再度上記化学的ニ
ッケル溶液に５分間浸して、腐食防止に供する厚さ１μｍの亜燐酸ニッケル層を
形成させる（工程６）。
【００３４】 例４（図４） 平面ＡＦ４５ガラス基体（２００×１５０×３ｍｍ３）をスクリーン印刷によ
りメカニカルレジストで被覆する（工程１）。次に、斯く構造化されたガラス基
板を、酸化アルミ粒を用いるブラスト工程にかける（工程２）。ブラスト処理後
、レジストを剥がし、ガラス基板上にブラスト処理で生じた粗面化構造のみを残
す（工程３）。これにより、深さ［ｃａ］５μｍのチャネルが生ずる。チャネル
床では、山谷深さは０．５μｍである。斯く画成された粗面化ガラス基板を５％
塩化水素酸塩化第二錫溶液に浸し、蒸留水で３０秒間水洗し、次いで０．０５％
塩化水素酸塩化第二パラジウム溶液に１分間浸してパラジウム核形成を開始させ
る（工程４）。次いで、指向性霧吹きを用いてガラス基体を、蒸留水で５分間濯
ぐ。これにより、ガラスの非粗面化部分から核が除去される一方、粗面化チャネ
ル部には充分な核が残される。次に、このように処理したガラスを温度６０℃と
した前記ニッケル浴に１分間浸して、１００ｎｍ厚、規定幅のニッケル路を沈積
する（工程６）。このように選択的にニッケル沈積されたガラスを次に、４０℃
の前記銅浴に４５分間浸して、ニッケル上に２．５μｍの銅沈積を生ぜしめる（
工程７）。これ等の銅路を腐食防止のため金沈積する。基板を温度８５℃の金浴
（金含有率３ｇ／ｌ、ｐＨ値４．６）に１５分間浸して、銅上に厚さ１００ｎｍ
の金層を選択的に沈積する（工程８）。
【００３５】 上記具体例の示すように、本発明によれば、フラットパネルディスプレー用の
チャネルプレートにアドレス電極を有効コスト的に付着でき、それ自体が経済的
であると共に、金属導体路を選択的に沈積することから金属消費が確実に減じら
れる方法が提供される。
【図面の簡単な説明】
【図１】 本発明の対象とする大型スクリーンフラットパネルディスプレーのチャネルプ
レートの側面図である。
【図２】 本発明の具体例１及び２に係わる方法の工程を示す側面図群である。
【図３】 本発明の具体例３に係わる方法の工程を示す側面図群である。
【図４】 本発明の具体例４に係わる方法の工程を示す側面図群である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年９月２８日（２０００．９．２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケルバー、トビアス ドイツ、55116 マインツ、アム ブラン ド 22 (72)発明者 ダニエルツィーク、ブルクハルト ドイツ、55218 インゲルハイム、アウト ゥンシュトラーセ 23 Ｆターム(参考） 5C027 AA01 AA02 5C040 FA01 FA02 FA09 GB12 JA08 JA12 JA14 JA15 JA17

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 無電解及びガルバニック金属沈積法を用いて、大型スクリー
    ンフラットパネルディスプレーのチャネルプレートに電極として金属導体路を付
    着する方法において、無電解法及び／又はガルバニック法により、電極部にのみ
    金属導体路を選択的に沈積させることを特徴とする方法。
  2. 【請求項２】 薄い導体路を無電解で沈積させ、次いでそれをガルバニック
    又は化学沈積で増大させることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 先ず薄い全域導電層をスタータ層として沈積させ、次いでそ
    れを電極目的部において、被覆し、次にガルバニック法及び／又は無電解法で増
    大させ、最後に電極領域の外側に有る上記薄い全域導電層を除去し去ることを特
    徴とする請求項２に記載の方法。
  4. 【請求項４】 前記電極領域を自己調整マスクにより選択的に増大させるこ
    とを特徴とする請求項３に記載の方法。
  5. 【請求項５】 先ず薄い全域導電層をスタータ層として沈積させ、次いでリ
    ソグラフィ法で構造化し、次にガルバニック法及び／又は無電解法で増大させる
    ことを特徴とする請求項２に記載の方法。
  6. 【請求項６】 先ず薄い導電層をスタータ層として好ましくはインクジェッ
    ト技術で及び好ましくは金属含有溶液、懸濁液又はペースト吹き付けで、選択的
    に構造化し、その後ガルバニック法及び／又は無電解法で増大されることを特徴
    とする請求項２に記載の方法。
  7. 【請求項７】 前記導電スタータ層として金属を最大層厚さ５５０ｎｍで付
    加することを特徴とする請求項３〜６の何れか一つに記載の方法。
  8. 【請求項８】 前記層厚さが最大２００ｎｍであることを特徴とする請求項
    ７に記載の方法。
  9. 【請求項９】 前記導電スタータ層として導電性酸化物を最大層厚さ５００
    ｎｍで付加することを特徴とする請求項３〜５の何れか一つに記載の方法。
  10. 【請求項１０】 前記層厚さが最大２００ｎｍであることを特徴とする請求
    項９に記載の方法。
  11. 【請求項１１】 前記導体路の選択的構造化を準備するにあたって、先ずチ
    ャネルプレートを導体路構造に従って構造化するのに、フォトレジストと全チャ
    ネルプレートを覆うポジティブマスクとを用いて光リソグラフィ法で行い、次い
    で光リソグラフィ法画定の自由路をパラジウム核で被覆し、次に他の部分に有る
    フォトレジストを剥ぎ取り、最後に金属導体路を液相より核形成路に沈積させ、
    保護層を少なくとも一層設けることを特徴とする請求項１又は２に記載の方法。
  12. 【請求項１２】 前記導体路の選択的構造を用意するため、パラジウム核を
    導体路構造に従って選択的に沈積させ、最後に金属導体路を液相より核形成路に
    沈積させ、保護層を少なくとも一層設けることを特徴とする請求項１又は２に記
    載の方法。
  13. 【請求項１３】 前記パラジウム核の選択的沈積を、インクジェット法を用
    いて行うことを特徴とする請求項１２に記載の方法。
  14. 【請求項１４】 前記パラジウム核の選択的沈積を行うに際し、導体路構造
    に対応する開口の備わる、機械的に又は光リソグラフィ法で構造化されたマスク
    を介してチャネルプレートをエッチング又はブラスト処理して、パラジウム浴か
    ら選択的に核形成される非被覆路部を粗面化することを特徴とする請求項１２に
    記載の方法。
  15. 【請求項１５】 前記導体路の選択的沈積に先だって全チャネルプレートを
    先ずパラジウム核で覆い、次いで金属を該路に選択的に付着させることにより電
    極構造路を生成させるのを、全チャネルプレートを覆うフォトレジストとマスク
    とを用いて光リソグラフィ法により行い、次に該フォトレジストをその真下に有
    るパラジウム核と共に剥ぎ取り、次いで付着導体路に保護層を少なくとも一層設
    けることを特徴とする請求項１又は２に記載の方法。
  16. 【請求項１６】 好ましくは全域パラジウム核形成層の下に来るチャネルプ
    レートの全域に亘ってＳｉＯ２拡散バリアが好ましくは沈積されることを特徴と
    する請求項１〜１５の何れか一つに記載の方法。
  17. 【請求項１７】 無電解又はガルバニック沈積法において、電流輸送機能と
    腐食防止及びスパッター防止機能を果たす金属又は合金を用いることを特徴とす
    る請求項１〜１６に記載の方法。
  18. 【請求項１８】 電極材料がニッケル及び／又は銅を腐食防止金属と共に含
    み、該腐食防止金属が無電解沈積可能な腐食防止金属、好ましくはニッケル、パ
    ラジウム又は金を含んで成ることを特徴とする請求項１７に記載の方法。
  19. 【請求項１９】 電極材料がニッケル及び／又は貴金属を腐食防止金属と共
    に含み、該貴金属が無電解沈積可能な金属、例えばパラジウム、銀又は金を含み
    、上記腐食防止金属が無電解沈積可能腐食防止金属、好ましくはニッケル、パラ
    ジウム、クロム又は金を含んで成ることを特徴とする請求項１７に記載の方法。
  20. 【請求項２０】 電極を形成する層を、多層化層として製作ことを特徴とす
    る請求項１〜１９の何れか一つに記載の方法。
  21. 【請求項２１】 多層化層が接着促進層、導電層及び少なくとも一層の保護
    層を含んで成ることを特徴とする請求項２０に記載の方法。
JP2000570808A 1998-09-11 1999-08-03 大型スクリーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を沈積する方法 Pending JP2002525797A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19841900A DE19841900A1 (de) 1998-09-11 1998-09-11 Verfahren zum Aufbringen von metallischen Leiterbahnen als Elektroden auf eine Kanalplatte für großflächige Flachbildschirme
DE19841900.7 1998-09-11
PCT/EP1999/005615 WO2000016366A2 (de) 1998-09-11 1999-08-03 Verfahren zum aufbringen von metallischen leiterbahnen als elektroden auf eine kanalplatte für grossflächige flachbildschirme

Publications (1)

Publication Number Publication Date
JP2002525797A true JP2002525797A (ja) 2002-08-13

Family

ID=7880821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000570808A Pending JP2002525797A (ja) 1998-09-11 1999-08-03 大型スクリーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を沈積する方法

Country Status (9)

Country Link
EP (1) EP1112586A2 (ja)
JP (1) JP2002525797A (ja)
KR (1) KR20010090726A (ja)
CN (1) CN1319245A (ja)
CA (1) CA2343386A1 (ja)
DE (1) DE19841900A1 (ja)
HK (1) HK1040322A1 (ja)
TW (1) TW442817B (ja)
WO (1) WO2000016366A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011455B4 (de) * 2000-03-10 2005-12-08 Schott Ag Verfahren zum Aufbringen von metallischen Leiterbahnen als Elektroden auf eine Kanalplatte aus Glas für großflächige Flachbildschirme
DE10026976C2 (de) * 2000-05-31 2002-08-01 Schott Glas Kanalplatte aus Glas für Flachbildschirme und Verfahren zu ihrer Herstellung
DE10026974A1 (de) * 2000-05-31 2002-01-03 Schott Glas Kanalplatte aus Glas für Flachbildschirme und Verfahren zu ihrer Herstellung
JP3960064B2 (ja) * 2002-02-05 2007-08-15 松下電器産業株式会社 プラズマディスプレイパネルの製造方法
CN101489356B (zh) * 2008-01-16 2011-03-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN102496547A (zh) * 2011-12-31 2012-06-13 四川虹欧显示器件有限公司 等离子显示屏中寻址电极及其制备方法
CN102522293B (zh) * 2011-12-31 2015-06-17 四川虹欧显示器件有限公司 等离子显示屏中寻址电极及其制备方法
CN102522292B (zh) * 2011-12-31 2015-07-15 四川虹欧显示器件有限公司 等离子显示屏中显示电极及其制备方法
CN103384452A (zh) * 2012-05-02 2013-11-06 力达通讯股份有限公司 线路图案的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112056A (en) * 1977-03-11 1978-09-30 Fujitsu Ltd Gas discharging panel of self shift type
DE3132452A1 (de) * 1981-08-17 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer nach dem galvanischen aufbau von metallischen strukturen planaren strukturebene
NL8105922A (nl) * 1981-12-31 1983-07-18 Philips Nv Werkwijze voor het partieel metalliseren van elektrisch geleidende niet-metallische patronen.
JPS60221928A (ja) * 1984-04-19 1985-11-06 Sony Corp 放電表示装置の製造方法
US4686114A (en) * 1986-01-17 1987-08-11 Halliwell Michael J Selective electroless plating
JP2962776B2 (ja) * 1989-08-31 1999-10-12 大日本印刷株式会社 導電性パターン形成用組成物及び導電性パターン形成方法
US5137618A (en) * 1991-06-07 1992-08-11 Foster Miller, Inc. Methods for manufacture of multilayer circuit boards
DE4125863A1 (de) * 1991-08-03 1993-02-04 Lpkf Cad Cam Systeme Gmbh Verfahren zum aufbringen von strukturierten metallschichten auf glassubstraten
DE4330961C1 (de) * 1993-09-09 1994-07-28 Krone Ag Verfahren zur Herstellung von strukturierten Metallisierungen auf Oberflächen
BE1007610A3 (nl) * 1993-10-11 1995-08-22 Philips Electronics Nv Werkwijze voor het stroomloos aanbrengen van een metaalpatroon op een elektrisch isolerend substraat.
WO1995029573A1 (de) * 1994-04-25 1995-11-02 Siemens S.A. Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE4438799A1 (de) * 1994-10-18 1996-04-25 Atotech Deutschland Gmbh Verfahren zum Beschichten elektrisch nichtleitender Oberflächen mit Metallstrukturen
JPH08222128A (ja) * 1995-02-14 1996-08-30 Fujitsu Ltd 表示パネルの電極形成方法
US5804920A (en) * 1996-01-19 1998-09-08 Philips Electronics North America Corporation Plasma addressed liquid crystal display with etched glass spacers
DE69738794D1 (de) * 1996-02-08 2008-08-14 Canon Kk Verfahren zur Herstellung einer elektronenemittierende Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgerätes und Verfahren zur Überprüfung der Herstellung

Also Published As

Publication number Publication date
CN1319245A (zh) 2001-10-24
EP1112586A2 (de) 2001-07-04
TW442817B (en) 2001-06-23
WO2000016366A2 (de) 2000-03-23
HK1040322A1 (zh) 2002-05-31
CA2343386A1 (en) 2000-03-23
DE19841900A1 (de) 2000-03-30
WO2000016366A3 (de) 2000-07-13
KR20010090726A (ko) 2001-10-19

Similar Documents

Publication Publication Date Title
JP4134172B2 (ja) 両面配線ガラス基板の製造方法
EP0475567B1 (en) Method for fabricating printed circuits
US6127052A (en) Substrate and method for producing it
JPH01500472A (ja) 印刷回路板の製造方法
RU2543518C1 (ru) Способ изготовления двусторонней печатной платы
JP2002525797A (ja) 大型スクリーンフラットディスプレーパネルのチャネルプレートに電極として金属導体路を沈積する方法
JPH08227656A (ja) プラズマディスプレイの導電パターン形成方法
JPS6257120B2 (ja)
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
EP0402811B1 (en) Method of manufacturing printed circuit boards
JP3619016B2 (ja) 基板及びその製造方法
JPH07268640A (ja) 無電解金めっき方法
US6003225A (en) Fabrication of aluminum-backed printed wiring boards with plated holes therein
JP2624068B2 (ja) プリント配線板の製造法
US6656370B1 (en) Method for the manufacture of printed circuit boards
JPH06260759A (ja) プリント回路板の製造方法
JPH0621621A (ja) 回路パターンの形成方法
JP2913935B2 (ja) プリント基板の製造方法
IE49971B1 (en) Manufacture of printed circuits
JP2000259095A (ja) 画像表示デバイス用基板
JP2007243036A (ja) 配線基板の製造方法およびめっき方法
DE10011455B4 (de) Verfahren zum Aufbringen von metallischen Leiterbahnen als Elektroden auf eine Kanalplatte aus Glas für großflächige Flachbildschirme
JP4439681B2 (ja) 配線基板用検査板の製造方法
JPH10135604A (ja) １０５乃至４００ミクロン膜厚並びに１７乃至１０５ミクロン膜厚のハイブリットプリント回路の製造方法
JPH11284316A (ja) 配線基板の導体パタ―ン形成方法