WO2005027605A1 - 両面配線ガラス基板の製造方法 - Google Patents

両面配線ガラス基板の製造方法 Download PDF

Info

Publication number
WO2005027605A1
WO2005027605A1 PCT/JP2004/012719 JP2004012719W WO2005027605A1 WO 2005027605 A1 WO2005027605 A1 WO 2005027605A1 JP 2004012719 W JP2004012719 W JP 2004012719W WO 2005027605 A1 WO2005027605 A1 WO 2005027605A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass substrate
layer
hole
copper
metal
Prior art date
Application number
PCT/JP2004/012719
Other languages
English (en)
French (fr)
Inventor
Takashi Fushie
Norimichi Annaka
Takeshi Kagatsume
Original Assignee
Hoya Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corporation filed Critical Hoya Corporation
Priority to EP04772673A priority Critical patent/EP1667509A4/en
Priority to JP2005513845A priority patent/JPWO2005027605A1/ja
Priority to CN2004800258785A priority patent/CN1849856B/zh
Publication of WO2005027605A1 publication Critical patent/WO2005027605A1/ja
Priority to US11/369,002 priority patent/US8002959B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Definitions

  • the present invention relates to a method for manufacturing a double-sided wiring glass substrate, and more particularly to a method for manufacturing a double-sided wiring glass substrate provided with wiring on the front and back surfaces and on which various electronic components are mounted.
  • a substrate using a ceramic substrate, a glass epoxy substrate, a glass substrate, or the like as a core substrate material is known.
  • a photosensitive glass substrate on which holes and grooves can be formed by using a photolithography method is often used.
  • a wiring substrate using a photosensitive glass substrate for example, through holes formed in the photosensitive glass substrate using a photolithography method and a wiring groove are filled with a conductive paste by a screen printing method.
  • a multilayer wiring board formed by stacking and firing a plurality of similarly formed boards see Patent Document 1.
  • a conductive film was formed on the inner wall of the through hole and the wiring by using a plating method, and a resin insulating material was formed inside the through hole after the formation of the conductive film and between the wiring.
  • a build-up multilayer wiring board see Patent Document 2.
  • a wiring board on which such electronic components and the like are mounted has a firing temperature of 400 ° C of an inorganic bonding paste usually used when bonding the electronic components and the like to the wiring board. Since the temperature may be extremely high as described above, it is required to have high heat resistance. Secondly, high-density wiring is required in order to mount many small electronic components, especially very small ones using MEMS. Third, in order to increase the mounting density, it is required that the wiring be formed on the front and back surfaces of the substrate.
  • Patent Document 1 JP-A-63-128699 (page 4, column 2, line 6, line 19)
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2001-44639 (Paragraph No. [0030]-[0084], FIGS. 1 to 6)
  • the present invention has been made in view of the above points, and provides a method for manufacturing a double-sided wiring glass substrate having high heat resistance and having fine wiring formed at high density on the front and back surfaces.
  • the purpose is to:
  • the present invention has an electric wiring formed on the front and back surfaces of a glass substrate, and a metal-filled through hole communicating with the front and back surfaces of the glass substrate, A method for manufacturing a double-sided wiring glass substrate, wherein each of the electric wirings formed on the front and back surfaces of the glass substrate is electrically connected to each other through a metal filled in the through-hole.
  • a method for manufacturing a double-sided wiring glass substrate comprising: a first step of forming the through hole; and a second step of filling a metal in the through hole by a plating method. .
  • the metal filled in the through hole is copper, nickel, gold, silver, chromium.
  • a photosensitive glass substrate is used as the glass substrate, and in the first step, a latent image is formed in a portion where the through-hole is formed through a photomask in the glass substrate.
  • Double-sided wiring glass comprising: exposing the exposed portion to heat to crystallize the exposed portion; and dissolving and removing the crystallized portion to form the through-hole.
  • the second step is a step of filling a metal in the through hole by an electrolytic plating method, and filling the metal in the through hole by an electrolytic plating method.
  • one of the openings of the through-holes on the front and back surfaces of the glass substrate is closed with a metal, and then the metal is deposited from one of the closed openings toward the other. Filling the through hole with a metal, thereby providing a method for manufacturing a double-sided wiring glass substrate.
  • the method for manufacturing a double-sided wiring glass substrate of the present invention since the through holes are filled with metal, it is possible to reliably conduct the front and back surfaces of the double-sided wiring glass substrate, Heat resistance can be improved. This makes it possible to realize a double-sided wiring glass substrate that enables high-density mounting of electronic components and the like with high connection reliability.
  • FIG. 1 is a cross-sectional view of an example of a double-sided wiring glass substrate.
  • FIG. 2 is a sectional view of an exposure step.
  • FIG. 3 is a cross-sectional view of an exposure crystallized portion removing step.
  • FIG. 4 is a cross-sectional view of a step of forming an ion blocking layer.
  • FIG. 5 is a sectional view of an electrode layer forming step.
  • FIG. 6 is a sectional view of an opening closing step.
  • FIG. 7 is a first sectional view of an electrolytic plating step.
  • FIG. 8 is a second sectional view of the electrolytic plating step.
  • FIG. 9 is a sectional view of a metal layer removing step.
  • FIG. 10 is a cross-sectional view of a step of forming an adhesion reinforcing layer.
  • FIG. 11 is a cross-sectional view of a wiring forming step.
  • FIG. 12 is a view schematically showing a state in the vicinity of an opening of a through-hole having an opening closing method.
  • FIG. 1 is a cross-sectional view of an example of a double-sided wiring glass substrate.
  • a crystallized glass substrate 21 obtained by crystallizing a photosensitive glass substrate is used as its core substrate.
  • the crystallized glass substrate 21 has a through-hole 3 penetrating therethrough.
  • the through-hole 3 is filled with a copper post 5 having a metallic copper (Cu) force.
  • a copper film layer 6 serving as a wiring is formed in a predetermined wiring pattern via an adhesion reinforcing layer 7, and is formed on the copper post 5 and on the copper post 5.
  • the front surface side and the rear surface side of the double-sided wiring glass substrate 1 are in a state of being electrically connected to each other by the part of the adhesion reinforcing layer 7 and the copper film layer 6 thus formed.
  • the photosensitive glass substrate which is a precursor of the crystallized glass substrate 21 is excellent as a core substrate material of a wiring substrate in terms of its smoothness, hardness, insulation, workability, and the like. .
  • crystallized glass such as chemically strengthened glass such as sodium lime glass, alkali-free glass, and aluminosilicate glass, and these are also the cores of the double-sided wiring glass substrate 1. It can be used for a substrate.
  • the adhesion enhancing layer 7 is composed of a chromium (Cr) layer formed by a sputtering method (hereinafter, referred to as “sputtered chromium layer”) 7a, and a mixed layer of chromium and copper formed by a sputtering method (hereinafter, “sputtered chromium layer”). 7b) and a copper layer formed by a sputtering method (hereinafter, referred to as a “sputtered copper layer”) 7c.
  • Cr chromium
  • the adhesion reinforcing layer 7 has a three-layer structure in which a sputtered chromium layer 7a, a sputtered chromium copper layer 7b, and a sputtered copper layer 7c are sequentially stacked on a crystallized glass substrate 21.
  • the copper film layer 6 serving as a wiring is formed on the sputtered copper layer 7c, and a part thereof is Connected to the copper post 5 filled in the through hole 3 through the hole.
  • the manufacturing process of the double-sided wiring glass substrate 1 is roughly divided into a through-hole forming step, a glass substrate modifying step, a through-hole filling step, an adhesion reinforcing layer forming step, and a wiring forming step.
  • FIG. 2 is a cross-sectional view of the exposure step
  • FIG. 3 is a cross-sectional view of the exposed crystallized portion removing step.
  • a region corresponding to a portion where the through hole 3 is formed (hereinafter, referred to as a “through hole forming portion”) is formed.
  • a photomask (not shown) having an opening only is placed in close contact with the photosensitive glass substrate 2 in this state.
  • the photosensitive glass substrate 2 is not particularly limited as long as it exhibits photosensitivity.
  • the photosensitive glass substrate 2 preferably contains at least one of gold (Au), silver (Ag), cuprous oxide (Cu ⁇ ) or cerium oxide (Ce ⁇ ) as a photosensitive component. It is more preferable to include two or more types.
  • SiO As such a photosensitive glass substrate 2, for example, SiO: 55
  • Those containing 0.01% -0.2% as a photosensitizer can be used.
  • the photomask is not particularly limited as long as the photomask can be in close contact with the photosensitive glass substrate 2 and can selectively expose the through-hole forming portion.
  • a photomask for example, a photomask in which a light-shielding pattern is formed of a transparent thin glass sheet such as a chromium film, which is substantially impermeable to exposure light such as ultraviolet light, can be used.
  • the photosensitive glass substrate 2 is subjected to a heat treatment.
  • the heat treatment is preferably performed at a temperature between the transition point and the yield point of the photosensitive glass substrate 2 to be used. At temperatures below the transition point, the heat treatment effect is not sufficient. At a temperature higher than the yield point, which is not easily obtained, the photosensitive glass substrate 2 shrinks, and the dimensional accuracy of exposure may be reduced.
  • the heat treatment time is preferably about 30 minutes to 5 hours.
  • the through-hole-formed portion irradiated with ultraviolet light is crystallized, and as shown in FIG. 2, the exposed crystallized portion 3a is formed in the through-hole formed portion of the photosensitive glass substrate 2. Is formed. Thereafter, by spraying an etching solution such as dilute hydrofluoric acid at a predetermined concentration on the photosensitive glass substrate 2 on which the exposed crystallized portion 3a is formed, the exposed crystallized portion 3a is selectively dissolved and removed, As shown in FIG. 3, a through hole 3 is formed in the photosensitive glass substrate 2.
  • an etching solution such as dilute hydrofluoric acid
  • a desired number of through holes 3 having an aspect ratio of about 10 can be simultaneously formed in the photosensitive glass substrate 2.
  • a photosensitive glass substrate 2 having a thickness of about 0.3 mm 1.5 mm is used, a plurality of through holes 3 of about 30 / m-150 / m can be simultaneously formed at desired positions.
  • the land width is made extremely small or the land width is made zero with the aim of increasing the wiring density, a sufficiently large space between the through holes 3 can be secured. .
  • a through hole can be formed by, for example, laser irradiation.
  • the photosensitive glass substrate 2 contains alkali metal ions such as lithium ions (Li + ) and potassium ions (K + ). If these alkali metal ions leak into the wiring metal of the double-sided wiring glass substrate 1 and water is further adsorbed on the wiring metal, the wiring metal is ionized between the circuits to which the voltage is applied, and the wiring metal is ionized again. Ion migration which is reduced and precipitated is generated. In the worst case, this ion migration The formed metal forms a wiring that is directed from one circuit to the other circuit, resulting in a short circuit between the circuits. Such short-circuit failure becomes remarkable when the wiring interval is small, and it is necessary to suppress ion migration in order to form fine wiring with high density.
  • alkali metal ions such as lithium ions (Li + ) and potassium ions (K + ).
  • the entire photosensitive glass substrate 2 in which the through-holes 3 are formed is irradiated with, for example, ultraviolet rays at about 700 mjZcm 2 , and then subjected to a heat treatment at a temperature of about 850 ° C for about 2 hours. Line, crystallize this.
  • the photosensitive glass substrate 2 can be brought into a state in which alkali metal ions contained therein are less likely to move than before the crystallization. Therefore, ion migration can be suppressed.
  • FIG. 4 is a cross-sectional view of the step of forming an ion blocking layer.
  • a dealkalization treatment for removing alkali metal ions contained in the front and back surfaces of the photosensitive glass substrate 2 is performed.
  • the photosensitive glass substrate 2 is immersed in an electrolytic solution such as a sulfuric acid aqueous solution, and a voltage is applied to the photosensitive glass substrate 2 to remove alkali metal ions contained in the front and back regions. Elute into the electrolyte.
  • an ion blocking layer 4 is formed on the front and back surfaces of the photosensitive glass substrate 2 as shown in FIG.
  • the ion-blocking layer 4 can be made of either an organic material or an inorganic material, has insulating properties, and has a small expansion coefficient difference from the photosensitive glass substrate 2. Excellent in electrical properties, such as conductivity, dielectric constant and dielectric loss tangent, are preferred. Materials satisfying such requirements include silicon oxide, silicon nitride, and aluminum oxide. Silicon oxide and silicon nitride are more preferable because they have a high insulation withstand voltage at which defects such as pinholes are formed.
  • the film forming method is not particularly limited, such as a sputtering method, a vacuum evaporation method, and a CVD (Chemical Vapor D osition) method, but it is more preferable to use a sputtering method from the viewpoint that good adhesion can be obtained.
  • a sputtered silicon nitride layer 4a having a thickness of about 0.05 zm is formed on each of the front and back surfaces of the photosensitive glass substrate 2 after the alkali removal treatment.
  • An ion blocking layer 4 is formed by forming a sputtered silicon oxide layer 4b with a thickness of about 0.05 ⁇ m The ability to do S.
  • the ion blocking layer 4 may be formed without performing the alkali removal treatment, or a single layer or a structure having three or more layers may be used depending on the material used for the ion blocking layer 4.
  • FIG. 5 is a sectional view of the electrode layer forming step
  • Fig. 6 is a sectional view of the opening closing step
  • Fig. 7 is a first sectional view of the electrolytic plating step.
  • FIG. 8 is a second sectional view of the electrolytic plating step
  • FIG. 9 is a sectional view of the metal layer removing step.
  • the through-hole filling step first, as shown in FIG. 5, after the glass substrate modification step, that is, after the photosensitive glass substrate 2 has been crystallized, A chromium film of about 0.05 zm is formed to form a sputtered chromium layer 17a.
  • a chromium copper alloy film having a thickness of about 0.05 am is formed on the sputtering chromium layer 17a to form a sputtered chromium copper layer 17b, and a film thickness of about 1.5 ⁇ m is formed on the sputtered chromium copper layer 17b.
  • a copper film is formed to form a sputter copper layer 17c.
  • an electrode layer 17 having a three-layer structure including the sputtered chromium layer 17a, the sputtered chromium copper layer 17b, and the sputtered copper layer 17c is formed on one side of the crystallized glass substrate 21.
  • the electrode layer 17 functions as an electrode when a plating metal layer is formed in the through-hole 3 by using an electrolytic plating method described later for filling the through-hole 3 with a metal.
  • the surface on which the electrode layer 17 is formed is referred to as the back surface of the substrate, and the opposite surface is referred to as the surface of the substrate.
  • the electrode layer 17 is formed by forming a layer having good adhesion to both the metal filling the through-hole 3 and the crystallized glass substrate 21 on the crystallized glass substrate 21 by a sputtering method, a vacuum evaporation method, a CVD method or the like.
  • the electrode layer 17 includes a first layer made of a material having good adhesion to the crystallized glass substrate 21, a third layer made of a material having good adhesion to the metal filling the through hole 3, and
  • a second layer containing both the material of the layer and the material of the third layer can have a three-layer structure in which a first layer, a second layer, and a third layer are laminated on the crystallized glass substrate 21 in this order.
  • the electrode layer 17 has a multilayer structure. In this case, in order to prevent oxide formation between layers, it is important to continuously form all layers in an environment in which air is shut off.
  • the electrode layer 17 can be made of a metal material such as chromium, tantalum, or titanium.
  • the electrode layer 17 is made of chromium, has good adhesion to the crystallized glass substrate 21, has a sputtered chromium layer 17a, has a good adhesion to copper, and has a sputtered copper layer 17c which has good adhesion.
  • the sputtered chromium copper layer 17b has a three-layer structure.
  • the thickness of each metal layer constituting the electrode layer 17 is not particularly limited, but, for example, the thickness of the sputtered chromium layer 17a is about 0.04 z m-0.
  • the thickness of the sputtered chromium copper layer 17b is 0.04 z m-0. It is sufficient that the thickness of the sputtered copper layer 17c is about 0.5 z m-1.5 z m.
  • a copper electrolytic plating layer (hereinafter referred to as “electrolytic plating copper layer”) 5 b is formed by electrolytic plating, and the electrolytic plating copper layer 5 b Close the opening of the through hole 3 on the back side of the substrate.
  • the electrolytic plating here is performed, for example, in a plating bath containing a copper sulfate aqueous solution as a plating liquid, with the copper plate as the anode, the substrate as the cathode, and the side on which the electrode layer 17 is formed facing the copper plate. It is preferable to carry out the process by applying a current.
  • the formation of the electrolytic plated copper layer 5b varies depending on the diameter of the through-hole 3, 1A / dm 2 - than 5 A / dm 2 about the normal to perform under conditions of relatively high current densities. Since the current density also depends on the concentration of the plating solution, its value is set appropriately. Generally, when the plating solution concentration is high, a higher current density can be set than when the plating solution concentration is low. By performing the electroplating under such a current density condition, the opening of the through hole 3 on the back surface side of the substrate can be closed. In the following, this plating process is referred to as “opening blockage plating.
  • the electrolytic plating copper layer 5b and the electrode layer 17 are used as a seed layer, and an electrolytic plating copper layer 5b is further formed by electrolytic plating.
  • the through hole 3 is filled together with the formed electrolytic plating copper layer 5b.
  • the electrolytic plating is performed under a condition of a relatively low current density of about 0.2 A / dm 2 -0.8 AZdm 2 .
  • the current density is assumed to be 0.5 A / dm 2 .
  • Electric current is supplied while the substrate surface side faces the anode. In this case, a so-called pulse plating method can be used.
  • the pulse plating method is effective in suppressing a variation in the deposition rate of the plating metal in the through hole 3. It is important that the applied voltage is set to be equal to or lower than the hydrogen overvoltage. If the through hole 3 has a high aspect ratio, it is extremely difficult to remove the generated hydrogen gas bubbles. In the following, this process is referred to as “post-meshing”.
  • the through-hole 3 is filled with metallic copper from one opening side thereof, that is, from the rear surface side of the substrate on which the electrode layer 17 is formed.
  • the electrolytic plating copper layer 5b may be formed to protrude also on the substrate surface side. Such a protruding portion is removed by a lap method.
  • the copper of the electrolytic plating copper layer 5b, the sputtered copper layer 17c, and the sputtered chromium copper layer 17b formed on the back surface of the substrate is removed by etching.
  • chromium in the sputtered chromium copper layer 17b and the sputtered chromium layer 17a is removed by etching using a chemical containing potassium ferricyanide as a main component.
  • FIG. 10 is a cross-sectional view of the step of forming an adhesion reinforcing layer.
  • the adhesion reinforcing layer 7 is formed on the exposed surface of the crystallized glass substrate 21.
  • the adhesion-strengthening layer 7 is for ensuring adhesion between the crystallized glass substrate 21 and the copper film layer 6 to be formed later as a wiring. Same as for layer 17.
  • the adhesion-strengthening layer 7 has the following differences in thickness. That is, it is desirable that the thickness of each metal layer constituting the adhesion reinforcing layer 7 be as thin as possible in consideration of the amount of side etching when forming a wiring pattern by etching described later. Les ,. However, if the thickness of each metal layer constituting the adhesion reinforcing layer 7 is too small, care must be taken because the adhesion reinforcing layer 7 is removed before the wiring is formed by the processing performed at the time of forming the wiring. . For example, when chromium is used for the adhesion reinforcing layer 7, the thickness of the sputtered chromium layer 7a is desirably about 0. to 0. lxm. Also, a sputtered chromium copper layer which is an intermediate layer
  • the thickness of 7b is preferably 0.04 x m—0.1 l x m.
  • the thickness of the sputtered copper layer 7c is preferably about 0.5 ⁇ m 1.5 zm. As a result, a very thin adhesion enhancing layer 7 having a total thickness of 2 ⁇ m or less is formed.
  • FIG. 11 is a cross-sectional view of the wiring forming step.
  • a copper film layer 6 is formed on the adhesion reinforcing layer 7 by using an electrolytic plating method.
  • the thickness of the copper film layer 6 is desirably as thin as possible in consideration of the amount of side etching as in the case of the adhesion reinforcing layer 7.
  • the thermal expansion coefficient of the copper film layer 6 and the thermal expansion coefficient of the crystallized glass substrate 21 will change when the temperature change of the double-sided wiring glass substrate 1 is repeated depending on the use environment. The difference causes metal fatigue in the copper film layer 6. Therefore, in order to ensure the connection reliability of the copper film layer 6 against such metal fatigue, the copper film layer 6 needs to have a certain thickness.
  • the thickness of the copper film layer 6 is preferably about 1 / im-20 / im, and more preferably about 4 / im-7 / im. If the thickness of the copper film layer 6 is less than 1 / m, the risk of disconnection of the copper film layer 6 due to the above-mentioned metal fatigue increases, and if the thickness of the copper film layer 6 exceeds 20 / m, It becomes difficult to miniaturize the wiring pattern.
  • a wiring pattern is formed by photolithography and etching.
  • a resist pattern corresponding to the wiring pattern of the double-sided wiring glass substrate 1 is formed by a photolithography method.
  • the copper film layer 6, the sputtered copper layer 7c, the sputtered chromium copper layer 7b, and the sputtered chromium layer 7a in the region not covered with the resist are removed by etching to form a wiring pattern.
  • a double-sided wiring glass substrate 1 having the configuration shown in FIG. 1 is obtained.
  • the resist used here may be a liquid resist, a dry film resist, or an electrodeposition resist.
  • the resist type may be either a positive type or a negative type. However, in general, a positive type resist has higher resolution and is more suitable for forming a fine wiring pattern. ing.
  • the photosensitive glass substrate 2 used as the core substrate of the double-sided wiring glass substrate 1 is manufactured by HOYA Corporation PEG3 ( Product name).
  • the PEG3 is, SiO: 78. 0 wt 0 I Li 0: 10. 0 by weight%, Al O: 6. 0 wt%, K 0: 4. 0 wt%, Na 0: 1. 0 wt%, Zn ⁇ : l. 0 weight
  • a photomask was brought into close contact with the photosensitive glass substrate 2, and a portion where a through-hole was formed was irradiated with ultraviolet light through the photomask to form a latent image corresponding to the exposed portion.
  • the photomask used was a quartz glass substrate having a desired pattern formed of a chromium / chromium oxide layer. Thereafter, a heat treatment was performed at a temperature of about 400 ° C. to crystallize the through-hole forming portion, thereby forming an exposed and crystallized portion 3a (FIG. 2). Thereafter, dilute hydrofluoric acid (about 10% solution) was sprayed on the front and back surfaces of the photosensitive glass substrate 2 to dissolve and remove the exposed crystallized portion 3a. The diameter of the obtained through hole 3 was about 50 zm (FIG. 3).
  • Ultraviolet rays were irradiated at about 700 mjZcm 2 on the entire photosensitive glass substrate 2 in which the through holes 3 were formed, and then heat treatment was performed at a temperature of about 850 ° C. for about 2 hours. Thus, a crystallized glass substrate 21 was obtained.
  • the electrode layer 17 was formed on the back surface of the crystallized glass substrate 21 having undergone the glass substrate modification step using a normal DC sputtering apparatus.
  • the electrode layer 17 has a three-layer structure, a sputtered chromium layer 17a having a thickness of 0.05 zm, a sputtered chromium copper layer having a thickness of 0.05 ⁇ (chromium: about 4% / copper: about 96%) 17b, and A sputtered copper layer 17c with a thickness of 1.5 ⁇ was continuously formed without exposing it to the atmosphere (Fig. 5).
  • the crystal was formed by the electrolytic plating copper layer 5 b by the opening closing method.
  • the opening of the through hole 3 on the surface of the glass substrate 21 on which the electrode layer 17 was formed was closed (FIG. 6).
  • a commercially available plating solution for copper plating (REBCO 300 copper sulfate plating solution manufactured by Uemura Kogyo Co., Ltd.) was used as the plating solution.
  • current was supplied while the rear surface of the crystallized glass substrate 21 on which the electrode layer 17 was formed was opposed to the anode.
  • FIG. 12 is a diagram schematically showing a state in the vicinity of the opening of the through-hole on which the opening blockage is performed.
  • the electrolytic plating copper layer 5b was filled in a recessed shape at the center of the through hole 3.
  • point A indicates the position of the electrolytic plating copper layer 5b at the side wall of the through hole 3
  • point B indicates the position of the electrolytic plating copper layer 5b at the center of the through hole 3.
  • X is the height difference between points A and B.
  • the relationship between the current density (A / dm 2 ) and the X value ( ⁇ m) at the time of the opening blockage was experimentally obtained, and the results shown in Table 1 were obtained.
  • Post-plating was applied to samples with different X values, that is, with different opening densities under different current densities.As a result, it became clear that the plating liquid was more likely to be trapped near point B as the X value increased. became. For example, at a current density of 3 A / dm 2 , trapping of the plating liquid near point B is hardly observed, but at a current density of lAZdm 2 , trapping of the plating liquid is remarkably observed. Was done. Based on this result, the current density at the opening blockage was set to 3 A / dm 2 here.
  • the plating bath is arranged in a plating bath such that the opening of the through-hole 3 on the substrate surface side faces the anode. Then, the through hole 3 was filled with an electrolytic plating copper layer 5b by performing post plating (FIGS. 7 and 8). The current density during this posting was 0.5 A / dm 2 . Electrolytic plating protruding to the substrate surface side The copper layer 5b (FIG. 8) was removed using a wrap method.
  • copper of the electrolytic plating copper layer 5b, the sputtered copper layer 17c, and the sputtered chromium copper layer 17b formed on the back surface of the substrate is removed by etching using a chemical containing ferric chloride as a main component.
  • the chromium in the sputtered chromium copper layer 17b and the chromium in the sputtered chromium layer 17a were removed by etching using a chemical containing potassium ferricyanide as a main component, and the through holes 3 were filled with copper boasts 5 (FIG. 9).
  • the adhesion reinforcing layer 7 was formed using a normal DC sputtering apparatus.
  • the adhesion reinforcing layer 7 has a three-layer structure, a sputtered chromium layer 7a with a thickness of 0.05 zm, a sputtered chromium copper layer with a thickness of 0.05 zm (chromium: about 4% Z copper: about 96%) 7b,
  • a sputtered copper layer 7c with a film thickness of 1.5 zm was formed by continuous deposition without exposing it to the atmosphere (Fig. 10).
  • a copper film having a thickness of about 3.5 ⁇ was formed by an electrolytic plating method, and a copper film layer 6 serving as a wiring was formed (FIG. 11).
  • the plating solution used was a commercially available copper sulfate plating solution (Power Glyme ST-901 manufactured by Meltex Co.), and the current density condition was 3 A / dm 2 .
  • a positive type liquid resist (Microposit SJR5440 manufactured by Shipley Co., Ltd.) is applied to a thickness of about 10 ⁇ m using a spinner, and the desired wiring is formed according to a normal photolithographic process. Pattern power A resist pattern was created. The amount of exposure to the photoresist was 1000 mj / cm 2 , and development was performed by dipping in a developing solution (Developing solution 2500 manufactured by Shipley) at room temperature for about 1 minute.
  • Developing solution 2500 manufactured by Shipley
  • a ferric chloride solution of about 40 Baume is sprayed to perform copper etching of the copper film layer 6, the sputtered copper layer 7c, and the sputtered chromium copper layer 7b. Removed by acetone. Subsequently, using the copper film layer 6 after etching as a metal resist, chromium etching of the sputtered chromium copper layer 7b and the sputter chrome layer 7a was performed using a chemical mainly composed of potassium ferricyanide, and a line width of about 20 zm. A wiring pattern with a spacing of about 20 zm and a land width of about 120 ⁇ m was formed.
  • the through holes 3 are filled with the copper posts 5 formed by the electrolytic plating method.
  • a double-sided wiring glass substrate 1 was obtained (FIG. 1).
  • the same plating liquid was used in the opening blockage plating and the subsequent post plating, but in each plating process, a more suitable plating liquid, for example, the plating metal ion concentration in the plating liquid was different. It is also possible to use a plating solution or the like.
  • the through holes for electrically connecting the front and back surfaces are filled with metal, so that the front and back surfaces of the substrate can be reliably conducted.
  • the double-sided wiring glass substrate of the present invention does not use a conventional resin as a filler for the through-hole, so that high heat resistance of the entire substrate can be realized.
  • the plating method is used for filling the metal into the through hole, the through hole can be reliably filled with the metal.
  • the double-sided wiring glass substrate of the present invention enables high-density mounting of electronic components and the like with high connection reliability.
  • the case where copper is used as the metal to fill the through hole of the double-sided wiring glass substrate has been described as an example.
  • the force ⁇ copper force, nickel (Ni), silver, gold, chromium
  • Any metal, such as aluminum, which has heat resistance higher than the temperature for joining electronic parts to be mounted, etc. can be used without any problem. Further, two or more kinds of such metals can be selected and used.
  • copper is particularly suitable as a metal to be filled in the through-holes in view of its high melting point, low resistance, and price. Further, the material, the layer structure, the forming method, and the like of the electrode layer and the adhesion reinforcing layer can be appropriately changed according to the type of the metal filled in the through hole.
  • the method of the present invention for manufacturing a double-sided wiring glass substrate for filling a through hole with a metal can be applied to a multilayer wiring substrate, and a double-sided wiring substrate using a ceramic substrate or a glass epoxy substrate as a core substrate or It is also applicable to a multilayer wiring board.
  • Adhesion strengthening layer a 17a Sputtered chrome layer b, 17b Sputtered chrome copper layer c, 17c

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

　両面配線ガラス基板の耐熱性を向上させる。 　両面配線ガラス基板（１）の表裏面を電気的に接続するための貫通孔（３）に金属銅からなる銅ポスト（５）を充填する。銅ポスト（５）は、電解メッキ法を用い、まず貫通孔（３）の一方の開口部を銅で閉塞し、その後、閉塞した一方の開口部から他方の開口部に向かって更に銅をメッキしていくことにより充填する。これにより、両面配線ガラス基板（１）の表裏面が確実に電気的に接続可能になるとともに、両面配線ガラス基板（１）全体として高い耐熱性を確保することが可能になる。                                                                                 

Description

明 細 書
両面配線ガラス基板の製造方法
技術分野
[0001] 本発明は両面配線ガラス基板の製造方法に関し、特に表裏面に配線を備え各種 電子部品が実装される両面配線ガラス基板の製造方法に関する。
背景技術
[0002] 近年、センサやスィッチ等の機能素子を ICの製造技術を利用してチップ上に構成 した MEMS (Micro Electro Mechanical System)の開発が急速に進められ、電子部 品の飛躍的な小型化、高性能化が実現されてきている。それに伴い、従来の各種電 子部品をはじめ、 MEMSを用いた電子部品（以下「電子部品等」という。）を、低コス トで信頼性高く高密度実装することのできる配線基板が要望されている。
[0003] 従来、配線基板としては、そのコア基板材料にセラミック基板、ガラスエポキシ基板 、ガラス基板等を用いたものが知られている。特に、ガラス基板の場合には、フォトリソ グラフィ法を用いて孔ゃ溝を形成することのできる感光性ガラス基板が多く使用され ている。感光性ガラス基板を用いた配線基板の例としては、例えば、フォトリソグラフィ 法を用いて感光性ガラス基板に形成した貫通孔ゃ配線用の溝に、スクリーン印刷法 によって導体ペーストを充填し、これと同様に形成された複数枚の基板を積層、焼成 して形成される多層配線基板がある（特許文献 1参照。）。感光性ガラス基板を用い た別の例としては、例えば、貫通孔内壁と配線にメツキ法を用いて導体膜を形成し、 導体膜形成後の貫通孔内部および配線間に樹脂絶縁材料を形成したビルドアップ 多層配線基板もある（特許文献 2参照。）。
[0004] このような電子部品等を実装する配線基板には、まず第 1に、電子部品等と配線基 板とを接合する際に通常用いられる無機系の接合ペーストの焼成温度が 400°C以上 と非常に高温になることがあるため、高い耐熱性を有していることが要求される。さら に第 2に、小型の電子部品等、特に MEMSを用いた非常に小型のものを多数実装 するためには、配線が高密度に形成されていることが要求される。そして第 3に、実装 密度向上のためには、配線が基板表裏面に形成されていることが要求される。 特許文献 1 :特開昭 63 - 128699号公報 (第 4頁第 2欄第 6行一第 19行）
特許文献 2 :特開 2001— 44639号公報（段落番号〔0030〕一〔0084〕，図 1一図 6) 発明の開示
発明が解決しょうとする課題
[0005] 感光性ガラス基板を用いた配線基板では、そのコア基板に耐熱性の高レ、ガラス基 板を用いれば、配線基板としての耐熱性の問題を回避することが可能ではあるが、 貫通孔への導体ペーストの充填や配線の形成をスクリーン印刷法によって行う場合 には、貫通孔内に形成された導体部にボイドが発生したり、微細な配線を高密度に 形成することができなかったりするといつた問題が生じ得る。そのため、耐熱性の高い ガラス基板を用いるとともに、貫通孔内の導体部や配線をフォトリソグラフィ法ゃメツキ 法を用いて形成し、耐熱性と微細化、高密度化に対応することが多くなつてきている 。しかし、例えばメツキ法によって貫通孔内壁に薄く導体膜を形成した後、更にその 内部を樹脂で充填する場合、たとえ耐熱性の高いガラス基板を用いていても、配線 基板全体としての耐熱性が低くなつてしまうという問題が生じる。これらの問題は、多 層配線基板のほか、その基本的構造ともなる単層の配線基板を形成する上でも同じ ように発生している。
[0006] 本発明はこのような点に鑑みてなされたものであり、高い耐熱性を有し、微細な配 線が表裏面に高密度に形成された両面配線ガラス基板の製造方法を提供することを 目的とする。
課題を解決するための手段
[0007] 本発明では上記問題を解決するために、ガラス基板の表裏面に形成された電気配 線と、前記ガラス基板の表裏面に連通する、金属が充填された貫通孔とを有し、前記 ガラス基板の表裏面に形成された各前記電気配線が、前記貫通孔に充填された金 属を介して電気的に導通された両面配線ガラス基板の製造方法であって、前記ガラ ス基板に前記貫通孔を形成する第 1の工程と、メツキ法によって前記貫通孔内に金 属を充填する第 2の工程と、を有することを特徴とする両面配線ガラス基板の製造方 法が提供される。
[0008] さらに、本発明により、前記貫通孔に充填する金属が、銅，ニッケル，金，銀，クロム ,アルミニウムのいずれ力 1種または 2種以上からなることを特徴とする両面配線ガラ ス基板の製造方法が提供される。
[0009] また、本発明により、前記ガラス基板には感光性ガラス基板が用いられ、前記第 1の 工程が、前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が 形成されるように露光する工程と、露光した前記部分を熱処理して結晶化する工程と 、結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、を有することを 特徴とする両面配線ガラス基板の製造方法が提供される。
[0010] また、さらに、本発明により、前記第 2の工程が、電解メツキ法によって前記貫通孔 内に金属を充填する工程であって、電解メツキ法によって前記貫通孔内に金属を充 填する工程の初期段階においては、前記ガラス基板の表裏面における前記貫通孔 の開口部のいずれか一方を金属で閉塞し、その後、閉塞した一方の開口部から他方 の開口部に向けて金属を堆積して前記貫通孔内に金属を充填することを特徴とする 両面配線ガラス基板の製造方法が提供される。
発明の効果
[0011] 本発明の両面配線ガラス基板の製造方法によれば、貫通孔に金属を充填するよう にしたため、両面配線ガラス基板の表裏面を確実に導通させることが可能になるとと もに、その耐熱性を向上させることができる。これにより、電子部品等の接続信頼性の 高い高密度実装を可能とする両面配線ガラス基板を実現することができる。
[0012] 本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施 の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
図面の簡単な説明
[0013] [図 1]両面配線ガラス基板の一例の断面図である。
[図 2]露光工程の断面図である。
[図 3]露光結晶化部除去工程の断面図である。
[図 4]イオンブロッキング層形成工程の断面図である。
[図 5]電極層形成工程の断面図である。
[図 6]開口部閉塞工程の断面図である。
[図 7]電解メツキ工程の第 1の断面図である。 [図 8]電解メツキ工程の第 2の断面図である。
[図 9]金属層除去工程の断面図である。
[図 10]密着力強化層形成工程の断面図である。
[図 11]配線形成工程の断面図である。
[図 12]開口部閉塞メツキを施した貫通孔開口部近傍の状態を模式的に示す図である 発明を実施するための最良の形態
[0014] 以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図 1は両面配線ガラス基板の一例の断面図である。
両面配線ガラス基板 1には、そのコア基板として感光性ガラス基板を結晶化すること により得られる結晶化ガラス基板 21が用いられている。この結晶化ガラス基板 21に は、これを貫通する貫通孔 3が設けられている。貫通孔 3には金属銅（Cu)力 なる銅 ポスト 5が充填されている。結晶化ガラス基板 21上および銅ポスト 5上には、配線とな る銅膜層 6が密着力強化層 7を介して所定の配線パターンで形成されており、銅ボス ト 5とその上に形成された一部の密着力強化層 7および銅膜層 6によって両面配線ガ ラス基板 1の表面側と裏面側とが電気的に接続された状態になっている。
[0015] ここで、結晶化ガラス基板 21の前駆体である感光性ガラス基板は、その平滑性、硬 質性、絶縁性、加工性等の面で、配線基板のコア基板材料として優れている。なお、 このような性質は、上記のような結晶化ガラスのほカ ソーダライムガラス等の化学強 化ガラス、無アルカリガラス、アルミノシリケートガラス等でも同様であり、これらも両面 配線ガラス基板 1のコア基板に用いることが可能である。
[0016] 密着力強化層 7は、スパッタ法により形成されたクロム（Cr)層（以下「スパッタクロム 層」という。） 7a、スパッタ法により形成されたクロムと銅の混合層（以下「スパッタクロム 銅層」という。） 7b、およびスパッタ法により形成された銅層（以下「スパッタ銅層」とい う。） 7cから構成されている。ここでは、密着力強化層 7は、結晶化ガラス基板 21上に 、スパッタクロム層 7a、スパッタクロム銅層 7b、スパッタ銅層 7cが順に積層された 3層 構造になっている。
[0017] 配線となる銅膜層 6は、スパッタ銅層 7c上に形成され、その一部は密着力強化層 7 を介して貫通孔 3に充填された銅ポスト 5に接続されてレ、る。
次に、上記両面配線ガラス基板 1のより詳細な構成とその製造方法について説明 する。
[0018] 両面配線ガラス基板 1の製造工程は、大きく分けて、貫通孔形成工程、ガラス基板 改質工程、貫通孔充填工程、密着力強化層形成工程、配線形成工程で構成されて いる。
まず、貫通孔形成工程について説明する。図 2および図 3は貫通孔形成工程の説 明図であって、図 2は露光工程の断面図、図 3は露光結晶化部除去工程の断面図で ある。
[0019] 貫通孔形成工程では、まず、感光性ガラス基板 2の表裏一方の面側に、貫通孔 3を 形成する部分 (以下「貫通孔形成部分」とレ、う。 )に対応する領域にのみ開口部を有 するフォトマスク（図示せず）を密着配置し、この状態で感光性ガラス基板 2に対して 紫外線を照射する。
[0020] 感光性ガラス基板 2は、感光性を示すものであれば特に制限はない。感光性ガラス 基板 2は、その感光性成分として金 (Au)、銀 (Ag)、亜酸化銅（Cu〇）または酸化セ リウム（Ce〇）のうち少なくとも 1種を含んでいることが好ましぐ 2種以上含んでいるこ とがより好ましい。このような感光性ガラス基板 2としては、例えば重量％で、 SiO : 55
%— 85%,酸化アルミニウム（Al O ) : 2%— 20%,酸化リチウム（Li〇）：5%— 15
%, SiO +A1 O +Li〇> 85%を基本成分とし、 Au : 0. 001%— 0. 05%, Ag : 0
. 001 %— 0. 5%, Cu O : 0. 001 %— 1 %を感光性金属成分とし、更に Ce〇 : 0. 0
01 %— 0. 2%を光増感剤として含有するものを用いることができる。
[0021] また、フォトマスクは、感光性ガラス基板 2に密着して貫通孔形成部分を選択的に 露光することのできるものであれば特に制限はなレ、。このようなフォトマスクとして、例 えば、透明な薄板ガラスにクロム膜等の実質的に紫外線等の露光光を通さない膜で 遮光パターンを形成したものを用いることができる。
[0022] このようにして貫通孔形成部分にフォトマスクを通して紫外線を照射した後、この感 光性ガラス基板 2を熱処理する。熱処理は、用いる感光性ガラス基板 2の転移点と屈 伏点との間の温度で行うことが好ましい。転移点を下回る温度では熱処理効果が十 分に得られず、屈伏点を上回る温度では感光性ガラス基板 2の収縮が起こって露光 寸法精度が低下する恐れがあるためである。熱処理時間としては 30分一 5時間程度 とすることが好ましい。
[0023] このような紫外線照射と熱処理により、紫外線が照射された貫通孔形成部分は結 晶化され、図 2に示すように、感光性ガラス基板 2の貫通孔形成部分に露光結晶化 部 3aが形成される。その後、この露光結晶化部 3aが形成された感光性ガラス基板 2 に、所定濃度の希フッ化水素酸等のエッチング液をスプレー等すれば、露光結晶化 部 3aは選択的に溶解除去され、図 3に示すように、感光性ガラス基板 2に貫通孔 3が 形成される。
[0024] このようなフォトリソグラフィ法を用いた貫通孔 3の形成方法によれば、感光性ガラス 基板 2にアスペクト比 10程度の貫通孔 3を所望の数だけ同時に形成することができる 。例えば、厚さ 0. 3mm 1. 5mm程度の感光性ガラス基板 2を用いた場合には、 30 / m— 150 / m程度の貫通孔 3を所望の位置に複数同時に形成することができる。 これにより、配線パターンの微細化、貫通孔形成工程の効率化を図ることが可能にな る。さらに、配線の高密度化のために、ランド幅を極めて小さくする、あるいはランド幅 をゼロとしたランドレス構造とする場合には、貫通孔 3間のスペースを十分広く確保す ること力 Sできる。そのため、貫通孔 3間にも配線を形成することが可能になり、配線パ ターンの設計自由度の拡大や配線密度の向上を図ることも可能になる。また、複数 の貫通孔 3を狭ピッチで形成することによって配線密度の向上を図ることも可能にな る。
[0025] なお、感光性ガラス基板 2のような感光性を有していない他のガラス基板を用いる 場合には、例えばレーザ照射によって貫通孔を形成することができる。
次に、ガラス基板改質工程について説明する。
[0026] 通常、感光性ガラス基板 2には、リチウムイオン (Li+)，カリウムイオン (K+)等のアル カリ金属イオンが含まれてレ、る。これらのアルカリ金属イオンが両面配線ガラス基板 1 の配線金属に漏洩して更にこれに水が吸着すると、電圧が印加されている回路間に ぉレ、て配線金属がイオン化し、これが再度電荷を受けて還元され析出するイオンマ ィグレーシヨンが発生する。このイオンマイグレーションにより、最悪の場合には、析出 した金属によって一方の回路から他方の回路に向力う配線が形成され、回路間が短 絡してしまう。このような短絡不良は、配線間隔が小さい場合に顕著となり、微細な配 線を高密度に形成するためにはイオンマイグレーションを抑止する必要がある。
[0027] ガラス基板改質工程では、貫通孔 3が形成された感光性ガラス基板 2全体に、例え ば紫外線を約 700mjZcm2で照射し、その後、温度約 850°Cで約 2時間の熱処理を 行レ、、これを結晶化する。このように感光性ガラス基板 2全体を結晶化することにより 、結晶化前に比べて、感光性ガラス基板 2をこれに含まれるアルカリ金属イオンが移 動しにくい状態にすることができる。そのため、イオンマイグレーションを抑止すること ができるようになる。
[0028] また、イオンマイグレーションを抑止する方法として、イオンブロッキング層を設ける 方法を採ることもできる。図 4はイオンブロッキング層形成工程の断面図である。 イオンブロッキング層 4を形成する場合には、まず、感光性ガラス基板 2の表裏面領 域に含有されてレ、るアルカリ金属イオンを除去する脱アルカリ処理を施す。この脱ァ ルカリ処理では、感光性ガラス基板 2を例えば硫酸水溶液等の電解液中に浸漬し、 感光性ガラス基板 2に電圧を印加してその表裏面領域に含有されているアルカリ金 属イオンを電解液中に溶出させる。
[0029] このような脱アルカリ処理の終了後、図 4に示すように、感光性ガラス基板 2の表裏 面にイオンブロッキング層 4を形成する。このイオンブロッキング層 4には、有機系材 料、無機系材料のいずれも用いることが可能であり、絶縁性を有し、感光性ガラス基 板 2との膨張係数差が小さぐ耐熱性、耐湿性、誘電率や誘電正接等の電気的特性 に優れてレ、るものが好ましレ、。このような要件を満足する材料としては酸化シリコン、 窒化シリコン、酸化アルミニウム等があり、ピンホールなどの欠陥が形成されにくぐ絶 縁耐圧が高いという点から酸化シリコン、窒化シリコンがより好ましい。成膜方法は、ス パッタ法、真空蒸着法、 CVD (Chemical Vapor D印 osition)法等、特に限定されない が、良好な密着性が得られるという点からスパッタ法を用いることがより好ましい。例え ば、図 4に示したように、まず、脱アルカリ処理後の感光性ガラス基板 2の表裏面にそ れぞれ、膜厚 0. 05 z m程度のスパッタ窒化シリコン層 4aを形成し、この上に膜厚 0. 05 μ m程度のスパッタ酸化シリコン層 4bを形成して、イオンブロッキング層 4を構成 すること力 Sできる。
[0030] なお、脱アルカリ処理を行わずにイオンブロッキング層 4を形成するようにしてもよい し、イオンブロッキング層 4を用いる材質に応じて単層あるいは 3層以上の構造とする ことちできる。
[0031] 次に、貫通孔充填工程について説明する。図 5 図 9は貫通孔充填工程の説明図 であって、図 5は電極層形成工程の断面図、図 6は開口部閉塞工程の断面図、図 7 は電解メツキ工程の第 1の断面図、図 8は電解メツキ工程の第 2の断面図、図 9は金 属層除去工程の断面図である。
[0032] 貫通孔充填工程では、まず、図 5に示すように、ガラス基板改質工程後、すなわち 感光性ガラス基板 2を結晶化処理した後の結晶化ガラス基板 21の片面側に、膜厚約 0. 05 z mのクロム膜を成膜してスパッタクロム層 17aを形成する。次いで、このスパッ タクロム層 17a上に膜厚約 0. 05 a mのクロム銅合金膜を成膜してスパッタクロム銅層 17bを形成し、スパッタクロム銅層 17b上に膜厚約 1. 5 μ mの銅膜を成膜してスパッ タ銅層 17cを形成する。これにより、図 5に示したように、スパッタクロム層 17a、スパッ タクロム銅層 17bおよびスパッタ銅層 17cからなる 3層構造の電極層 17が、結晶化ガ ラス基板 21の片面側に形成される。この電極層 17は、貫通孔 3に金属を充填するた めに行う後述の電解メツキ法を用いた貫通孔 3へのメツキ金属層の形成時に、電極と して作用するものである。なお、以下では、この電極層 17が形成された面を基板裏 面とし、その反対側の面を基板表面とする。
[0033] 電極層 17は、貫通孔 3に充填する金属と結晶化ガラス基板 21の双方との密着性が 良好な層を、スパッタ法、真空蒸着法、 CVD法等で結晶化ガラス基板 21上に形成 する。例えば、電極層 17は、結晶化ガラス基板 21との密着性が良好な材料からなる 第 1層、貫通孔 3に充填する金属との密着性が良好な材料力 なる第 3層、および第 1層の材料と第 3層の材料を共に含んだ第 2層を、結晶化ガラス基板 21上に第 1層、 第 2層、第 3層の順に積層した 3層構造とすることができる。第 1層と第 3層との密着性 が十分得られる場合には、第 2層を省略した 2層構造とすることも可能である。貫通孔 3に充填する金属と結晶化ガラス基板 21の材質によっては双方との密着性が良い材 料を単層で形成した構成とすることも可能である。なお、電極層 17を多層構造とする 場合には、層間での酸化物生成を防止するため、全ての層について、空気を遮断し た環境で連続的に成膜することが肝要である。
[0034] 本実施の形態では、貫通孔 3に充填する金属として銅を用いており、この場合、電 極層 17には、クロム、タンタル、チタン等の金属材料を用いることができる。電極層 17 は、ここではクロムを用レ、、結晶化ガラス基板 21との密着性が良レ、スパッタクロム層 1 7a、銅との密着性が良いスパッタ銅層 17c、およびそれらの間に介在させたスパッタ クロム銅層 17bの 3層構造になってレ、る。電極層 17を構成する各金属層の厚さには 特に制限はなレ、が、例えば、スパッタクロム層 17aの厚さは 0. 04 z m-0. 1 μ m程 度、中間層であるスパッタクロム銅層 17bの厚さは 0. 04 z m-0.： m程度あれば 十分である。また、スパッタ銅層 17cの厚さは、 0. 5 z m-l. 5 z m程度あれば十分 である。
[0035] 電極層 17の形成後、図 6に示すように、電解メツキ法によって銅の電解メツキ層（以 下「電解メツキ銅層」という。） 5bを形成し、この電解メツキ銅層 5bによって貫通孔 3の 基板裏面側の開口部を塞ぐ。ここでの電解メツキは、例えば、メツキ液である硫酸銅 水溶液の入ったメツキ浴中で、銅板を陽極に、基板を陰極にして、電極層 17が形成 された側を銅板に対向させた状態で通電して行うようにすることが好ましい。この電解 メツキ銅層 5bの形成は、貫通孔 3の径にも依存するが、 1A/ dm2— 5 A/dm2程度 の通常よりも比較的高い電流密度の条件下で行うようにする。また、この電流密度は 、メツキ液濃度にも依存するため、その値を適当に設定するようにする。一般的には、 メツキ液濃度が高い場合には、低い場合に比べて、より高い電流密度に設定すること ができる。このような電流密度条件下で電解メツキを行うことにより、貫通孔 3の基板裏 面側の開口部を閉塞することができる。以下では、本メツキ過程を「開口部閉塞メツキ
」という。
[0036] 次いで、電解メツキ銅層 5bおよび電極層 17をシード層とし、図 7および図 8に示す ように、電解メツキ法によって更に電解メツキ銅層 5bを形成し、先に貫通孔 3内部に 形成されている電解メツキ銅層 5bと共に貫通孔 3を充填する。この電解メツキは、 0. 2A/dm2-0. 8AZdm2程度の比較的低い電流密度の条件下で行うようにする。こ こでは、その電流密度を 0. 5A/dm2とする。また、この電解メツキの際には、メツキ浴 中で基板表面側を陽極に対向させた状態で通電する。この場合、いわゆるパルスメ ツキ法を用いることもできる。パルスメツキ法は、貫通孔 3内におけるメツキ金属の堆積 速度のバラツキを抑える点で有効である。また、印加電圧は、水素過電圧以下に設 定することが肝要である。貫通孔 3が高アスペクト比である場合には、発生した水素ガ ス泡を除去することが非常に困難だからである。以下では、本メツキ過程を「ポストメッ キ」という。
[0037] このように、異なる電流密度で電解メツキを行うことにより、貫通孔 3はその一方の開 口部側、すなわち電極層 17を形成した基板裏面側から金属銅によって充填されて レ、くようになる。なお、図 8に示したように、電解メツキ銅層 5bは、基板表面側にも突 出して形成されることがある力 このような突出部分はラップ法を用いて除去する。
[0038] 次いで、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電 解メツキ銅層 5b、スパッタ銅層 17cおよびスパッタクロム銅層 17bの銅をエッチングに より除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム 銅層 17bおよびスパッタクロム層 17aのクロムをエッチングにより除去する。このように 各金属層を除去することにより、図 9に示すように、結晶化ガラス基板 21の表裏面を 露出させるとともに、貫通孔 3が電解メツキ銅層 5b、すなわち銅ポスト 5で充填された 状態が得られる。このような充填方法により、貫通孔 3に簡便かつ効率的に銅ポスト 5 を充填すること力 Sできる。
[0039] 次に、密着力強化層形成工程について説明する。図 10は密着力強化層形成工程 の断面図である。
密着力強化層形成工程では、図 10に示すように、貫通孔 3への銅ポスト 5の充填後 、露出された結晶化ガラス基板 21の表面に、密着力強化層 7を形成する。この密着 力強化層 7は、結晶化ガラス基板 21と、後に配線として形成される銅膜層 6との密着 力を確保するためのものであり、その材質、層構造および形成方法等は上記電極層 17の場合と同様である。
[0040] し力、しながら、この密着力強化層 7は、その膜厚については次のような相違点がある 。すなわち、密着力強化層 7を構成する各金属層の厚さは、後述のエッチングによる 配線パターン形成時のサイドエッチング量を考慮し、極力薄く形成することが望まし レ、。しかし、密着力強化層 7を構成する各金属層の厚さが薄すぎると、配線形成の際 に行われる処理によって配線形成前に密着力強化層 7が除去されてしまうため注意 が必要である。例えば密着力強化層 7にクロムを用いる場合、スパッタクロム層 7aの 厚さは 0. — 0. l x m程度が望ましレ、。また、中間層であるスパッタクロム銅層
7bの厚さは 0. 04 x m— 0. l x m程度が望ましレ、。スパッタ銅層 7cの厚さは 0. 5 μ m 1. 5 z m程度が望ましい。これにより、合計で 2 μ m以下の非常に薄い密着力強 化層 7が形成される。
[0041] 次に、配線形成工程について説明する。図 1 1は配線形成工程の断面図である。
この配線形成工程では、まず、図 1 1に示すように、密着力強化層 7上に、電解メッ キ法を用いて銅膜層 6を形成する。銅膜層 6の厚さは、密着力強化層 7と同様、サイド エッチング量を考慮して極力薄く形成することが望ましい。しかし、この銅膜層 6が薄 すぎると、使用環境によって両面配線ガラス基板 1の温度変化が繰り返された場合に 、銅膜層 6の熱膨張係数と結晶化ガラス基板 21の熱膨張係数との差によって銅膜層 6に金属疲労が生じる。そのため、このような金属疲労に対する銅膜層 6の接続信頼 性を確保するために、銅膜層 6はある程度の厚みにしておく必要がある。銅膜層 6の 厚さは、 1 /i m— 20 /i m程度とすることが望ましぐさらには 4 /i m— 7 /i m程度とする ことがより好ましい。銅膜層 6の厚さが 1 / mを下回る場合には上記金属疲労によって 銅膜層 6の断線が生じる危険性が高くなり、銅膜層 6の厚さが 20 / mを上回る場合に は配線パターンの微細化が難しくなる。
[0042] 銅膜層 6の形成後は、フォトリソグラフィ法とエッチングによって配線パターンを形成 する。まず、フォトリソグラフィ法によって両面配線ガラス基板 1の配線パターンに応じ たレジストパターンを形成する。次いで、レジストで被覆されていない領域の銅膜層 6 、スパッタ銅層 7c、スパッタクロム銅層 7b、スパッタクロム層 7aをエッチングにより除去 して配線パターンを形成する。これにより、図 1に示した構成の両面配線ガラス基板 1 を得る。ここで用いるレジストは、液状レジストでもドライフィルムレジストでも電着レジ ストでもよレ、。また、レジストタイプとしては、ポジ型、ネガ型いずれであっても構わな レ、が、一般的にはポジ型レジストの方が解像性が高いため、微細な配線パターンの 形成にはより適している。 実施例
[0043] 次に、両面配線ガラス基板 1の製造方法を、具体例を挙げて更に詳細に説明する 両面配線ガラス基板 1のコア基板として用いた感光性ガラス基板 2は、 HOYA株式 会社製 PEG3 (商品名）である。この PEG3は、 SiO : 78. 0重量0ん Li 0 : 10. 0重 量％, Al O : 6. 0重量％, K 0 : 4. 0重量％, Na 0 : 1. 0重量％， Zn〇：l . 0重量
%, Au : 0. 003重量0 /0, Ag : 0. 08重量0ん CeO : 0. 08重量0 /0の組成を有してい る。
[0044] 以下、両面配線ガラス基板 1の製造工程を順に説明する。
(貫通孔形成工程）
感光性ガラス基板 2上にフォトマスクを密着させ、フォトマスクを通して貫通孔形成 部分に紫外線を照射し、露光部分に対応する潜像を形成した。用いたフォトマスクは 、石英ガラスを基板とし、クロム/酸化クロム層で所望パターンが形成されたものを使 用した。その後、温度約 400°Cで熱処理を行って貫通孔形成部分を結晶化し、露光 結晶化部 3aを形成した（図 2)。その後、希フッ化水素酸 (約 10%溶液）を感光性ガラ ス基板 2の表裏面にスプレーして露光結晶化部 3aを溶解除去した。得られた貫通孔 3の直径は、約 50 z mであった（図 3)。
[0045] (ガラス基板改質工程）
貫通孔 3が形成された感光性ガラス基板 2全体に、紫外線を約 700mjZcm2で照 射し、その後、温度約 850°Cで約 2時間の熱処理を行った。これにより、結晶化ガラス 基板 21を得た。
[0046] (貫通孔充填工程）
まず、通常の DCスパッタ装置を使用し、ガラス基板改質工程を経た結晶化ガラス 基板 21の裏面に電極層 17を形成した。電極層 17は 3層構造とし、膜厚 0. 05 z mの スパッタクロム層 17a、膜厚 0· 05 μ ΐηのスパッタクロム銅層（クロム：約 4%/銅：約 9 6%) 17b,および膜厚 1. 5 μ ΐηのスパッタ銅層 17cを、大気に暴露させることなく連 続成膜して形成した（図 5)。
[0047] 電極層 17を形成した後、開口部閉塞メツキにより、電解メツキ銅層 5bによって結晶 化ガラス基板 21の電極層 17が形成された表面における貫通孔 3の開口部を閉塞し た（図 6)。この際、メツキ液として、市販の銅メツキ用のメツキ液（上村工業株式会社製 レブコ 300硫酸銅メツキ液）を用いた。また、メツキ浴中では、電極層 17が形成された 結晶化ガラス基板 21の裏面側が、陽極に対向するような状態で通電した。
[0048] 図 12は開口部閉塞メツキを施した貫通孔開口部近傍の状態を模式的に示す図で ある。図 12に示すように、電解メツキ銅層 5bは貫通孔 3の中央部で凹んだような形状 で充填された。図 12中、 A点は貫通孔 3の側壁部における電解メツキ銅層 5bの位置 、 B点は貫通孔 3の中央部における電解メツキ銅層 5bの位置を示す。また、 Xは A点 と B点の高低差である。開口部閉塞メツキの際の電流密度 (A/dm2)と X値（ μ m)と の関係を実験的に求めた結果、表 1に示す結果が得られた。
[0049] [表 1]
Figure imgf000015_0001
[0050] 表 1に示したように、電流密度と X値とは反比例の関係にあり、電流密度が増大する につれ、 X値は減少することが明らかとなった。
X値の異なる、すなわち電流密度の異なる条件で開口部閉塞メツキを施した試料に ついて、ポストメツキを施した結果、 X値の増大と共に、 B点近傍にメツキ液がトラップ され易くなることが明らかとなった。例えば、電流密度 3A/dm2の場合には、 B点近 傍でのメツキ液のトラップが殆ど認められなレ、が、電流密度 lAZdm2の場合には、メ ツキ液のトラップが顕著に認められた。本結果を踏まえ、ここでは開口部閉塞メツキに おける電流密度を 3A/dm2とした。
[0051] 以上の方法で、貫通孔 3の開口部の一方を電解メツキ銅層 5bで閉塞した後、メツキ 浴中で、基板表面側の貫通孔 3の開口部が陽極と対向するように配置し直して、ボス トメツキを行うことにより、貫通孔 3を電解メツキ銅層 5bで充填した（図 7,図 8)。このポ ストメツキの際の電流密度は 0. 5A/dm2とした。基板表面側に突出した電解メツキ 銅層 5b (図 8)はラップ法を用いて除去した。
[0052] 次いで、塩化第二鉄を主成分とする薬品を用いて、基板裏面に形成されている電 解メツキ銅層 5b、スパッタ銅層 17cおよびスパッタクロム銅層 17bの銅をエッチングに より除去した後、フェリシアン化カリウムを主成分とする薬品を用いて、スパッタクロム 銅層 17bおよびスパッタクロム層 17aのクロムをエッチングにより除去して、貫通孔 3を 銅ボスト 5で充填した（図 9 )。
[0053] (密着力強化層形成工程）
貫通孔 3を銅ポスト 5で充填した後、通常の DCスパッタ装置を用いて、密着力強化 層 7を形成した。密着力強化層 7は 3層構造とし、膜厚 0. 05 z mのスパッタクロム層 7 a、膜厚 0. 05 z mのスパッタクロム銅層（クロム：約 4%Z銅：約 96%) 7b、および膜 厚 1. 5 z mのスパッタ銅層 7cを、大気に暴露させることなく連続成膜して形成した（ 図 10)。
[0054] (配線形成工程）
密着力強化層 7の形成後、電解メツキ法によって膜厚約 3. 5 μ ΐηの銅膜を形成し、 配線となる銅膜層 6を形成した（図 11)。用いたメツキ液は、市販の硫酸銅メツキ液 (メ ルテックス社製力パーグリーム ST— 901)で、電流密度条件は 3A/dm2とした。
[0055] 銅膜層 6を形成した後、ポジ型の液状レジスト（シプレー社製マイクロポジット SJR5 440)をスピンナ一で約 10 μ mの厚さで塗布し、通常のフォトリソグラフィックプロセス に従って所望の配線パターン力 成るレジストパターンを作成した。なお、フォトレジ ストに対する露光量は 1000mj/cm2で、現像は現像液（シプレー社製現像液 2500 )に約 1分間室温でディップして行った。
[0056] レジストパターンをマスクにして約 40ボーメの塩ィ匕第二鉄溶液をスプレーし、銅膜 層 6、スパッタ銅層 7cおよびスパッタクロム銅層 7bの銅エッチングを行った後、レジス トをアセトンによって除去した。続いて、エッチング後の銅膜層 6を金属レジストとして 、フェリシアンィ匕カリウムを主成分とする薬品を用いてスパッタクロム銅層 7bおよびス パッタクロム層 7aのクロムエッチングを行レ、、線幅約 20 z m、間隔約 20 z m、ランド 幅約 120 μ mの配線パターンを形成した。
[0057] 以上の工程により、貫通孔 3が電解メツキ法により形成された銅ポスト 5で充填され た両面配線ガラス基板 1を得た（図 1)。
なお、本実施例では、開口部閉塞メツキとそれに続くポストメツキにおいて同一のメ ツキ液を用いたが、各々のメツキ過程について、より適したメツキ液、例えば、メツキ液 中のメツキ金属イオン濃度の異なるメツキ液等を用いることも可能である。
[0058] 以上説明したように、本発明の両面配線ガラス基板では、その表裏面を電気的に 接続するための貫通孔を金属で充填するようにしたので、基板表裏面を確実に導通 させることが可能になる。さらに、本発明の両面配線ガラス基板は、貫通孔の充填材 として従来のような樹脂を用いないので、基板全体としての高い耐熱性を実現するこ とができる。また、貫通孔への金属の充填にはメツキ法を用いるので、貫通孔を金属 で確実に充填することができる。本発明の両面配線ガラス基板により、電子部品等の 接続信頼性の高い高密度実装が実現可能になる。
[0059] なお、以上の説明では、両面配線ガラス基板の貫通孔に充填する金属として銅を 用いた場合を例にして述べた力 \銅のほ力、ニッケル（Ni)、銀、金、クロム、アルミ二 ゥム等、実装する電子部品等を接合するための温度以上の耐熱性がある金属であれ ば問題なく用いることができる。また、このような金属を 2種以上選択して用いることも できる。このような金属の中で、特に銅はその融点の高さ、抵抗の低さ、価格等の点 から、貫通孔に充填する金属として好適である。また、貫通孔に充填する金属の種類 に応じ、電極層および密着力強化層の材質、層構造、形成方法等は適宜変更する こと力 Sできる。
産業上の利用可能性
[0060] 本発明の貫通孔を金属で充填する両面配線ガラス基板の製造方法は、多層配線 基板にも適用可能であり、また、セラミック基板やガラスエポキシ基板をコア基板に用 いた両面配線基板あるいは多層配線基板にも適用可能である。
[0061] 上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が 当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用 例に限定されるものではなぐ対応するすべての変形例および均等物は、添付の請 求項およびその均等物による本発明の範囲とみなされる。
符号の説明 両面配線ガラス基板 感光性ガラス基板 貫通孔
a 露光結晶化部
ί同ポスト
b 電解メツキ銅層
銅膜層
密着力強化層a, 17a スパッタクロム層b, 17b スパッタクロム銅層c, 17c スノ ッタ ί同層7 電極層
1 結晶化ガラス基板

Claims

請求の範囲
[1] ガラス基板の表裏面に形成された電気配線と、前記ガラス基板の表裏面に連通す る、金属が充填された貫通孔とを有し、前記ガラス基板の表裏面に形成された各前 記電気配線が、前記貫通孔に充填された金属を介して電気的に導通された両面配 線ガラス基板の製造方法であって、
前記ガラス基板に前記貫通孔を形成する第 1の工程と、
メツキ法によって前記貫通孔内に金属を充填する第 2の工程と、
を有することを特徴とする両面配線ガラス基板の製造方法。
[2] 前記貫通孔に充填する金属が、銅、ニッケル、金、銀、クロム、アルミニウムのレ、ず れカ 1種または 2種以上からなることを特徴とする請求の範囲第 1項記載の両面配線 ガラス基板の製造方法。
[3] 前記ガラス基板には感光性ガラス基板が用レ、られ、
前記第 1の工程が、
前記ガラス基板にフォトマスクを通して前記貫通孔を形成する部分に潜像が形成さ れるように露光する工程と、
露光した前記部分を熱処理して結晶化する工程と、
結晶化した前記部分を溶解除去して前記貫通孔を形成する工程と、
を有することを特徴とする請求の範囲第 1項記載の両面配線ガラス基板の製造方 法。
[4] 前記第 2の工程が、電解メツキ法によって前記貫通孔内に金属を充填する工程で あって、
電解メツキ法によって前記貫通孔内に金属を充填する工程の初期段階においては 、前記ガラス基板の表裏面における前記貫通孔の開口部のいずれか一方を金属で 閉塞し、
その後、閉塞した一方の開口部から他方の開口部に向けて金属を堆積して前記貫 通孔内に金属を充填することを特徴とする請求の範囲第 1項記載の両面配線ガラス 基板の製造方法。
PCT/JP2004/012719 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法 WO2005027605A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04772673A EP1667509A4 (en) 2003-09-09 2004-09-02 METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES
JP2005513845A JPWO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法
CN2004800258785A CN1849856B (zh) 2003-09-09 2004-09-02 两面配线玻璃基板的制造方法
US11/369,002 US8002959B2 (en) 2003-09-09 2006-03-07 Manufacturing method of double-sided wiring glass substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003316133 2003-09-09
JP2003-316133 2003-09-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/369,002 Continuation US8002959B2 (en) 2003-09-09 2006-03-07 Manufacturing method of double-sided wiring glass substrate

Publications (1)

Publication Number Publication Date
WO2005027605A1 true WO2005027605A1 (ja) 2005-03-24

Family

ID=34308436

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2004/012719 WO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法
PCT/JP2004/012720 WO2005027606A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012720 WO2005027606A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Country Status (7)

Country Link
US (2) US8002959B2 (ja)
EP (2) EP1667509A4 (ja)
JP (2) JP4134172B2 (ja)
KR (2) KR100826067B1 (ja)
CN (2) CN100512603C (ja)
TW (2) TWI247567B (ja)
WO (2) WO2005027605A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103698A (ja) * 2005-10-05 2007-04-19 Fujikura Ltd 配線基板
JP2010103341A (ja) * 2008-10-24 2010-05-06 Dainippon Printing Co Ltd 貫通電極基板の製造方法
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
JP2013077809A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077808A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US9232652B2 (en) 2011-09-22 2016-01-05 Hoya Corporation Manufacturing method of substrate, manufacturing method of wiring substrate, glass substrate and wiring substrate
WO2016194241A1 (ja) * 2015-05-31 2016-12-08 清川メッキ工業株式会社 配線用基板の製造方法
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
KR20200102508A (ko) * 2018-01-04 2020-08-31 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4134172B2 (ja) * 2003-09-09 2008-08-13 Ｈｏｙａ株式会社 両面配線ガラス基板の製造方法
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI335792B (en) * 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP5405475B2 (ja) * 2008-09-30 2014-02-05 富士フイルム株式会社 電解粗面化処理方法および電解粗面化処理装置
KR100941691B1 (ko) 2009-04-10 2010-02-12 (주)제이스 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩
KR101009118B1 (ko) 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
DE102010055189B4 (de) 2010-12-20 2023-11-09 Volkswagen Aktiengesellschaft Ölhobel sowie Verbrennungsmotor mit Ölhobel
WO2012169408A1 (ja) * 2011-06-08 2012-12-13 京セラ株式会社 回路基板およびこれを備える電子装置
CN102917530B (zh) * 2011-08-01 2016-01-06 富士康(昆山)电脑接插件有限公司 具有导电线路的玻璃板及其制造方法
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
KR20140016150A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9340451B2 (en) 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
JP5558614B1 (ja) * 2013-08-26 2014-07-23 清川メッキ工業株式会社 配線用基板の製造方法
US20160205774A1 (en) * 2013-09-06 2016-07-14 Yu-Chun Chang Liquid glass application
US10665377B2 (en) 2014-05-05 2020-05-26 3D Glass Solutions, Inc. 2D and 3D inductors antenna and transformers fabricating photoactive substrates
CN104362135A (zh) * 2014-11-05 2015-02-18 共青城超群科技股份有限公司 一种高散热有机树脂覆铜板
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
CN106102336B (zh) * 2016-06-27 2018-08-28 沪士电子股份有限公司 一种以空气保护高速传输线路信号稳定性的方法
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
CN106686910A (zh) * 2017-03-20 2017-05-17 广东欧珀移动通信有限公司 线路板制作方法、线路板及终端
CN107994023B (zh) * 2017-11-16 2021-01-26 长江存储科技有限责任公司 超细孔结构的制成工艺
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
JP7008824B2 (ja) 2017-12-15 2022-01-25 スリーディー グラス ソリューションズ，インク 接続伝送線路共振ｒｆフィルタ
WO2019204207A1 (en) * 2018-04-18 2019-10-24 Corning Incorporated Systems and methods for forming direct drive microled displays
JP6840403B2 (ja) * 2019-05-24 2021-03-10 株式会社Ｎｓｃ 平面ガラスアンテナおよびその製造方法
CA3156811A1 (en) * 2019-10-14 2021-04-22 3D Glass Solutions, Inc. High temperature printed circuit board substrate
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
DE102020133220B3 (de) 2020-12-11 2022-02-17 I.T.C.Intercircuit Electronic GmbH Verfahren zum Füllen von mindestens einem in einer Leiterplatte ausgebildeten Loch, derart gefüllte Leiterplatte und Fahrzeug, welches eine solche Leiterplatte aufweist
CN114096056B (zh) * 2021-12-06 2022-10-14 福莱盈电子股份有限公司 使用玻璃板制作pcb板的方法
CN115857224A (zh) * 2022-11-23 2023-03-28 安徽繁盛显示科技有限公司 玻璃基板以及显示面板的基板制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275954A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd 多層配線基板の製造方法
JPH11177200A (ja) * 1997-12-05 1999-07-02 Toshiba Corp 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646572A (en) 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
JPS63128699A (ja) 1986-11-19 1988-06-01 株式会社日立製作所 感光性ガラス−セラミツク多層配線基板
JPH03203341A (ja) * 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
US5262041A (en) * 1992-12-11 1993-11-16 Shipley Company Inc. Additive plating process
JP3116130B2 (ja) 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
DE19650881C2 (de) * 1996-12-07 1999-04-08 Schwerionenforsch Gmbh Verfahren zur Herstellung von in z-Richtung elektrisch leitfähiger und in x/y-Richtung isolierender Folien aus Kunststoff
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JP4147642B2 (ja) * 1998-10-26 2008-09-10 イビデン株式会社 プリント配線板の製造方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
US6406991B2 (en) 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP4129971B2 (ja) 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
JP4134172B2 (ja) 2003-09-09 2008-08-13 Ｈｏｙａ株式会社 両面配線ガラス基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275954A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd 多層配線基板の製造方法
JPH11177200A (ja) * 1997-12-05 1999-07-02 Toshiba Corp 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1667509A4 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103698A (ja) * 2005-10-05 2007-04-19 Fujikura Ltd 配線基板
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
JP2010103341A (ja) * 2008-10-24 2010-05-06 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077809A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077808A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US9232652B2 (en) 2011-09-22 2016-01-05 Hoya Corporation Manufacturing method of substrate, manufacturing method of wiring substrate, glass substrate and wiring substrate
WO2016194241A1 (ja) * 2015-05-31 2016-12-08 清川メッキ工業株式会社 配線用基板の製造方法
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
JPWO2016194241A1 (ja) * 2015-05-31 2017-12-28 清川メッキ工業株式会社 配線用基板の製造方法
KR20200102508A (ko) * 2018-01-04 2020-08-31 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조
JP2021509767A (ja) * 2018-01-04 2021-04-01 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ 高効率ｒｆ回路のためのインピーダンス整合伝導構造
JP7226832B2 (ja) 2018-01-04 2023-02-21 スリーディー グラス ソリューションズ，インク 高効率ｒｆ回路のためのインピーダンス整合伝導構造
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조

Also Published As

Publication number Publication date
KR100826067B1 (ko) 2008-04-29
EP1667510A4 (en) 2009-05-20
US7993509B2 (en) 2011-08-09
EP1667509A1 (en) 2006-06-07
US20060201201A1 (en) 2006-09-14
TW200514488A (en) 2005-04-16
TWI255677B (en) 2006-05-21
JPWO2005027605A1 (ja) 2007-11-15
KR20060054454A (ko) 2006-05-22
CN1849856B (zh) 2011-06-15
CN1849857A (zh) 2006-10-18
JPWO2005027606A1 (ja) 2007-11-15
EP1667509A4 (en) 2009-05-20
CN100512603C (zh) 2009-07-08
EP1667510B1 (en) 2013-11-06
TWI247567B (en) 2006-01-11
KR100826068B1 (ko) 2008-04-29
US20060201818A1 (en) 2006-09-14
CN1849856A (zh) 2006-10-18
KR20060058128A (ko) 2006-05-29
WO2005027606A1 (ja) 2005-03-24
JP4134172B2 (ja) 2008-08-13
EP1667510A1 (en) 2006-06-07
US8002959B2 (en) 2011-08-23
TW200517034A (en) 2005-05-16

Similar Documents

Publication Publication Date Title
WO2005027605A1 (ja) 両面配線ガラス基板の製造方法
JP3756041B2 (ja) 多層プリント配線板の製造方法
US7384531B1 (en) Plated ground features for integrated lead suspensions
TW201330745A (zh) 基板製造方法、配線基板之製造方法、玻璃基板及配線基板
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
US6383401B1 (en) Method of producing flex circuit with selectively plated gold
EP0053490B1 (en) Method for manufacturing a fine-patterned thick film conductor structure
JP2003204152A (ja) 両面配線板の製造方法
TWI477218B (zh) 配線基板、電路基板、其製造方法
JP2005086026A (ja) 両面配線ガラス基板およびその製造方法
JP3215545B2 (ja) 薄膜多層配線板及びその製造方法
JPH0481877B2 (ja)
WO2023090197A1 (ja) 配線基板及びその製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JP2001196252A (ja) 電子デバイスの製造方法
JPH05235519A (ja) 配線板の製造法
JP2003179329A (ja) 配線パターン形成方法
JPS63260198A (ja) 多層回路板の製造方法
TW202228490A (zh) 配線基板
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア
JPS61269396A (ja) 多層配線基板の製造方法
JP4186394B2 (ja) フィルムキャリア及びその製造方法
JP2001077513A (ja) 被膜配線の形成方法と配線基板
JP2001094224A (ja) プリント配線板およびプリント配線板の製造方法
JPH04294594A (ja) プリント回路基板の配線パターン形成方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480025878.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005513845

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1022/DELNP/2006

Country of ref document: IN

REEP Request for entry into the european phase

Ref document number: 2004772673

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004772673

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11369002

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067004700

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067004700

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004772673

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11369002

Country of ref document: US